JP2001210944A - 電子部品実装方法 - Google Patents

電子部品実装方法

Info

Publication number
JP2001210944A
JP2001210944A JP2000019494A JP2000019494A JP2001210944A JP 2001210944 A JP2001210944 A JP 2001210944A JP 2000019494 A JP2000019494 A JP 2000019494A JP 2000019494 A JP2000019494 A JP 2000019494A JP 2001210944 A JP2001210944 A JP 2001210944A
Authority
JP
Japan
Prior art keywords
electronic component
component
leads
circuit board
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000019494A
Other languages
English (en)
Other versions
JP4017308B2 (ja
JP2001210944A5 (ja
Inventor
Masaru Yamauchi
大 山内
Hideki Miyagawa
秀規 宮川
Yoshinori Wada
義則 和田
Yoichi Nakamura
洋一 中村
Kazuhiro Mori
和弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000019494A priority Critical patent/JP4017308B2/ja
Publication of JP2001210944A publication Critical patent/JP2001210944A/ja
Publication of JP2001210944A5 publication Critical patent/JP2001210944A5/ja
Application granted granted Critical
Publication of JP4017308B2 publication Critical patent/JP4017308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【課題】チップ状電子部品とリード付き電子部品とを回
路基板の同一面に混載して実装できるようにして回路基
板の小型化を可能とし、さらに、部品の接合品質および
製造環境を共に向上させることのできる電子部品実装方
法を提供する。 【解決手段】回路基板9にチップ状電子部品3とリード
付き電子部品2とを混載して実装するに際して、回路基
板9の実装面9aの所定部位に電気接合用および部品保
持用の粘性材料8,7をそれぞれ供給して付着したの
ち、先ず、チップ状電子部品3を電気接合用粘性材料8
により装着し、つぎに、リード付き電子部品2を、その
部品本体2aを部品保持用粘性材料7の上部に載せた状
態でリード2bの先端を電気接合用粘性材料8に接触さ
せて実装し、リフローによる接合工法によりチップ状電
子部品3およびリード付き電子部品2を電気接合用粘性
材料8を介して回路基板9に電気的接続状態に固定す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ状電子部品
と部品本体からリードが突出状態に設けられたリード付
き電子部品とを混載状態で回路基板に実装する場合の電
子部品実装方法に関するものである。
【0002】
【従来の技術】回路基板に実装される電子部品には、チ
ップ状電子部品の他に、部品本体の端面から複数本のリ
ードが突出したアキシャルリード付き部品やラジアルリ
ード付き部品などのリード付き電子部品が存在し、この
ようなリード付き電子部品は、安価であることから、大
量に市場に出回っている。このリード付き電子部品は、
一般に、各々のリードが一定間隔となる配置として各リ
ードの先端部をテープで保持したテープ状集合体として
市場に出される。そして、これらリード付き電子部品を
電子部品実装機によって回路基板に自動的に実装するに
際しては、部品供給機構で部品本体を保持しながらカッ
タでリードを所定の長さに切断することにより、各リー
ド付き電子部品をテープから分離して取り出したのち
に、実装ヘッドの吸着ノズルまたはチャックで部品本体
を保持しながら実装位置まで搬送して、回路基板に形成
された挿入孔にリードを挿入することによってリード付
き電子部品を実装する手順で行われている。
【0003】
【発明が解決しようとする課題】ところで、リード付き
電子部品とチップ状電子部品とを混載状態で実装する回
路基板では、図6に示すように、リード付き電子部品2
がそのリード2bを回路基板1の一面(図の上面)側か
ら取付孔に挿入して装着されるとともに、チップ状電子
部品3が回路基板1の他面(図の下面)側に装着され、
これら各電子部品2,3は、回路基板1に対するフロー
による半田接合工法によって一括して半田付けされる。
このようにリード付き電子部品2とチップ状電子部品3
とは、回路基板1における同一面に混載して実装される
ことがなく、回路基板1の互いに異なる面に実装スペー
スが設定されている。従来では、上述のような実装形態
を採用していることが回路基板1の小型化を阻害する要
因になっている。
【0004】また、上述のフローによる半田接合工法で
電子部品2,3を実装する手段は、半田液面に回路基板
1を接触させることによってリード2bやチップ状電子
部品3の電極部を回路基板1の実装面にそれぞれ半田接
合するため、サイズの小さなICなどのチップ状電子部
品3を0.5 mm以下の間隔で実装した場合には 半田が
隣接する二つのチップ状電子部品3間でにブリッジ状に
連結する状態が発生し易く、半田の接合品質が安定しな
い問題がある。さらに、近年では、製造工程の環境に関
しての見直しが図られているが、フローによる半田接合
工程では、大量の半田を常時溶融状態に保っているの
で、半田ヒュームや酸化した半田粉が空気中に飛散し易
く、作業環境が良いとは言い難い。
【0005】そこで、本発明は、上記従来の課題に鑑み
てなされたもので、チップ状電子部品とリード付き電子
部品とを回路基板の同一面に混載して実装できるように
して回路基板の小型化を可能とし、さらに、部品の接合
品質および製造環境を共に向上させることのできる電子
部品実装方法を提供することを目的とするものである。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、回路基板にチップ状電子部品およびリー
ド付き電子部品を混載して実装する電子部品実装方法に
おいて、前記回路基板の実装面の所定部位に電気接合用
および部品保持用の粘性材料をそれぞれ供給して付着す
る工程と、前記チップ状部品を前記電気接合用粘性材料
により装着する工程と、前記リード付き電子部品を、そ
の部品本体を前記部品保持用粘性材料の上部に載せた状
態で前記リードの先端を電気接合用粘性材料に接触させ
て実装する工程と、リフローによる接合工法により前記
チップ状電子部品および前記リード付き電子部品を前記
電気接合用粘性材料を介して回路基板に電気的接続状態
に固定する工程とを有していることを特徴としている。
【0007】この電子部品実装方法では、リード付き電
子部品を、その部品本体を部品保持用粘性材料で支持し
た状態でリードを電気接合用粘性材料に接触させて装着
するとともに、チップ状部品とリード付き電子部品とを
リフローによる接合工法によって回路基板に固定して実
装するので、回路基板の同一の実装面にチップ状電子部
品とリード付き電子部品とを混載して実装することがで
きる。そのため、回路基板の小型化を図ることができ、
しかも、従来のフロー接合工法を用いないので、接合品
質の向上と製造工程の環境の改善とを図ることができる
上に、リード付き電子部品をこれのリードを回路基板の
取付孔に挿入しない表面実装するので、使用済みの実装
回路基板の解体が容易となる利点もある。
【0008】上記発明において、リード付き電子部品
を、実装済みのチップ状電子部品の上方に配置して実装
することが好ましい。これにより、リード付き電子部品
およびチップ状電子部品は、回路基板の同一の実装面に
おいてそれぞれ上下に位置する立体的な配置で実装でき
るので、回路基板の一層の小型化を促進できる。
【0009】上記のリード付き部品を実装済みのチップ
状電子部品の上方に配置して実装するに際しては、リー
ド付き部品を、その部品本体が実装済みチップ状電子部
品の上方に位置する配置で実装する方法と、リード付き
部品を、そのリードが実装済みチップ状電子部品の上方
に位置する配置で実装する方法の何れかを採用すること
ができる。
【0010】また、上記発明において、少なくとも2個
のチップ状電子部品を、リード付き電子部品の部品本体
を下方両側から支持できる配置で前記リード付き電子部
品の装着に先立って装着することができる。これによ
り、リード付き電子部品は、一般に部品本体が円筒状の
外形を有するものが多く、また、電解コンデンサやフィ
ルムコンデンサのように大型のものも存在するが、この
ようなリード付き電子部品であっても、部品本体を下方
両側から2個のチップ状電子部品で支持することによっ
て安定に装着でき、従来のようにリード付き電子部品が
外れて回路基板上を転がるといった不具合の発生を確実
に防止できる。
【0011】さらに、上記発明では、リード付き電子部
品の装着に先立ってリードを切断したのちに部品本体に
対し直交方向に折り曲げる工程において、前記リードに
おける電気接合用粘性材料に接合される先端部分を、回
路基板に対し平行となる方向に再度折り曲げるようにす
ることもできる。
【0012】これにより、リードと電気接合用粘性材料
との接触面積が増大するので、リード付き電子部品を位
置ずれや外れを防止した安定状態で回路基板に実装する
ことができるとともに、リードの接合強度が増して接合
信頼性が向上する。
【0013】上記のリードの先端部分を回路基板に対し
平行となる方向に再度折り曲げるに際しては、リード付
き電子部品の少なくとも2本のリードにおける電気接合
用粘性材料に接合される先端部分を、部品本体の両側方
に突出するよう互いに反対方向に折り曲げるようにして
もよい。これにより、リード付き電子部品は、部品本体
が円筒状の外形を有することから部品保持用粘性材料に
不安定状態に支持される場合であっても、両リードの回
路基板への装着部分が部品本体に対し互いに反対方向に
突出しているので、部品本体の部品保持用粘性材料に対
する位置ずれを確実に防止できる。この場合には、特に
大型のリード付き電子部品を位置ずれすることなく安定
に実装するのに好適である。
【0014】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について図面を参照しながら説明する。図1は本発明
の一実施の形態に係る電子部品実装方法を具現化するた
めの工程の流れを示したフローチャートである。本発明
に係る電子部品実装方法に用いる回路基板は、リード付
き電子部品のリードを挿入するための取付孔を設けず、
一面側のみに回路パターンが形成された実装面を備えた
ものである。
【0015】先ず、その回路基板の同一実装面における
チップ状電子部品およびリード付き電子部品の各装着箇
所には、クリーム半田や導電ペーストなどの電気接合用
粘性材料を供給して付着させ(ステップS1)、続い
て、リード付き電子部品を実装する際にその部品本体を
支持するための接着剤などの部品保持用粘性材料を回路
基板の所要箇所に供給して付着させる(ステップS
2)。これら各粘性材料を供給して付着するに際して
は、印刷方式またはディスペンサーによる塗布方式の何
れかを用いて行われる。または、回路基板におけるチッ
プ状電子部品の装着箇所には粘性材料を印刷方式で付着
形成し、且つリード付き電子部品の装着箇所には粘性材
料を塗布方式で付着形成するといったように、上記両方
式を使い分けるようにしてもよい。
【0016】つぎに、回路基板の実装面には、先ずチッ
プ状電子部品が電気接合用粘性材料に接触させる手段で
装着される(ステップS3)。つぎに、リード付き電子
部品は、それらのリードを切断してテープ集合体から取
り出し(ステップS4)たのちに、そのリードを所要の
方向に折り曲げるなどの整形処理を行う(ステップS
5)。この工程の詳細については図2で後述する。な
お、このリード付き電子部品のリードの切断および整形
処理は、部品実装装置に搭載するのに先立って別工程で
行ってもよいが、この実施の形態では、部品実装装置に
搭載した後に行った方が部品供給が容易となることか
ら、この方法を採用している。
【0017】上記リードの切断および整形処理が行われ
たリード付き電子部品は、回路基板におけるチップ状部
品と同一の実装面における所定部位の電気接合用粘性材
料にリードの先端を接触させることにより装着される。
(ステップS6)。つぎに、回路基板はリフロー装置に
よって例えば熱風加熱や赤外線加熱されることにより、
回路基板に装着しているチップ状電子部品およびリード
付き電子部品は半田接合されて実装が完了し(ステップ
S7)、また、部品保持用粘性材料が加熱により硬化
し、所要の実装回路基板が出来上がる。
【0018】この電子部品実装方法では、回路基板にリ
ードの取付孔を設けずにチップ状部品とリード付き電子
部品とを一括して半田接合して実装するので、回路基板
の同一の実装面にチップ状電子部品とリード付き電子部
品とを混載して実装することができ、しかも、従来のフ
ロー接合工法を用いずにリフローによる半田接合工法を
用いるので、半田の接合品質の向上と製造工程の環境の
改善とを図ることができ、さらに、リード付き電子部品
をこれのリードを取付孔に挿入しない表面実装するの
で、使用済みの実装回路基板の解体が容易となる利点も
ある。
【0019】つぎに、上記実施の形態の具体例を、図2
〜図5を参照しながら説明する。図2は、リード付き電
子部品2のリード2bの切断および整形処理の手順を示
す工程図である。リード付き電子部品2は、(a)に示
すように、部品本体2aの両端部からそれぞれ突出して
いるリード2bを一定間隔となる配置で各リード2bの
先端部をテープ4で保持されたテープ状集合体として市
場に出回っている。このリード付き電子部品2は、
(b)に示すように、リード2bにおけるテープ4の近
接位置を切断してテープ4から分離される。
【0020】そののちに、各リード2bは、(c)に示
すように、所定部位を共に同一の直交方向に折り曲げら
れて回路基板に実装可能な状態に整形加工される。さら
に、各リード2bは、(d)に示すように、折曲部位か
ら所定の長さとなる部位を切断される。すなわち、各リ
ード2bは、部品本体2aの下面から電気接合用粘性材
料に接するのに必要な長さhだけ突出した部位で切断さ
れる。但し、電気接合用粘性材料の高さを十分に確保で
きる場合には、リード2bにおける部品本体2aの下面
よりも上方部位を切断してもよい。この場合において
も、リード2bの先端と電気接合用粘性材料とを電気的
接続状態に接合することが可能である。
【0021】図3は、上記実施の形態の電子部品実装方
法に基づき製造された実装回路基板における一部を示す
もので、(a)は平面図、(b)は正面図、(c)は左
側面図である。この実施の形態では、回路基板9の同一
の実装面9aに、先ずチップ状電子部品3を装着したの
ちに、続いてリード付き電子部品2を混載状態に実装す
るので、リード付き電子部品2は、その部品本体2aを
装着済みのチップ状電子部品3の上方に位置させ、且つ
回路基板9に予め設けた接着剤などの部品保持用粘性材
料7上に載せて下方から支持された状態として、リード
2bの先端を半田などの電気接合用粘性材料8に接触さ
せて装着される。実装すべき全ての両部品2,3が回路
基板9に装着されたのちに、リフローによる半田接合工
法によって回路基板9に接合される。このように、両電
子部品2,3は、回路基板9の同一の実装面9aに上下
に位置した立体的な配置で実装されるので、回路基板9
の一層の小型化を促進できる。
【0022】図4は、実装回路基板における他の立体的
な実装形態を示すもので、(a)は斜視図、(b)は側
面図である。この例では、リード付き電子部品2の装着
位置における部品本体2aの配設位置の両側にそれぞれ
チップ状電子部品3を装着する回路パターンに設定し
て、リード付き電子部品2の部品本体2aを、図3の部
品保持用粘性材料7に代えて、予め装着した2個のチッ
プ状電子部品3,3によって下方両側から支持するよう
にしたものである。リード付き電子部品2は、一般に部
品本体2aが円筒状の外形を有するものが多く、また、
電解コンデンサやフィルムコンデンサのように大型のも
のも存在する。このようなリード付き電子部品2であっ
ても、この例のように部品本体2aを下方両側から2個
のチップ状電子部品3,3で安定に支持する状態で装着
すれば、従来のようにリード付き電子部品2が外れて回
路基板9上を転がるといった不具合の発生を確実に防止
できる。
【0023】なお、上記の場合には、チップ状電子部品
3に位置ずれが発生するおそれがあるので、全てのチッ
プ状電子部品3の装着が終了した時点でリフローによる
半田接合工法によってチップ状電子部品3のみを予め回
路基板9に固定しておくことが好ましい。
【0024】図5は、リード付き電子部品2を安定状態
に実装するための他の例を示す斜視図である。(a)〜
(c)に示すリード付き電子部品2は、部品本体2aの
両端部からそれぞれリード2b,2bが突設されたタイ
プのものであり、(d)〜(f)に示すリード付き電子
部品2は、部品本体2aの一端面から2本のリード2
b,2bが平行に突設されたタイプのものである。この
例では、何れもリード2b,2bを直交方向に2度折り
曲げることにより、リード付き電子部品2を位置ずれや
外れを防止した安定状態で回路基板9に実装しようとす
るものである。
【0025】(a),(d)は、各リード2b,2b
を、部品本体2aからの突出方向に対し同一の直交方向
に折り曲げたのちに、部品本体2aの両側を向いた互い
に反対の直交方向に折り曲げたものである。このように
リード2b,2bを折り曲げたリード付き電子部品2
は、部品本体2aが円筒状の外形を有することから部品
保持用粘性材料7に不安定状態に支持される場合であっ
ても、両リード2b,2bの回路基板9への装着部分が
部品本体2aに対し互いに反対方向に突出しているの
で、部品本体2aの部品保持用粘性材料7に対する位置
ずれを確実に防止できる。この実装形態は、特に大型の
リード付き電子部品2を位置ずれすることなく安定に実
装するのに好適である。
【0026】また、例えば比較的小型のリード付き電子
部品2の場合には、円筒状の外形を有する部品本体2a
を部品保持用粘性材料7で位置ずれすることなく安定に
支持することが可能である。この場合には、(b),
(c),(e),(f)に示すように、各リード2b,
2bを、部品本体2aからの突出方向に対し同一の直交
方向に折り曲げたのちに、部品本体2aに平行な方向に
折り曲げたものである。このようにリード2b,2bを
折り曲げたリード付き電子部品2は、両リード2b,2
bの回路基板9への装着部分が部品本体2aに対し共に
平行に配置されているので、半田接合の信頼性が向上す
る。上記(a)〜(f)の何れの実装形態においても、
リード2b,2bと電気接合用粘性材料8との接触面積
は、リード2bを回路基板1の取付孔に挿入して半田付
けする場合に比較して格段に増大するので、リード付き
電子部品2の接合強度が増して接合の信頼性が向上す
る。
【0027】
【発明の効果】以上のように、本発明の電子部品実装方
法によれば、リード付き電子部品を、その部品本体を部
品保持用粘性材料で支持した状態でリードを電気接合用
粘性材料に接触させて装着するとともに、チップ状部品
とリード付き電子部品とをリフローによる接合工法によ
って回路基板に固定して実装するようにしたので、回路
基板の同一の実装面にチップ状電子部品とリード付き電
子部品とを混載して実装することができ、これ伴い回路
基板を小型化でき、しかも、従来のフロー接合工法を用
いないので、接合品質の向上と製造工程の環境の改善と
を図ることができる上に、リード付き電子部品をこれの
リードを回路基板の取付孔に挿入しない表面実装するの
で、使用済みの実装回路基板の解体が容易となる利点も
ある。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電子部品実装方法
を具現化するための工程の流れを示したフローチャー
ト。
【図2】同上実施の形態におけるリード付き電子部品の
リードの切断および整形処理の手順を示す工程図。
【図3】同上実施の形態の電子部品実装方法に基づき製
造された実装回路基板における一部を示し、(a)は平
面図、(b)は正面図、(c)は左側面図。
【図4】同上実装回路基板における他の一部を示し、
(a)は斜視図、(b)は側面図。
【図5】(a)〜(f)は何れも同上実施の形態の電子
部品実装方法におけるリード付き電子部品の実装状態を
示す斜視図。
【図6】従来の電子部品実装方法に基づき製造された実
装回路基板を示す正面図。
【符号の説明】
2 リード付き電子部品 2a 部品本体 2b リード 3 チップ状電子部品 7 部品保持用粘性材料 8 電気接合用粘性材料 9 回路基板 9a 実装面
フロントページの続き (72)発明者 和田 義則 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中村 洋一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 森 和弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E313 AA02 AA03 AA04 CC03 EE23 EE24 FG04 FG06 5E319 AA03 AA08 AB01 AB05 BB05 CC33 CD15 CD27 CD29 CD57

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 回路基板にチップ状電子部品およびリー
    ド付き電子部品を混載して実装する電子部品実装方法に
    おいて、 前記回路基板の実装面の所定部位に電気接合用および部
    品保持用の粘性材料をそれぞれ供給して付着する工程
    と、 前記チップ状部品を前記電気接合用粘性材料により装着
    する工程と、 前記リード付き電子部品を、その部品本体を前記部品保
    持用粘性材料の上部に載せた状態としてリードの先端を
    電気接合用粘性材料に接触させて実装する工程と、 リフローによる接合工法により前記チップ状電子部品お
    よび前記リード付き電子部品を前記電気接合用粘性材料
    を介して回路基板に電気的接続状態に固定する工程とを
    有していることを特徴とする電子部品実装方法。
  2. 【請求項2】 リード付き電子部品を、実装済みのチッ
    プ状電子部品の上方に配置して実装するようにした請求
    項1に記載の電子部品実装方法。
  3. 【請求項3】 リード付き電子部品を、その部品本体が
    実装済みチップ状電子部品の上方に位置する配置で実装
    するようにした請求項2に記載の電子部品実装方法。
  4. 【請求項4】 リード付き電子部品を、そのリードが実
    装済みチップ状電子部品の上方に位置する配置で実装す
    るようにした請求項2に記載の電子部品実装方法。
  5. 【請求項5】 少なくとも2個のチップ状電子部品を、
    リード付き電子部品の部品本体を下方両側から支持でき
    る配置で前記リード付き電子部品の装着に先立って装着
    するようにした請求項1に記載の電子部品実装方法。
  6. 【請求項6】 リード付き電子部品の装着に先立ってリ
    ードを切断したのちに部品本体に対し直交方向に折り曲
    げる工程において、前記リードにおける電気接合用粘性
    材料に接合される先端部分を、回路基板に対し平行とな
    る方向に再度折り曲げるようにした請求項1〜5の何れ
    かに記載の電子部品実装方法。
  7. 【請求項7】 リード付き電子部品の少なくとも2本の
    リードにおける電気接合用粘性材料に接合される先端部
    分を、部品本体の両側方に突出するよう互いに反対方向
    に再度折り曲げるようにした請求項6に記載の電子部品
    実装方法。
JP2000019494A 2000-01-28 2000-01-28 電子部品実装方法 Expired - Fee Related JP4017308B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000019494A JP4017308B2 (ja) 2000-01-28 2000-01-28 電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000019494A JP4017308B2 (ja) 2000-01-28 2000-01-28 電子部品実装方法

Publications (3)

Publication Number Publication Date
JP2001210944A true JP2001210944A (ja) 2001-08-03
JP2001210944A5 JP2001210944A5 (ja) 2005-11-04
JP4017308B2 JP4017308B2 (ja) 2007-12-05

Family

ID=18546181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000019494A Expired - Fee Related JP4017308B2 (ja) 2000-01-28 2000-01-28 電子部品実装方法

Country Status (1)

Country Link
JP (1) JP4017308B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266130A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 光モジュール用ケージ実装構造
JP2016086038A (ja) * 2014-10-23 2016-05-19 Juki株式会社 リード切断方法、リード切断装置および電子部品実装装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266130A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 光モジュール用ケージ実装構造
JP4703454B2 (ja) * 2006-03-27 2011-06-15 富士通株式会社 光モジュール用ケージ実装構造
JP2016086038A (ja) * 2014-10-23 2016-05-19 Juki株式会社 リード切断方法、リード切断装置および電子部品実装装置

Also Published As

Publication number Publication date
JP4017308B2 (ja) 2007-12-05

Similar Documents

Publication Publication Date Title
JP2004071863A (ja) フレキシブルプリント基板の搬送用キャリアおよびフレキシブルプリント基板への電子部品実装方法
JPH11224705A (ja) コネクタチップ及びテーピングコネクタチップ
JP2000323216A (ja) 接続用端子及びテーピング接続用端子
WO2000065888A1 (en) Circuit board, battery pack, and method of manufacturing circuit board
JPH09326269A (ja) Smtコネクタ
JP2001210944A (ja) 電子部品実装方法
JP2001156488A (ja) シールドケース付き電子部品及びその製造方法
JPH03145791A (ja) プリント配線板
JP2001237585A (ja) 電子部品及びその製造方法
JP2003046251A (ja) 電子部品
JPS58148510A (ja) 印刷基板上に於けるリ−ド端子の形成方法
JPH06275944A (ja) 半田付け方法
JP3924073B2 (ja) 回路基板と導体片との接続方法
JP2002223062A (ja) プリント配線基板のパッド形状
JP2003179322A (ja) 回路基板および回路基板の製造方法
JP2003204134A (ja) 電子部品実装済回路基板、及び電子部品実装方法
JPS6311698Y2 (ja)
JPH10244395A (ja) チップソルダー
JP2000195902A (ja) フレキシブル回路基板への部品の実装方法
JPH0563352A (ja) 電気部品の実装方法
JPH0983122A (ja) はんだ供給方法
JPS63283187A (ja) 携帯可能媒体における実装方法
JP2000307232A (ja) はんだ付け方法
JPH0864274A (ja) コネクタピン接続装置及びその組立方法
JP2000269628A (ja) リフローによるチップ部品の取付構造、並びにリフローによるチップ部品の取付方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070918

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees