JP2000307232A - はんだ付け方法 - Google Patents

はんだ付け方法

Info

Publication number
JP2000307232A
JP2000307232A JP11259499A JP11259499A JP2000307232A JP 2000307232 A JP2000307232 A JP 2000307232A JP 11259499 A JP11259499 A JP 11259499A JP 11259499 A JP11259499 A JP 11259499A JP 2000307232 A JP2000307232 A JP 2000307232A
Authority
JP
Japan
Prior art keywords
hole
lead
solder
soldering
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11259499A
Other languages
English (en)
Inventor
Kenji Ikedo
健志 池戸
Mamoru Kondo
守 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP11259499A priority Critical patent/JP2000307232A/ja
Publication of JP2000307232A publication Critical patent/JP2000307232A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】プリント配線板に実装するリード部品のはんだ
付け品質とはんだ付け効率の向上が図れるリード部品の
はんだ付け方法を提供することを目的とする。 【解決手段】プリント配線板に設けられた配線パターン
と接続して設けられたスルーホールにコネクタのリード
を挿入し、リードをスルーホールにはんだ付けするはん
だ付け方法において、スルーホールの開口近傍の配線パ
ターンにフラックスを塗布するフラックス塗布工程と、
フラックスが塗布されたスルーホールの開口近傍にはん
だチップを搭載するはんだチップ搭載工程と、スルーホ
ールにリードを挿入するリード挿入工程と、リード挿入
工程後、はんだチップを加熱溶接する加熱工程とからな
ることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板にリード部品
をはんだ付けするはんだ付け方法に関する。
【0002】
【従来の技術】電子機器の回路は、一般的にプリント配
線板を用いて構成されており、プリント配線板には様々
な形態の電子部品が搭載されている。電子部品はその端
子構造により、部品本体にリードが設けられたリード部
品と、部品本体の表面の一部が電極となった表面実装部
品があり、リード部品はプリント配線板に設けられたス
ルーホール(貫通孔に相当)にリードを挿入した形態
で、スルーホール周囲に設けられた接続パターンにはん
だ付けされてプリント配線板に実装され、また、表面実
装部品はその電極部が接続パターン上にある状態で、そ
の部分がはんだ付けされてプリント配線板に実装され
る。
【0003】プリント配線板への部品実装においては、
表面実装部品は比較的問題なく搭載できるが、コネクタ
のようなリード部品はその搭載に問題が生じることが多
い。例えば、同じプリント配線板に表面実装部品とリー
ド部品(コネクタ)の両方を実装する場合には、先にコ
ネクタを搭載すると、コネクタが障害になって表面実装
部品のはんだ付けのためのはんだペーストの接続パター
ンへの印刷や、表面実装部品の機械を用いた配設等が困
難なため、通常コネクタは表面実装部品の実装後に実装
される。この場合には、はんだ付け時に既にはんだが完
了した部分への悪影響を防ぐ等のために、人がはんだ鏝
を用いてはんだ付けする方法、或いは、ロボットがはん
だ鏝を操作してはんだ付けする方法、または、コネクタ
のリードを挿入するスルーホールに予めはんだペースト
を埋めておき、そのスルーホールにリードを挿入し、は
んだペーストが埋められた部分を加熱してはんだ付けす
る方法等が一般的であった。
【0004】
【発明が解決しようとする課題】しかし、上述の人がは
んだ鏝を用いてはんだ付けする方法においては、品質上
の問題として、糸はんだ等の断続的なはんだ補給に伴う
はんだ付着量の変動と、それに伴うはんだ接続強度のば
らつきや、はんだ鏝から溶融したはんだ粒やはんだボー
ルが飛散する等の問題がある。また、はんだ鏝先の温度
条件やはんだ鏝先の清浄度等の維持管理が適正に行われ
ないと最適なはんだ接合部を得ることができないという
問題がある。その他に、はんだ付け作業者の技量の程度
によりはんだ付け品質にばらつきが生じるので、はんだ
付け工程の配員に制約を受ける。
【0005】また、ロボットがはんだ鏝を操作してはん
だ付けする方法においては、ロボットを操作する設備、
設備の準備と維持管理に相応の負担が生じる。また、は
んだ鏝先の温度条件やはんだ鏝先の清浄度等の維持管理
が適正に行われないと最適なはんだ接合部を得ることが
できないという問題がある。
【0006】また、スルーホールに予めはんだペースト
を埋めておき、そのスルーホールにリードを挿入し、は
んだペーストを加熱してはんだ付けする方法において
は、はんだペーストが溶融してスルーホールとリードと
の間ではんだ接合部が形成される際に、はんだペースト
に含まれている溶剤がガス化して気泡の状態で閉じ込め
られ、はんだ接合部のリードの周囲に微細なボイド(空
洞)が発生するので、はんだ付け強度に影響をおよぼす
おそれがある。
【0007】本発明は上述の問題を解決するもので、プ
リント配線板に実装するリード部品のはんだ付け品質
と、はんだ付け作業効率の向上が図れるリード部品のは
んだ付け方法を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は上述の目的を達
成するもので、基板に設けられた貫通孔にリード部品の
リードを挿入し、該リードを該貫通孔にはんだ付けする
はんだ付け方法において、前記貫通孔の開口近傍にフラ
ックスを塗布するフラックス塗布工程と、前記フラック
スが塗布された前記貫通孔の開口近傍にはんだチップを
搭載するはんだチップ搭載工程と、前記貫通孔に前記リ
ードを挿入するリード挿入工程と、前記リード挿入工程
後、前記はんだチップを加熱溶接する加熱工程とからな
ることを特徴とするものである。
【0009】
【発明の実施の形態】本発明の一実施の形態を図1およ
び図2を用いて説明する。
【0010】図1は本発明の一実施の形態に係るコネク
タの実装構造を示す概略構成断面図である。図2は本発
明の一実施の形態に係るコネクタの実装工程を示す図1
のA部拡大図で、(a)フラックス塗布工程、(b)は
んだチップ搭載工程、(c)コネクタ挿入工程、(d)
はんだ付け工程である。
【0011】10は組立基板の一部で、プリント配線板
20に、例えば、他の電子部品との接続用に用いられる
複数のリード31が形成されたコネクタ30(リード部
品に相当)をはじめチップ部品等を搭載し、銅箔等をも
って配設された配線パターン22にはんだ接合した状態
を示している。
【0012】21はプリント配線板20を形成する電気
絶縁性の基板であって、例えば、ガラス布等の基材で補
強されたエポキシ等の樹脂により構成され、例えば、
1.6mmの厚みである。電子回路を形成する配線パタ
ーン22は、基板21の上に銅箔或いはめっき層等の幕
状の導電体をもって配設され、例えば、0.04mmの
厚みである。23はコネクタ30のリード31を挿入接
続するためのスルーホール(貫通孔に相当)であって、
基板21に開けられた孔の内面に導電めっき層を形成す
ることにより構成される。そして、このスルーホール2
3は配線パターン22の所定部分に接続され回路を形成
する。スルーホール23の直径は挿入されるコネクタ3
0のリード31に合わせた大きさで、例えば本実施の形
態の場合は、コネクタ30のリード31の直径0.6m
mに対してスルーホール23の直径は1.2mmとされ
る。
【0013】コネクタ30は、電子回路を形成する部品
であって、リード31を有し、リード31を介してプリ
ント配線板20の電子回路へ接続される。リード31
は、線の全表面がはんだめっきされた銅合金等から構成
される。尚、コネクタ30のリード31とプリント配線
板20に形成されたスルーホール23(配線パターン2
2)との接続には、はんだチップ50が用いられ、はん
だチップ50を高温で溶融し、はんだ接合部51を形成
する。
【0014】はんだチップ50は、フラックス等の溶剤
を含まないはんだをチップ状に形成したものである。チ
ップの形状は、例えば円盤状に形成したもので、その大
きさはスルーホール23とリード31との接合部(はん
だ接合部51)に相当するはんだ量と略同じ量とする。
はんだチップには、機械実装に対応したチップ状のはん
だが市販されている。その他に、所望する材質または形
状に製作(特別注文)して用いることができる。
【0015】次に、コネクタの実装方法について図2を
用いて説明する。
【0016】図2は本発明の一実施の形態に係るコネク
タの実装工程を示す工程図(断面図)である。本実施の
形態では図順の通りに、(a)フラックス塗布工程、
(b)はんだチップ搭載工程、(c)コネクタ挿入工
程、(d)はんだ付け工程の順に工程が進む。次に各工
程順に説明する。
【0017】(a)フラックス塗布工程は、予めチップ
部品等が実装されたプリント配線板20のコネクタ30
のリード31を挿入するスルーホール23の周囲に、図
示省略したディスペンサ(適正量を一定して吐出させる
塗布器)や、スポンジを用いた転写またはスプレー吹き
付け等によりフラックス40を塗布する。 (b)はんだチップ搭載工程は、フラックス40が塗布
されたスルーホール23の外周部の所定の位置にはんだ
チップ50を搭載(フラックス40の粘着力により仮止
めされる)する。
【0018】(c)コネクタ挿入工程は、コネクタ30
のリード31を機械実装または手挿入によって装着す
る。リード31は、プリント配線板20の図示下方(は
んだチップ50の実装されていない側)から挿入し、プ
リント配線板20の上面より所定の長さ突出させる。
【0019】(d)はんだ付け工程は、実装されたはん
だチップ50を加熱溶融してリード31と、スルーホー
ル23(配線パターン22)との間にはんだ接合部51
を形成する。加熱には図示されていないスポットヒータ
(熱風発生機)が用いられ、スポットヒータで発生させ
た熱風をはんだチップ50とリード31の上の局所に導
くようにして加熱してはんだチップ50を溶融し、リー
ド31とスルーホール23とを接合して電子回路を構成
する。尚、配線パターン22部に塗布されたフラックス
40はチップ50と一緒に加熱された際に、フラックス
40に含まれる溶剤等は気化し大気中へ放出される。
【0020】以上説明したように本発明の一実施の形態
に係るコネクタの実装方法によれば、リード31とスル
ーホール23(配線パターン22)との接合に溶剤等を
含まないはんだチップ50を用いることにより、はんだ
チップ50が溶融した際に気化しガス状の気泡を発生さ
せることがないので、はんだが固化する際に接合部51
の内部に微細なボイド(空洞)が発生するのを防止する
ことができる。また、はんだチップ50の大きさを所定
の大きさに一定にすることができるので、ばらつきのな
い安定したはんだ接合部51を得ることができる。従っ
て、はんだ接合部51のはんだ付け強度を一定に管理す
ることが容易となりはんだ付け品質が向上する。また、
はんだチップ50を用いることによりはんだチップ50
の機械実装が可能となり能率の向上が図れる。
【0021】尚、本実施の形態ではリード部品の例とし
てコネクタ30を用いて説明したが、その他に、例えば
コンデンサや抵抗等のリード部品にも適用することがで
きる。また、はんだチップ50をフラックスを塗布した
上に搭載したが、フラックスの代わりにはんだペースト
を薄く印刷した上に、はんだチップ50を搭載すること
もできる。
【0022】
【発明の効果】以上説明したように本発明によれば、基
板に実装するリード部品のはんだ付け品質の向上と、は
んだ付け作業効率の向上が図れるリード部品のはんだ付
け方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るコネクタの実装構
造を示す概略構成断面図である。
【図2】本発明の一実施の形態に係るコネクタの実装工
程を示す図1のA部拡大図である。
【符号の説明】
10・・・・・組立基板 20・・・・・プリント配線板 21・・・・・基板 22・・・・・配線パターン 23・・・・・スルーホール 30・・・・・コネクタ 31・・・・・リード 40・・・・・フラックス 50・・・・・はんだチップ 51・・・・・はんだ接合部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板に設けられた貫通孔にリード部品の
    リードを挿入し、該リードを該貫通孔にはんだ付けする
    はんだ付け方法において、 前記貫通孔の開口近傍にフラックスを塗布するフラック
    ス塗布工程と、 前記フラックスが塗布された前記貫通孔の開口近傍には
    んだチップを搭載するはんだチップ搭載工程と、 前記貫通孔に前記リードを挿入するリード挿入工程と、 前記リード挿入工程後、前記はんだチップを加熱溶接す
    る加熱工程とからなることを特徴とするはんだ付け方
    法。
JP11259499A 1999-04-20 1999-04-20 はんだ付け方法 Withdrawn JP2000307232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11259499A JP2000307232A (ja) 1999-04-20 1999-04-20 はんだ付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11259499A JP2000307232A (ja) 1999-04-20 1999-04-20 はんだ付け方法

Publications (1)

Publication Number Publication Date
JP2000307232A true JP2000307232A (ja) 2000-11-02

Family

ID=14590656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11259499A Withdrawn JP2000307232A (ja) 1999-04-20 1999-04-20 はんだ付け方法

Country Status (1)

Country Link
JP (1) JP2000307232A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110933868A (zh) * 2019-12-28 2020-03-27 浪潮商用机器有限公司 一种折弯式定位pin脚的PTH焊接方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110933868A (zh) * 2019-12-28 2020-03-27 浪潮商用机器有限公司 一种折弯式定位pin脚的PTH焊接方法
CN110933868B (zh) * 2019-12-28 2021-01-22 浪潮商用机器有限公司 一种折弯式定位pin脚的PTH焊接方法

Similar Documents

Publication Publication Date Title
US6457633B1 (en) Method of forming a BGA-type semiconductor device having reliable electrical connection for solder balls
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US6037657A (en) Carrier, semiconductor device, and method of their mounting
US6482679B1 (en) Electronic component with shield case and method for manufacturing the same
JP2791995B2 (ja) プリント配線板
JP2000307232A (ja) はんだ付け方法
JP4045019B2 (ja) 半田付け方法
JP2646688B2 (ja) 電子部品の半田付け方法
JPH04314389A (ja) 電子部品の半田付け方法
JP2001148441A (ja) 半導体パッケージ及びその製造方法
JP3587329B2 (ja) プリント配線板、回路基板及び実装方法
JP2002026502A (ja) 挿入リード付電子部品の配設される実装基板
JPH03241861A (ja) 混成集積回路基板の樹脂封止構造及び樹脂封止方法
JPH08228075A (ja) 基板の製造方法
JPH11251477A (ja) 半導体パッケージ、半導体装置、およびこれらの製造方法
JPH1140918A (ja) セラミックス素子、部品実装基板及び配線基板
JPH0223644A (ja) 導体ピンを有する電子部品搭載用基板の製造方法
JPH10135621A (ja) スルーホール接続形実装部品、回路基板、及び実装部品のリフロー半田付け方法
JP2006286899A (ja) プリント配線板の製造方法
JPS6151945A (ja) 半導体装置
JP2004014964A (ja) 回路基板および実装済み回路基板ならびに電子部品実装方法
JPH0143477B2 (ja)
JPH098430A (ja) 配線基板及び表面実装型電子部品実装方法
JPH05198928A (ja) プリント配線板の製造方法
JPH05343839A (ja) 電子回路基板、及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704