JP4017308B2 - 電子部品実装方法 - Google Patents

電子部品実装方法 Download PDF

Info

Publication number
JP4017308B2
JP4017308B2 JP2000019494A JP2000019494A JP4017308B2 JP 4017308 B2 JP4017308 B2 JP 4017308B2 JP 2000019494 A JP2000019494 A JP 2000019494A JP 2000019494 A JP2000019494 A JP 2000019494A JP 4017308 B2 JP4017308 B2 JP 4017308B2
Authority
JP
Japan
Prior art keywords
electronic component
mounting
component
circuit board
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000019494A
Other languages
English (en)
Other versions
JP2001210944A (ja
JP2001210944A5 (ja
Inventor
大 山内
秀規 宮川
義則 和田
洋一 中村
和弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000019494A priority Critical patent/JP4017308B2/ja
Publication of JP2001210944A publication Critical patent/JP2001210944A/ja
Publication of JP2001210944A5 publication Critical patent/JP2001210944A5/ja
Application granted granted Critical
Publication of JP4017308B2 publication Critical patent/JP4017308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、チップ状電子部品と部品本体からリードが突出状態に設けられたリード付き電子部品とを混載状態で回路基板に実装する場合の電子部品実装方法に関するものである。
【0002】
【従来の技術】
回路基板に実装される電子部品には、チップ状電子部品の他に、部品本体の端面から複数本のリードが突出したアキシャルリード付き部品やラジアルリード付き部品などのリード付き電子部品が存在し、このようなリード付き電子部品は、安価であることから、大量に市場に出回っている。このリード付き電子部品は、一般に、各々のリードが一定間隔となる配置として各リードの先端部をテープで保持したテープ状集合体として市場に出される。そして、これらリード付き電子部品を電子部品実装機によって回路基板に自動的に実装するに際しては、部品供給機構で部品本体を保持しながらカッタでリードを所定の長さに切断することにより、各リード付き電子部品をテープから分離して取り出したのちに、実装ヘッドの吸着ノズルまたはチャックで部品本体を保持しながら実装位置まで搬送して、回路基板に形成された挿入孔にリードを挿入することによってリード付き電子部品を実装する手順で行われている。
【0003】
【発明が解決しようとする課題】
ところで、リード付き電子部品とチップ状電子部品とを混載状態で実装する回路基板では、図6に示すように、リード付き電子部品2がそのリード2bを回路基板1の一面(図の上面)側から取付孔に挿入して装着されるとともに、チップ状電子部品3が回路基板1の他面(図の下面)側に装着され、これら各電子部品2,3は、回路基板1に対するフローによる半田接合工法によって一括して半田付けされる。このようにリード付き電子部品2とチップ状電子部品3とは、回路基板1における同一面に混載して実装されることがなく、回路基板1の互いに異なる面に実装スペースが設定されている。従来では、上述のような実装形態を採用していることが回路基板1の小型化を阻害する要因になっている。
【0004】
また、上述のフローによる半田接合工法で電子部品2,3を実装する手段は、半田液面に回路基板1を接触させることによってリード2bやチップ状電子部品3の電極部を回路基板1の実装面にそれぞれ半田接合するため、サイズの小さなICなどのチップ状電子部品3を0.5 mm以下の間隔で実装した場合には 半田が隣接する二つのチップ状電子部品3間でにブリッジ状に連結する状態が発生し易く、半田の接合品質が安定しない問題がある。さらに、近年では、製造工程の環境に関しての見直しが図られているが、フローによる半田接合工程では、大量の半田を常時溶融状態に保っているので、半田ヒュームや酸化した半田粉が空気中に飛散し易く、作業環境が良いとは言い難い。
【0005】
そこで、本発明は、上記従来の課題に鑑みてなされたもので、チップ状電子部品とリード付き電子部品とを回路基板の同一面に混載して実装できるようにして回路基板の小型化を可能とし、さらに、部品の接合品質および製造環境を共に向上させることのできる電子部品実装方法を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明の電子部品実装方法は、回路基板にチップ状電子部品およびリード付き電子部品を混載して実装する電子部品実装方法において、前記回路基板の実装面の所定部位に電気接合用および部品保持用の粘性材料をそれぞれ供給して付着する工程と、前記チップ状部品を前記電気接合用粘性材料により装着する工程と、少なくとも2個のチップ状電子部品を、前記リード付き電子部品の円筒状の外形を有する部品本体を下方両側から支持できる配置で前記リード付き電子部品の装着に先立って装着する工程と、前記リード付き電子部品を、その部品本体を前記少なくとも2個のチップ状電子部品に下方両側から支持され、かつ、前記部品保持用粘性材料の上部に載せた状態としてリードの先端を電気接合用粘性材料に接触させて実装する工程と、リフローによる接合工法により前記チップ状電子部品および前記リード付き電子部品を前記電気接合用粘性材料を介して回路基板に電気的接続状態に固定する工程とを有していることを1つの特徴としている。
【0007】
この電子部品実装方法では、リード付き電子部品を、その部品本体を部品保持用粘性材料で支持した状態でリードを電気接合用粘性材料に接触させて装着するとともに、チップ状部品とリード付き電子部品とをリフローによる接合工法によって回路基板に固定して実装するので、回路基板の同一の実装面にチップ状電子部品とリード付き電子部品とを混載して実装することができる。そのため、回路基板の小型化を図ることができ、しかも、従来のフロー接合工法を用いないので、接合品質の向上と製造工程の環境の改善とを図ることができる上に、リード付き電子部品をこれのリードを回路基板の取付孔に挿入しない状態で表面実装するので、使用済みの実装回路基板の解体が容易となる利点もある。特に、リード付き電子部品は、一般に部品本体が円筒状の外形を有するものが多く、また、電解コンデンサやフィルムコンデンサのように大型のものも存在するが、このようなリード付き電子部品であっても、部品本体を下方両側から2個のチップ状電子部品で支持することによって安定に装着でき、従来のようにリード付き電子部品が外れて回路基板上を転がるといった不具合の発生を確実に防止できる。また、リード付き電子部品およびチップ状電子部品は、回路基板の同一の実装面においてそれぞれ上下に位置する立体的な配置で実装できるので、回路基板の一層の小型化を促進できる。
【0014】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。図1は本発明の一実施の形態に係る電子部品実装方法を具現化するための工程の流れを示したフローチャートである。本発明に係る電子部品実装方法に用いる回路基板は、リード付き電子部品のリードを挿入するための取付孔を設けず、一面側のみに回路パターンが形成された実装面を備えたものである。
【0015】
先ず、その回路基板の同一実装面におけるチップ状電子部品およびリード付き電子部品の各装着箇所には、クリーム半田や導電ペーストなどの電気接合用粘性材料を供給して付着させ(ステップS1)、続いて、リード付き電子部品を実装する際にその部品本体を支持するための接着剤などの部品保持用粘性材料を回路基板の所要箇所に供給して付着させる(ステップS2)。これら各粘性材料を供給して付着するに際しては、印刷方式またはディスペンサーによる塗布方式の何れかを用いて行われる。または、回路基板におけるチップ状電子部品の装着箇所には粘性材料を印刷方式で付着形成し、且つリード付き電子部品の装着箇所には粘性材料を塗布方式で付着形成するといったように、上記両方式を使い分けるようにしてもよい。
【0016】
つぎに、回路基板の実装面には、先ずチップ状電子部品が電気接合用粘性材料に接触させる手段で装着される(ステップS3)。つぎに、リード付き電子部品は、それらのリードを切断してテープ集合体から取り出し(ステップS4)たのちに、そのリードを所要の方向に折り曲げるなどの整形処理を行う(ステップS5)。この工程の詳細については図2で後述する。なお、このリード付き電子部品のリードの切断および整形処理は、部品実装装置に搭載するのに先立って別工程で行ってもよいが、この実施の形態では、部品実装装置に搭載した後に行った方が部品供給が容易となることから、この方法を採用している。
【0017】
上記リードの切断および整形処理が行われたリード付き電子部品は、回路基板におけるチップ状部品と同一の実装面における所定部位の電気接合用粘性材料にリードの先端を接触させることにより装着される。(ステップS6)。つぎに、回路基板はリフロー装置によって例えば熱風加熱や赤外線加熱されることにより、回路基板に装着しているチップ状電子部品およびリード付き電子部品は半田接合されて実装が完了し(ステップS7)、また、部品保持用粘性材料が加熱により硬化し、所要の実装回路基板が出来上がる。
【0018】
この電子部品実装方法では、回路基板にリードの取付孔を設けずにチップ状部品とリード付き電子部品とを一括して半田接合して実装するので、回路基板の同一の実装面にチップ状電子部品とリード付き電子部品とを混載して実装することができ、しかも、従来のフロー接合工法を用いずにリフローによる半田接合工法を用いるので、半田の接合品質の向上と製造工程の環境の改善とを図ることができ、さらに、リード付き電子部品をこれのリードを取付孔に挿入しない状態で表面実装するので、使用済みの実装回路基板の解体が容易となる利点もある。
【0019】
つぎに、上記実施の形態の具体例を、図2〜図5を参照しながら説明する。図2は、リード付き電子部品2のリード2bの切断および整形処理の手順を示す工程図である。リード付き電子部品2は、(a)に示すように、部品本体2aの両端部からそれぞれ突出しているリード2bを一定間隔となる配置で各リード2bの先端部をテープ4で保持されたテープ状集合体として市場に出回っている。このリード付き電子部品2は、(b)に示すように、リード2bにおけるテープ4の近接位置を切断してテープ4から分離される。
【0020】
そののちに、各リード2bは、(c)に示すように、所定部位を共に同一の直交方向に折り曲げられて回路基板に実装可能な状態に整形加工される。さらに、各リード2bは、(d)に示すように、折曲部位から所定の長さとなる部位を切断される。すなわち、各リード2bは、部品本体2aの下面から電気接合用粘性材料に接するのに必要な長さhだけ突出した部位で切断される。但し、電気接合用粘性材料の高さを十分に確保できる場合には、リード2bにおける部品本体2aの下面よりも上方部位を切断してもよい。この場合においても、リード2bの先端と電気接合用粘性材料とを電気的接続状態に接合することが可能である。
【0021】
図3は、上記実施の形態の電子部品実装方法に基づき製造された実装回路基板における一部を示すもので、(a)は平面図、(b)は正面図、(c)は左側面図である。この実施の形態では、回路基板9の同一の実装面9aに、先ずチップ状電子部品3を装着したのちに、続いてリード付き電子部品2を混載状態に実装するので、リード付き電子部品2は、その部品本体2aを装着済みのチップ状電子部品3の上方に位置させ、且つ回路基板9に予め設けた接着剤などの部品保持用粘性材料7上に載せて下方から支持された状態として、リード2bの先端を半田などの電気接合用粘性材料8に接触させて装着される。実装すべき全ての両部品2,3が回路基板9に装着されたのちに、リフローによる半田接合工法によって回路基板9に接合される。このように、両電子部品2,3は、回路基板9の同一の実装面9aに上下に位置した立体的な配置で実装されるので、回路基板9の一層の小型化を促進できる。
【0022】
図4は、実装回路基板における他の立体的な実装形態を示すもので、(a)は斜視図、(b)は側面図である。この例では、リード付き電子部品2の装着位置における部品本体2aの配設位置の両側にそれぞれチップ状電子部品3を装着する回路パターンに設定して、リード付き電子部品2の部品本体2aを、図3の部品保持用粘性材料7に代えて、予め装着した2個のチップ状電子部品3,3によって下方両側から支持するようにしたものである。リード付き電子部品2は、一般に部品本体2aが円筒状の外形を有するものが多く、また、電解コンデンサやフィルムコンデンサのように大型のものも存在する。このようなリード付き電子部品2であっても、この例のように部品本体2aを下方両側から2個のチップ状電子部品3,3で安定に支持する状態で装着すれば、従来のようにリード付き電子部品2が外れて回路基板9上を転がるといった不具合の発生を確実に防止できる。
【0023】
なお、上記の場合には、チップ状電子部品3に位置ずれが発生するおそれがあるので、全てのチップ状電子部品3の装着が終了した時点でリフローによる半田接合工法によってチップ状電子部品3のみを予め回路基板9に固定しておくことが好ましい。
【0024】
図5は、リード付き電子部品2を安定状態に実装するための他の例を示す斜視図である。(a)〜(c)に示すリード付き電子部品2は、部品本体2aの両端部からそれぞれリード2b,2bが突設されたタイプのものであり、(d)〜(f)に示すリード付き電子部品2は、部品本体2aの一端面から2本のリード2b,2bが平行に突設されたタイプのものである。この例では、何れもリード2b,2bを直交方向に2度折り曲げることにより、リード付き電子部品2を位置ずれや外れを防止した安定状態で回路基板9に実装しようとするものである。
【0025】
(a),(d)は、各リード2b,2bを、部品本体2aからの突出方向に対し同一の直交方向に折り曲げたのちに、部品本体2aの両側を向いた互いに反対の直交方向に折り曲げたものである。このようにリード2b,2bを折り曲げたリード付き電子部品2は、部品本体2aが円筒状の外形を有することから部品保持用粘性材料7に不安定状態に支持される場合であっても、両リード2b,2bの回路基板9への装着部分が部品本体2aに対し互いに反対方向に突出しているので、部品本体2aの部品保持用粘性材料7に対する位置ずれを確実に防止できる。この実装形態は、特に大型のリード付き電子部品2を位置ずれすることなく安定に実装するのに好適である。
【0026】
また、例えば比較的小型のリード付き電子部品2の場合には、円筒状の外形を有する部品本体2aを部品保持用粘性材料7で位置ずれすることなく安定に支持することが可能である。この場合には、(b),(c),(e),(f)に示すように、各リード2b,2bを、部品本体2aからの突出方向に対し同一の直交方向に折り曲げたのちに、部品本体2aに平行な方向に折り曲げたものである。このようにリード2b,2bを折り曲げたリード付き電子部品2は、両リード2b,2bの回路基板9への装着部分が部品本体2aに対し共に平行に配置されているので、半田接合の信頼性が向上する。上記(a)〜(f)の何れの実装形態においても、リード2b,2bと電気接合用粘性材料8との接触面積は、リード2bを回路基板1の取付孔に挿入して半田付けする場合に比較して格段に増大するので、リード付き電子部品2の接合強度が増して接合の信頼性が向上する。
【0027】
【発明の効果】
以上のように、本発明の電子部品実装方法によれば、リード付き電子部品を、その部品本体を部品保持用粘性材料で支持した状態でリードを電気接合用粘性材料に接触させて装着するとともに、チップ状部品とリード付き電子部品とをリフローによる接合工法によって回路基板に固定して実装するようにしたので、回路基板の同一の実装面にチップ状電子部品とリード付き電子部品とを混載して実装することができ、これ伴い回路基板を小型化でき、しかも、従来のフロー接合工法を用いないので、接合品質の向上と製造工程の環境の改善とを図ることができる上に、リード付き電子部品をこれのリードを回路基板の取付孔に挿入しない表面実装するので、使用済みの実装回路基板の解体が容易となる利点もある。特に、リード付き電子部品は、一般に部品本体が請求項2で特定している円筒状の外形を有するものが多く、また、電解コンデンサやフィルムコンデンサのように大型のものも存在するが、このようなリード付き電子部品であっても、部品本体を下方両側から2個のチップ状電子部品で支持することによって安定に装着でき、従来のようにリード付き電子部品が外れて回路基板上を転がるといった不具合の発生を確実に防止できる。また、リード付き電子部品およびチップ状電子部品は、回路基板の同一の実装面においてそれぞれ上下に位置する立体的な配置で実装できるので、回路基板の一層の小型化を促進できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電子部品実装方法を具現化するための工程の流れを示したフローチャート。
【図2】同上実施の形態におけるリード付き電子部品のリードの切断および整形処理の手順を示す工程図。
【図3】同上実施の形態の電子部品実装方法に基づき製造された実装回路基板における一部を示し、(a)は平面図、(b)は正面図、(c)は左側面図。
【図4】同上実装回路基板における他の一部を示し、(a)は斜視図、(b)は側面図。
【図5】(a)〜(f)は何れも同上実施の形態の電子部品実装方法におけるリード付き電子部品の実装状態を示す斜視図。
【図6】従来の電子部品実装方法に基づき製造された実装回路基板を示す正面図。
【符号の説明】
2 リード付き電子部品
2a 部品本体
2b リード
3 チップ状電子部品
7 部品保持用粘性材料
8 電気接合用粘性材料
9 回路基板
9a 実装面

Claims (1)

  1. 回路基板にチップ状電子部品およびリード付き電子部品を混載して実装する電子部品実装方法において、
    前記回路基板の実装面の所定部位に電気接合用および部品保持用の粘性材料をそれぞれ供給して付着する工程と、
    前記チップ状部品を前記電気接合用粘性材料により装着する工程と、
    少なくとも2個のチップ状電子部品を、前記リード付き電子部品の円筒状の外形を有する部品本体を下方両側から支持できる配置で前記リード付き電子部品の装着に先立って装着する工程と、
    前記リード付き電子部品を、その部品本体を前記少なくとも2個のチップ状電子部品に下方両側から支持され、かつ、前記部品保持用粘性材料の上部に載せた状態としてリードの先端を電気接合用粘性材料に接触させて実装する工程と、
    リフローによる接合工法により前記チップ状電子部品および前記リード付き電子部品を前記電気接合用粘性材料を介して回路基板に電気的接続状態に固定する工程と
    を有していることを特徴とする電子部品実装方法。
JP2000019494A 2000-01-28 2000-01-28 電子部品実装方法 Expired - Fee Related JP4017308B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000019494A JP4017308B2 (ja) 2000-01-28 2000-01-28 電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000019494A JP4017308B2 (ja) 2000-01-28 2000-01-28 電子部品実装方法

Publications (3)

Publication Number Publication Date
JP2001210944A JP2001210944A (ja) 2001-08-03
JP2001210944A5 JP2001210944A5 (ja) 2005-11-04
JP4017308B2 true JP4017308B2 (ja) 2007-12-05

Family

ID=18546181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000019494A Expired - Fee Related JP4017308B2 (ja) 2000-01-28 2000-01-28 電子部品実装方法

Country Status (1)

Country Link
JP (1) JP4017308B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703454B2 (ja) * 2006-03-27 2011-06-15 富士通株式会社 光モジュール用ケージ実装構造
JP6457237B2 (ja) * 2014-10-23 2019-01-23 Juki株式会社 リード切断方法および電子部品実装装置

Also Published As

Publication number Publication date
JP2001210944A (ja) 2001-08-03

Similar Documents

Publication Publication Date Title
US4934582A (en) Method and apparatus for removing solder mounted electronic components
JP2000323216A (ja) 接続用端子及びテーピング接続用端子
JPH11224705A (ja) コネクタチップ及びテーピングコネクタチップ
JP4117807B2 (ja) 電子部品のハンダ付け方法
KR100329490B1 (ko) 회로기판으로의단자의실장방법및회로기판
EP0996322A2 (en) Electronic circuit unit useful for portable telephones or the like, and a method of manufacturing the same
JP4017308B2 (ja) 電子部品実装方法
CN111836479A (zh) 一种焊盘加工装置及焊盘维修方法
JP3848247B2 (ja) チップ抵抗器およびその製造方法
JP4774639B2 (ja) 表面実装型圧電発振器の製造方法
JP2001156488A (ja) シールドケース付き電子部品及びその製造方法
JP2005116943A (ja) プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器
JPH10270144A (ja) 端子付き基板製造用治具
JP3924073B2 (ja) 回路基板と導体片との接続方法
JP4045019B2 (ja) 半田付け方法
JP4748455B2 (ja) 電子部品モジュール
JPH10270143A (ja) 端子付き基板の製造方法
JP2003234136A (ja) コネクタ部材の取付構造
JP2003187890A (ja) 電気接続端子
JP4381657B2 (ja) 回路基板および電子部品実装方法
JP3334505B2 (ja) チップ状電子部品の実装方法
JP2000271782A (ja) 半田接合用の金属ペーストおよび半田接合方法
JP2002280725A (ja) 電気部品の実装方法およびそれに使用される実装用半田
JPH11233915A (ja) 実装プリント配線板
JPS63107101A (ja) 角チツプ形電子部品

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070918

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees