JP2001067884A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001067884A5 JP2001067884A5 JP1999246327A JP24632799A JP2001067884A5 JP 2001067884 A5 JP2001067884 A5 JP 2001067884A5 JP 1999246327 A JP1999246327 A JP 1999246327A JP 24632799 A JP24632799 A JP 24632799A JP 2001067884 A5 JP2001067884 A5 JP 2001067884A5
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- storage device
- semiconductor storage
- reached
- volatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 description 26
Description
【特許請求の範囲】
【請求項1】
閾値が第1の範囲から第K(Kは2のN乗、Nは2以上の整数)の範囲までのK個の範囲をとることによりNビットのデータを記憶する複数のメモリセルと、
複数のメモリセルのゲート端子に接続されたワード線とを有し、
前記ワード線に1回の書込みパルス電圧を印加することにより、第1のメモリセルと前記第1のメモリセルと異なる閾値範囲内のレベルになる第2のメモリセルの両方に対して書込みを行ない、
前記ワード線に第1の電位を供給することにより、前記第1のメモリセルが所望の閾値レベルに達しているかを検証し、
その後、前記第1の電位より高い第2の電位を供給することにより、前記第2のメモリセルが所望の閾値レベルに達しているかを検証することを特徴とする不揮発性半導体記憶装置。
【請求項2】
請求項1記載の不揮発性半導体記憶装置において、
前記第1のメモリセルと前記第2のメモリセルの少なくともいずれか一方のメモリセルが所望の閾値レベルに達していなかった場合に、所望の閾値レベルに達するまで、前記ワード線に書込みパルス電圧の印加および検証動作を繰り返すことを特徴とする不揮発性半導体記憶装置。
【請求項3】
請求項2記載の不揮発性半導体記憶装置において、
繰り返される書込みパルス電圧は、書込み動作の回数と共に大きくなることを特徴とする不揮発性半導体記憶装置。
【請求項4】
請求項3記載の不揮発性半導体記憶装置において、
検証動作終了後に、前記第1のメモリセルと前記第2のメモリセルとは異なる範囲内の閾値を有することを特徴とする不揮発性半導体記憶装置。
【請求項5】
請求項1〜4のいずれか一に記載の不揮発性半導体記憶装置において、
前記書込みパルス電圧の印加よりも前のタイミングで、前記第1のメモリセルおよび前記第2のメモリセルと異なる閾値範囲のレベルに書込みを行ない、所望の閾値レベルに達しているかを検証することを特徴とする不揮発性半導体記憶装置。
【請求項6】
請求項1〜5のいずれか一に記載の不揮発性半導体記憶装置において、
メモリセルが直列接続されたメモリセル列を構成し、前記メモリセル列の一端が、選択トランジスタを介してビット線に接続されていることを特徴とする不揮発性半導体記憶装置。
【請求項7】
請求項1〜6のいずれか一に記載の不揮発性半導体記憶装置において、
K=4、N=2であることを特徴とする不揮発性半導体記憶装置。
【請求項8】
閾値が第1の範囲から第K(Kは2のN乗、Nは2以上の整数)の範囲までのK個の範囲をとることによりNビットのデータを記憶する複数のメモリセルと、
複数のメモリセルのゲート端子に接続されたワード線とを有し、
前記ワード線に第1の電位、第2の電位、前記第2の電位より高い第3の電位を順次供給し、
前記第1の電位の供給は、前記第1の範囲から前記第Kの範囲のいずれか一の範囲内の閾値レベルとなる第1のメモリセルと前記第1のメモリセルとは異なる範囲内の閾値レベルとなる第2のメモリセルの両方に対して書込み動作を行なうために行なわれるものであって、
前記第2の電位の供給は、前記第1のメモリセルに対し所望の閾値レベルに達しているかを検証するベリファイ動作であって、
前記第3の電位の供給は、前記第2のメモリセルに対し所望の閾値レベルに達しているかを検証するベリファイ動作であることを特徴とする不揮発性半導体記憶装置。
【請求項9】
請求項8記載の不揮発性半導体記憶装置において、
前記第1のメモリセルと前記第2のメモリセルの少なくともいずれか一方のメモリセルが所望の閾値レベルに達していなかった場合に、所望の閾値レベルに達するまで、書込み動作およびベリファイ動作を繰り返すことを特徴とする不揮発性半導体記憶装置。
【請求項10】
請求項9記載の不揮発性半導体記憶装置において、
繰り返される書込み動作におけるワード線に供給される電位は、書込み動作の回数と共に大きくなることを特徴とする不揮発性半導体記憶装置。
【請求項11】
請求項10記載の不揮発性半導体記憶装置において、
検証動作終了後に、前記第1のメモリセルと前記第2のメモリセルとは異なる範囲内の閾値を有することを特徴とする不揮発性半導体記憶装置。
【請求項12】
請求項8〜11のいずれか一に記載の不揮発性半導体記憶装置において、
前記書込み動作よりも前のタイミングで、前記第1のメモリセルおよび前記第2のメモリセルと異なる閾値範囲のレベルに書込みを行ない、所望の閾値レベルに達しているかを検証することを特徴とする不揮発性半導体記憶装置。
【請求項13】
請求項8〜12のいずれか一に記載の不揮発性半導体記憶装置において、
メモリセルが直列接続されたメモジセル列を構成し、前記メモリセル列の一端が、選択トランジスタを介してビット線に接続されていることを特徴とする不揮発性半導体記憶装置。
【請求項14】
請求項8〜13のいずれか一に記載の不揮発性半導体記憶装置において、
K=4、N=2であることを特徴とする不揮発性半導体記憶装置。
【請求項1】
閾値が第1の範囲から第K(Kは2のN乗、Nは2以上の整数)の範囲までのK個の範囲をとることによりNビットのデータを記憶する複数のメモリセルと、
複数のメモリセルのゲート端子に接続されたワード線とを有し、
前記ワード線に1回の書込みパルス電圧を印加することにより、第1のメモリセルと前記第1のメモリセルと異なる閾値範囲内のレベルになる第2のメモリセルの両方に対して書込みを行ない、
前記ワード線に第1の電位を供給することにより、前記第1のメモリセルが所望の閾値レベルに達しているかを検証し、
その後、前記第1の電位より高い第2の電位を供給することにより、前記第2のメモリセルが所望の閾値レベルに達しているかを検証することを特徴とする不揮発性半導体記憶装置。
【請求項2】
請求項1記載の不揮発性半導体記憶装置において、
前記第1のメモリセルと前記第2のメモリセルの少なくともいずれか一方のメモリセルが所望の閾値レベルに達していなかった場合に、所望の閾値レベルに達するまで、前記ワード線に書込みパルス電圧の印加および検証動作を繰り返すことを特徴とする不揮発性半導体記憶装置。
【請求項3】
請求項2記載の不揮発性半導体記憶装置において、
繰り返される書込みパルス電圧は、書込み動作の回数と共に大きくなることを特徴とする不揮発性半導体記憶装置。
【請求項4】
請求項3記載の不揮発性半導体記憶装置において、
検証動作終了後に、前記第1のメモリセルと前記第2のメモリセルとは異なる範囲内の閾値を有することを特徴とする不揮発性半導体記憶装置。
【請求項5】
請求項1〜4のいずれか一に記載の不揮発性半導体記憶装置において、
前記書込みパルス電圧の印加よりも前のタイミングで、前記第1のメモリセルおよび前記第2のメモリセルと異なる閾値範囲のレベルに書込みを行ない、所望の閾値レベルに達しているかを検証することを特徴とする不揮発性半導体記憶装置。
【請求項6】
請求項1〜5のいずれか一に記載の不揮発性半導体記憶装置において、
メモリセルが直列接続されたメモリセル列を構成し、前記メモリセル列の一端が、選択トランジスタを介してビット線に接続されていることを特徴とする不揮発性半導体記憶装置。
【請求項7】
請求項1〜6のいずれか一に記載の不揮発性半導体記憶装置において、
K=4、N=2であることを特徴とする不揮発性半導体記憶装置。
【請求項8】
閾値が第1の範囲から第K(Kは2のN乗、Nは2以上の整数)の範囲までのK個の範囲をとることによりNビットのデータを記憶する複数のメモリセルと、
複数のメモリセルのゲート端子に接続されたワード線とを有し、
前記ワード線に第1の電位、第2の電位、前記第2の電位より高い第3の電位を順次供給し、
前記第1の電位の供給は、前記第1の範囲から前記第Kの範囲のいずれか一の範囲内の閾値レベルとなる第1のメモリセルと前記第1のメモリセルとは異なる範囲内の閾値レベルとなる第2のメモリセルの両方に対して書込み動作を行なうために行なわれるものであって、
前記第2の電位の供給は、前記第1のメモリセルに対し所望の閾値レベルに達しているかを検証するベリファイ動作であって、
前記第3の電位の供給は、前記第2のメモリセルに対し所望の閾値レベルに達しているかを検証するベリファイ動作であることを特徴とする不揮発性半導体記憶装置。
【請求項9】
請求項8記載の不揮発性半導体記憶装置において、
前記第1のメモリセルと前記第2のメモリセルの少なくともいずれか一方のメモリセルが所望の閾値レベルに達していなかった場合に、所望の閾値レベルに達するまで、書込み動作およびベリファイ動作を繰り返すことを特徴とする不揮発性半導体記憶装置。
【請求項10】
請求項9記載の不揮発性半導体記憶装置において、
繰り返される書込み動作におけるワード線に供給される電位は、書込み動作の回数と共に大きくなることを特徴とする不揮発性半導体記憶装置。
【請求項11】
請求項10記載の不揮発性半導体記憶装置において、
検証動作終了後に、前記第1のメモリセルと前記第2のメモリセルとは異なる範囲内の閾値を有することを特徴とする不揮発性半導体記憶装置。
【請求項12】
請求項8〜11のいずれか一に記載の不揮発性半導体記憶装置において、
前記書込み動作よりも前のタイミングで、前記第1のメモリセルおよび前記第2のメモリセルと異なる閾値範囲のレベルに書込みを行ない、所望の閾値レベルに達しているかを検証することを特徴とする不揮発性半導体記憶装置。
【請求項13】
請求項8〜12のいずれか一に記載の不揮発性半導体記憶装置において、
メモリセルが直列接続されたメモジセル列を構成し、前記メモリセル列の一端が、選択トランジスタを介してビット線に接続されていることを特徴とする不揮発性半導体記憶装置。
【請求項14】
請求項8〜13のいずれか一に記載の不揮発性半導体記憶装置において、
K=4、N=2であることを特徴とする不揮発性半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24632799A JP2001067884A (ja) | 1999-08-31 | 1999-08-31 | 不揮発性半導体記憶装置 |
US09/645,878 US6243290B1 (en) | 1999-08-31 | 2000-08-25 | Nonvolatile semiconductor memory device |
TW089117561A TW490671B (en) | 1999-08-31 | 2000-08-30 | Nonvolatile semiconductor memory device |
KR1020000050653A KR100731237B1 (ko) | 1999-08-31 | 2000-08-30 | 불휘발성 반도체 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24632799A JP2001067884A (ja) | 1999-08-31 | 1999-08-31 | 不揮発性半導体記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017934A Division JP2007141447A (ja) | 2007-01-29 | 2007-01-29 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001067884A JP2001067884A (ja) | 2001-03-16 |
JP2001067884A5 true JP2001067884A5 (ja) | 2006-09-21 |
Family
ID=17146923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24632799A Pending JP2001067884A (ja) | 1999-08-31 | 1999-08-31 | 不揮発性半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6243290B1 (ja) |
JP (1) | JP2001067884A (ja) |
KR (1) | KR100731237B1 (ja) |
TW (1) | TW490671B (ja) |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4057756B2 (ja) * | 2000-03-01 | 2008-03-05 | 松下電器産業株式会社 | 半導体集積回路 |
DE60045073D1 (de) * | 2000-10-13 | 2010-11-18 | St Microelectronics Srl | Verfahren zum Speichern und Lesen von Daten eines nichtflüchtigen Multibitspeichers mit einer nichtbinären Anzahl von Bits pro Zelle |
US6542403B1 (en) * | 2001-02-08 | 2003-04-01 | Advanced Micro Devices, Inc. | Piggyback programming using voltage control for multi-level cell flash memory designs |
JP4907011B2 (ja) * | 2001-04-27 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 不揮発性メモリとその駆動方法、及び半導体装置 |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
EP1298670B1 (en) * | 2001-09-28 | 2007-03-07 | STMicroelectronics S.r.l. | Method for storing and reading data in a multilevel nonvolatile memory with a non-binary number of levels, and architecture therefor |
US6621739B2 (en) * | 2002-01-18 | 2003-09-16 | Sandisk Corporation | Reducing the effects of noise in non-volatile memories through multiple reads |
US6781877B2 (en) * | 2002-09-06 | 2004-08-24 | Sandisk Corporation | Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells |
JP3889699B2 (ja) * | 2002-11-29 | 2007-03-07 | 株式会社東芝 | 不揮発性半導体記憶装置及びそのデータ書き込み方法 |
ITMI20022570A1 (it) | 2002-12-05 | 2004-06-06 | Simicroelectronics S R L | Metodo di programmazione di una memoria a semiconduttore non-volatile programmabile elettricamente |
ITMI20022569A1 (it) * | 2002-12-05 | 2004-06-06 | Simicroelectronics S R L | Metodo di programmazione di una memoria a semiconduttore non-volatile programmabile elettronicamente |
US7073103B2 (en) | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
US6882567B1 (en) * | 2002-12-06 | 2005-04-19 | Multi Level Memory Technology | Parallel programming of multiple-bit-per-cell memory cells on a continuous word line |
WO2004068500A1 (ja) * | 2003-01-31 | 2004-08-12 | Hitachi, Ltd. | 不揮発性半導体記憶装置 |
JP5039099B2 (ja) * | 2003-04-04 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
KR100512181B1 (ko) * | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
US6996011B2 (en) * | 2004-05-26 | 2006-02-07 | Macronix International Co., Ltd. | NAND-type non-volatile memory cell and method for operating same |
US7068539B2 (en) * | 2004-01-27 | 2006-06-27 | Sandisk Corporation | Charge packet metering for coarse/fine programming of non-volatile memory |
US7139198B2 (en) * | 2004-01-27 | 2006-11-21 | Sandisk Corporation | Efficient verification for coarse/fine programming of non-volatile memory |
US7002843B2 (en) * | 2004-01-27 | 2006-02-21 | Sandisk Corporation | Variable current sinking for coarse/fine programming of non-volatile memory |
JP2008176924A (ja) * | 2004-01-30 | 2008-07-31 | Toshiba Corp | 半導体記憶装置 |
JP4170952B2 (ja) | 2004-01-30 | 2008-10-22 | 株式会社東芝 | 半導体記憶装置 |
JP4763687B2 (ja) * | 2004-05-05 | 2011-08-31 | サンディスク コーポレイション | 非揮発性メモリのプログラミングを制御するためのブースティング |
US7020026B2 (en) * | 2004-05-05 | 2006-03-28 | Sandisk Corporation | Bitline governed approach for program control of non-volatile memory |
US7023733B2 (en) * | 2004-05-05 | 2006-04-04 | Sandisk Corporation | Boosting to control programming of non-volatile memory |
EP1785998A1 (en) * | 2004-08-30 | 2007-05-16 | Spansion LLC | Semiconductor device, semiconductor device testing method, and data writing method |
US7173859B2 (en) * | 2004-11-16 | 2007-02-06 | Sandisk Corporation | Faster programming of higher level states in multi-level cell flash memory |
JP4606869B2 (ja) * | 2004-12-24 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
GB2468051B (en) * | 2005-01-27 | 2011-02-09 | Spansion Llc | Semiconductor device,address assignment method and verify method |
US7251160B2 (en) | 2005-03-16 | 2007-07-31 | Sandisk Corporation | Non-volatile memory and method with power-saving read and program-verify operations |
JP4801935B2 (ja) * | 2005-06-08 | 2011-10-26 | 株式会社東芝 | 半導体記憶装置 |
US7366014B2 (en) | 2005-07-28 | 2008-04-29 | Stmicroelectronics S.R.L. | Double page programming system and method |
EP1748446A1 (en) * | 2005-07-28 | 2007-01-31 | STMicroelectronics S.r.l. | Two pages programming |
KR100705220B1 (ko) * | 2005-09-15 | 2007-04-06 | 주식회사 하이닉스반도체 | 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법 |
JP2007102865A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 半導体集積回路装置 |
US7286406B2 (en) * | 2005-10-14 | 2007-10-23 | Sandisk Corporation | Method for controlled programming of non-volatile memory exhibiting bit line coupling |
US7206235B1 (en) | 2005-10-14 | 2007-04-17 | Sandisk Corporation | Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling |
US7301817B2 (en) * | 2005-10-27 | 2007-11-27 | Sandisk Corporation | Method for programming of multi-state non-volatile memory using smart verify |
US7366022B2 (en) * | 2005-10-27 | 2008-04-29 | Sandisk Corporation | Apparatus for programming of multi-state non-volatile memory using smart verify |
US7616481B2 (en) * | 2005-12-28 | 2009-11-10 | Sandisk Corporation | Memories with alternate sensing techniques |
US7911834B2 (en) * | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
US7852690B2 (en) * | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US7511646B2 (en) * | 2006-05-15 | 2009-03-31 | Apple Inc. | Use of 8-bit or higher A/D for NAND cell value |
US7568135B2 (en) * | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
US7701797B2 (en) * | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
US7639531B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
US7613043B2 (en) * | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
US7551486B2 (en) * | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
US20070297247A1 (en) * | 2006-06-26 | 2007-12-27 | Gerrit Jan Hemink | Method for programming non-volatile memory using variable amplitude programming pulses |
TW200807421A (en) * | 2006-06-26 | 2008-02-01 | Sandisk Corp | Method and system for programming non-volatile memory using variable amplitude programming pulses |
US7525838B2 (en) | 2006-08-30 | 2009-04-28 | Samsung Electronics Co., Ltd. | Flash memory device and method for programming multi-level cells in the same |
US7602650B2 (en) | 2006-08-30 | 2009-10-13 | Samsung Electronics Co., Ltd. | Flash memory device and method for programming multi-level cells in the same |
US7961511B2 (en) * | 2006-09-26 | 2011-06-14 | Sandisk Corporation | Hybrid programming methods and systems for non-volatile memory storage elements |
US7701770B2 (en) * | 2006-09-29 | 2010-04-20 | Hynix Semiconductor Inc. | Flash memory device and program method thereof |
US7450426B2 (en) * | 2006-10-10 | 2008-11-11 | Sandisk Corporation | Systems utilizing variable program voltage increment values in non-volatile memory program operations |
US7474561B2 (en) * | 2006-10-10 | 2009-01-06 | Sandisk Corporation | Variable program voltage increment values in non-volatile memory program operations |
KR100801035B1 (ko) * | 2006-12-14 | 2008-02-04 | 삼성전자주식회사 | 멀티 레벨 셀의 프로그램 방법, 페이지 버퍼 블록 및 이를포함하는 불휘발성 메모리 장치 |
US7590007B2 (en) * | 2007-01-11 | 2009-09-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US7619930B2 (en) | 2007-02-20 | 2009-11-17 | Sandisk Corporation | Dynamic verify based on threshold voltage distribution |
US7630246B2 (en) * | 2007-06-18 | 2009-12-08 | Micron Technology, Inc. | Programming rate identification and control in a solid state memory |
US7508715B2 (en) * | 2007-07-03 | 2009-03-24 | Sandisk Corporation | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7599224B2 (en) * | 2007-07-03 | 2009-10-06 | Sandisk Corporation | Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
KR101448851B1 (ko) | 2008-02-26 | 2014-10-13 | 삼성전자주식회사 | 비휘발성 메모리 장치에서의 프로그래밍 방법 |
US8059447B2 (en) * | 2008-06-27 | 2011-11-15 | Sandisk 3D Llc | Capacitive discharge method for writing to non-volatile memory |
US8130528B2 (en) | 2008-08-25 | 2012-03-06 | Sandisk 3D Llc | Memory system with sectional data lines |
US8027209B2 (en) | 2008-10-06 | 2011-09-27 | Sandisk 3D, Llc | Continuous programming of non-volatile memory |
JP2010135023A (ja) * | 2008-12-05 | 2010-06-17 | Toshiba Corp | 半導体記憶装置 |
KR101517597B1 (ko) | 2009-03-25 | 2015-05-07 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법 |
US8279650B2 (en) * | 2009-04-20 | 2012-10-02 | Sandisk 3D Llc | Memory system with data line switching scheme |
KR101024134B1 (ko) * | 2009-06-12 | 2011-03-22 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 이의 프로그램 방법 |
US8116140B2 (en) * | 2010-04-09 | 2012-02-14 | Sandisk Technologies Inc. | Saw-shaped multi-pulse programming for program noise reduction in memory |
US8374031B2 (en) | 2010-09-29 | 2013-02-12 | SanDisk Technologies, Inc. | Techniques for the fast settling of word lines in NAND flash memory |
JP5668489B2 (ja) * | 2011-01-20 | 2015-02-12 | 富士通セミコンダクター株式会社 | 半導体メモリおよび半導体メモリの製造方法 |
US8737132B2 (en) | 2012-01-06 | 2014-05-27 | Sandisk Technologies Inc. | Charge cycling by equalizing the source and bit line levels between pulses during no-verify write operations for NAND flash memory |
US8868516B2 (en) * | 2012-02-17 | 2014-10-21 | International Business Machines Corporation | Managing enterprise data quality using collective intelligence |
KR102030330B1 (ko) * | 2012-12-11 | 2019-10-10 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
KR101949987B1 (ko) * | 2012-12-18 | 2019-02-20 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
JP5814961B2 (ja) | 2013-02-26 | 2015-11-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8942043B2 (en) | 2013-03-04 | 2015-01-27 | Sandisk Technologies Inc. | Non-volatile storage with process that reduces read disturb on end wordlines |
KR20150091684A (ko) * | 2014-02-03 | 2015-08-12 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP6262063B2 (ja) | 2014-03-18 | 2018-01-17 | 東芝メモリ株式会社 | 不揮発性メモリおよび書き込み方法 |
KR102219292B1 (ko) * | 2014-07-21 | 2021-02-23 | 삼성전자 주식회사 | 반도체 메모리 장치, 이를 포함하는 반도체 메모리 시스템 |
US9443606B2 (en) | 2014-10-28 | 2016-09-13 | Sandisk Technologies Llc | Word line dependent two strobe sensing mode for nonvolatile storage elements |
US9972395B2 (en) * | 2015-10-05 | 2018-05-15 | Silicon Storage Technology, Inc. | Row and column decoders comprising fully depleted silicon-on-insulator transistors for use in flash memory systems |
US10248499B2 (en) | 2016-06-24 | 2019-04-02 | Sandisk Technologies Llc | Non-volatile storage system using two pass programming with bit error control |
US9786345B1 (en) * | 2016-09-16 | 2017-10-10 | Micron Technology, Inc. | Compensation for threshold voltage variation of memory cell components |
US10354738B2 (en) * | 2017-09-27 | 2019-07-16 | Micron Technology, Inc. | One check fail byte (CFBYTE) scheme |
US10535412B2 (en) * | 2018-02-09 | 2020-01-14 | Sandisk Technologies Llc | Single pulse verification of memory cells |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03219496A (ja) | 1990-01-25 | 1991-09-26 | Hitachi Ltd | 不揮発性半導体記憶装置 |
JPH0457294A (ja) | 1990-06-22 | 1992-02-25 | Ricoh Co Ltd | プログラム可能な不揮発性半導体メモリ装置 |
JP3231437B2 (ja) | 1992-07-06 | 2001-11-19 | 株式会社日立製作所 | 不揮発性半導体記憶装置 |
JP3311092B2 (ja) | 1993-07-23 | 2002-08-05 | 株式会社東芝 | 多値メモリ |
US5748535A (en) * | 1994-10-26 | 1998-05-05 | Macronix International Co., Ltd. | Advanced program verify for page mode flash memory |
DE4442711A1 (de) * | 1994-12-01 | 1996-06-05 | Claas Ohg | Kapazitive Meßvorrichtung |
JP3328463B2 (ja) | 1995-04-06 | 2002-09-24 | 株式会社日立製作所 | 並列型不揮発性半導体記憶装置及び同装置の使用方法 |
US5572462A (en) * | 1995-08-02 | 1996-11-05 | Aplus Integrated Circuits, Inc. | Multistate prom and decompressor |
KR0172401B1 (ko) * | 1995-12-07 | 1999-03-30 | 김광호 | 다수상태 불휘발성 반도체 메모리 장치 |
US6078518A (en) * | 1998-02-25 | 2000-06-20 | Micron Technology, Inc. | Apparatus and method for reading state of multistate non-volatile memory cells |
JP3612916B2 (ja) | 1997-01-29 | 2005-01-26 | 富士電機リテイルシステムズ株式会社 | 自動販売機の商品収納装置 |
-
1999
- 1999-08-31 JP JP24632799A patent/JP2001067884A/ja active Pending
-
2000
- 2000-08-25 US US09/645,878 patent/US6243290B1/en not_active Expired - Lifetime
- 2000-08-30 KR KR1020000050653A patent/KR100731237B1/ko not_active IP Right Cessation
- 2000-08-30 TW TW089117561A patent/TW490671B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001067884A5 (ja) | ||
KR100719697B1 (ko) | 플래시 메모리 소자의 프로그램 방법 | |
CN102318007B (zh) | 用于对一页内和多页间的数据进行芯片上伪随机化的非易失性存储器和方法 | |
KR101412418B1 (ko) | 아날로그 메모리 셀들을 위한 개선된 프로그래밍 및 소거 스킴들 | |
CN103477392B (zh) | 具有减少的验证的改进的编程的非易失性存储器和方法 | |
JP2001093288A5 (ja) | ||
JP2003196988A5 (ja) | ||
JP2008535138A5 (ja) | ||
JP2007305210A (ja) | 半導体記憶装置 | |
WO2016050170A1 (zh) | 阻变随机存储器的存储阵列编程方法和装置 | |
KR920017121A (ko) | 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치 | |
JP2004185754A (ja) | 半導体記憶装置及びメモリセルアレイの消去方法 | |
CN109559776B (zh) | 非易失性存储器装置及其读出方法 | |
KR101069004B1 (ko) | 플래시 메모리 소자의 프로그램 방법 | |
JP2004234707A (ja) | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 | |
TW200534280A (en) | Electronic memory with tri-level cell pair | |
KR950001775A (ko) | 불휘발성 반도체 메모리장치 | |
TW200608406A (en) | Methods and systems for high write performance in multi-bit flash memory devices | |
KR101212739B1 (ko) | 비휘발성 메모리장치 및 이의 동작방법 | |
JP2003204001A5 (ja) | ||
US6011720A (en) | Nonvolatile memory with reduced write time/write verify time and semiconductor device thereof | |
WO2003058637A1 (en) | Programming non-volatile memory devices | |
KR101024134B1 (ko) | 불휘발성 메모리 소자 및 이의 프로그램 방법 | |
JP2009043391A (ja) | フラッシュメモリ素子のプログラム方法 | |
US11043249B2 (en) | Memory devices with improved refreshing operation |