JP2000232183A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000232183A
JP2000232183A JP11031387A JP3138799A JP2000232183A JP 2000232183 A JP2000232183 A JP 2000232183A JP 11031387 A JP11031387 A JP 11031387A JP 3138799 A JP3138799 A JP 3138799A JP 2000232183 A JP2000232183 A JP 2000232183A
Authority
JP
Japan
Prior art keywords
substrate
resin layer
dicing
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11031387A
Other languages
English (en)
Other versions
JP4803855B2 (ja
Inventor
Takayuki Tani
孝行 谷
Haruo Hyodo
治雄 兵藤
Takao Shibuya
隆生 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP03138799A priority Critical patent/JP4803855B2/ja
Priority to TW088120395A priority patent/TW426977B/zh
Priority to EP00200356A priority patent/EP1028459A3/en
Priority to KR10-2000-0005737A priority patent/KR100369203B1/ko
Priority to US09/501,262 priority patent/US6368893B1/en
Publication of JP2000232183A publication Critical patent/JP2000232183A/ja
Priority to US10/080,659 priority patent/US20020081769A1/en
Priority to KR10-2002-0050498A priority patent/KR100369202B1/ko
Application granted granted Critical
Publication of JP4803855B2 publication Critical patent/JP4803855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装面積を縮小しコストダウンが可能な半導
体装置の製造方法を提供すると共に、裏面電極表面に余
分な付着物が付着するのを防止できる半導体装置の製造
方法を提供する。 【解決手段】 多数の搭載部２０を有する基板２１を準
備する。基板２１の裏面側には外部接続用の電極パター
ン３１を形成する。搭載部２０毎に半導体チップ３３を
搭載し、樹脂層３５で被覆し、樹脂層３５の表面を水平
且つ平坦な面に加工する。電極パターン３１が上を向く
ように、樹脂層３５側にダイシングシート５０を貼り付
ける。この状態で基板２１と樹脂層３５とをダイシング
により切断して、搭載部２０毎に分離した個別の半導体
装置を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にパッケージ外形を縮小し、実装面積を低
減しコストダウンが可能な半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置の製造においては、ウェハか
らダイシングして分離した半導体チップをリードフレー
ムに固着し、金型と樹脂注入によるトランスファーモー
ルドによってリードフレーム上に固着された半導体チッ
プを封止し、封止された半導体チップを個々の半導体装
置毎に分離するという工程が行われている。このリード
フレームには短冊状あるいはフープ状のフレームが用い
られており、いずれにしろ１回の封止工程で複数個の半
導体装置が同時に封止されている。
【０００３】図７は、トランスファーモールド工程の状
況を示す図である。トランスファーモールド工程では、
ダイボンド、ワイヤボンドにより半導体チップ１が固着
されたリードフレーム２を、上下金型３Ａ、３Ｂで形成
したキャビティ４の内部に設置し、キャビティ４内にエ
ポキシ樹脂を注入することにより、半導体チップ１の封
止が行われる。このようなトランスファーモールド工程
の後、リードフレーム２を各半導体チップ１毎に切断し
て、個別の半導体装置が製造される（例えば特開平０５
−１２９４７３号）。
【０００４】この時、図８に示すように、金型３Ｂの表
面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入す
るための樹脂源５と、ランナー６、及びランナー６から
各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート
７とが設けられている。これらは全て金型３Ｂ表面に設
けた溝である。短冊状のリードフレームであれば、１本
のリードフレームに例えば１０個の半導体チップ１が搭
載されており、１本のリードフレームに対応して、１０
個のキャビティ４と１０本のゲート７、及び１本のラン
ナー６が設けられる。そして、金型３表面には例えばリ
ードフレーム２０本分のキャビティ４が設けられる。
【０００５】図９は、上記のトランスファーモールドに
よって製造した半導体装置を示す図である。トランジス
タ等の素子が形成された半導体チップ１がリードフレー
ムのアイランド８上に半田等のろう材９によって固着実
装され、半導体チップ１の電極パッドとリード１０とが
ワイヤ１１で接続され、半導体チップ１の周辺部分が上
記キャビティの形状に合致した樹脂１２で被覆され、樹
脂１２の外部にリード端子１０の先端部分が導出された
ものである。
【０００６】
【発明が解決しようとする課題】従来のパッケージで
は、外部接続用のリード端子１０を樹脂１２から突出さ
せるので、リード端子１０の先端部までの距離を実装面
積として考慮しなくてはならず、樹脂１２の外形寸法よ
り実装面積の方が遥かに大きくなるという欠点がある。
【０００７】また、従来のトランスファーモールド技術
では、圧力をかけ続けた状態で硬化させることから、ラ
ンナー６とゲート７においても樹脂が硬化し、このラン
ナー６等に残った樹脂は廃棄処分となる。そのため、上
記のリードフレームを用いた手法では、製造すべき半導
体装置個々にゲート７を設けるので、樹脂の利用効率が
悪く、樹脂の量に対して製造できる半導体装置の個数が
少ないという欠点があった。
【０００８】
【課題を解決するための手段】本発明は、上述した各事
情に鑑みて成されたものであり、複数の搭載部を有する
絶縁基板を準備する工程と、前記搭載部の各々に半導体
チップを固着する工程と、前記絶縁基板の上を樹脂層で
被覆し、前記各搭載部に固着した半導体チップの各々を
共通の樹脂層で被覆する工程と、前記樹脂層の表面を平
坦化する工程と、前記樹脂層の上にダイシングシートを
貼り付ける工程と、前記絶縁基板の裏面側から、前記搭
載部毎に、前記絶縁基板と前記樹脂層とをダイシングし
て、個々の半導体装置に分離する工程とを具備すること
を特徴とするものである。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
【００１０】第１工程：図１参照 まず、１個の半導体装置に対応する搭載部２０を複数個
分、例えば１００個分を縦横に配置した、大判の基板２
１を準備する。基板２１は、セラミックやガラスエポキ
シ等からなる絶縁基板であり、それらが１枚あるいは数
枚重ね合わされて、合計の板厚が２００〜３５０μｍと
製造工程における機械的強度を維持し得る板厚を有して
いる。
【００１１】基板２１の各搭載部２０の表面には、タン
グステン等の金属ペーストの印刷と、金の電解メッキに
よる導電パターンが形成されている。また、基板２１の
裏面側には、外部接続電極としての電極パターンが形成
されている。
【００１２】図２（Ａ）は基板２１の表面に形成した導
電パターンを示す平面図、図２（Ｂ）は基板２１の断面
図である。
【００１３】点線で囲んだ各搭載部２０は、例えば長辺
×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有してお
り、これらは互いに２０〜５０μｍの間隔を隔てて縦横
に配置されている。前記間隔は後の工程でのダイシング
ライン２４となる。導電パターンは、各搭載部２０内に
おいてアイランド部２５とリード部２６を形成し、これ
らのパターンは各搭載部２０内において同一形状であ
る。アイランド部２５は半導体チップを搭載する箇所で
あり、リード部２６は半導体チップの電極パッドとワイ
ヤ接続する箇所である。アイランド部２５からは２本の
第１の連結部２７が連続したパターンで延長される。こ
れらの線幅はアイランド部２５よりも狭い線幅で、例え
ば０．１ｍｍの線幅で延在する。第１の連結部２７はダ
イシングライン２４を超えて隣の搭載部２０のリード部
２６に連結する。更に、リード部２６からは各々第２の
連結部２８が、第１の連結部２７とは直行する方向に延
在し、ダイシングライン２４を越えて隣の搭載部２０の
リード部２４に連結する。第２の連結部２８は更に、搭
載部２０群の周囲を取り囲む共通連結部２９に連結す
る。このように第１と第２の連結部２７、２８が延在す
ることによって、各搭載部２０のアイランド部２５とリ
ード部２６とを電気的に共通接続する。
【００１４】図２（Ｂ）を参照して、第１の絶縁基板２
２には、各搭載部２０毎にスルーホール３０が設けられ
ている。スルーホール３０の内部はタングステンなどの
導電材料によって埋設されている。そして、各スルーホ
ール３０に対応して、裏面側に外部電極３１を形成す
る。
【００１５】図３は、基板２１を裏面側から観測して外
部電極３１ａ〜３１ｄのパターンを示した平面図であ
る。これらの外部電極３１ａ、３１ｂ、３１ｃ、３１ｄ
は、搭載部２０の端から０．０５〜０．１ｍｍ程度後退
されており、且つ各々が独立したパターンで形成されて
いる。にもかかわらず、電気的には各スルーホール３０
を介して共通連結部２９に接続される。これにより、導
電パターンを一方の電極とする電解メッキ法ですべての
導電パターン上に金メッキ層を形成することが可能とな
る。また、ダイシングライン２４を横断するのは線幅が
狭い第１と第２の連結部２７、２８だけにすることがで
きる。
【００１６】第２工程：図４（Ａ）参照 斯様に金メッキ層を形成した基板２１の各搭載部２０毎
に、半導体チップ３３をダイボンド、ワイヤボンドす
る。半導体チップ３３はアイランド部２５表面にＡｇペ
ーストなどの接着剤によって固定し、半導体チップ３３
の電極パッドとリード部３２ａ、３２ｂとを各々ワイヤ
３４で接続する。半導体チップ３３としては、バイポー
ラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動
素子を形成している。バイポーラ素子を搭載した場合
は、アイランド部２５に接続された外部電極３１ａ、３
１ｂがコレクタ端子であり、リード部２６に各々接続さ
れた外部電極３１ｃ、３１ｄがベース・エミッタ電極と
なる。
【００１７】第３工程：図４（Ｂ）参照 基板２１の上方に移送したディスペンサ（図示せず）か
ら所定量のエポキシ系液体樹脂を滴下（ポッティング）
し、すべての半導体チップ３３を共通の樹脂層３５で被
覆する。例えば一枚の基板２１に１００個の半導体チッ
プ３３を搭載した場合は、１００個全ての半導体チップ
３３を一括して被覆する。前記液体樹脂として例えばＣ
Ｖ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹
脂は比較的粘性が高く、表面張力を有しているので、そ
の表面が湾曲する。
【００１８】第４工程：図４（Ｃ）参照 滴下した樹脂層３５を１００〜２００度、数時間の熱処
理（キュア）にて硬化させた後に、湾曲面を研削するこ
とによって樹脂層３５の表面を平坦面に加工する。研削
にはダイシング装置を用い、ダイシングブレード３６に
よって樹脂層３５の表面が基板２１から一定の高さに揃
うように、樹脂層３５表面を削る。この工程では、樹脂
層３５の膜厚を０．３〜１．０ｍｍに成形する。平坦面
は、少なくとも最も外側に位置する半導体チップ３３を
個別半導体装置に分離したときに、規格化したパッケー
ジサイズの樹脂外形を構成できるように、その端部まで
拡張する。前記ブレードには様々な板厚のものが準備さ
れており、比較的厚めのブレードを用いて、切削を複数
回繰り返すことで全体を平坦面に形成する。
【００１９】また、滴下した樹脂層３５を硬化する前
に、樹脂層３５表面に平坦な成形部材を押圧して平坦且
つ水平な面に成形し、後に硬化させる手法も考えられ
る。
【００２０】第５工程：図５（Ａ）参照 次に、基板２１を反転し、樹脂層３５の表面にダイシン
グシート５０（たとえば、商品名：ＵＶシート、リンテ
ック株式会社製）を貼り付ける。先の工程で樹脂層３５
表面を平坦且つ基板２１表面に対して水平の面に加工し
たことによって、樹脂層３５側に貼り付けても基板２１
が傾くことなく、その水平垂直の精度を維持することが
できる。
【００２１】第６工程：図５（Ｂ）参照 次に、搭載部２０毎に樹脂層３５を切断して各々の半導
体装置に分離する。切断にはダイシング装置のダイシン
グブレード３６を用い、ダイシングライン２４に沿って
樹脂層３５と基板２１とを同時にダイシングすることに
より、搭載部２０毎に分割した半導体装置を形成する。
ダイシング工程においては前記ダイシングブレード３６
がダイシングシート５０の表面に到達するような切削深
さで切断する。この時には、基板２１の裏面側からも観
測可能な合わせマーク（例えば、基板２１の周辺部分に
形成した貫通孔や、金メッキ層の一部）をダイシング装
置側で自動認識し、これを位置基準として用いてダイシ
ングする。また、電極パターン３１ａ、３１ｂ、３１
ｃ、３１ｄやアイランド部２５がダイシングブレード３
６に接しないパターン設計としている。これは、金メッ
キ層の切断性が比較的悪いので、金メッキ層のバリが生
じるのを極力防止する事を目的にしたものである。従っ
て、ダイシングブレード３６と金メッキ層とが接触する
のは、電気的導通を目的とした第１と第２の接続部２
７、２８のみである。
【００２２】図６は、上述の工程によって形成された各
半導体装置を示す斜視図である。パッケージの周囲４側
面は、樹脂層３５と基板２１の切断面で形成され、パッ
ケージの上面は平坦化した樹脂層３５の表面で形成さ
れ、パッケージの下面は第１の絶縁基板２２の裏面側で
形成される。
【００２３】この半導体装置は、縦×横×高さが、例え
ば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍのごとき大き
さを有している。基板２１の上には０．５ｍｍ程度の樹
脂層３５が被覆して半導体チップ３３を封止している。
半導体チップ３３は約１５０μｍ程度の厚みを有する。
アイランド部２５とリード部２６はパッケージの端面か
ら後退されており、第１と第２の接続部２７、２８の切
断部分だけがパッケージ側面に露出する。
【００２４】外部電極３１ａ〜３１ｄは基板２１の４隅
に、０．２×０．３ｍｍ程度の大きさで配置されてお
り、パッケージ外形の中心線に対して左右（上下）対象
となるようなパターンで配置されている。この様な対称
配置では電極の極性判別が困難になるので、樹脂層３５
の表面側に凹部を形成するか印刷するなどして、極性を
表示するマークを刻印するのが好ましい。
【００２５】斯かる手法によって形成した半導体装置
は、多数個の素子をまとめて樹脂でパッケージングする
ので、個々にパッケージングする場合に比べて、無駄に
する樹脂材料を少なくでき、材料費の低減につながる。
また、リードフレームを用いないので、従来のトランス
ファーモールド手法に比べて、パッケージ外形を大幅に
小型化することができる。更に、外部接続用の端子が基
板２１の裏面に形成され、パッケージの外形から突出し
ないので、装置の実装面積を大幅に小型化できるもので
ある。
【００２６】更に、上記の製造方法は、基板２１側でな
く樹脂層３５側にダイシングシート５０を貼り付けてダ
イシングを行っている。例えば基板２１側に貼り付けた
場合は、素子を剥離したときにダイシングシート５０の
粘着剤が電極パターン３１ａ〜３１ｄの表面に付着して
しまう。このような粘着剤が残った状態で素子を自動実
装装置に投入すると、実装時における電極パターン３１
ａ〜３１ｄの半田付け性を劣化させる危惧がある。ま
た、電極パターン３１ａ〜３１ｄ表面にゴミが付着する
ことによる弊害も危惧される。本発明によれば、樹脂層
３５側に貼り付けることによってこれらの弊害を解消し
ている。
【００２７】更に、樹脂層３５側にダイシングシート５
０を貼り付けるに際して、樹脂層３５の表面を水平且つ
平坦面に加工することによって、基板２１側にダイシン
グシート５０を貼り付けた場合と同じ垂直水平精度を維
持することができる。
【００２８】尚、上記実施例は３端子素子を封止して４
個の外部電極を形成した例で説明したが、例えば２個の
半導体チップを封止した場合や、集積回路を封止した場
合も同様にして実施することが可能である。
【００２９】
【発明の効果】以上に説明したように、本発明によれ
ば、リードフレームを用いた半導体装置よりも更に小型
化できるパッケージ構造を提供できる利点を有する。こ
のとき、リード端子が突出しない構造であるので、実装
したときの占有面積を低減し、高密度実装を実現でき
る。
【００３０】さらに、キャビティを構成するための金型
３Ａ、３Ｂが不要であるので、大幅なコストダウンが可
能である利点を有する。
【００３１】そして、樹脂層３５表面を平坦面に加工し
た後に、樹脂層３５表面側にダイシングシート５０を貼
り付けてダイシングすることにより、電極パターン３１
ａ〜３１ｄ表面にダイシングシート５０の粘着剤を付着
させることが無い製造方法を提供できるものである。
【図面の簡単な説明】
【図１】本発明を説明するための斜視図である
【図２】本発明を説明するための（Ａ）平面図（Ｂ）断
面図である。
【図３】本発明を説明するための平面図である。
【図４】本発明を説明するための断面図である。
【図５】本発明を説明するための断面図である。
【図６】本発明を説明するための斜視図である。
【図７】従来例を説明するための断面図である。
【図８】従来例を説明するための平面図である。
【図９】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渋谷 隆生 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M109 AA01 CA05 DA07 DB16 DB17 ED02

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数の搭載部を有する基板を準備する工
    程と、 前記搭載部の各々に半導体チップを固着する工程と、 前記基板の上を樹脂層で被覆し、前記各搭載部に固着し
    た半導体チップの各々を共通の樹脂層で被覆する工程
    と、 前記樹脂層の表面を平坦化する工程と、 前記樹脂層の上にダイシングシートを貼り付ける工程
    と、 前記基板の裏面側から、前記搭載部毎に、前記基板と前
    記樹脂層とをダイシングして、個々の半導体装置に分離
    する工程とを具備することを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 前記基板の裏面側に前記半導体チップの
    外部接続端子となる電極パターンを具備し、該電極パタ
    ーンが前記ダイシングでのダイシングブレードに接触し
    ないように、ダイシングラインから後退されていること
    を特徴とする請求項１記載の半導体装置の製造方法。
JP03138799A 1999-02-09 1999-02-09 半導体装置の製造方法 Expired - Fee Related JP4803855B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP03138799A JP4803855B2 (ja) 1999-02-09 1999-02-09 半導体装置の製造方法
TW088120395A TW426977B (en) 1999-02-09 1999-11-23 Method for making a semiconductor device
EP00200356A EP1028459A3 (en) 1999-02-09 2000-02-03 Method of fabricating semiconductor device
KR10-2000-0005737A KR100369203B1 (ko) 1999-02-09 2000-02-08 반도체 장치의 제조 방법
US09/501,262 US6368893B1 (en) 1999-02-09 2000-02-09 Method of fabricating semiconductor device
US10/080,659 US20020081769A1 (en) 1999-02-09 2002-02-25 Method of fabricating semiconductor device
KR10-2002-0050498A KR100369202B1 (ko) 1999-02-09 2002-08-26 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03138799A JP4803855B2 (ja) 1999-02-09 1999-02-09 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009263067A Division JP5121807B2 (ja) 2009-11-18 2009-11-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000232183A true JP2000232183A (ja) 2000-08-22
JP4803855B2 JP4803855B2 (ja) 2011-10-26

Family

ID=12329860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03138799A Expired - Fee Related JP4803855B2 (ja) 1999-02-09 1999-02-09 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US6368893B1 (ja)
EP (1) EP1028459A3 (ja)
JP (1) JP4803855B2 (ja)
KR (2) KR100369203B1 (ja)
TW (1) TW426977B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020031716A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지의 싱귤레이션 방법
US6495379B2 (en) * 2000-08-03 2002-12-17 Sanyo Electric Co., Ltd. Semiconductor device manufacturing method
JP2013093403A (ja) * 2011-10-25 2013-05-16 Murata Mfg Co Ltd 電子部品の印字方法
WO2017104169A1 (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 電子部品およびその製造方法ならびに電子部品製造装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026182A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3958532B2 (ja) * 2001-04-16 2007-08-15 ローム株式会社 チップ抵抗器の製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
DE102007008777B4 (de) * 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
US7989266B2 (en) * 2009-06-18 2011-08-02 Aptina Imaging Corporation Methods for separating individual semiconductor devices from a carrier
WO2013150427A1 (en) * 2012-04-05 2013-10-10 Koninklijke Philips N.V. Led thin-film device partial singulation prior to substrate thinning or removal

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379044A (ja) 1989-08-23 1991-04-04 Oki Electric Ind Co Ltd 半導体素子の樹脂封止方法
JP3696900B2 (ja) 1994-07-06 2005-09-21 イビデン株式会社 電子部品の封止用樹脂を研削するための平面研削装置
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
JPH0936151A (ja) * 1995-07-20 1997-02-07 Japan Aviation Electron Ind Ltd 小型樹脂モールド集積回路装置の製造方法およびこの方法により製造された集積回路装置
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JP3402969B2 (ja) 1996-11-19 2003-05-06 株式会社東芝 半導体装置の製造方法
JPH10284525A (ja) * 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
CN1185702C (zh) * 1997-05-09 2005-01-19 时至准钟表股份有限公司 半导体封装的制造方法和集合电路基板
FR2764111A1 (fr) 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
KR19990065532A (ko) * 1998-01-14 1999-08-05 구본준 Cob형 반도체 패키지의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495379B2 (en) * 2000-08-03 2002-12-17 Sanyo Electric Co., Ltd. Semiconductor device manufacturing method
KR20020031716A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지의 싱귤레이션 방법
JP2013093403A (ja) * 2011-10-25 2013-05-16 Murata Mfg Co Ltd 電子部品の印字方法
WO2017104169A1 (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 電子部品およびその製造方法ならびに電子部品製造装置

Also Published As

Publication number Publication date
KR20020071833A (ko) 2002-09-13
US6368893B1 (en) 2002-04-09
KR20000057952A (ko) 2000-09-25
EP1028459A2 (en) 2000-08-16
KR100369203B1 (ko) 2003-01-24
US20020081769A1 (en) 2002-06-27
KR100369202B1 (ko) 2003-01-24
TW426977B (en) 2001-03-21
JP4803855B2 (ja) 2011-10-26
EP1028459A3 (en) 2003-10-22

Similar Documents

Publication Publication Date Title
JPH11186301A (ja) 半導体装置の製造方法
JP2002026182A (ja) 半導体装置の製造方法
JP3877454B2 (ja) 半導体装置の製造方法
JP3877453B2 (ja) 半導体装置の製造方法
JP4803855B2 (ja) 半導体装置の製造方法
JP4073098B2 (ja) 半導体装置の製造方法
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
JP3639509B2 (ja) 半導体装置の製造方法
JP5121807B2 (ja) 半導体装置の製造方法
JP3710942B2 (ja) 半導体装置の製造方法
JP4162303B2 (ja) 半導体装置の製造方法
JP4215300B2 (ja) 半導体装置の製造方法
JP3738144B2 (ja) 半導体装置の製造方法
JP2002050590A (ja) 半導体装置の製造方法
JP3877448B2 (ja) 半導体装置の製造方法
JP2003110057A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091202

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees