JP2000228442A - 半導体に分離部を形成する方法及び半導体デバイス - Google Patents

半導体に分離部を形成する方法及び半導体デバイス

Info

Publication number
JP2000228442A
JP2000228442A JP2000025509A JP2000025509A JP2000228442A JP 2000228442 A JP2000228442 A JP 2000228442A JP 2000025509 A JP2000025509 A JP 2000025509A JP 2000025509 A JP2000025509 A JP 2000025509A JP 2000228442 A JP2000228442 A JP 2000228442A
Authority
JP
Japan
Prior art keywords
trench
layer
oxide
thermal oxide
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000025509A
Other languages
English (en)
Other versions
JP3689298B2 (ja
Inventor
Herbert Ho
ハーバート・ホー
Radhika Srinivasan
ラディカ・スリーニヴァサン
Erwin Hammerl
エルヴィン・ハマール
Farid Agahi
ファリド・アガーヒー
Gary Bronner
ゲアリー・ブロンナー
Bertrand Flietner
バートランド・フリートナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of JP2000228442A publication Critical patent/JP2000228442A/ja
Application granted granted Critical
Publication of JP3689298B2 publication Critical patent/JP3689298B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 浅トレンチ分離バイアの寄生漏れを低減する
こと。 【解決手段】 窒化ケイ素ライナの付着前に絶縁酸化物
層２０を付着させることにより、窒化ケイ素ライナ４３
と活性シリコン側壁との距離を増加する。好ましくは、
絶縁酸化物層２０はオルトケイ酸テトラエチルを含む。
この方法は、エッチングを施して半導体ウェハ内に１つ
又は複数の浅トレンチ分離を形成することと、トレンチ
内に絶縁酸化物層２０を付着させることと、トレンチ内
で熱酸化物２３を成長させることと、トレンチ内に窒化
ケイ素ライナ４３を付着させることからなる。熱酸化物
２３は、絶縁酸化物層２０の付着の前又は後に成長させ
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス、
特に、キャパシタ・アレイ内に存在する様々なトランジ
スタを分離するための浅トレンチ分離（ＳＴＩ）バイア
及びその形成方法に関し、特に、窒化物／酸化物の二層
構造部を有する、ＳＴＩバイア及びその形成方法に関す
る。
【０００２】
【従来の技術】浅トレンチ分離（ＳＴＩ）内に窒化ケイ
素（Ｓｉ3Ｎ4）ライナを使用することは、０．２５μｍ
の基本寸法でトレンチベースＤＲＡＭ内のシリコン欠陥
を解消するために極めて重大なものであることが分かっ
ている。ギガビット世代のために寸法縮小が構想されて
いるので、酸素がトレンチ記憶キャパシタ内に浸透する
のを効果的にブロックできる窒化物ライナが必需品であ
ると論じられている。しかし、ＳＴＩで現在使用されて
いる窒化物ライナの欠点の１つは、電荷をトラップする
際に及ぼすその影響である。窒化物ライナは活性（acti
ve）シリコン側壁の近くに位置するので、（１）ＳＴＩ
で限定された外周の漏れ、（２）ノードからＰウェルへ
の接合部の漏れ、ならびに最も重要なことに（３）埋込
みＰチャネル電界効果トランジスタ（ＰＦＥＴ）のホッ
ト・キャリア劣化を悪化させることが分かっている。
【０００３】窒化物ライナが活性シリコン側壁に近接す
ると、（エッチング関係の損傷を回復するために）最初
にＳＴＩ内で成長させる熱酸化物の量に重大な制限が設
けられる。ＳＴＩ内により薄い（すなわち、１３０Å未
満）熱酸化物を成長させることは転位形成を低減する際
に有利であることが観測されている。実際に、今後アレ
イ・セルを縮小するには転位生成を防止するためにＳＴ
Ｉ内で成長させる初期酸化物の厚さを低減することが必
要になることは、極めて起こりそうなことである。しか
し、シリコン側壁と窒化物ライナとの間の酸化物が１３
０Å未満である場合、ＰＦＥＴデバイスが激しく劣化す
ることが分かっている。したがって、アレイ内の寄生漏
れを最小限にするように窒化ケイ素ライナと活性シリコ
ン側壁との間に所与の距離を維持し、依然として酸素が
トレンチ・キャパシタ内に拡散するのを防止する可能性
のあるＰＦＥＴホット・キャリア劣化を低減することは
有利かつ望ましいことである。
【０００４】米国特許第５６４３８２３号明細書では、
酸素バリア薄膜としての浅トレンチ分離内の結晶窒化ケ
イ素ライナを開示している。しかし、この参考文献で
は、ＰＦＥＴホット・キャリア劣化の際にアレイ内の寄
生漏れが最小限になるように窒化ケイ素ライナと活性シ
リコン側壁との間に所与の距離を維持することはない。
【０００５】米国特許第４７００４６４号明細書では、
グルーブ内に形成された二酸化ケイ素及び窒化ケイ素薄
膜を有する半導体ボディ内にＵ形分離グルーブを形成
し、次に二酸化ケイ素キャップで上部が覆われた多結晶
シリコンでグルーブを充填するためのプロセスを開示し
ている。二酸化ケイ素薄膜は、転位の発達を防止する二
酸化ケイ素キャップの膨張によって生成される応力を吸
収する。この参考文献では、二酸化ケイ素薄膜を使用し
て、Ｕグルーブ内の多結晶シリコンと基板の表面上に形
成された配線又はその配線の付近に形成された電極との
間の短絡を防止することを教示している。
【０００６】米国特許第５４９２８５８号明細書では、
分離トレンチの熱酸化エッチング表面上に共形的に付着
させた窒化ケイ素ライナの使い方を開示している。この
窒化物ライナは、その後の共形誘電フィラーとのより耐
久性のある結合を形成するために熱酸化コーティングよ
り受容性の高い表面を提供し、下にある熱酸化物又は基
板を後続の処理中に酸化からシールドする。また、窒化
物ライナは、後続のプロセス・ステップ中にシリコン活
性エリアを汚染から保護する働きをする。というのは、
窒化物の方が酸化物よりすぐれたバリアになるからであ
る。この参考文献は、より正確には、窒化ケイ素ライナ
を使用して、シリコン基板の平坦化などの後続のプロセ
スを強化することに関する。これは、寄生漏れを低減す
るための手段としてライナを使用することを教示又は提
案するものではない。
【０００７】米国特許第５５１６７２１号明細書では、
分離構造を充填するために液相酸化物材料を使用する分
離構造を開示している。この参考文献は、分離構造内の
窒化ケイ素ライナを教示又は提案するものではない。
【０００８】米国特許第５６０４１５９号明細書では、
エッチングを施してシリコン基板内にバイアを形成する
ことにより接点構造又はプラグを作成する方法を開示し
ている。この参考文献は、寄生漏れの問題を解決するた
めの接点構造内の窒化ケイ素ライナを教示又は提案する
ものではない。
【０００９】米国特許第５７１９０８５号明細書では、
半導体基板内に開口部を形成し、その開口部に対し１回
目の酸化を行い、次にフッ化水素酸を含むウェット・エ
ッチングにより酸化した開口部にエッチングを施し、続
いてその開口部に対し２回目の酸化を行うことにより、
トレンチ分離領域を形成する方法を開示している。この
参考文献は、浅トレンチ分離構造内の窒化ケイ素ライナ
を教示又は提案するものではない。
【００１０】
【発明が解決しようとする課題】したがって、従来技術
の問題及び欠点を銘記すると、本発明の一目的は、寄生
漏れが低減されたＳＴＩバイアを提供することにある。
【００１１】本発明の他の目的は、ＰＦＥＴホット・キ
ャリア劣化が低減されたＳＴＩバイアを提供することに
ある。
【００１２】本発明のさらに他の目的及び利点は、一部
は明白になり、一部は本明細書から明らかになるだろ
う。
【００１３】
【課題を解決するための手段】上記その他の目的及び利
点は、当業者には明らかであり、第１の態様において、
半導体ボディに分離部を形成する方法であって、（ａ）
誘電体層を有するシリコン・ウェハを準備するステップ
と、（ｂ）エッチングを行い、前記ウェハにトレンチを
形成するステップと、（ｃ）前記トレンチに絶縁体層を
付着するステップと、（ｄ）前記トレンチに熱酸化物を
成長させるステップと、（ｅ）前記トレンチに窒化ケイ
素ライナを付着するステップと、を有する、方法を対象
とする本発明において達成される。
【００１４】好ましくは、絶縁酸化物層は、オルトケイ
酸テトラエチル又はホウリンケイ酸ガラス（borophosph
osilicate glass）を含む。絶縁酸化物層がオルトケイ
酸テトラエチルを含む場合、トレンチ内にオルトケイ酸
テトラエチル層を付着させるステップは約２００ｍトル
〜約１トルの低圧で行われる。熱酸化物は、トレンチ内
に絶縁酸化物層を付着させるステップの前又は後に成長
させることができる。
【００１５】好ましくは、パッド酸化物の層は約５０〜
約１００Åの厚さを有し、パッド窒化物の層は約１２０
０〜約２４００Åの厚さを有し、絶縁層は厚さ約５０〜
約３００Åのオルトケイ酸テトラエチルを含み、熱酸化
物は約１００Åの厚さを有し、窒化ケイ素ライナは約５
５Åの厚さを有する。
【００１６】他の態様では、本発明は、 ａ）誘電体層を有するシリコン・ウェハを設けるステッ
プと、 ｂ）エッチングを施してウェハ内にトレンチを形成する
ステップと、 ｃ）トレンチ内に絶縁層を付着させるステップと、 ｄ）トレンチ内の絶縁層を通って熱酸化物を成長させる
ステップと、 ｅ）絶縁層及び熱酸化物の上に窒化ケイ素ライナを付着
させるステップとを含む方法に関する。
【００１７】好ましくは、絶縁層は、約２００ｍトル〜
約１トルの低圧で付着させた厚さ約５０〜約３００Åの
オルトケイ酸テトラエチルを含む。好ましくは、熱酸化
物は約１００Åの厚さを有し、窒化ケイ素ライナは約５
５Åの厚さを有する。
【００１８】さらに他の態様では、本発明は、 ａ）誘電体層を有するシリコン・ウェハを設けるステッ
プと、 ｂ）エッチングを施してウェハにトレンチを形成するス
テップと、 ｃ）トレンチに熱酸化物を成長させるステップと、 ｄ）熱酸化物の上に絶縁層を付着させるステップと、 ｅ）絶縁層の上に窒化ケイ素ライナを付着させるステッ
プとを含む方法に関する。
【００１９】好ましくは、絶縁層は、約２００ｍトル〜
約１トルの低圧で付着させた厚さ約５０〜約３００Åの
オルトケイ酸テトラエチルを含む。好ましくは、熱酸化
物は約１００Åの厚さを有し、窒化ケイ素ライナは約５
５Åの厚さを有する。この方法は、ステップ（ｅ）の前
に、熱酸化物及び絶縁層に高温アニールを施すステップ
をさらに含むことができる。
【００２０】さらに他の態様では、本発明は、電気素子
を有する半導体基板と、電気素子を分離するために基板
上に形成された複数のトレンチであって、トレンチで成
長させた熱酸化物と、熱酸化物の上のオルトケイ酸テト
ラエチル層と、オルトケイ酸テトラエチル層の上の窒化
ケイ素ライナとを有するトレンチと、トレンチを実質的
に充填する絶縁材料とを含む半導体デバイスに関する。
【００２１】最後の態様では、本発明は電気素子を有す
る半導体基板と、前記電気素子を分離するために前記基
板に形成されたトレンチであって、前記トレンチに付着
されたオルトケイ酸テトラエチル層と、前記オルトケイ
酸テトラエチル層を通って成長させた熱酸化物をアニー
ルした酸化物と、前記アニールされた酸化物に付着され
た窒化ケイ素ライナと、を有するトレンチと、前記トレ
ンチを実質的に充填する絶縁材料と、を有する半導体デ
バイスに関する。
【００２２】
【発明の実施の形態】本発明の好ましい実施の形態を説
明する際に、添付図面の図１ないし図６を参照するが、
これらの図では同様の番号は本発明の同様の特徴部を指
し示す。本発明の特徴部は、添付図面では必ずしも一定
の縮尺で示されているわけではない。
【００２３】図１ないし図４は本発明の第１の好ましい
実施の形態を示している。図１では、半導体基板１０
は、その上にパッド誘電体層が付着され、この誘電体層
はパッド酸化物層１３と、パッド窒化物層１５とを含
む。パッド酸化物層１３は、好ましくは、酸化ケイ素で
あり、パッド窒化物層１５は、好ましくは、窒化ケイ素
である。シリコン基板上のパッド誘電体層にパターン形
成し、当技術分野で既知のプロセス、好ましくは、ドラ
イ・エッチ・プロセスによりエッチングを施し、深さ約
０．２５μｍの浅トレンチ分離バイア１７を形成する。
パッド窒化物層１５は、バイア１７に隣接して上部コー
ナーを形成する部分１６を含む。エッチング・プロセス
後、希フッ化水素酸（ＤＨＦ）と、過酸化硫黄と、Ｈｕ
ａｎｇ Ａ（Ｈ2Ｏ2：ＮＨ4ＯＨ：Ｈ2Ｏ）溶液と、Ｈｕ
ａｎｇ Ｂ（Ｈ2Ｏ：ＨＣｌ：Ｈ2Ｏ2）溶液の混合物を
使用して分離バイアを湿式清浄する。湿式清浄後、ＨＦ
／グリセロール・エッチングを使用して、側壁から約２
０ｎｍのパッド窒化物を除去し、図２に示すようにパッ
ド窒化物層１５の上部コーナー１６（図１を参照）を部
分的に除去又は「プルバック」する。パッド窒化物層１
５の上部コーナー１６を除去することにより、パッシベ
ーションによってボイドがないように分離バイアを実質
的に充填することができる。この「プルバック」処理の
後に希フッ化水素酸（ＤＨＦ）と、過酸化硫黄と、Ｈｕ
ａｎｇ Ａ（Ｈ2Ｏ2：ＮＨ4ＯＨ：Ｈ2Ｏ）溶液と、Ｈｕ
ａｎｇ Ｂ（Ｈ2Ｏ：ＨＣｌ：Ｈ2Ｏ2）溶液の混合物を
使用して、バイアを清浄してもよい。
【００２４】パッド窒化物層１５の上部コーナー１６の
除去後、シリコン基板１０の上とトレンチ１７内に絶縁
酸化物層２０を共形的に付着させる。絶縁酸化物層２０
の付着は、好ましくは当技術分野で周知の装置を使用し
て、約２００ｍトル〜約１トルの圧力かつ約５００〜約
６００℃の温度で行われる。絶縁酸化物層２０の厚さ
は、好ましくは約５０〜約３００Åの範囲であるか又は
絶縁酸化物層２０が分離バイアの側壁及び底部に沿って
共形的に付着されるような厚さでなければならない。好
ましくは、絶縁酸化物層はホウリンケイ酸ガラス（boro
phosphosilicateglass）、又はオルトケイ酸テトラエチ
ルを含む。
【００２５】絶縁酸化物層２０の低圧付着後、約１００
０℃で約１〜約１０分間の高温酸化処理を使用して、付
着させた絶縁酸化物層２０を通って熱酸化物を成長さ
せ、図３に示すように層２５を形成する。熱酸化物の厚
さは、シリコン結晶欠陥が形成されないように調整され
る。好ましくは、熱酸化物は約５０〜約２００Åの厚さ
を有し、最も好ましくは、約１００Åの厚さを有する。
反応室の雰囲気内に約３．０％の塩酸を取り入れると、
付着させた絶縁酸化物層２０を通る熱酸化物の成長速度
が増加する。
【００２６】図４では、半導体ウェハは、分離バイア内
に付着させた窒化ケイ素ライナ４３をさらに含む。好ま
しくは、窒化ケイ素ライナは約５５Åの厚さを有する。
窒化ケイ素ライナ４３の付着後、オルトケイ酸テトラエ
チルなどのパッシベーション材料４７で分離バイアを充
填する。過剰なパッシベーション材料４７は、化学機械
研摩など、当技術分野で既知の平坦化処理によって除去
する。その結果得られる最終的な形の浅トレンチ分離バ
イアを研摩し、パッド窒化物層１５を露出する。
【００２７】図５及び図６は、絶縁酸化物層の付着の前
に浅トレンチ分離バイア内の熱酸化物層を成長させる、
本発明の第２の実施の形態を示している。図５は、基板
１０と、パッド酸化物層１３及びパッド窒化物層１５を
含むパッド誘電体とを有する半導体ウェハの一部分を示
している。パッド窒化物層１５は好ましくは約１２００
〜約２４００Åの厚さを有する。パッド酸化物層１３は
好ましくは約５０〜約１００Åの厚さを有する。パッド
誘電体は、浅トレンチ分離の形成中にシリコン基板１０
を保護する。通常、浅トレンチ分離は約０．２５μｍの
深さを有する。
【００２８】エッチング処理後、ＤＨＦと、過酸化硫黄
と、Ｈｕａｎｇ Ａ溶液と、Ｈｕａｎｇ Ｂ溶液との混
合物を使用して浅トレンチ分離を湿式清浄する。この場
合も、ＨＦ／グリセロール・エッチを使用して、トレン
チ１７に隣接したパッド窒化物層１５のコーナー部分を
除去し、パッド窒化物層１５を「プルバック」する。パ
ッド窒化物層１５の「プルバック」により、後ほど半導
体ウェハを処理する際にパッシベーションによってボイ
ドがないように分離バイアを実質的に充填することがで
きる。パッド窒化物層１５の「プルバック」後、浅トレ
ンチ分離バイア内に熱酸化物２３を成長させる。熱酸化
物の厚さは、シリコン結晶欠陥が避けられるように調整
しなければならず、好ましくは、約５０〜約２００Åの
厚さを有し、最も好ましくは、約１００Åの厚さを有す
る。約１０００℃で約１〜約１０分間という高温ドライ
酸化条件は、分離バイア内で熱酸化物２３を成長させる
のに十分であろう。「プルバック」処理の後に、ＤＨＦ
と、過酸化硫黄と、Ｈｕａｎｇ Ａ溶液と、Ｈｕａｎｇ
Ｂ溶液との混合物を使用して、トレンチを清浄しても
よい。
【００２９】分離バイア内に熱酸化物２３を成長させた
後、半導体ウェハの上とトレンチ１７内に絶縁酸化物層
２０を共形的に付着させる。絶縁酸化物層２０は好まし
くは、約２００ｍトル〜約１トルという低圧かつ約５０
０〜約６００℃の温度で付着させたオルトケイ酸テトラ
エチルである。絶縁酸化物層は、約５０〜約３００Åの
厚さを有するか、又はその薄膜が浅トレンチ分離の側壁
及び底部に沿って共形的に付着されるような厚さでなけ
ればならない。薄く付着させたままのオルトケイ酸テト
ラエチル薄膜内のディボット（divot）形成を最小限に
するため、約１０００℃より高い温度かつ約５〜約１２
０秒の処理時間で高温急速熱処理を使用することができ
る。
【００３０】図６では、浅トレンチ分離内に窒化ケイ素
ライナ４３を好ましくは、約５５Åの厚さまで付着さ
せ、続いてオルトケイ酸テトラエチルなどのパッシベー
ション材料４７で分離バイアを完全に充填する。過剰な
パッシベーション材料４７は、パッド窒化物層１５が露
出するように、当技術分野で既知の方法による平坦化に
よって除去する。
【００３１】浅トレンチ分離処理の際の酸化物／窒化物
の二層構造部の使用に関しては、かなりの数の利点があ
る。第１に、追加の酸化物層によって窒化物薄膜が活性
シリコン・エリアの側面からさらに押し退けられる。窒
化ケイ素ライナは、アレイ接合部漏れを悪化させる傾向
を有する。というのは、それは、活性シリコン側壁に極
めて接近して位置する正の電荷を帯びた誘電体であるか
らである。熱酸化ステップ後に低圧付着のオルトケイ酸
テトラエチルなどの追加の絶縁酸化物層を追加すること
により、アレイ接合部漏れが８倍も低減されることが判
明した。さらに、セル漏れの主な誘因の１つであるノー
ドからＰウェルへの漏れが２０％も低減されたことも判
明した。このような結果は、窒化物ライナでトラップさ
れる正の電荷によって引き起こされるトレンチ側壁内の
ＳＴＩに沿った接合部漏れが低減されることによるもの
である。
【００３２】分離バイア・ライナの一部として追加の絶
縁酸化物層を設けることの第２の利点は、深トレンチ・
キャパシタの上の誘電体の厚さが追加されることであ
る。場合によっては、キャパシタをカバーするパッシベ
ーションの層が深トレンチ及びＳＴＩの化学機械研摩ス
テップによる腐食によって薄くなる可能性がある。この
結果、バーンイン障害が発生し、最悪の場合にはワード
線とトレンチ・インタフェースとの間に短絡が発生する
恐れがある。追加の絶縁酸化物層はこのような影響を最
小限にする働きをする。
【００３３】もう１つの利点は、追加の絶縁酸化物層が
浅トレンチ分離バイア内の第１の熱酸化の低減を可能と
することである。この酸化は転位の形成を低減する際に
最も重大なものである。というのは、この熱酸化ステッ
プは活性シリコンＭＥＳＡをトレンチ・キャパシタに接
続する埋込みストラップでほとんどの応力を生成するか
らである。
【００３４】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３５】（１）半導体ボディに分離部を形成する方
法であって、（ａ）誘電体層を有するシリコン・ウェハ
を準備するステップと、（ｂ）エッチングを行い、前記
ウェハにトレンチを形成するステップと、（ｃ）前記ト
レンチに絶縁体層を付着するステップと、（ｄ）前記ト
レンチに熱酸化物を成長させるステップと、（ｅ）前記
トレンチに窒化ケイ素ライナを付着するステップと、を
有する、方法。 （２）前記誘電体層は、パッド酸化物の層と、前記パッ
ド酸化物層の上に形成されたパッド窒化物の層とを有す
る、上記（１）に記載の方法。 （３）前記（ｃ）ステップの後に前記（ｄ）ステップが
行われ、前記（ｄ）ステップの後に前記（ｅ）ステップ
が行われる、上記（１）又は（２）に記載の方法。 （４）前記（ｄ）ステップの後に前記（ｃ）ステップが
行われ、前記（ｃ）ステップの後に前記（ｅ）ステップ
が行われる、上記（１）又は（２）に記載の方法。 （５）前記熱酸化物は、前記絶縁体層を通って成長さ
せ、前記窒化ケイ素ライナは、前記絶縁体層と前記酸化
物の上に付着される、上記（３）に記載の方法。 （６）前記絶縁体層は、前記酸化物の上に付着され、前
記窒化ケイ素ライナは、前記絶縁体層と前記酸化物の上
に付着される、上記（４）に記載の方法。 （７）前記絶縁体は絶縁酸化物である、上記（２）に記
載の方法。 （８）前記ステップ（ｃ）は、前記絶縁酸化物層をスパ
ッタ付着させる、上記（７）に記載の方法。 （９）前記絶縁体層は、オルトケイ酸テトラエチル層で
ある、上記（１）、（２）、（３）、又は（４）に記載
の方法。 （１０）前記ステップ（ｃ）は、約２００ｍトル〜１ト
ルの圧力において行われる、上記（１）、（２）、
（３）、（４）又は（９）に記載の方法。 （１１）前記絶縁体層は、ホウリンケイ酸ガラスの層で
ある、上記（２）に記載の方法。 （１２）前記パッド酸化物層は、約５０〜約１００Åの
厚さを有する、上記（２）に記載の方法。 （１３）前記パッド窒化物層は、約１２００〜約２４０
０Åの厚さを有する、上記（２）に記載の方法。 （１４）前記トレンチは、約０．２５μｍの深さを有す
る、上記（２）に記載の方法。 （１５）前記ステップ（ｃ）は、厚さ約５０〜約３００
Åのオルトケイ酸テトラエチル層を付着する、上記
（９）に記載の方法。 （１６）前記ステップ（ｄ）は、厚さ約１００Åの熱酸
化物を成長させる、上記（１）、（２）、（３）、
（４）、（５）、又は（６）に記載の方法。 （１７）前記ステップ（ｅ）は、厚さ約５５Åの窒化ケ
イ素ライナを付着する、上記（１）、（２）、（３）、
（４）、（５）、又は（６）に記載の方法。 （１８）前記ステップ（ｂ）の後に、酸性溶液で前記ト
レンチを清浄するステップと、前記トレンチに隣接する
誘電体層の一部を除去するステップと、をさらに含む、
上記（３）又は（５）に記載の方法。 （１９）前記酸性溶液はフッ化水素酸混合物であり、前
記除去するステップは、フッ化水素酸／グリセロール・
エッチングを使用して、前記トレンチに隣接するパッド
窒化物の層の一部をプルバックする、上記（１８）に記
載の方法。 （２０）前記ステップ（ｄ）は、ドライ酸化条件下にお
いて、約１０００℃に等しいか又はそれより高い温度で
行われる、上記（１）、（２）、（３）、（４）、
（５）、又は（６）に記載の方法。 （２１）前記ステップ（ｄ）は、ドライ酸化条件下にお
いて、約１０００℃に等しいか又はそれより高い温度に
おいて、約３％の塩酸が存在する状態で行われる、上記
（３）又は（５）に記載の方法。 （２２）前記ステップ（ｅ）の前に、前記熱酸化物及び
前記絶縁体層に高温アニールを行うステップをさらに有
する、上記（４）又は（６）に記載の方法。 （２３）前記ステップ（ｂ）の後に、第１の酸性溶液で
前記トレンチを清浄するステップと、前記トレンチに隣
接する誘電体層の一部を除去するステップと、続いて、
第２の酸性溶液で前記トレンチを清浄するステップと、
をさらに含む、上記（２）、（４）又は（６）に記載の
方法。 （２４）前記第１及び第２の酸性溶液はフッ化水素酸混
合物であり、前記除去するステップは、フッ化水素酸／
グリセロール・エッチングを使用して、前記トレンチに
隣接するパッド窒化物の層の一部をプルバックする、上
記（２３）に記載の方法。 （２５）前記ステップ（ｄ）は、前記ウェハにシリコン
欠陥が形成されないような厚さまで前記絶縁層を通って
前記熱酸化物を成長させる、上記（３）又は（５）に記
載の方法。 （２６）前記トレンチをパッシベーション材料で充填す
るステップと、前記ウェハを平坦化して、前記パッシベ
ーション材料の過剰部分を除去するステップと、をさら
に含む、上記（１）、（２）、（３）、（４）、
（５）、又は（６）に記載の方法。 （２７）電気素子を有する半導体基板と、前記電気素子
を分離するために前記基板に形成されたトレンチであっ
て、前記トレンチにおいて成長させた熱酸化物と、前記
熱酸化物上のオルトケイ酸テトラエチル層と、前記オル
トケイ酸テトラエチル層上の窒化ケイ素ライナと、を有
するトレンチと、前記トレンチを実質的に充填する絶縁
材料と、を有する半導体デバイス。 （２８）電気素子を有する半導体基板と、前記電気素子
を分離するために前記基板に形成されたトレンチであっ
て、前記トレンチに付着されたオルトケイ酸テトラエチ
ル層と、前記オルトケイ酸テトラエチル層を通って成長
させた熱酸化物をアニールした酸化物と、前記アニール
された酸化物に付着された窒化ケイ素ライナと、を有す
るトレンチと、前記トレンチを実質的に充填する絶縁材
料と、を有する半導体デバイス。
【図面の簡単な説明】
【図１】シリコン基板内にエッチングで形成した浅トレ
ンチ分離を有する半導体ウェハの部分縦断面図である。
【図２】その上に付着させた共形絶縁層を有する半導体
ウェハの部分縦断面図である。
【図３】付着させた絶縁層を通って成長させた熱酸化物
を有する半導体ウェハの部分縦断面図である。
【図４】パッシベーション材料で充填した浅トレンチ分
離を有する半導体ウェハの部分縦断面図である。
【図５】浅トレンチ分離内に熱酸化物を成長させた本発
明の他の実施の形態による半導体ウェハの部分縦断面図
である。
【図６】浅トレンチ分離内に付着させた絶縁薄膜及び窒
化ケイ素ライナを有し、浅トレンチ分離がパッシベーシ
ョン材料で充填された半導体ウェハの部分縦断面図であ
る。
【符号の説明】
１０ 半導体基板 １３ パッド酸化物層 １５ パッド窒化物層 ２５ 酸化物層 ４３ 窒化ケイ素ライナ ４７ パッシベーション材料
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591209109 シーメンス・アクチェンゲゼルシャフト ＳＩＥＭＥＮＳ ＡＫＴＩＥＮＧＥＳＥＬ ＬＳＣＨＡＦＴ ドイツ連邦共和国、80333 ミュンヘン、 ヴィッテルズバッハ・プラッツ ２ (72)発明者 ハーバート・ホー アメリカ合衆国12553 ニューヨーク州ニ ュー・ウィンザー・ラディー・ロード 12 (72)発明者 ラディカ・スリーニヴァサン アメリカ合衆国07430 ニュージャージー 州マワ デーヴィドソン・コート 18 (72)発明者 エルヴィン・ハマール ドイツ84539 サングバーク モーツァル トシュトラーセ ９ (72)発明者 ファリド・アガーヒー アメリカ合衆国12540 ニューヨーク州ラ グランジェヴィル カチラー・ドライブ 35 (72)発明者 ゲアリー・ブロンナー アメリカ合衆国12582 ニューヨーク州ス トームヴィル ウッドクリフ・ドライブ 35 (72)発明者 バートランド・フリートナー アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション チェルシ ー・コーブ 1405

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】半導体ボディに分離部を形成する方法であ
    って、 （ａ）誘電体層を有するシリコン・ウェハを準備するス
    テップと、 （ｂ）エッチングを行い、前記ウェハにトレンチを形成
    するステップと、 （ｃ）前記トレンチに絶縁体層を付着するステップと、 （ｄ）前記トレンチに熱酸化物を成長させるステップ
    と、 （ｅ）前記トレンチに窒化ケイ素ライナを付着するステ
    ップと、を有する、方法。
  2. 【請求項２】前記誘電体層は、パッド酸化物の層と、前
    記パッド酸化物層の上に形成されたパッド窒化物の層と
    を有する、請求項１に記載の方法。
  3. 【請求項３】前記（ｃ）ステップの後に前記（ｄ）ステ
    ップが行われ、前記（ｄ）ステップの後に前記（ｅ）ス
    テップが行われる、請求項１又は２に記載の方法。
  4. 【請求項４】前記（ｄ）ステップの後に前記（ｃ）ステ
    ップが行われ、前記（ｃ）ステップの後に前記（ｅ）ス
    テップが行われる、請求項１又は２に記載の方法。
  5. 【請求項５】前記熱酸化物は、前記絶縁体層を通って成
    長させ、 前記窒化ケイ素ライナは、前記絶縁体層と前記酸化物の
    上に付着される、 請求項３に記載の方法。
  6. 【請求項６】前記絶縁体層は、前記酸化物の上に付着さ
    れ、 前記窒化ケイ素ライナは、前記絶縁体層と前記酸化物の
    上に付着される、請求項４に記載の方法。
  7. 【請求項７】前記絶縁体は絶縁酸化物である、請求項２
    に記載の方法。
  8. 【請求項８】前記ステップ（ｃ）は、前記絶縁酸化物層
    をスパッタ付着させる、請求項７に記載の方法。
  9. 【請求項９】前記絶縁体層は、オルトケイ酸テトラエチ
    ル層である、請求項１、２、３、又は４に記載の方法。
  10. 【請求項１０】前記ステップ（ｃ）は、約２００ｍトル
    〜１トルの圧力において行われる、請求項１、２、３、
    ４又は９に記載の方法。
  11. 【請求項１１】前記絶縁体層は、ホウリンケイ酸ガラス
    の層である、請求項２に記載の方法。
  12. 【請求項１２】前記パッド酸化物層は、約５０〜約１０
    ０Åの厚さを有する、請求項２に記載の方法。
  13. 【請求項１３】前記パッド窒化物層は、約１２００〜約
    ２４００Åの厚さを有する、請求項２に記載の方法。
  14. 【請求項１４】前記トレンチは、約０．２５μｍの深さ
    を有する、請求項２に記載の方法。
  15. 【請求項１５】前記ステップ（ｃ）は、厚さ約５０〜約
    ３００Åのオルトケイ酸テトラエチル層を付着する、請
    求項９に記載の方法。
  16. 【請求項１６】前記ステップ（ｄ）は、厚さ約１００Å
    の熱酸化物を成長させる、請求項１、２、３、４、５、
    又は６に記載の方法。
  17. 【請求項１７】前記ステップ（ｅ）は、厚さ約５５Åの
    窒化ケイ素ライナを付着する、請求項１、２、３、４、
    ５、又は６に記載の方法。
  18. 【請求項１８】前記ステップ（ｂ）の後に、 酸性溶液で前記トレンチを清浄するステップと、 前記トレンチに隣接する誘電体層の一部を除去するステ
    ップと、 をさらに含む、請求項３又は５に記載の方法。
  19. 【請求項１９】前記酸性溶液はフッ化水素酸混合物であ
    り、 前記除去するステップは、フッ化水素酸／グリセロール
    ・エッチングを使用して、前記トレンチに隣接するパッ
    ド窒化物の層の一部をプルバックする、請求項１８に記
    載の方法。
  20. 【請求項２０】前記ステップ（ｄ）は、ドライ酸化条件
    下において、約１０００℃に等しいか又はそれより高い
    温度で行われる、請求項１、２、３、４、５、又は６に
    記載の方法。
  21. 【請求項２１】前記ステップ（ｄ）は、ドライ酸化条件
    下において、約１０００℃に等しいか又はそれより高い
    温度において、約３％の塩酸が存在する状態で行われ
    る、請求項３又は５に記載の方法。
  22. 【請求項２２】前記ステップ（ｅ）の前に、前記熱酸化
    物及び前記絶縁体層に高温アニールを行うステップをさ
    らに有する、請求項４又は６に記載の方法。
  23. 【請求項２３】前記ステップ（ｂ）の後に、 第１の酸性溶液で前記トレンチを清浄するステップと、 前記トレンチに隣接する誘電体層の一部を除去するステ
    ップと、 続いて、第２の酸性溶液で前記トレンチを清浄するステ
    ップと、 をさらに含む、請求項２、４又は６に記載の方法。
  24. 【請求項２４】前記第１及び第２の酸性溶液はフッ化水
    素酸混合物であり、 前記除去するステップは、フッ化水素酸／グリセロール
    ・エッチングを使用して、前記トレンチに隣接するパッ
    ド窒化物の層の一部をプルバックする、請求項２３に記
    載の方法。
  25. 【請求項２５】前記ステップ（ｄ）は、前記ウェハにシ
    リコン欠陥が形成されないような厚さまで前記絶縁層を
    通って前記熱酸化物を成長させる、請求項３又は５に記
    載の方法。
  26. 【請求項２６】前記トレンチをパッシベーション材料で
    充填するステップと、 前記ウェハを平坦化して、前記パッシベーション材料の
    過剰部分を除去するステップと、 をさらに含む、請求項１、２、３、４、５、又は６に記
    載の方法。
  27. 【請求項２７】電気素子を有する半導体基板と、 前記電気素子を分離するために前記基板に形成されたト
    レンチであって、 前記トレンチにおいて成長させた熱酸化物と、 前記熱酸化物上のオルトケイ酸テトラエチル層と、 前記オルトケイ酸テトラエチル層上の窒化ケイ素ライナ
    と、を有するトレンチと、 前記トレンチを実質的に充填する絶縁材料と、 を有する半導体デバイス。
  28. 【請求項２８】電気素子を有する半導体基板と、 前記電気素子を分離するために前記基板に形成されたト
    レンチであって、 前記トレンチに付着されたオルトケイ酸テトラエチル層
    と、前記オルトケイ酸テトラエチル層を通って成長させ
    た熱酸化物をアニールした酸化物と、 前記アニールされた酸化物に付着された窒化ケイ素ライ
    ナと、を有するトレンチと、 前記トレンチを実質的に充填する絶縁材料と、 を有する半導体デバイス。
JP2000025509A 1999-02-05 2000-02-02 半導体ボディに分離部を形成する方法 Expired - Fee Related JP3689298B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/245,958 US6140208A (en) 1999-02-05 1999-02-05 Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
US09/245958 1999-02-05

Publications (2)

Publication Number Publication Date
JP2000228442A true JP2000228442A (ja) 2000-08-15
JP3689298B2 JP3689298B2 (ja) 2005-08-31

Family

ID=22928798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000025509A Expired - Fee Related JP3689298B2 (ja) 1999-02-05 2000-02-02 半導体ボディに分離部を形成する方法

Country Status (6)

Country Link
US (1) US6140208A (ja)
EP (1) EP1026734B1 (ja)
JP (1) JP3689298B2 (ja)
KR (1) KR100420709B1 (ja)
AT (1) ATE518240T1 (ja)
TW (1) TW469568B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045957A (ja) * 2001-05-18 2003-02-14 Samsung Electronics Co Ltd 半導体装置の素子分離方法
KR100764742B1 (ko) 2006-06-16 2007-10-08 삼성전자주식회사 반도체 소자 및 그 제조 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759306B1 (en) * 1998-07-10 2004-07-06 Micron Technology, Inc. Methods of forming silicon dioxide layers and methods of forming trench isolation regions
KR100322531B1 (ko) * 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
JP2000323563A (ja) * 1999-05-14 2000-11-24 Nec Corp 半導体装置の製造方法
TW448537B (en) * 1999-10-29 2001-08-01 Taiwan Semiconductor Mfg Manufacturing method of shallow trench isolation
KR100335495B1 (ko) * 1999-11-12 2002-05-08 윤종용 디봇 발생을 방지하며 공정이 간단한 소자분리막의 제조방법
JP2001319968A (ja) * 2000-05-10 2001-11-16 Nec Corp 半導体装置の製造方法
US6583025B2 (en) * 2000-07-10 2003-06-24 Samsung Electronics Co., Ltd. Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
US6817903B1 (en) * 2000-08-09 2004-11-16 Cypress Semiconductor Corporation Process for reducing leakage in an integrated circuit with shallow trench isolated active areas
JP2002076113A (ja) * 2000-08-31 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100363558B1 (ko) * 2001-02-23 2002-12-05 삼성전자 주식회사 반도체 장치의 트렌치 격리 형성 방법
KR100428804B1 (ko) * 2001-02-23 2004-04-29 삼성전자주식회사 반도체 제조 공정의 막질 형성 방법, 이를 이용한 트렌치 격리 형성 방법 및 그에 따른 소자 분리 트렌치 격리 구조
JP4911826B2 (ja) * 2001-02-27 2012-04-04 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
JP2002289683A (ja) * 2001-03-28 2002-10-04 Nec Corp トレンチ分離構造の形成方法および半導体装置
KR100407567B1 (ko) * 2001-04-10 2003-12-01 삼성전자주식회사 덴트 없는 트렌치 격리 형성 방법
US6732550B2 (en) * 2001-09-06 2004-05-11 Lightwave Microsystems, Inc. Method for performing a deep trench etch for a planar lightwave circuit
US6426272B1 (en) * 2001-09-24 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to reduce STI HDP-CVD USG deposition induced defects
JP3577024B2 (ja) * 2001-10-09 2004-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR100493018B1 (ko) * 2002-06-12 2005-06-07 삼성전자주식회사 반도체 장치의 제조방법
KR100461330B1 (ko) * 2002-07-19 2004-12-14 주식회사 하이닉스반도체 반도체 소자의 ｓｔｉ 형성공정
US6825097B2 (en) 2002-08-07 2004-11-30 International Business Machines Corporation Triple oxide fill for trench isolation
KR100443126B1 (ko) * 2002-08-19 2004-08-04 삼성전자주식회사 트렌치 구조물 및 이의 형성 방법
JP2004111547A (ja) * 2002-09-17 2004-04-08 Toshiba Corp 半導体装置、半導体装置の製造方法
US6787409B2 (en) * 2002-11-26 2004-09-07 Mosel Vitelic, Inc. Method of forming trench isolation without grooving
KR100500443B1 (ko) * 2002-12-13 2005-07-12 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
KR100849361B1 (ko) * 2002-12-28 2008-07-29 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US6867472B2 (en) 2003-01-08 2005-03-15 Infineon Technologies Ag Reduced hot carrier induced parasitic sidewall device activation in isolated buried channel devices by conductive buried channel depth optimization
US6998666B2 (en) * 2004-01-09 2006-02-14 International Business Machines Corporation Nitrided STI liner oxide for reduced corner device impact on vertical device performance
US7015113B2 (en) * 2004-04-01 2006-03-21 Micron Technology, Inc. Methods of forming trench isolation regions
KR100600055B1 (ko) * 2004-06-30 2006-07-13 주식회사 하이닉스반도체 리프팅을 방지한 반도체소자의 소자분리 방법
KR100731103B1 (ko) * 2005-12-29 2007-06-21 동부일렉트로닉스 주식회사 반도체 소자의 격리막 형성방법
US8012846B2 (en) * 2006-08-04 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures and methods of fabricating isolation structures
US7700488B2 (en) * 2007-01-16 2010-04-20 International Business Machines Corporation Recycling of ion implantation monitor wafers
KR100980058B1 (ko) * 2008-03-27 2010-09-03 주식회사 하이닉스반도체 메모리 소자의 소자분리 구조 및 형성 방법
US8703550B2 (en) 2012-06-18 2014-04-22 International Business Machines Corporation Dual shallow trench isolation liner for preventing electrical shorts
US9059194B2 (en) 2013-01-10 2015-06-16 International Business Machines Corporation High-K and metal filled trench-type EDRAM capacitor with electrode depth and dimension control
KR102130056B1 (ko) 2013-11-15 2020-07-03 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR102246280B1 (ko) * 2014-03-26 2021-04-29 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9653507B2 (en) 2014-06-25 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation shrinkage method for enhanced device performance
US9754993B2 (en) * 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same
US10950454B2 (en) * 2017-08-04 2021-03-16 Lam Research Corporation Integrated atomic layer passivation in TCP etch chamber and in-situ etch-ALP method
US11088022B2 (en) 2018-09-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Different isolation liners for different type FinFETs and associated isolation feature fabrication

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269654A (en) * 1977-11-18 1981-05-26 Rca Corporation Silicon nitride and silicon oxide etchant
JPS6083346A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
CA2131668C (en) * 1993-12-23 1999-03-02 Carol Galli Isolation structure using liquid phase oxide deposition
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
DE69631258T2 (de) * 1995-10-13 2004-11-18 Lam Research Corp., Fremont Verfahren zum Entfernen von Verunreinigungen durch Bürsten
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US5731241A (en) * 1997-05-15 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned sacrificial oxide for shallow trench isolation
US5933749A (en) * 1997-10-27 1999-08-03 United Microelectronics Corp. Method for removing a top corner of a trench

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045957A (ja) * 2001-05-18 2003-02-14 Samsung Electronics Co Ltd 半導体装置の素子分離方法
KR100764742B1 (ko) 2006-06-16 2007-10-08 삼성전자주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20000057890A (ko) 2000-09-25
KR100420709B1 (ko) 2004-03-02
JP3689298B2 (ja) 2005-08-31
ATE518240T1 (de) 2011-08-15
EP1026734A3 (en) 2001-01-17
EP1026734B1 (en) 2011-07-27
TW469568B (en) 2001-12-21
US6140208A (en) 2000-10-31
EP1026734A2 (en) 2000-08-09

Similar Documents

Publication Publication Date Title
JP3689298B2 (ja) 半導体ボディに分離部を形成する方法
US5989978A (en) Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US7858492B2 (en) Method of filling a trench and method of forming an isolating layer structure using the same
US5581110A (en) Integrated circuit with trenches and an oxygen barrier layer
US5989977A (en) Shallow trench isolation process
US6277709B1 (en) Method of forming shallow trench isolation structure
US20060252228A1 (en) Shallow trench isolation structure having reduced dislocation density
US6040232A (en) Method of manufacturing shallow trench isolation
JPH02304947A (ja) 半導体デバイスの製造方法
JPH11340313A (ja) トレンチ隔離形成方法
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
JP2001257259A (ja) 素子分離構造形成方法
KR100251280B1 (ko) 샐로우 트랜치 아이솔레이션 방법
JP2001007195A (ja) 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法
US7795110B2 (en) Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same
JPH11176924A (ja) 半導体装置のトレンチ素子分離方法
US6180492B1 (en) Method of forming a liner for shallow trench isolation
KR20120033640A (ko) 텅스텐 갭필을 이용한 반도체장치 제조 방법
KR100244299B1 (ko) 반도체소자의 격리영역 및 그 형성방법
US6720235B2 (en) Method of forming shallow trench isolation in a semiconductor substrate
US6261966B1 (en) Method for improving trench isolation
US6337279B1 (en) Method of fabricating a shallow trench isolation
JP2000068367A (ja) 半導体集積回路装置の製造方法
KR100668743B1 (ko) 반도체 소자의 소자 분리막 그 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees