JP2000148128A - 画像拡大処理回路 - Google Patents

画像拡大処理回路

Info

Publication number
JP2000148128A
JP2000148128A JP10319641A JP31964198A JP2000148128A JP 2000148128 A JP2000148128 A JP 2000148128A JP 10319641 A JP10319641 A JP 10319641A JP 31964198 A JP31964198 A JP 31964198A JP 2000148128 A JP2000148128 A JP 2000148128A
Authority
JP
Japan
Prior art keywords
coefficient
value
image
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10319641A
Other languages
English (en)
Other versions
JP4345937B2 (ja
Inventor
Toru Aida
徹 相田
Hideyuki Omori
英幸 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP31964198A priority Critical patent/JP4345937B2/ja
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to EP99951219A priority patent/EP1134722A4/en
Priority to PCT/JP1999/006124 priority patent/WO2000028519A1/ja
Priority to KR1020017005852A priority patent/KR100629886B1/ko
Priority to RU2001116112/09A priority patent/RU2222056C2/ru
Priority to US09/831,461 priority patent/US6970204B1/en
Priority to AU63695/99A priority patent/AU754190B2/en
Priority to CNB998127302A priority patent/CN1161742C/zh
Priority to CA002351206A priority patent/CA2351206C/en
Priority to TW088119195A priority patent/TW444504B/zh
Publication of JP2000148128A publication Critical patent/JP2000148128A/ja
Application granted granted Critical
Publication of JP4345937B2 publication Critical patent/JP4345937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【課題】 表示画像を設定領域幅ｗでｎ等分した各領域
について任意の倍率で水平方向に拡大表示でき、様々な
映像効果を発揮できるようにすること。 【解決手段】 入力画像デ−タを記憶するフレームメモ
リ１２と、複数の拡大率に対応したフィルタ係数を予め
記憶した係数記憶部１８と、設定領域幅ｗとｎ個の各領
域に設定された拡大率に基づいて、フレームメモリ１２
から対応した画像デ−タを読み出すイネーブル信号を出
力するとともに、係数記憶部１８から対応したフィルタ
係数を読み出す係数選択アドレスＡＤ３を出力するノン
リニア拡大率制御部２０と、係数記憶部１８からのフィ
ルタ係数に基づいてフレームメモリ１２からの画像デ−
タをフィルタリングし、水平方向に非線形拡大処理され
た画像デ−タを出力するフィルタ１４とを具備し、パノ
ラマ写真のような映像や魚眼レンズを通したような映像
など様々な映像を拡大して表示することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アスペクト比４：
３のノーマル画面をアスペクト比１６：９のワイド画面
の表示パネル（例えばＰＤＰ（プラズマディスプレイパ
ネル））で拡大して表示する場合などに用いられるもの
で、表示画像を水平方向に拡大して表示するために、標
本化されて入力した画像デ−タを水平方向に伸長処理す
る画像拡大処理回路に関するものである。
【０００２】
【従来の技術】近年、アスペクト比１６：９のワイドテ
レビジョン装置やＰＤＰを用いた映像表示装置が増加し
ている。アスペクト比４：３の映像ソースをアスペクト
比１６：９の映像表示装置で全面表示（フルモード表
示）するためには、元々の映像ソースを水平方向に引き
伸ばすための画像拡大処理回路を設けなければならな
い。従来の画像拡大処理回路は、入力画像デ−タを水平
方向に一定の倍率で伸長処理するか、又は水平方向の両
端にいくほど倍率が大きくなるように入力画像デ−タを
伸長処理していた。
【０００３】
【発明が解決しようとする課題】しかしながら、入力画
像デ−タを水平方向に一定の倍率で伸長処理していた従
来例では、元々の映像を一定の倍率で水平方向に拡大表
示するだけなので、表示画像をｎ等分した各領域につい
て任意の倍率で水平方向に拡大表示することができず、
様々な映像効果を発揮することができないという問題点
があった。また、水平方向の両端にいくほど倍率が大き
くなるように入力画像デ−タを伸長処理していた従来例
では、表示画像をｎ等分した各領域を水平方向の両端に
いくほど倍率が大きくなるように拡大表示していただけ
なので、表示画像をｎ等分した各領域について任意の倍
率で水平方向に拡大表示することができず、様々な映像
効果を発揮することができないという問題点があった。
【０００４】本発明は、上述の問題点に鑑みなされたも
ので、表示画像をｎ等分した各領域について任意の倍率
で水平方向に拡大表示することができ、様々な映像効果
を発揮することができる画像拡大処理回路を提供するこ
とを目的とする。例えば、表示画像をｎ等分した各領域
の倍率が両端にいくほど大きくなるようにしてパノラマ
写真のような映像を表示したり、表示画像をｎ等分した
各領域の倍率が両端にいくほど小さくなるようにして魚
眼レンズを通したような映像を表示したりするなど、様
々な映像効果を発揮することができるようにすることを
目的とする。
【０００５】
【課題を解決するための手段】本発明は、表示画像を水
平方向に拡大して表示するために、標本化されて入力し
た画像デ−タを水平方向に伸長処理する画像拡大処理回
路において、入力画像デ−タを記憶する画像メモリと、
複数の拡大率に対応したフィルタ係数を予め記憶した係
数記憶部と、表示画面をｎ等分（ｎは２以上の整数）す
るために設定された領域幅ｗとｎ個の各領域に設定され
た拡大率に基づいて、画像メモリから対応した画像デ−
タを読み出すためのイネーブル信号を出力するととも
に、係数記憶部から対応したフィルタ係数を読み出すた
めの係数選択アドレスを出力するノンリニア拡大率制御
部と、係数記憶部から読み出されたフィルタ係数に基づ
いて画像メモリから読み出された画像デ−タをフィルタ
リングし、水平方向に非線形拡大処理された画像デ−タ
を出力するフィルタとを具備してなることを特徴とす
る。
【０００６】ノンリニア拡大率制御部が設定領域幅ｗと
設定拡大率に基づいてイネーブル信号及び係数選択アド
レスを出力することによって、画像メモリから対応した
画像デ−タが読み出されるとともに係数記憶部から対応
したフィルタ係数が読み出される。そして、フィルタが
フィルタ係数に基づいて画像デ−タをフィルタリング
し、水平方向に非線形拡大処理された画像デ−タを出力
する。このとき、係数記憶部から読み出されたフィルタ
係数は、表示画面を領域幅ｗでｎ等分する各領域に設定
された拡大率に対応しているので、ｎ個の各領域につい
て任意の倍率で水平方向に拡大表示することができ、様
々な映像効果を発揮することができる。例えば、パノラ
マ写真のような映像を表示したり、魚眼レンズを通した
ような映像を表示することができる。
【０００７】表示画面を領域幅ｗでｎ等分する各領域の
拡大率の変更を容易にするために、係数記憶部を、複数
の拡大率に対応したフィルタ係数を予め記憶した係数Ｒ
ＯＭ（リード・オンリ・メモリ）と、転送開始信号に基
づいて係数ＲＯＭからフィルタ係数を読み出すととも
に、係数書込アドレス及びＲ／Ｗ（リード／ライト）選
択信号を出力するメモリ制御部と、メモリ制御部から出
力するＲ／Ｗ選択信号に基づいて、ノンリニア拡大率制
御部から出力する係数選択アドレスとメモリ制御部から
出力する係数書込アドレスの一方を選択して出力するセ
レクタと、メモリ制御部から出力するＲ／Ｗ選択信号が
Ｗ選択信号のときにはセレクタから出力する係数書込ア
ドレスに基づいて係数ＲＯＭから読み出されたフィルタ
係数を記憶し、メモリ制御部から出力するＲ／Ｗ選択信
号がＲ選択信号のときにはセレクタから出力する係数選
択アドレスに基づいてフィルタ係数が読み出される係数
ＲＡＭ（ランダム・アクセス・メモリ）とで構成する。
【０００８】ノンリニア拡大率制御部の構成を簡単にす
るために、ノンリニア拡大率制御部を、設定された領域
幅ｗに基づいてｎ個の領域を順次選択するための領域選
択信号を生成する領域選択信号生成部と、この領域選択
信号生成部で生成した領域選択信号に基づいて対応する
領域に設定された拡大率パラメータｍ（２n／ｍが拡大
率を表し、ｍは２n以下の正の整数、ｎは２以上の整
数）を選択して出力する第１セレクタと、この第１セレ
クタで選択された拡大率パラメータｍを一方の入力値と
するｎビットの加算器と、ｎ個の領域のうちの選択開始
領域に設定された拡大率パラメータｍの入力に基づき係
数選択アドレスの始点を演算するアドレスオフセット演
算器と、初期化信号の有無に基づいてアドレスオフセッ
ト演算器の演算値と加算器の和デ−タとを選択して出力
する第２セレクタと、この第２セレクタの出力値を１標
本化周期分遅延させ、係数選択アドレスとして出力する
とともに加算器の他方の入力値とする第１遅延器と、加
算器の桁上げ信号と初期化信号の論理和信号を出力する
論理和回路と、この論理和回路の出力信号を１標本化周
期分遅延させ画像メモリのイネーブル信号として出力す
る第２遅延器とで構成する。
【０００９】領域選択信号生成部の構成を簡単にするた
めに、領域選択信号生成部を、初期化信号を計数値１と
してロードするロード端子Ｌ１を有し、ドットクロック
を計数するドットカウンタと、このドットカウンタの計
数値と設定領域幅ｗを１又は２倍した値とを比較して一
致を検出し、この検出信号を計数値１としてドットカウ
ンタのロード端子Ｌ１へ出力する一致検出回路と、初期
化信号でリセットされ、一致検出回路の検出信号をイネ
ーブル信号としてドットクロックを計数し、計数値を領
域選択信号として出力するアップ／ダウンカウンタと、
このアップ／ダウンカウンタの計数値Ｋが０になったと
きにはＨレベル信号を出力してアップ／ダウンカウンタ
をアップカウントモードに制御し、アップ／ダウンカウ
ンタの計数値Ｋが表示画面の中央部の領域に対応する値
に変化した後の一致検出回路の検出信号に基づいてアッ
プ／ダウンカウンタをダウンカウントモードに制御する
アップ／ダウン制御部と、初期状態では設定領域幅ｗを
比較値として一致検出回路へ出力し、アップ／ダウンカ
ウンタの計数値Ｋが表示画面の中央部の領域に対応する
値に変化したときに設定領域幅ｗを２倍した値を比較値
として一致検出回路へ出力する領域幅制御部とで構成す
る。
【００１０】係数記憶部が必要とするメモリ容量を少な
くするとともに、ノンリニア拡大率制御部のセレクタの
構成を簡単にするために、ｎ個の領域に設定された拡大
率パラメータｍを、表示画面の中央部に対して左右対称
な値とする。
【００１１】左右端にいくほど拡大率が大きくなってパ
ノラマ写真のような映像を映し出すことができるように
するために、ｎ個の領域に設定された拡大率パラメータ
ｍを、表示画面の中央部に対して左右対称な値とすると
ともに、表示画面の中央部から左右に向かうにつれて順
次小さな値とする。
【００１２】左右端にいくほど拡大率が小さくなって魚
眼レンズを通したような映像を映し出すことができるよ
うにするために、ｎ個の領域に設定された拡大率パラメ
ータｍを、表示画面の中央部に対して左右対称な値とす
るとともに、表示画面の中央部から左右に向かうにつれ
て順次大きな値とする。
【００１３】
【発明の実施の形態】以下、本発明による画像拡大処理
回路の一実施形態例を図１以下を用いて説明する。説明
の便宜上、入力画像デ−タを８ビットとし、アスペクト
比１６：９の表示画面を設定された領域幅ｗで１６等分
（ｎ＝１６の場合）し、各領域に任意に設定された拡大
率パラメータｍを、図４に示すように、表示画面の左端
の領域０から中央部の領域７までをｍ０からｍ７までと
し、中央部の領域８から右端の領域１５までをｍ７から
ｍ０までとし、表示画面の中央部に対して左右対称な値
とする。拡大率パラメータｍは拡大率に対応した値で、
２５６／ｍが拡大率に相当する。すなわち、拡大率パラ
メータｍ０〜ｍ７は拡大率デ−タに対応する。
【００１４】図１において、１０は標本化周波数Ｆｓで
標本化された画像デ−タを入力する入力端子、１２は入
力画像デ−タを記憶する画像メモリの一例としてのフレ
ームメモリである。このフレームメモリ１２はＦＩＦＯ
（first-in first-out）動作可能、すなわち先入れ先出
し動作可能な記憶素子で構成されている。１４は前記フ
レームメモリ１２から読み出した画像デ−タをフィルタ
リングしてノンリニア拡大された画像デ−タを出力端子
１６へ出力するフィルタ、１８は複数の拡大率に対応し
たフィルタ係数を予め記憶した係数記憶部、２０はノン
リニア拡大率制御部である。
【００１５】前記係数記憶部１８は係数ＲＯＭ２２、メ
モリ制御部２４、セレクタ２６及び係数ＲＡＭ２８で構
成されている。前記係数ＲＯＭ２２には複数の拡大率に
対応したフィルタ係数が予め記憶されている。前記メモ
リ制御部２４は、転送開始信号（例えば、電源オンに応
じて発生する信号、又はフィルタリング特性を変更する
ときに発生する信号）に基づいて予め決められた係数書
込アドレスＡＤ１、ＲＯＭアドレスＡＤ２及びＲ／Ｗ選
択信号を出力する。前記セレクタ２６は、Ｒ／Ｗ選択信
号がＷ選択信号のときには前記メモリ制御部２４から出
力する係数書込アドレスＡＤ１を選択して出力し、Ｒ／
Ｗ選択信号がＲ選択信号のときには前記ノンリニア拡大
率制御部２０から出力する係数選択アドレスＡＤ３（後
述する）を選択して出力する。前記係数ＲＡＭ２８は、
Ｒ／Ｗ選択信号がＷ選択信号のときには、前記セレクタ
２６で選択された係数書込アドレスＡＤ１に基づいて前
記係数ＲＯＭ２２から読み出されたフィルタ係数を書き
込み、Ｒ／Ｗ選択信号がＲ選択信号のときには、前記セ
レクタ２６で選択された係数選択アドレスＡＤ３に基づ
いて対応したフィルタ係数を読み出す。
【００１６】前記ノンリニア拡大率制御部２０は、図２
に示すように、領域選択信号生成部３０、第１セレクタ
３２、ｎビットの加算器３４、アドレスオフセット演算
器３６、第２セレクタ３８、第１遅延器４０、論理和回
路４２及び第２遅延器４４で構成されている。
【００１７】前記領域選択信号生成部３０は、設定され
た領域幅ｗに基づいて１６個の領域を順次選択するため
の領域選択信号を生成し、前記第１セレクタ３２は前記
領域選択信号生成部３０で生成した領域選択信号に基づ
いて領域０〜７、８〜１５に設定された拡大率パラメー
タｍ０〜ｍ７、ｍ７〜ｍ０を選択して出力する。前記領
域選択信号生成部３０は、具体的には、図３に示すよう
に、ドットカウンタ４６、一致検出回路４８、アップ／
ダウンカウンタ５０、アップ／ダウン制御部５２及び領
域幅制御部５４で構成されている。
【００１８】前記ドットカウンタ４６は初期化信号を計
数値１としてロードするロード端子Ｌ１を有し、ＣＫ端
子に入力するドットクロックを計数する。前記一致検出
回路４８は前記ドットカウンタ４６の計数値と前記領域
幅制御部５４から出力する比較値（設定領域幅ｗを１又
は２倍した値）とを比較して一致を検出する。前記アッ
プ／ダウンカウンタ５０は、初期化信号でリセットされ
前記一致検出回路４８の検出信号をイネーブル信号とし
てドットクロックを計数し、計数値Ｋを領域選択信号と
して出力する。前記アップ／ダウン制御部５２は、前記
アップ／ダウンカウンタ５０の計数値Ｋが０になったと
きにはＨレベル信号を出力して前記アップ／ダウンカウ
ンタ５０をアップカウントモードに制御し、前記アップ
／ダウンカウンタ５０の計数値Ｋが表示画面の領域６に
対応する値から領域７に対応する値に変化した後の前記
一致検出回路４８の検出信号に基づいて出力をＬレベル
信号に変化させ前記アップ／ダウンカウンタ５０をダウ
ンカウントモードに制御する。前記領域幅制御部５４
は、初期状態では設定領域幅ｗを比較値として前記一致
検出回路４８へ出力し、前記アップ／ダウンカウンタ５
０の計数値Ｋが表示画面の領域６に対応する値から領域
７に対応する値に変化したときに設定領域幅ｗを２倍し
た値を比較値として前記一致検出回路４８へ出力し、前
記アップ／ダウン制御部５２の出力がＨレベルからＬレ
ベルに変化したときに初期状態に戻る。
【００１９】前記加算器３４は、前記第１セレクタ３２
で選択された拡大率パラメータｍ（ｍ０〜ｍ７のうちの
１つ）を一方の入力Ｂとし前記第１遅延器４０から出力
する係数選択アドレスＡＤ３を他方の入力Ａとして加算
し、前記アドレスオフセット演算器３６は１６個の領域
のうちの選択開始の領域０に設定された拡大率パラメー
タｍ０の入力に基づき係数選択アドレスＡＤ３の始点を
演算する。前記第２セレクタ３８は初期化信号によって
前記アドレスオフセット演算器３６の演算値を選択して
出力し、初期化信号がなくなった後には前記加算器３４
の和出力Ｓを選択して出力する。前記第１遅延器４０は
前記第２セレクタ３８の出力値を１標本化周期分遅延さ
せ、係数選択アドレスＡＤ３として前記セレクタ２６へ
出力するとともに前記加算器３４の他方の入力Ａとして
出力する。前記論理和回路４２は前記加算器３４の桁上
げ信号ＣＯと初期化信号の論理和信号を出力し、前記第
２遅延器４４は前記論理和回路４２の出力信号を１標本
化周期分遅延させ、イネーブル信号として前記フレーム
メモリ１２及びフィルタ１４に出力する。
【００２０】前記アドレスオフセット演算器３６の演算
は、拡大パラメータｍ０の下位ビット側から上位ビット
側に向けて各ビットを参照し、最初に「１」がでるまで
各ビットの「０」を「１」に変えるとともに、最初にで
た「１」を「０」に変え、さらにその他の残りのビット
を全て「０」にする演算に相当する。例えば、ｍ０＝１
４８（拡大率＝２５６／１４８≒１．７３）を８ビット
表示すると「１００１０１００」となるので、この各ビ
ットに対して上述のビット変換による演算をすると、
「００００００１１」（＝１６進数表示で０３ｈ）とな
り、領域０の係数選択アドレスＡＤ３に相当する。
【００２１】前記フィルタ１４は、前記フレームメモリ
１２から読み出した画像デ−タを順次１標本化周期Ｔ
（Ｔ＝１／Ｆｓ）分遅延させて出力する複数の遅延器Ｄ
１〜Ｄｐ（ｐは２以上の整数で、図示を省略する。）
と、前記フレームメモリ１２から読み出した画像デ−タ
に前記係数ＲＡＭ２８から読み出した対応するフィルタ
係数を掛けて出力する乗算器Ａ０（図示省略）と、複数
の遅延器Ｄ１〜Ｄｐのそれぞれから出力する画像デ−タ
に前記係数ＲＡＭ２８から読み出した対応するフィルタ
係数を掛けて出力する乗算器Ａ１〜Ａｐ（図示省略）
と、乗算器Ａ０〜Ａｐの出力を加算し出力画像デ−タと
して出力端子１６へ出力するする加算器（図示省略）と
で構成されている。
【００２２】つぎに、図１〜図３の作用を図４〜図５を
併用して説明する。 Ａ：まず図３、図４を用いて、図２の領域選択信号生成
部３０から領域選択信号が出力する作用について説明す
る。 （イ）図３において、ドットカウンタ４６は初期化信号
に基づいて計数値１をロードしてドットクロックを計数
する。一致検出回路４８はドットカウンタ４６の計数値
を領域幅制御部５４から出力する比較値（初期状態では
設定された領域幅ｗ）と比較し、一致したときに検出信
号を出力する。この設定領域幅ｗは、１水平ラインの有
効水平ドット数（例えば１９２０）を分割領域数１６で
割った値（例えば１２０）である。
【００２３】（ロ）アップ／ダウンカウンタ５０は、初
期化信号でリセットされ一致検出回路４８の検出信号を
イネーブル信号としてドットクロックを計数し、計数値
を領域選択信号として出力する。アップ／ダウン制御部
５２は、アップ／ダウンカウンタ５０の計数値Ｋが０の
とき（初期状態）に出力をＬレベル信号からＨレベル信
号に変化してアップ／ダウンカウンタ５０をアップカウ
ントモードに制御し、アップ／ダウンカウンタ５０の計
数値Ｋが６（領域６に対応）から７（領域７に対応）に
変化した後の最初の一致検出回路４８の検出信号に基づ
いて出力をＨレベル信号からＬレベル信号に変化してア
ップ／ダウンカウンタ５０をダウンカウントモードに制
御する。領域幅制御部５４は、初期状態では設定領域幅
ｗを比較値として一致検出回路４８へ出力し、アップ／
ダウンカウンタ５０の計数値Ｋが６から７に変化したと
きに設定領域幅ｗを２倍した値を比較値として一致検出
回路４８へ出力し、アップ／ダウン制御部５２の出力が
ＨレベルからＬレベルに変化したときに初期状態に戻
る。
【００２４】（ハ）したがって、ドットカウンタ４６の
計数値が設定領域幅ｗ（例えば１２０）に達するまでは
アップ／ダウンカウンタ５０の計数値０（Ｋ＝０）が領
域選択信号として出力し、ドットカウンタ４６の計数値
が設定領域幅ｗに達する毎に一致検出回路４８から検出
信号が出力してアップ／ダウンカウンタ５０の計数値が
＋１するので、表示画面の領域０から領域７までについ
ては、アップ／ダウンカウンタ５０の計数値Ｋは０から
７まで変化する。そして、アップ／ダウンカウンタ５０
の計数値Ｋが６から７に変化したときに一致検出回路４
８への比較値が設定領域幅ｗの２倍に変化し、アップ／
ダウンカウンタ５０の計数値Ｋが６から７に変化した後
の最初の一致検出回路４８の検出信号（出力するタイミ
ングはＫが７から８に変化するときである。）でアップ
／ダウンカウンタ５０がダウンカウントモードに変化す
るとともに、一致検出回路４８への比較値が初期状態の
設定領域幅ｗに戻るので、表示画面の領域８から領域１
５までについては、アップ／ダウンカウンタ５０の計数
値Ｋが７から０まで変化する。
【００２５】Ｂ：つぎに図２及び図５を用いて図１のノ
ンリニア拡大率制御部２０から係数選択アドレスＡＤ３
及びイネーブル信号が出力する作用について説明する。 （イ）図２において、第１セレクタ３２は、領域選択信
号生成部３０で生成した領域選択信号に基づいて、１６
個の領域０〜７、８〜１５に設定された拡大率パラメー
タｍ０〜ｍ７、ｍ７〜ｍ０を選択して出力する。パノラ
マ写真のような映像を映し出すときには、図５に示すよ
うに、表示画面の中央部の領域７、８のｍ７を最も大き
な値（例えば２３７、拡大率＝２５６／２３７≒１．０
８）とし、中央部に対して左右対称な値とするとともに
左右に向かうにつれて順次小さな値（例えばｍ０＝１４
８（拡大率＝２５６／１４８≒１．７３））とする。
【００２６】（ロ）アドレスオフセット演算器３６は、
拡大パラメータｍ０の下位ビット側から上位ビット側に
向けて各ビットを参照し、最初に「１」がでるまで各ビ
ットの「０」を「１」に変えるとともに、最初にでた
「１」を「０」に変え、さらにその他の残りのビットを
全て「０」にする演算に相当する。このため、ｍ０＝１
４８（拡大率＝２５６／１４８≒１．７３）のときに
は、８ビット表示が「１００１０１００」となるので、
この各ビットに対して上述のビット変換による演算をし
て「００００００１１」（＝１６進数表示で０３ｈ）を
出力する。
【００２７】（ハ）第２セレクタ３８は初期化信号によ
ってアドレスオフセット演算器３６の演算値０３ｈを選
択して出力し、この演算値０３ｈが第１遅延器４０で１
ドットクロック分（１標本化周期分）遅延して加算器３
４のＡ入力となリ、第１セレクタ３２で選択した９４ｈ
（ｍ０＝１４８の１６進数表示）が加算器３４のＢ入力
となるので、加算器３４は９７ｈを和出力Ｓとして出力
する。そして、初期化信号がなくなる（例えばＨレベル
からＬレベルに変化する）と、第２セレクタ３８は加算
器３４の和出力Ｓの９７ｈを選択して出力する。この９
７ｈ（和出力Ｓ）は、初期化信号がなくなった後の２番
目のドットクロックのタイミングで係数選択アドレスＡ
Ｄ３として出力するとともに加算器３４のＡ入力となる
ので、３番目のドットクロックのタイミングではＡＢｈ
（９７ｈ＋９４ｈ）が係数選択アドレスＡＤ３として出
力するとともに加算器３４のＡ入力となる。同様にして
４番目のドットクロックのタイミングでは３Ｆｈ（ＡＢ
ｈ＋９４ｈ）が係数選択アドレスＡＤ３として出力する
とともに加算器３４のＡ入力となる。この４番目のドッ
トクロックのタイミングでは加算器３４のＣＯ端子にＨ
レベル信号が現われ、第２遅延器４４で１ドットクロッ
ク遅延しイネーブル信号として出力する。
【００２８】（ニ）したがって、第１セレクタ３２が領
域０に設定された拡大率パラメータｍ０を選択して出力
しているときには、第２セレクタ３８から第１遅延器４
０を介して出力する係数選択アドレスＡＤ３は、ドット
クロック毎に０３ｈ、９７ｈ、ＡＢｈ、３Ｆｈ、…と変
化し、係数記憶部１８のセレクタ２６を介して係数ＲＡ
Ｍ２８に読出アドレスとして入力する。同時に加算器３
４のＣＯ端子にＨレベル信号が現われる毎に、１ドット
クロック遅延したタイミングでイネーブル信号がフレー
ムメモリ１２及びフィルタ１４に入力する。同様にし
て、第１セレクタ３２が領域１〜７に設定された拡大率
パラメータｍ１〜ｍ７を選択して出力しているときに
は、各拡大率パラメータについて、ドットクロック毎に
変化する対応した係数選択アドレスＡＤ３が係数ＲＡＭ
２８に読出アドレスとして入力し、加算器３４のＣＯ端
子にＨレベル信号が現われる毎に、１ドットクロック遅
延したタイミングでイネーブル信号がフレームメモリ１
２及びフィルタ１４に入力する。また、第１セレクタ３
２が領域８〜１５に設定された拡大率パラメータｍ７〜
ｍ０を選択して出力しているときも同様である。
【００２９】Ｃ：つぎに、図５を用いて図１のフレーム
メモリ１２及びフィルタ１４の作用及び表示映像につい
て説明する。 （イ）フレームメモリ１２は、標本化周波数Ｆｓで標本
化されて入力端子１０に入力した画像デ−タを１フレー
ム分記憶する。そして、このフレームメモリ１２から画
像デ−タを読み出すときには、ノンリニア拡大率制御部
２０から出力するイネーブル信号によって画像デ−タを
更新するか保持するかが決まり、読み出された画像デ−
タはフィルタ１４に入力する。すなわち、ノンリニア拡
大率制御部２０から出力するイネーブル信号がＨレベル
のときには、１ドットクロック毎に新たな１画素分の画
像デ−タが読み出されてフィルタ１４に入力し、ノンリ
ニア拡大率制御部２０から出力するイネーブル信号がＬ
レベルのときには、直前に読み出された１画素分の画像
デ−タが保持されてフィルタ１４に入力する。
【００３０】（ロ）ノンリニア拡大率制御部２０から出
力する係数選択アドレスＡＤ３によって、係数記憶部１
８の係数ＲＡＭ２８から対応したフィルタ係数が読み出
されフィルタ１４内の乗算器Ａ０〜Ａｐに入力する。ま
た、ノンリニア拡大率制御部２０から出力するイネーブ
ル信号は、タイミング制御用（例えばタイミング一致
用）の信号としてフィルタ１４内の遅延器Ｄ１〜Ｄｐの
ＥＮ端子に入力する。
【００３１】（ハ）したがって、フィルタ１４は、係数
記憶部１８の係数ＲＡＭ２８から読み出されたフィルタ
係数によって、フレームメモリ１２から読み出された画
像デ−タをフィルタリングし、ノンリニア拡大された画
像デ−タを出力端子１６に出力する。例えば、ノンリニ
ア拡大率制御部２０から出力する係数選択アドレスＡＤ
３が領域０（拡大率パラメータｍ０）に対応していると
き（０３ｈ、９７ｈ、ＡＢｈ、３Ｆｈ、…）には、各ア
ドレス毎に対応したフィルタ係数がフィルタ１４内の複
数の乗算器Ａ０〜Ａｐに入力して対応した画像デ−タと
の掛け算が行われ、ついで加算器で加算され出力端子１
６に出力する。同様にして、ノンリニア拡大率制御部２
０から出力する係数選択アドレスＡＤ３が領域１（拡大
率パラメータｍ１）に対応しているときには、各アドレ
ス毎に対応したフィルタ係数がフィルタ１４内の複数の
乗算器Ａ０〜Ａｐに入力して対応した画像デ−タとの掛
け算が行われ、ついで加算器で加算され出力端子１６に
出力する。ノンリニア拡大率制御部２０から出力する係
数選択アドレスＡＤ３が領域２〜７（拡大率パラメータ
ｍ１〜ｍ７）又は領域８〜１５（拡大率パラメータｍ７
〜ｍ０）に対応しているときも同様である。
【００３２】（ニ）出力端子１６に出力した画像デ−タ
がＰＤＰのような表示パネルに供給されると、この表示
パネルはパノラマ写真のような映像を映し出す。すなわ
ち、図４に示すようなアスペクト比が１６：９のワイド
画面を領域幅ｗで１６等分し、図５に示すように、表示
画面の中央部の領域７、８の拡大率パラメータｍの値を
相等しく、かつ最も大きな値（ｍ７＝２３７、拡大率は
最も小さい（拡大率＝２５６／２３７≒１．０８））と
し、中央部に対して左右対称な値とするとともに左右に
向かうにつれて順次小さな値とし、左端と右端の領域
０、１５のの拡大率パラメータｍの値を相等しく、かつ
最も小さな値（ｍ０＝１４８、拡大率は最も大きい（拡
大率＝２５６／１４８≒１．７３））とすると、ワイド
画面の表示パネルでパノラマ写真のような映像をフルモ
ードで映し出すことができる。
【００３３】前記実施形態例では、表示画面を領域幅ｗ
で１６等分し、拡大率パラメータｍを表示画面の中央部
に対して左右対称な値とするとともに、中央部から左右
に向かうにつれて順次小さな値として、係数記憶部が必
要とするメモリ容量を少なくするとともに、ノンリニア
拡大率制御部のセレクタの構成を簡単にし、さらに表示
パネルでパノラマ写真のような映像を映し出すことがで
きるようにしたが、本発明はこれに限るものでなく、表
示画面を領域幅ｗでｎ等分しｎ個の各領域の拡大率パラ
メータを任意な値として、様々な効果の映像を映し出す
ような場合について利用することができる。例えば、表
示画面を領域幅ｗで１６等分し、図６に示すように、拡
大率パラメータｍを表示画面の中央部に対して左右対称
な値とするとともに、中央部から左右に向かうにつれて
順次大きな値としてた場合についても利用することがで
きる。すなわち、表示画面の中央部の領域７、８の拡大
率パラメータｍの値を相等しく、かつ最も小さな値（ｍ
７＝１５２、拡大率は最も大きい（拡大率＝２５６／１
５２≒１．６８））とし、中央部に対して左右対称な値
とするとともに左右に向かうにつれて順次小さな値と
し、左端と右端の領域０、１５のの拡大率パラメータｍ
の値を相等しく、かつ最も大きな値（ｍ０＝２３５、拡
大率は最も小さい（拡大率＝２５６／２５３≒１．０
９））とすると、表示パネルで魚眼レンズを通したよう
な映像をフルモードで映し出すことができる。
【００３４】前記実施形態例では、領域選択信号生成部
の構成を簡単にするために、領域選択信号生成部をドッ
トカウンタ、一致検出回路、アップ／ダウンカウンタ、
アップ／ダウン制御部及び領域幅制御部で構成したが、
本発明はこれに限るものでなく、設定された領域幅ｗに
基づいてｎ個の領域を順次選択するための領域選択信号
を生成するものであればよい。
【００３５】前記実施形態例では、ノンリニア拡大率制
御部の構成を簡単にするために、ノンリニア拡大率制御
部を領域選択信号生成部、第１セレクタ、ｎビットの加
算器、アドレスオフセット演算器、第２セレクタ、第１
遅延器、論理和回路及び第２遅延器で構成したが、本発
明はこれに限るものでなく、表示画面をｎ等分するため
に設定された領域幅ｗとｎ個の各領域に設定された拡大
率に基づいて画像メモリから対応した画像デ−タを読み
出すためのイネーブル信号を出力するとともに、係数記
憶部から対応したフィルタ係数を読み出すための係数選
択アドレスを出力するものであればよい。
【００３６】前記実施形態例では、表示画面を領域幅ｗ
でｎ等分する各領域の拡大率の変更を容易にすることが
できるようにするために、係数記憶部を、係数ＲＯＭ、
メモリ制御部、セレクタ及び係数ＲＡＭで構成したが、
本発明はこれに限るものでなく、複数の拡大率に対応し
たフィルタ係数を予め記憶したものであればよい。
【００３７】
【発明の効果】本発明による画像拡大処理回路は、画像
メモリ、係数記憶部、ノンリニア拡大率制御部及びフィ
ルタを具備し、ノンリニア拡大率制御部から出力するイ
ネーブル信号、係数選択アドレスに基づいて画像メモリ
から対応した画像デ−タを読み出すとともに係数記憶部
から対応したフィルタ係数を読み出し、フィルタによる
フィルタ係数に基づく画像デ−タのフィルタリングによ
り、水平方向に非線形拡大処理された画像デ−タを出力
するように構成した。このとき、係数記憶部から読み出
されたフィルタ係数は、表示画面を領域幅ｗでｎ等分す
る各領域に設定された拡大率に対応しているので、表示
画面をｎ等分する各領域について任意の倍率で水平方向
に拡大表示することができ、様々な映像効果を発揮する
ことができる。例えば、パノラマ写真のような映像を表
示したり、魚眼レンズを通したような映像を表示するこ
とができる。
【００３８】係数記憶部を、係数ＲＯＭ、メモリ制御
部、セレクタ及び係数ＲＡＭで構成した場合には、表示
画面を領域幅ｗでｎ等分する各領域の拡大率の変更を容
易にすることができる。
【００３９】ノンリニア拡大率制御部を、領域選択信号
生成部、第１セレクタ、ｎビットの加算器、アドレスオ
フセット演算器、第２セレクタ、第１遅延器、論理和回
路及び第２遅延器で構成した場合には、ノンリニア拡大
率制御部の構成を簡単にすることができる。
【００４０】領域選択信号生成部を、ドットカウンタ、
一致検出回路、アップ／ダウンカウンタ、アップ／ダウ
ン制御部及び領域幅制御部で構成した場合には、領域選
択信号生成部の構成を簡単にすることができる。
【００４１】ｎ個の領域に設定された拡大率パラメータ
ｍを表示画面の中央部に対して左右対称な値とした場合
には、係数記憶部が必要とするメモリ容量を少なくする
とともに、ノンリニア拡大率制御部のセレクタの構成を
簡単にすることができる。
【００４２】ｎ個の領域に設定された拡大率パラメータ
ｍを表示画面の中央部に対して左右対称な値とするとと
もに、表示画面の中央部から左右に向かうにつれて順次
小さな値とした場合には、端にいくほど拡大率が大きく
なってパノラマ写真のような映像を映し出すことができ
る。
【００４３】ｎ個の領域に設定された拡大率パラメータ
ｍを表示画面の中央部に対して左右対称な値とするとと
もに、表示画面の中央部から左右に向かうにつれて順次
大きな値とした場合には、端にいくほど拡大率が小さく
なって魚眼レンズを通したような映像を映し出すことが
できる。
【図面の簡単な説明】
【図１】本発明による画像拡大処理回路の一実施形態例
を示すブロック図である。
【図２】図１中のノンリニア拡大率制御部２０の具体例
を示すブロック図である。
【図３】図２中の領域選択信号生成部３０の具体例を示
すブロック図である。
【図４】アスペクト比１６：９の表示画面を設定領域幅
ｗで１６等分し、中央部の領域７、８の拡大率パラメー
タｍの値を同一のｍ７に設定し、その他の領域０〜６、
１５〜９の拡大率パラメータｍの値を中央部に対して左
右対称な値ｍ０〜ｍ６に設定した場合を示す説明図であ
る。
【図５】図４において、パノラマ写真のような映像を表
示するために、表示画面の中央部の領域７、８の拡大率
パラメータｍの値を最も大きな値（拡大率（＝２５６／
ｍ）では最も小さな値に対応する）とし、中央部から左
右に向かうにつれて順次小さな値とし、左右端の領域
０、１５の拡大率パラメータｍの値を最も小さな値（拡
大率（＝２５６／ｍ）では最も大きな値に対応する）と
した場合の、領域と拡大率の関係を示す図である。
【図６】図４において、魚眼レンズを通したような映像
を表示するために、表示画面の中央部の領域７、８の拡
大率パラメータｍの値を最も小さな値（拡大率（＝２５
６／ｍ）では最も大きな値に対応する）とし、中央部か
ら左右に向かうにつれて順次大きな値とし、左右端の領
域０、１５の拡大率パラメータｍの値を最も大きな値
（拡大率（＝２５６／ｍ）では最も小さな値に対応す
る）とした場合の、領域と拡大率の関係を示す図であ
る。
【符号の説明】
１０…画像データの入力端子、 １２…フレームメモリ
（画像メモリの一例）、 １４…フィルタ、 １６…画
像デ−タの出力端子、 １８…係数記憶部、２０…ノン
リニア拡大率制御部、 ２２…係数ＲＯＭ、 ２４…メ
モリ制御部、２６…セレクタ、 ２８…係数ＲＡＭ、
３０…領域選択信号生成部、 ３２…第１セレクタ、
３４…ＣＯ（桁上げ信号）出力付きの８ビットの加算
器、３６…アドレスオフセット演算器、 ３８…第２セ
レクタ、 ４０…第１遅延器、 ４２…論理和回路、
４４…第２遅延器、 ４６…ドットカウンタ、 ４８…
一致検出回路、 ５０…アップ／ダウンカウンタ、 ５
２…アップ／ダウン制御部、 ５４…領域幅制御部、
ＡＤ１…係数書込アドレス、 ＡＤ２…ＲＯＭアドレ
ス、 ＡＤ３…係数選択アドレス、 ｍ０〜ｍ７…拡大
率パラメータ、Ｒ／Ｗ選択信号…リード／ライト選択信
号、 ｗ…表示画面をｎ等分するために設定された領域
幅。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B057 CA12 CA16 CB12 CB16 CC02 CD05 CD11 CE06 CH07 CH11 DA16 DB02 5C023 AA02 BA02 CA01 DA02 DA03 EA03 EA05 EA10 EA13 5C076 AA01 AA21 AA23 AA36 BA04 BA06 BB22 CB01 CB04 5C082 AA02 BA12 BA41 BB03 BB15 CA21 CA33 CA37 CA84 CA85 DA51 MM10

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】表示画像を水平方向に拡大して表示するた
    めに、標本化されて入力した画像デ−タを水平方向に伸
    長処理する画像拡大処理回路において、前記入力画像デ
    −タを記憶する画像メモリと、複数の拡大率に対応した
    フィルタ係数を予め記憶した係数記憶部と、表示画面を
    ｎ等分（ｎは２以上の整数）するために設定された領域
    幅ｗと前記ｎ個の各領域に設定された拡大率に基づい
    て、前記画像メモリから対応した画像デ−タを読み出す
    ためのイネーブル信号を出力するとともに、前記係数記
    憶部から対応したフィルタ係数を読み出すための係数選
    択アドレスを出力するノンリニア拡大率制御部と、前記
    係数記憶部から読み出されたフィルタ係数に基づいて前
    記画像メモリから読み出された画像デ−タをフィルタリ
    ングし、水平方向に非線形拡大処理された画像デ−タを
    出力するフィルタとを具備してなることを特徴とする画
    像拡大処理回路。
  2. 【請求項２】係数記憶部は、複数の拡大率に対応したフ
    ィルタ係数を予め記憶した係数ＲＯＭ（リード・オンリ
    ・メモリ）と、転送開始信号に基づいて前記係数ＲＯＭ
    からフィルタ係数を読み出すとともに、係数書込アドレ
    ス及びＲ／Ｗ（リード／ライト）選択信号を出力するメ
    モリ制御部と、前記メモリ制御部から出力するＲ／Ｗ選
    択信号に基づいて、ノンリニア拡大率制御部から出力す
    る係数選択アドレスと前記メモリ制御部から出力する係
    数書込アドレスの一方を選択して出力するセレクタと、
    前記メモリ制御部から出力するＲ／Ｗ選択信号がＷ選択
    信号のときには前記セレクタから出力する係数書込アド
    レスに基づいて前記係数ＲＯＭから読み出されたフィル
    タ係数を記憶し、前記メモリ制御部から出力するＲ／Ｗ
    選択信号がＲ選択信号のときには前記セレクタから出力
    する係数選択アドレスに基づいてフィルタ係数が読み出
    される係数ＲＡＭ（ランダム・アクセス・メモリ）とか
    らなる請求項１記載の画像拡大処理回路。
  3. 【請求項３】ノンリニア拡大率制御部は、設定された領
    域幅ｗに基づいて、ｎ個の領域を順次選択するための領
    域選択信号を生成する領域選択信号生成部と、この領域
    選択信号生成部で生成した領域選択信号に基づいて対応
    する領域に設定された拡大率パラメータｍ（２n／ｍが
    拡大率を表し、ｍは２n以下の正の整数、ｎは２以上の
    整数）を選択して出力する第１セレクタと、この第１セ
    レクタで選択された拡大率パラメータｍを一方の入力値
    とするｎビットの加算器と、前記ｎ個の領域のうちの選
    択開始領域に設定された拡大率パラメータｍの入力に基
    づき係数選択アドレスの始点を演算するアドレスオフセ
    ット演算器と、初期化信号の有無に基づいて前記アドレ
    スオフセット演算器の演算値と前記加算器の和デ−タと
    を選択して出力する第２セレクタと、この第２セレクタ
    の出力値を１標本化周期分遅延させ、係数選択アドレス
    として出力するとともに前記加算器の他方の入力値とす
    る第１遅延器と、前記加算器の桁上げ信号と前記初期化
    信号の論理和信号を出力する論理和回路と、この論理和
    回路の出力信号を１標本化周期分遅延させ画像メモリの
    イネーブル信号として出力する第２遅延器とからなる請
    求項１又は２記載の画像拡大処理回路。
  4. 【請求項４】領域選択信号生成部は、初期化信号を計数
    値１としてロードするロード端子Ｌ１を有し、ドットク
    ロックを計数するドットカウンタと、このドットカウン
    タの計数値と設定領域幅ｗを１又は２倍した値とを比較
    して一致を検出し、この検出信号を計数値１として前記
    ドットカウンタのロード端子Ｌ１へ出力する一致検出回
    路と、前記初期化信号でリセットされ、前記一致検出回
    路の検出信号をイネーブル信号として前記ドットクロッ
    クを計数し、計数値を領域選択信号として出力するアッ
    プ／ダウンカウンタと、このアップ／ダウンカウンタの
    計数値Ｋが０になったときにはＨレベル信号を出力して
    前記アップ／ダウンカウンタをアップカウントモードに
    制御し、前記アップ／ダウンカウンタの計数値Ｋが表示
    画面の中央部の領域に対応する値に変化した後の前記一
    致検出回路の検出信号に基づいて前記アップ／ダウンカ
    ウンタをダウンカウントモードに制御するアップ／ダウ
    ン制御部と、初期状態では設定領域幅ｗを比較値として
    前記一致検出回路へ出力し、前記アップ／ダウンカウン
    タの計数値Ｋが表示画面の中央部の領域に対応する値に
    変化したときに設定領域幅ｗを２倍した値を比較値とし
    て前記一致検出回路へ出力する領域幅制御部とからなる
    請求項３記載の画像拡大処理回路。
  5. 【請求項５】ｎ個の領域に設定された拡大率パラメータ
    ｍは、表示画面の中央部に対して左右対称な値としてな
    る請求項３又は４記載の画像拡大処理回路。
  6. 【請求項６】ｎ個の領域に設定された拡大率パラメータ
    ｍは、表示画面の中央部から左右に向かうにつれて順次
    小さな値としてなる請求項５記載の画像拡大処理回路。
  7. 【請求項７】ｎ個の領域に設定された拡大率パラメータ
    ｍは、表示画面の中央部から左右に向かうにつれて順次
    大きな値としてなる請求項５記載の画像拡大処理回路。
JP31964198A 1998-11-10 1998-11-10 画像拡大処理回路 Expired - Fee Related JP4345937B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP31964198A JP4345937B2 (ja) 1998-11-10 1998-11-10 画像拡大処理回路
CA002351206A CA2351206C (en) 1998-11-10 1999-11-02 Image magnifying circuit
KR1020017005852A KR100629886B1 (ko) 1998-11-10 1999-11-02 화상확대 처리회로
RU2001116112/09A RU2222056C2 (ru) 1998-11-10 1999-11-02 Устройство увеличения изображения
US09/831,461 US6970204B1 (en) 1998-11-10 1999-11-02 Image magnifying circuit
AU63695/99A AU754190B2 (en) 1998-11-10 1999-11-02 Image magnifying circuit
EP99951219A EP1134722A4 (en) 1998-11-10 1999-11-02 IMAGE ENLARGEMENT CIRCUIT
PCT/JP1999/006124 WO2000028519A1 (fr) 1998-11-10 1999-11-02 Circuit d'agrandissement d'images
CNB998127302A CN1161742C (zh) 1998-11-10 1999-11-02 图象放大处理电路
TW088119195A TW444504B (en) 1998-11-10 1999-11-04 Image enlargement process circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31964198A JP4345937B2 (ja) 1998-11-10 1998-11-10 画像拡大処理回路

Publications (2)

Publication Number Publication Date
JP2000148128A true JP2000148128A (ja) 2000-05-26
JP4345937B2 JP4345937B2 (ja) 2009-10-14

Family

ID=18112574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31964198A Expired - Fee Related JP4345937B2 (ja) 1998-11-10 1998-11-10 画像拡大処理回路

Country Status (10)

Country Link
US (1) US6970204B1 (ja)
EP (1) EP1134722A4 (ja)
JP (1) JP4345937B2 (ja)
KR (1) KR100629886B1 (ja)
CN (1) CN1161742C (ja)
AU (1) AU754190B2 (ja)
CA (1) CA2351206C (ja)
RU (1) RU2222056C2 (ja)
TW (1) TW444504B (ja)
WO (1) WO2000028519A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006101407A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 情報処理装置および表示制御方法
JP2007124232A (ja) * 2005-10-27 2007-05-17 Oki Electric Ind Co Ltd 画像変換回路
JP2007316982A (ja) * 2006-05-26 2007-12-06 Olympus Imaging Corp 画像表示制御装置、画像表示装置、カメラ、及び画像表示制御プログラム
US7619619B2 (en) 2004-07-21 2009-11-17 Kabushiki Kaisha Toshiba Information processing apparatus and display control method
KR100935172B1 (ko) * 2004-09-28 2010-01-06 콸콤 인코포레이티드 2차원 이미지의 확대 및 핀칭
JP2010103794A (ja) * 2008-10-24 2010-05-06 Canon Inc 映像処理装置、方法及びプログラム
US8081443B2 (en) 2005-07-13 2011-12-20 Kabushiki Kaisha Toshiba Modeled after: information processing apparatus and video signal output control method
JP2014236238A (ja) * 2013-05-30 2014-12-15 日本電信電話株式会社 映像表示方法及び映像表示プログラム
JP2015170038A (ja) * 2014-03-05 2015-09-28 キヤノン株式会社 画像処理装置、画像処理方法、及び、画像処理を実行するコンピュータプログラム

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002091306A1 (en) * 2001-05-04 2002-11-14 Compudigm International Limited Image distortion system and method
ATE452385T1 (de) * 2001-10-10 2010-01-15 Texas Instruments Inc Einrichtung und verfahren zur bildskalierung
JP2003189266A (ja) * 2001-12-21 2003-07-04 Nec Microsystems Ltd 画像処理装置、テレビ受信機及び画像処理方法
CN1685722A (zh) * 2002-09-23 2005-10-19 皇家飞利浦电子股份有限公司 图像变换的方法和单元
WO2005096624A1 (en) * 2004-03-01 2005-10-13 Thomson Licensing S.A. Non-linear aspect ratio conversion
JP4617730B2 (ja) * 2004-06-15 2011-01-26 ソニー株式会社 画像処理装置および方法、記録媒体、並びにプログラム
JP2007067923A (ja) * 2005-08-31 2007-03-15 Toshiba Corp 情報処理装置およびプログラム
WO2007050817A2 (en) * 2005-10-25 2007-05-03 Enuclia Semiconductor, Inc. Region or frame based aspect ratio scaling
KR100890710B1 (ko) * 2008-04-14 2009-03-27 (주)엠엔씨테크날러지 전방위 영상 장치
KR101473215B1 (ko) * 2008-04-18 2014-12-17 삼성전자주식회사 파노라마 이미지 생성장치 및 그 방법
US20100123822A1 (en) * 2008-11-14 2010-05-20 General Instrument Corporation Method for Converting Between Display Information Scales
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
CN101859557B (zh) * 2009-04-07 2012-02-22 奇菱科技股份有限公司 显示系统
CN103021353B (zh) * 2012-11-15 2014-09-10 京东方科技集团股份有限公司 一种图像处理装置及液晶显示设备
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
DE102014217286A1 (de) * 2014-08-29 2016-03-03 BSH Hausgeräte GmbH Schaltungsanordnung zum Betreiben einer mehr als zwei visuelle Ausgabeeinheiten aufweisenden Ausgabeeinrichtung, Haushaltsgerät und Verfahren hierfür
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2904975B2 (ja) * 1991-10-30 1999-06-14 三菱電機株式会社 ワイドアスペクト比のテレビジョン受信機
KR950001562B1 (ko) * 1991-12-28 1995-02-25 주식회사금성사 Tv의 화면 종횡비 변환방법 및 장치
JP2759727B2 (ja) * 1992-04-22 1998-05-28 日本ビクター株式会社 ディスプレイ装置
JPH06350863A (ja) * 1993-06-08 1994-12-22 Pioneer Electron Corp テレビジョン受像機の表示装置
JP2924611B2 (ja) * 1993-10-28 1999-07-26 日本ビクター株式会社 テレビジョン受像機及びオンスクリーン信号発生装置
TW269091B (ja) 1993-12-22 1996-01-21 Matsushita Electric Ind Co Ltd
JP3684588B2 (ja) * 1994-03-29 2005-08-17 ソニー株式会社 映像信号処理装置
US6404458B1 (en) * 1995-06-28 2002-06-11 Lg Electronics Inc. Apparatus for converting screen aspect ratio
JP3286804B2 (ja) * 1995-09-14 2002-05-27 キヤノン株式会社 撮像装置
JPH09149344A (ja) * 1995-11-20 1997-06-06 Fujitsu General Ltd マトリクス型表示装置
JPH09247587A (ja) * 1996-03-07 1997-09-19 Sharp Corp マトリクス型表示装置
WO1997039573A1 (fr) * 1996-04-12 1997-10-23 Sony Corporation Processeur de signaux d'images numeriques et capteur d'images
KR100194922B1 (ko) * 1996-04-29 1999-06-15 윤종용 화면비 변환장치
JPH1013762A (ja) * 1996-06-20 1998-01-16 Fujitsu General Ltd ワイド画面テレビ
JP3953561B2 (ja) * 1996-10-15 2007-08-08 株式会社日立製作所 画像信号のフォーマット変換信号処理方法及び回路
JP3596194B2 (ja) * 1996-10-29 2004-12-02 ソニー株式会社 画像処理装置および方法
JPH10134176A (ja) * 1996-10-29 1998-05-22 Sony Corp 画像信号処理方法及び装置
DE19717140A1 (de) 1997-04-23 1998-10-29 Thomson Brandt Gmbh Verfahren zur Formatumwandlung von Bildern sowie Vorrichtung zur Durchführung des Verfahrens
JPH10341415A (ja) * 1997-06-06 1998-12-22 Pioneer Electron Corp 画像処理装置
KR100249228B1 (ko) * 1997-08-28 2000-03-15 구자홍 디지탈 티브이의 화면비 변환장치
JP3789210B2 (ja) * 1997-08-28 2006-06-21 三菱電機株式会社 画像表示装置
US6191820B1 (en) * 1998-04-28 2001-02-20 Lg Electronics Inc. Device and method for converting aspect ratio of video signal
AUPP779998A0 (en) * 1998-12-18 1999-01-21 Canon Kabushiki Kaisha Continuous kernel image interpolation
US6115072A (en) * 1999-01-27 2000-09-05 Motorola, Inc. 16:9 aspect ratio conversion by letterbox method for an MPEG image

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619619B2 (en) 2004-07-21 2009-11-17 Kabushiki Kaisha Toshiba Information processing apparatus and display control method
KR100935172B1 (ko) * 2004-09-28 2010-01-06 콸콤 인코포레이티드 2차원 이미지의 확대 및 핀칭
USRE41104E1 (en) 2004-09-30 2010-02-09 Kabushiki Kaisha Toshiba Information processing apparatus and display control method
US7453521B2 (en) 2004-09-30 2008-11-18 Kabushiki Kaisha Toshiba Information processing apparatus and display control method
JP2006101407A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 情報処理装置および表示制御方法
JP4709519B2 (ja) * 2004-09-30 2011-06-22 株式会社東芝 情報処理装置および表示制御方法
US8081443B2 (en) 2005-07-13 2011-12-20 Kabushiki Kaisha Toshiba Modeled after: information processing apparatus and video signal output control method
JP2007124232A (ja) * 2005-10-27 2007-05-17 Oki Electric Ind Co Ltd 画像変換回路
JP4617239B2 (ja) * 2005-10-27 2011-01-19 Ｏｋｉセミコンダクタ株式会社 画像変換回路
JP2007316982A (ja) * 2006-05-26 2007-12-06 Olympus Imaging Corp 画像表示制御装置、画像表示装置、カメラ、及び画像表示制御プログラム
JP2010103794A (ja) * 2008-10-24 2010-05-06 Canon Inc 映像処理装置、方法及びプログラム
JP2014236238A (ja) * 2013-05-30 2014-12-15 日本電信電話株式会社 映像表示方法及び映像表示プログラム
JP2015170038A (ja) * 2014-03-05 2015-09-28 キヤノン株式会社 画像処理装置、画像処理方法、及び、画像処理を実行するコンピュータプログラム

Also Published As

Publication number Publication date
JP4345937B2 (ja) 2009-10-14
CA2351206A1 (en) 2000-05-18
CA2351206C (en) 2007-05-01
TW444504B (en) 2001-07-01
AU754190B2 (en) 2002-11-07
EP1134722A1 (en) 2001-09-19
AU6369599A (en) 2000-05-29
US6970204B1 (en) 2005-11-29
WO2000028519A1 (fr) 2000-05-18
RU2222056C2 (ru) 2004-01-20
EP1134722A4 (en) 2008-07-23
KR100629886B1 (ko) 2006-09-29
CN1161742C (zh) 2004-08-11
CN1324478A (zh) 2001-11-28
KR20010080403A (ko) 2001-08-22

Similar Documents

Publication Publication Date Title
JP2000148128A (ja) 画像拡大処理回路
JP4146528B2 (ja) 画像処理装置
US6956625B2 (en) Image processing apparatus and method for realizing panorama/waterglass functions
JPH11283015A (ja) 画像混色処理装置
JP2006276870A (ja) 画像処理装置
US6774952B1 (en) Bandwidth management
JP2944284B2 (ja) 多画面表示装置
JP2000069432A (ja) 走査線変換装置
JP3546029B2 (ja) 走査線変換回路
JP3227407B2 (ja) 走査線変換回路および補間係数生成回路
JP3629981B2 (ja) フィルタ演算装置
JP2820222B2 (ja) 画像信号処理装置
JP2000020014A (ja) 画像表示装置
JP3527603B2 (ja) テレビ受像機のためのディジタル信号処理回路
JP2001069449A (ja) 画像処理装置
JPH11331651A (ja) ディジタルカメラ
JPH1091143A (ja) 画像表示装置
JPH0983960A (ja) 映像信号拡大圧縮装置
JP2006301644A (ja) 画像処理装置
JP2001069448A (ja) 画像処理装置
JP2002064746A (ja) 多画面表示制御装置
JP2005051696A (ja) 画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置
JP2000105825A (ja) 画像拡大装置
JPH07334670A (ja) 画像処理装置
JP2002152504A (ja) 画像拡大縮小装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees