JP2000077571A - ウェ―ハと回路パタ―ンテ―プのラミネ―ション方法 - Google Patents

ウェ―ハと回路パタ―ンテ―プのラミネ―ション方法

Info

Publication number
JP2000077571A
JP2000077571A JP11245090A JP24509099A JP2000077571A JP 2000077571 A JP2000077571 A JP 2000077571A JP 11245090 A JP11245090 A JP 11245090A JP 24509099 A JP24509099 A JP 24509099A JP 2000077571 A JP2000077571 A JP 2000077571A
Authority
JP
Japan
Prior art keywords
circuit pattern
wafer
tape
pattern tape
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11245090A
Other languages
English (en)
Other versions
JP3158252B2 (ja
Inventor
Chukun In
柱 勳 尹
Yuken Ko
佑 賢 孔
Shofuku Ri
昌 福 李
Seishin Ryo
成 眞 粱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DongbuAnam Semiconductor Inc
Original Assignee
Anam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980035618A external-priority patent/KR20000015592A/ko
Priority claimed from KR1019980035617A external-priority patent/KR100339494B1/ko
Priority claimed from KR10-1998-0035608A external-priority patent/KR100370847B1/ko
Application filed by Anam Semiconductor Inc filed Critical Anam Semiconductor Inc
Publication of JP2000077571A publication Critical patent/JP2000077571A/ja
Application granted granted Critical
Publication of JP3158252B2 publication Critical patent/JP3158252B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae

Abstract

(57)【要約】 【課題】 ウェーハ上に回路パターンテープを高効率で
正確な位置及び方向にボイド発生の憂いなくラミネーシ
ョンさせ、パッケージングの完了後、正確なシンギュレ
ーションを可能とするウェーハと回路パターンテープの
ラミネーション方法を提供する。 【解決手段】 接着層を形成した回路パターンテープ及
びウェーハを提供する段階；接着層形成回路パターンテ
ープ及び前記ウェーハの少なくとも各々一個所の基準位
置を視覚的探知手段により探知する段階；探知結果を視
覚的映像で出力してその結果を比較可能とする段階；前
記接着層形成回路パターンテープ及び前記ウェーハ上の
基準位置を一致させるために前記ウェーハをＸ方向及び
／又はＹ方向及び／又はθ角の角度に移動する基準位置
補正段階；前記基準位置が一致する場合、前記ウェーハ
上に前記接着層形成回路パターンテープを接着させる段
階とから構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ウェーハと回路パ
ターンテープのラミネーション方法に関するものであ
り、より詳しくは、多数の半導体チップユニットが形成
されているウェーハ上にエラストマー性接着テープを介
して回路パターンテープを正確な位置及び方向に効率的
にラミネーションさせる方法に関するものである。
【０００２】
【従来の技術】近年、家庭用及び事務用の電子製品、通
信機器及びコンピューター等のような電子装置の急速な
小型化及び高性能化の趨勢に伴い、これらに使用される
半導体パッケージも小型化、軽量化、超多ピン化を図り
ながらも、高い性能が求められてきている。これにとも
ない、半導体パッケージのサイズが、半導体のチップサ
イズとほとんど同一である半導体パッケージ〔チップサ
イズ又はスケール半導体パッケージ又はチップオンボー
ド（Chip-on-board）半導体パッケージ〕が開発され、
その需要を急速に拡大している。
【０００３】このようなチップサイズ半導体パッケージ
は、多数の半導体チップユニットが形成されているウェ
ーハ上に多数の回路パターンユニットが形成されている
回路パターンテープをラミネーションさせた状態で、半
導体チップのダイパッドと回路パターンを電気的に接続
させるワイヤボンディング、ワイヤボンディング部に対
する樹脂封止部形成及び外部入出力端子としてのソルダ
ボール附着等の通常的なパッケージング課程を遂行した
後、最終的に多数の半導体パッケージユニットが形成さ
れているウェーハをシンギュレーションすることによっ
て個々の独立した半導体パッケージとして製造される。
【０００４】上記のような半導体パッケージの製造時、
最も重要な工程の一つは、接着層を形成する回路パタ
ーンテープをウェーハ上の正確な基準位置にラミネーシ
ョンする工程である。前記回路パターンテープとウェー
ハの接着によって回路パターンテープ上に形成された貫
通部を通じてボンドフィンガーと半導体チップの入出力
パッドをワイヤボンディングして電気的に連結する。よ
って、回路パターンテープをウェーハ上の正確な位置及
び方向にラミネーションされないと、ワイヤボンディン
グが困難又は不可能な半導体チップ上の入出力パッドが
存在（即ち、前記入出力パッドの一部又は全部に対する
回路パターンテープのラミネーションによる遮蔽又はラ
ミネーション角度のちぐはぐさによるボンディング位置
の変化によるワイヤの長さにおける偏差発生）するだけ
でなく、パッケージングの完了後に、各々の完成された
半導体パッケージにシンギュレーションする時、前記回
路パターンが形成されている部分でカッティングされて
しまうか、又は、半導体チップの一部がカッティングさ
れる等の深刻な問題を招来し、この結果、半導体パッケ
ージの製品歩留が低下するという問題がある。
【０００５】図４９は従来のラミネーション方法に使用
された回路パターンテープ１０′の平面図であり、図５
０は図４９のＤ部の拡大図である。又、図５１は図４９
のＩ−Ｉ線断面図である。図において、従来のラミネー
ション方法に使用された半導体パッケージ用回路パター
ンテープ１０′は、独立した回路パターンが形成されて
いる多数の回路パターンユニット１１′がウェーハ（図
４の図面符号２参照）形状の対応部分に形成され、その
上面にはカバーコート１９がコーティングされている。
【０００６】図５０は図４９のＤ部拡大図であり、４個
の回路パターンユニット１１′がそれぞれ接している部
分の図示である。図５０において、導電性トレース１２
の一端はカバーコート１９がコーティングされておら
ず、外部入出力端子としてのソルダボール（未図示）が
附着されるソルダボールランド１３に連結される。他端
はボンドフィンガー形成領域１５内のボンドフィンガー
１４に連結され、各々の回路パターンユニット１１′内
のこのような多数の導電性トレース１２が集合して回路
パターンを形成している。ボンドフィンガー形成領域１
５内部は、カバーコート１９がコーティングされないの
で、ボンドフィンガー１４はソルダボールランド１３と
同様に外部へ露出されている。一方、ボンドフィンガー
形成領域１５内の貫通部１６は、多数の半導体チップユ
ニット（図４の図面符号３参照）が形成されているウェ
ーハ２とラミネーションされる前に穿孔除去される領域
であり、穿孔された貫通部を通じて半導体チップユニッ
ト（図４の図面符号３参照）上のダイパッド（図５の図
面符号４参照）が上方へ露出されて前記ダイパッド４と
ボンドフィンガー１４は導電性ワイヤ（未図示）によっ
て連結される。
【０００７】一方、未説明の符号１７はバスラインで、
ソルダボールランド１３上にソルダボール（未図示）が
容易に附着できるように、例えば、ニッケル（Ｎｉ）／
金（Ａu）をコーティングするか、又はボンドフィンガ
ー１４にワイヤ（未図示）が容易にボンディングされる
ように、例えば、金（Ａu）又は銀（Ａg）をコーティン
グするための電解（Electrolytic）又は無電解（Electr
oless）鍍金に必要であるし、このようなバスライン１
７は半導体パッケージの完成後、シンギュレーションラ
イン２１に沿っての切断によって個々に分離される時、
前記バスライ１７により各々の導電性トレース１２がお
互に道通するのを防ぐために必ず除去される。
【０００８】図５１は従来のラミネーション方法に使用
された半導体パッケージ用回路パターンテープ１０′の
断面構造を図示したもので、最下層は絶縁性ポリイミド
層１８であり、回路パターンユニット１１′領域に於い
てはポリイミド層１８上にソルダボールランド１３及び
導電性トレース１２が形成され、貫通部１６の外周縁の
上面にはボンドフィンガー１４が形成され、導電性トレ
ース１２上には絶縁性カバーコート１９が積層されてい
る。前記ソルダボールランド１３及びボンドフィンガー
１４上にはカバーコート１９が積層されず、上方へ露出
されている。一方、回路パターンユニット１１′の外部
領域に於いては、ポリイミド層１８上に導電性金属薄板
１２′が積層され、その上面にはカバーコート１９が積
層されている。
【０００９】従来のラミネーション方法は、ダイ上にウ
ェーハを位置させ、接着層が形成された回路パターンテ
ープを押圧して接着させるには、前記ウェーハの基準位
置と前記回路パターンテープの基準位置が一致するよう
に作業者が肉眼による手作業にて位置合わせを行って整
列させ、接着していた。従来のこのような手作業による
ラミネーションは不正確な位置及び方向に行われる虞が
あるとともに、位置合わの作業に時間がかかることから
生産性が低く、製品の歩留も良くないという問題点があ
った。
【００１０】又、前記のような回路パターンテープ１
０′を用いた従来のラミネーション方法では、回路パタ
ーンを構成する導電性金属の分布度の差異が甚だしいの
で、ラミネーションする時、高温下において、前記導電
性金属と、樹脂類であるカバーコート１９及びポリイミ
ド層１８との比較的大きな熱膨脹率の差異により、容易
にボイド（詳細は後述）が生成されるという問題点があ
る。殊に、前記のような回路パターンテープ１０′がラ
ミネーションされたウェーハ２を常温で放置する時、前
記比較的大きな熱膨脹率の差異によってボウィング（Bo
wing）現象が発生し易く、このような現象は前記回路パ
ターンテープ１０′に於いての回路パターンユニット１
１形成領域外部の広い面積の平板状の導電性金属薄層１
２′と、その上下のカバーコート１９及びポリイミド層
１８の存在により、前記ボウィング（Bowing）現象がさ
らに深化するという問題点がある。このようなボウィン
グ現象が発生する場合には、半導体パッケージの製造時
において、前記回路パターンテープ１０′を正確に水平
状態で吸着することが困難であると共に、後続工程での
円滑な進行が困難になり、結果的には、製造された半導
体パッケージ１′の不良化を招来するという問題点があ
る。
【００１１】
【発明が解決しようとする課題】したがって、本発明の
第１の目的は、多数の半導体チップユニットが形成され
たウェーハ上にエラストマー性接着テープを附着させた
多数の回路パターンユニットが形成された回路パターン
テープを正確な位置及び方向に附着することができるラ
ミネーション方法の提供にある。本発明の第２の目的
は、ラミネーションする時、ボイドの発生を防止するこ
とができるラミネーション方法の提供にある。本発明の
第３の目的は、高温下となるラミネーションの途中、又
は、その後にいてウェーハ上にラミネーションされた回
路パターンテープのボウィング現象を防止することがで
きるラミネーション方法の提供にある。
【００１２】
【課題を解決するための手段】前記のような本発明の第
１乃至第３の目的は、後述のような特別に形成された回
路パターンテープ及び／又はラミネーション装置を使用
することにより達成することができる。すなわち本発明
は前記問題を解決するために、接着層が形成された回路
パターンテープ及びウェーハを提供する段階と；前記接
着層形成回路パターンテープ及び前記ウェーハの少なく
とも各々一個所の基準位置を視覚的探知手段により探知
する段階と；前記探知結果を視覚的映像で出力してその
結果を比較可能とする段階と；前記接着層形成回路パタ
ーンテープ及び前記ウェーハ上の基準位置を一致させる
ために前記ウェーハをＸ方向及び／又はＹ方向及び／又
はθ角の角度に移動させることで構成される基準位置補
正段階と；前記基準位置が一致する場合、前記ウェーハ
上に前記接着層形成回路パターンテープを接着させる段
階とからなるこを特徴とする。
【００１３】また、回路パターンテープ吸着及び移送ア
センブリで、接着層形成回路パターンテープをバキュー
ム吸着ツールを利用してして吸着した状態で移送し、こ
れとは別途にウェーハ吸引固定アセンブリで、ウェーハ
を前記吸着ツールの下方に位置するダイ上に吸引固定す
る接着層形成回路パターンテープ及びウェーハ提供段階
と；視覚的探知アセンブリで、前記接着層形成回路パタ
ーンテープとウェーハの少なくとも各々一個所の基準位
置を視覚的探知手段により探知する基準位置探知段階
と；モニターアセンブリで、前記探知結果を比較、出力
して前記両者の基準位置が一致するか否かを判定し、一
致しない場合には前記ウェーハが吸引固定されているダ
イをＸ及び／又はＹ方向、及び／又はθ角の角度に変化
させることによって前記基準位置を補正する段階と；前
記補正段階によって前記基準位置が一致する場合には、
前記吸着ツールに吸着された接着層形成回路パターンテ
ープを前記ダイ上に吸引固定されたウェーハまで下方へ
移送してラミネーションさせる段階とからなることを特
徴とする。
【００１４】
【発明の実施の形態】以下、本発明を添付図面を参照し
て詳細に説明する。本発明のラミネーション方法に使用
される回路パターンテープ、半導体パッケージの全体的
な製造方法、本発明のラミネーション方法、及び、本発
明の方法に使用される装置に関し、順次、説明する。図
１は本発明のラミネーション方法に使用される望ましい
回路パターンテープ１０の平面図であり、図２は図１の
Ａ部拡大図である。図１において、回路パターンテープ
１０は多数の回路パターンユニット１１でなる円形部１
０ａとその外側の周辺部１０ｂで構成される。前記円形
部１０ａは多数の半導体チップユニット（図４の図面符
号３参照）でなるウェーハ（図４の図面符号２参照）と
同一な形状で形成される。
【００１５】本発明のラミネーション方法に好ましく使
用できる回路パターンテープ１０は、図２に示したよう
に貫通部形成予定領域１６′及びこれに接して対向する
ボンドフィンガー形成領域１５と、前記ボンドフィンガ
ー形成領域１５内に配列され半導体チップ（未図示）の
ダイパッド（未図示；図４の図面符号４）と電気的に連
結するための多数のボンドフィンガー１４と、前記ボン
ドフィンガー形成領域１５外部の入出力端子としてのソ
ルダボール（未図示；図１０の図面符号７）を附着する
ための多数のソルダボールランド１３と、前記ボンドフ
ィンガー１４と前記ソルダボールランド１３の各々を電
気的に連結する多数の導電性トレース１２で構成され、
前記ボンドフィンガー形成領域１５と前記貫通部形成予
定領域１６′がシンギュレーションライン２０′とオバ
ーレップしないように位置する回路パターンと、前記回
路パターンのソルダボールランド１３、ボンドフィンガ
ー形成領域１５及び貫通部形成予定領域１６′を除外し
た全領域上にコーティングされる絶縁性カバーコート１
９で構成される多数の回路パターンユニット１１を有す
る。
【００１６】図２は貫通部形成予定領域１６′が回路パ
ターンユニット１１のセンターに位置して前記貫通部形
成予定領域１６′を穿孔して貫通部１６（図６参照）を
形成した後、底面に前記ウェーハを接着する時、前記ダ
イパッドが前記貫通部１６を通じて露出されるセンター
パッドタイプを図示しているし、図３は貫通部形成予定
領域１６′が回路パターンユニット１１の相互に対向す
る両辺に位置し、前記貫通部形成予定領域１６′を穿孔
して貫通部１６を形成した後、底面に前記ウェーハを接
着する時、隣り合った２個の半導体チップユニット上に
形成されたダイパッドが前記貫通部１６を通じて同時に
露出されるエッジパッドタイプを示している。前記貫通
部１６は、一個の回路パターンユニット１１当り、相互
に対向する２辺又は４辺に形成することもできる。前記
図２及び図３に対する基本構造は、前記貫通部形成予定
領域１６′が、回路パターンユニット１１のセンター又
はエッジのいずれに形成されるかという差異点を除いて
はその実質的な構成が同一であることから、これに対す
る説明は省略する。
【００１７】本発明のラミネーション方法に於いて、望
ましく使用可能な回路パターンテープ１０は、図２及び
図３に示した前記多数の回路パターンユニット１１に図
示されたように、ソルダボールランド１３、導電性トレ
ース１２及びボンドフィンガー１４をなす導電性金属の
分布度を均等化して前記回路パターンの任意の単位面積
等の相互間における熱膨脹率の差異を最小化するための
第１ダミー（Dummy）パターンが形成されている。この
第１のダミー（Dummy）パターンは規則的に配列された
多数の円板状の金属薄層２５で構成される。
【００１８】前記回路パターンテープ１０（図１）にお
ける“ダミーパターン”は導電性金属で形成されている
が、半導体チップ（未図示）又はソルダボールランド１
３と電気的に連結されていないので、電気的にいかなる
作用も行わないパターンを指称する。このようなダミー
パターンは規則的に配列された微小な円板２５（図２，
図３）等で構成されるか、又は、通常的な導電性トレー
ス１２と同じ線上のトレース（未図示）等、又はこれら
の複合形態で構成される。前記のようなダミーパターン
を形成することにより、カバーコート１９より相対的に
大きい熱膨脹率を示す導電性金属（即ちソルダボールラ
ンド１３、導電性トレース１２及びボンドフィンガー１
４）の位置上の偏在を緩和させることによって、前記本
発明の回路パターンテープ１０を高温工程下で、ウェー
ハ（未図示）上にラミネーションする時、比較的大きい
局部的な熱膨脹率の差異によるボイド（Void）発生の虞
を顕著に減少させることができる。
【００１９】図２において、未説明符号１７はバスライ
ンを示し、これはソルダボールランド１３及びボンドフ
ィンガー１４の鍍金のための導電性金属ラインで、前記
多数のボンドフィンガー１４の先端は導電性トレース
（図面符号未付与）により前記バスライン１７と電気的
に連結されている。又、図１に換言して説明すれば、本
発明による回路パターンテープ１０は多数の回路パター
ンユニット１１でなる円形部１０ａとその外側の周辺部
１０ｂで構成される。選択的には前記円形部５の外周縁
に沿って全放射方向への熱膨脹率の差異を最小化するた
めの第２ダミーパターン２２を形成させることもでき、
前記第２ダミーパターン２２もやはり第１ダミーパター
ンと同様に規則的に配列された微小な円板状金属薄層２
５等で構成されるか、又は、通常的な導電性トレース１
２と同じ線上のトレース（未図示）等又はこれらの複合
形態で構成することもできる。前記第２ダミーパターン
２２の上面はカバーコート１９でコーティングされる。
【００２０】前述のように、本発明のラミネーション方
法に使用可能な回路パターンテープ１０が前記回路パタ
ーン及びその上に積層されたカバーコート１９だけで構
成される例について説明しているが、本発明はこれに限
定せず、前記回路パターンの下に可撓性絶縁層１８、望
ましくはポリイミド層を形成することもでき、又、選択
的には前記可撓性絶縁層１８の下にコア層、例えば、金
属薄層又はガラスエポキシ薄層を形成するか、又は前記
可撓性絶縁層１８の代わりにコア層としてのガラスエポ
キシ薄層を直接前記回路パターンの下に形成することも
できる。
【００２１】図１に図示した本発明のラミネーション方
法に使用可能な一例での回路パターンテープ１０は正方
形又は長方形であり、多数の回路パターンユニット１１
がその中央部に配列され全体的にウェーハと同じ円形部
１０ａをなし、前記円形部１０ａの外側に周辺部１０ｂ
が位置し、前記円形部１０ａの回路パターンユニット１
１が存在しない周辺部１０ｂには平板状の金属薄層（未
図示）が存在し、前記周辺部１０ｂの外周辺部にはフレ
ーム部１０ｃが位置する。又、前記円形部１０ａと前記
フレーム部１０ｃ間にカバーコート１９及び前記金属薄
層が存在しない少なくともーつ以上のボウィング防止部
３０が選択的に形成される。
【００２２】前記ボウィング防止部３０の個別的な形状
及び全体的な形状は制限的ではないが、図１に於いては
全体的に数個が円周形状をなしている。その上部にはボ
ウィング防止部としての役割を併せて遂行し得る認識マ
ークの附着部位２８が形成されている。前記認識マーク
としては、例えば、バーコードの使用が可能である。前
記ボウィング防止部３０が二つ以上形成される場合には
両者間、又、一つだけ形成される場合にはその一端と他
の端の間にバースバー２４が形成されることがある。こ
のバースバー２４は前記回路パターンのボンドフィンガ
ー１４及びソルダボールランド１３等に対して鍍金する
際に、前記回路パターンをなす金属ラインの電流密度が
高くなりその幅及び厚さが増大するのを防止するべく前
記平板状の金属薄層との電気的な連結部として作用す
る。
【００２３】又、選択的に、前記ボウィング防止部３０
（図１）とフレーム部１０ｃ間の周辺部１０ｂにはカバ
ーコート１９（図２）上に形成される微細な多数の開口
２３が形成されて、その内部の平板状の金属薄層が上方
へ露出されている。これにより前記平板状の金属薄層
と、カバーコート１９又はポリイミド層のような可撓性
絶縁層との間の比較的大きい熱膨脹率の差異から起因す
る回路パターンテープ１０のボウィング現象を防止乃至
緩和することができる。又、図１で示したように、周辺
部１０ｂ上にボウィング防止用の放射状の溝３１を形成
し、この溝３１が位置する場所には前記金属薄層を存在
させないようにすることもできる。これにより、放射状
方向へのボウィング現象だけでなく、前記ボウィング防
止用の放射状の溝３１に直交する方向へのボウィング現
象も防止乃至緩和することができる。よって、図１に示
した例において、前記金属薄層の平面状の形態は前記円
形部１０ａの外周縁部とフレーム部１０ｂ間を光線状に
連結する。図面中、未説明符号２７は本発明による回路
パターンテープ１０に対するテスト領域で、ここは半導
体パッケージの製造のための諸般工程が適用されない
か、又は適用されたとしても半導体パッケージとしては
使用されない。
【００２４】図４は多数の半導体チップユニット３がシ
ンギュレーションライン２０によって区画されている一
般的なウェーハ２の平面図であり、図５は図４のＢ部分
の拡大図である。各々の半導体チップユニット３上面に
ワイヤボンディング用ダイパッド４が形成されている
が、この図示は一例に過ぎず、ダイパッド４の配列形態
は１列又は多数の列で形成できる。又、前記ダイパッド
４は、半導体チップユニット３のセンター又はエッジに
形成可能である。以上、概括的に図１及び図３の回路パ
ターンテープ１０及びウェーハ２に関して説明した。以
下においては、本発明のラミネーション方法に対する理
解のために、本発明の回路パターンテープ１０を用いた
チップサイズ半導体パッケージ１の製造方法を図６乃至
図１１を用いて説明する。
【００２５】図６乃至図１１は図１の回路パターンテー
プ１０（図１に図示されたようなセンターパッドタイプ
の例である）を用いたチップサイズ半導体パッケージ１
の製造方法を図示した順次的な説明図であり、図６は本
発明による回路パターンテープ１０の底面に接着層８を
形成した後、貫通部１６を穿孔した状態の本発明による
回路パターンテープ１０の部分断面図、図７はウェーハ
２上にラミネーションした状態の部分断面図、図８はワ
イヤ５ボンディングされた状態の部分断面図、図９は樹
脂封止部６を形成した状態の断面図、図１０は外部入出
力端子としてのソルダボール７を形成した状態の断面
図、図１１はシンギュレーションしてチップサイズ半導
体パッケージ１として切断分離した状態の断面図であ
る。
【００２６】先ず、接着層及び貫通部形成段階を示す図
６について説明すれば、本発明のラミネーション方法に
使用可能な回路パターンテープ１０は、その底面にポリ
イミド層のような可撓性絶縁層１８が形成され、その上
面にソルダボールランド１３、ボンドフィンガー１４及
び、これらの相互間を電気的に連結する導電性トレース
１２で構成される回路パターンと、選択的に多数の円板
状の金属薄層２５で構成される第１ダミーパターンが形
成される。そして、前記ソルダボールランド１３及びボ
ンドフィンガー１４を除外した回路パターン及び選択的
な第１ダミーパターン上の全領域に絶縁性カバーコート
１９がコーティングされる。
【００２７】しかし、このような構造の回路パターンテ
ープ１０は本発明に於いて制限的ではなく、前述のよう
に、前記回路パターンの下に可撓性絶縁層１８、望まし
くはポリイミド層を又形成することもでき、又、選択的
には、前記可撓性絶縁層１８の下にコア層、金属薄層又
はガラスエポキシ薄層を形成するか、又は、前記可撓性
絶縁層１８の代わりにコア層としてのガラスエポキシ薄
層を直接前記回路パターンの下に形成することもでき
る。前記回路パターンテープ１０の底面に両面接着テー
プ等のような接着層８が形成され、次いで図２の符号１
６′で表示した貫通部形成予定領域がレーザー又はパン
チ等のような穿孔手段により穿孔され、貫通部１６（図
６）が形成される。
【００２８】図７は前記貫通部１６が形成された前記回
路パターンテープ１０を、接着層８を介在させてウェー
ハ（２：図４参照）上に接着させるラミネーション段階
を図示した断面図であり、ウェーハ２の半導体チップユ
ニット（図４の符号３参照）上の入出力端子としてのダ
イパッド４が前記貫通部１６内に位置し、上方へ露出さ
れている。図８はラミネーションされたウェーハ２と前
記回路パターンテープ１０に於いてのダイパッド４とボ
ンドフィンガー１４を金又はアルミニユウム、又はこれ
らの合金等でなる電気伝導性に優れたワイヤ５でボンデ
ィングするワイヤボンディング段階を図示している。
【００２９】図９は前記ウェーハ２のダイパッド４が位
置する上面の部分と貫通部１６の内壁、及びボンドフィ
ンガー１４を限定するカバーコート１９の側壁により限
定される領域内に、例えば、液相エポキシ樹脂等をディ
スペンシングして硬化させる樹脂封止部６の形成段階を
図示する断面図である。前記樹脂封止部６は、前記ダイ
パッド４、ボンドフィンガー１４、及びボンディングワ
イヤ５等を有害な物理的、化学的及び電磁気的な環境か
ら保護する役割をする。図１０は前記樹脂封止部６を形
成した後、ソルダボール７等のような外部入出力端子を
形成する外部端子形成段階を図示する断面図であり、ウ
ェーハ２上に多数の半導体パッケージ１が各々完成され
た状態で形成されている。図１１は、個々に分離切断し
てチップサイズ半導体パッケージ１を製造するシンギュ
レーション段階を示す断面図である。
【００３０】図１２は、回路パターンテープ１０に貫通
部１６（図２の貫通部形成予定領域１６′を穿孔形成）
を形成した後、図４に示したウェーハ２上にラミネーシ
ョンさせた状態の図７の断面図に対応する平面図であ
り、図１のＡ部拡大図である。前記図１２から、貫通部
１６を形成した回路パターンテープ１０をウェーハ２上
にラミネーションする時、前記ウェーハ２の各々の半導
体チップユニット３の上面に形成されているダイパッド
４が前記回路パターンテープ１０の各々のユニット１１
の貫通部１６内に上方へ露出された状態で位置する。よ
って、後続段階で半導体チップユニット３上のダイパッ
ド４と回路パターンユニット１１のボンドフィンガー１
４各々はボンディングワイヤ（未図示）によって電気的
に連結することができる。
【００３１】図１２は回路パターンテープ１０の隣接す
る４個のユニット１１が接するシンギュレーションライ
ン２１のクロス部にクロス状の開口２１′が形成されて
いる例を示している。前記クロス状の開口２１′内にウ
ェーハ２のシンギュレーションライン２０が上方へ露出
されて視覚的に確認が可能な状態に示している。よっ
て、前記のような回路パターンテープ１０は、ウェーハ
２上にラミネーションした後に於いてもウェーハ２上の
正確なシンギュレーションの位置確認がより容易である
ので、視覚的探知装置による、より確実な感知下で、正
確な位置を切断することができる。一方、本発明のラミ
ネーション方法に使用可能な回路パターンテープ１０に
於いて、前記のようなクロス状の開口２１′の形成は選
択的であるし、このようなクロス状の開口２１′を回路
パターンテープ１０に形成しなくても、ウェーハ２上の
シンギュレーションライン２０は回路パターンテープ１
０上のシンギュレーションライン２１をなす半透明なカ
バーコート１９及び可撓性絶縁層１８と、その底面の接
着層８を通じて上方から視覚的に確認が可能である。
【００３２】図１３は、図１及び図２の本発明による回
路パターンテープ１０を図４に図示したウェーハ２上に
ラミネーションした後、パッケージングして製造された
多数のチップサイズ半導体パッケージ１を形成するシン
ギュレーションの前段階のウェーハ２に対する平面図
で、各々の樹脂封止部６が、一つの半導体チップユニッ
ト３及びその上面の回路パターンユニット１１の貫通部
１６に形成されている。又、図１４は図１のＡ部拡大図
で、図２と対比すると、樹脂封止部６が半導体チップ３
のダイパッド４形成部と回路パターンユニット１１の貫
通部１６及びボンドフィンガー形成領域１５上に形成さ
れているのがわかる。
【００３３】図１５は図６乃至図１１に図示された製造
工程によって製造されたセンターパッドタイプのチップ
サイズ半導体パッケージ１の平面図であり、図１６は図
１５の断面図で、図１６は図１１に図示されたものと基
本的に同一な構造であることからこれに対する説明は省
略し、図１５について説明する。図１５は図２に図示し
たような本発明のラミネーション方法に使用される回路
パターンユニット１１を用いたチップサイズ半導体パッ
ケージ１の平面図で、前記樹脂封止部６内には、ダイパ
ッド４及びボンドフィンガー１４と、これらの相互間を
電気的に連結するボンディングワイヤ５が封止されてい
る。
【００３４】又、外部端子としてのソルダボール７等が
融着される比較的広い面積を有する導電性金属でなるソ
ルダボールランド（ソルダボール７の底面に位置）の間
の金属が存在しない部分には第１ダミーパターンをなす
複数又は多数の円板状の金属薄層２５が位置し、これに
よって回路パターンの任意の単位面積当たり、前記導電
性金属層の面積の差異を減少させることができる。前記
のような第１ダミーパターンを形成することにより、回
路パターンテープ１０を高温工程下で、ウェーハ２上に
ラミネーションする時、任意の単位面積当たり、局部的
な熱膨脹率の差異を緩和乃至最小化し得るので、ボイド
（Void）の発生を效果的に抑制乃至防止することができ
る。
【００３５】図１７及び図１８は、図６乃至図１１に示
されたように実質的に同一な製造課程によって製造され
たエッジパッドタイプのチップサイズ半導体パッケージ
１の平面図であり、貫通部１６及び樹脂封止部６がチッ
プサイズ半導体パッケージ１の相互に対向する両エッジ
に形成される。前記一つの貫通部１６及び一つの樹脂封
止部６の各々がシンギュレーションライン２０、２１に
よって半分ずつ横に切断形成される点を除いては本質的
に図１５及び図１６に図示されたセンターパッドタイプ
のチップサイズ半導体パッケージ１の基本構成と同一で
あることから、これに対する説明は省略する。
【００３６】図１９乃至図２４は本発明のラミネーショ
ン方法に於いて、回路パターンテープ１０にエラストマ
ー性接着テープ３５を利用して接着層８を形成した後、
ウェーハ２とラミネーションさせる課程を図示した順次
的な説明図である。図１９は回路パターンテープ１０及
びエラストマー性接着テープ３５の提供段階を図示する
図面であり、前記回路パターンテープ１０の層構造に対
しては前述のように同一であるので、これに対する説明
は省略し、ここでは図示だけにとどめる。
【００３７】一方、エラストマー性接着テープ３５の層
構造は、中央に接着層８が形成されて、その上下面には
容易に離脱できる上下部離型フイルム３７、３８が附着
している。次いで、前記上部離型フイルム３７を除去し
て接着層８を上方へ露出させる上部離型フイルム除去段
階が遂行される。図２０は、回路パターンテープ１０の
底面に上部離型フイルム３７が除去されて接着層８が上
方へ露出されたエラストマー性接着テープ３５を接着し
て接着層形成回路パターンテープ５０を形成する接着層
形成段階を図示している。図２１は、前記接着層形成回
路パターンテープ５０の貫通部形成予定領域（図２及び
図３での図面符号１６′に図示された領域）を穿孔して
貫通部１６を形成する貫通部形成段階を図示する図面で
あり、前記貫通部１６は回路パターンテープ１０、接着
層８及び、下部離型フイルム３８全体に形成される。次
いで図２２に示すように、前記貫通部形成段階後、下部
離型フイルム３８を除去して接着層８を下方へ露出させ
る下部離型フイルム除去段階が遂行される。
【００３８】図２３は、接着層８が下方へ露出された接
着層形成回路パターンテープ５０を正確な位置及び方向
にウェーハ２の上面に接着させるラミネーション段階を
図示している。このラミネーション段階では、回路パタ
ーンテープ１０の各々のユニット１１に形成された貫通
部１６内にウェーハ２の各々の半導体チップユニット３
上の全てのダイパッドが上方に露出するように位置し、
各々のダイパッドと隣接したボンドフィンガーが一定の
距離又は規則の下に配列される。又、前記回路パターン
テープ１０の底面と接着層８との間、及び、前記接着層
８とウェーハ２の上面との間にはボイドが存在しないよ
うにすると共に、高音加圧下のラミネーションの時又は
その後に於いてはボウィング現象が発生しないようにし
なければならない。
【００３９】図２４は、回路パターンテープ１０の周辺
部（１０ｂ：図１参照）除去段階を図示する図面であ
り、回路パターンテープ１０がラミネーションされたウ
ェーハ２を前記ウェーハ２の外周縁に沿ってカッティン
グして前記周辺部１０ｂを除去する。前記周辺部除去段
階に続いて、通常的な段階で、前記ダイパッドと前記ボ
ンドフィンガーを電気的に連結するワイヤボンディング
段階、前記ダイパッド、前記ボンドフィンガー、及び、
前記ボンディングワイヤ等を外部環境から保護するため
の樹脂封止部形成段階、前記ソルダボールランド上にソ
ルダボール等を形成させる外部端子形成段階、最後に、
回路パターンテープ１０及びウェーハ２のシンギュレー
ションライン２１、２０に沿ってカッティングし、個々
のチップサイズ半導体パッケージ等に分離するシンギュ
レーション段階が遂行される。
【００４０】図２５は前述のような回路パターンテープ
１０及び後述するラミネーション装置１００を使用し遂
行される本発明のラミネーション方法の手順を示すフロ
ーチャートであり、各々の段階がどのようなアセンブリ
で遂行されるかを併せて図示している。先ず、本発明の
ラミネーション方法の遂行に使用されるラミネーション
装置１００は、接着層形成アセンブリ１１０、パンチン
グプレスアセンブリ１３０、ラミネーティングアセンブ
リ１４０、高温加圧プレスアセンブリ１８０、及び、カ
ッティングアセンブリ１９０で構成され、前記ラミネー
ティングアセンブリ１４０は、回路パターンテープ吸着
移送アセンブリ１４１、ウェーハ吸引固定アセンブリ１
５１、視覚的探知アセンブリ１６１及び、モニターアセ
ンブリ１７１で構成される。
【００４１】前記図２５のフローチャートに示すよう
に、本発明のラミネーション方法は、先ず、回路パター
ンテープ１０及びエラストマー性接着テープ３５提供段
階と、これに続いて接着層形成アセンブリ１１０で、こ
れらを相互接着させる接着層形成回路パターンテープ５
０形成段階を遂行した後、パンチングプレスアセンブリ
１３０で貫通部１６形成段階を遂行し、次いで、ラミネ
ーティングアセンブリ１４０で前記接着層形成回路パタ
ーンテープ５０とウェーハ２のラミネーション段階を遂
行し、高温加圧プレスアセンブリ１８０でラミネーショ
ン状態を固着化する段階を遂行した後、カッティングア
センブリ１９０で回路パターンテープ１０の周辺部１０
ｂを除去する段階を遂行する。
【００４２】上述の、接着層形成回路パターンテープ５
０とウェーハ２のラミネーション段階は、回路パターン
テープ吸着及び移送アセンブリ１４１で、接着層形成回
路パターンテープ５０を吸着ツールを利用、吸着し、こ
れとは別途にウェーハ吸引固定アセンブリ１５１で、ウ
ェーハ２をダイ上に吸引固定した後、視覚的探知アセン
ブリ１６１で、接着層形成回路パターンテープ５０とウ
ェーハ２との基準位置を探知し、モニターアセンブリ１
７１でその探知結果を比較し出力して前記両者の基準位
置が一致するか否かを判定する。この判定により、一致
する場合には、前記吸着ツールを下方へ移送させラミネ
ーションさせ、一致しない場合には、前記ダイをＸ及び
／又はＹ方向、及び／又はθ角の角度に変化させること
により、前記基準位置を補正してラミネーションを行
う。以上、本発明のラミネーション方法に対して図２５
のフローチャートによって説明したが、この詳細な説明
は具体的な装置に基づいて後に説明する。
【００４３】図２６は本発明のラミネーション方法を遂
行するためのラミネーション装置１００の正面図であ
り、便宜上、接着層形成アセンブリ１１０、ラミネーテ
ィングアセンブリ１４０、及び、高温加圧プレスアセン
ブリ１８０だけを図示しているが、パンチングプレスア
センブリ１３０及びカッティングアセンブリ１９０も併
せて附着できる。これに対する説明は前述した図２５に
対する説明に譲る。
【００４４】図２７及び図２８は、各々、本発明のラミ
ネーション方法に於いて、回路パターンテープ１０及び
エラストマー性接着テープ３５提供段階（図１９参照）
及びこれら両者を接着させ、接着層形成回路パターンテ
ープ５０形成段階（図２０参照）を遂行するための接着
層形成アセンブリ１１０の正面図及び側面図であり、便
宜上、これを併せて説明する。
【００４５】前記接着層形成アセンブリ１１０は、一側
に入口ガイド板１１１が設置され、他側に出口ガイド板
１１２が設置されている。前記入口ガイド板１１１と出
口ガイド板１１２間にはモーター１１４ａによって駆動
される駆動ローラー１１４と押圧ローラー１１５が、上
下に一定の間隔をおいて回転自在に位置する。前記駆動
ローラー１１４の表面はヒーター１１６と接触して熱伝
導により加圧する。前記駆動ローラー１１４と押圧ロー
ラー１１５の入口ガイド板１１１には移送ローラー１１
７及び補助ローラー１１８が設置され、前記回路パター
ンテープ１０とエラストマー性接着テープ３５を前記駆
動ローラー１１４と押圧ローラー１１５との間に案内し
移送する。前記補助ローラー１１８と押圧ローラー１１
５との略中間位置には、ニププレス板１１３が設置さ
れ、前記回路パターンテープ１０とエラストマー性接着
テープ３５の正位置の移動を確実にする。
【００４６】前記回路パターンテープ１０とエラストマ
ー性接着テープ３５との接着は、先ず、接着層８とその
上下部の離型フイルム３７、３８で構成される前記エラ
ストマー性接着テープ３５の接着層８が露出するように
上部離型フイルム３７を除去し、前記露出された接着層
８上に回路パターンテープ１０を載置し、前記駆動ロー
ラー１１４と押圧ローラー１１５との間を通過させる。
これにより、加温押圧によって接着され、接着層形成回
路パターンテープ５０が形成される。前記駆動ローラー
１１４と押圧ローラー１１５間の間隔は、前記押圧ロー
ラー１１５の上方に設置されている微細調整具１１９に
よって微調整ができる。
【００４７】前記駆動ローラー１１４はヒーター１１６
によりその表面の温度が略９０℃程度又はこれを若干上
回る温度に維持される。これによってエラストマー性接
着テープ３５の接着層８が活性化される。しかし、前記
のような温度は、瞬間的に短時間の間だけ維持されなけ
ればならない、このような温度で比較的長時間維持する
と、前記接着層８の変性乃至前記テープ１０、３５等の
寸法の変化等を招来すると共に、接着層形成アセンブリ
１１０を構成する部材等の耐久性の劣化等の問題を招来
することがある。よって、前記ヒーター１１６から前記
駆動ローラー１１４に伝達された熱がその他の異なる部
材等へ伝導されるのを最小化するため、前記駆動ローラ
ー１１４の支持軸１２１の外周面に沿って溝１２４が形
成されており、その内部には空間部が形成されている。
【００４８】一方、図２９は図２７及び図２８における
駆動ローラー１１４を通じての熱伝導を緩和するための
連結軸の構造を示す部分斜視図であり、駆動ローラー１
１４の支持軸１２１の連結端部面には複数の半円状の突
出部１２３が形成され、前記突出部１２３の間には、凹
部１２２が形成されている。連結軸１２５の連結端部に
は、前記凹部１２２に挿枝される凸部１２６が形成さ
れ、前記連結軸１２５の内側は空洞部１２７が形成され
る。前記連結端部の外周面には、多数の切欠溝１２８が
形成されている。よって、前記支持軸１２１と連結軸１
２５との結合時、その接触面積が最小化されると共に、
その表面積が増大するので、前記ヒーター１１６から伝
達された熱が駆動ローラー１１４の支持軸１２１から連
結軸１２５への伝達が容易なだけでなく、伝達された熱
も容易に放出される。
【００４９】図３０は、本発明のラミネーション方法に
於いて、エラストマー性接着テープ３５が附着された回
路パターンテープ１０にワイヤボンディング用の貫通部
１６を穿孔する貫通部形成段階（図２１参照）を遂行す
るためのパンチングプレスアセンブリ１３０の概略的な
正面図であり、固定溝１３４を有するダイ１３３と、駆
動部１３２によって駆動されるパンチ１３１で構成され
る。
【００５０】図３１は図３０のパンチングプレスアセン
ブリ１３０におけるダイ１３３の例示的な平面図であ
り、図３２及び図３３は、各々、パンチングプレスアセ
ンブリ１３０のダイ１３３に装着される吸引板１３５の
斜視図及び断面図であり、前記吸引板１３５は前記固定
溝１３４によって前記ダイ１３３上に装着される。前記
吸引板１３５上には、パンチング時、パンチ１３１の端
部を収容できるように多数のスロット１３５ｂが平行に
形成され、前記スロット１３５ｂの間には多数のバキュ
ームホール１３５ａが形成されている。これにより、減
圧吸入により前記接着層形成回路パターンテープ５０
が、前記吸引板１３５上に位置の移動なく吸引固定され
る。ここで、前記吸引板１３５の底面は、前記ダイ１３
３上に密着できるように平滑面に形成される反面、その
上面は、中央が若干膨れて突出し湾曲しているので、均
等な吸引力の維持を可能にすると共に、パンチ１３１が
駆動部１３２により下向に移動してパンチングを行う際
に、パンチングを効率的に行うことができるようになっ
ている。
【００５１】図３４は本発明のラミネーション方法に於
いて、エラストマー性接着テープ３５が附着した回路パ
ターンテープ１０をウェーハ２上に正確な位置及び方向
に接着させるラミネーション段階（図２３参照）を遂行
するためのラミネーティングアセンブリ１４０の正面図
であり、図３５は図３４のラミネーティングアセンブリ
１４０の作動状態を図示した側面図である。便宜上、こ
れを併せて説明する。
【００５２】前記本発明のラミネーション方法を遂行す
るためのラミネーティングアセンブリ１４０は、前述の
ように、ベース１０１上の垂直な支持脚１０２に前記ベ
ース１０１と平行に支持される支持板１０４上に、水平
方向（Ｘ軸方向）及び上下方向（Ｚ軸方向）に移動可能
なように装着される回路パターンテープ吸着移送アセン
ブリ１４１と、前記ベース１０１上に固定されるウェー
ハ吸引固定アセンブリ１５１と、垂直な支持脚１０２に
前記ベース１０１と平行に支持される視覚的探知アセン
ブリ１６１、及び、垂直な支持脚１０２によって支持さ
れるモニターアセンブリ１７１とで構成される。全体的
な構成及び作動関係に関して説明すれば次のとおりであ
る。
【００５３】回路パターンテープ吸着移送アセンブリ１
４１は、接着層形成回路パターンテープ５０を吸着する
ための吸着ツール１４２と、前記吸着ツール１４２をベ
ルト１４６によってＸ軸レール１４７に沿って移送させ
るためのＸ軸移動用ハンドル１４５とラック１４４に沿
ってＺ軸の方向に移送させるためのＺ軸移動用ハンドル
１４３を有する吸着ツール移送部（図面符号未付与）と
で構成される。
【００５４】ウェーハ吸引固定アセンブリ１５１は、前
記回路パターンテープ吸着移送アセンブリ１４１の下方
に位置し、前記接着層形成回路パターンテープ５０とラ
ミネーションさせるためのウェーハ２が在置、固定され
るウェーハ吸引固定用ダイ１５２と、正確な位置及び方
向へのラミネーションのための位置補正用手段とで構成
される。前記位置補正用手段は、Ｘ軸移動用マイクロメ
ーター１５３と、Ｙ軸移動用マイクロメーター１５５、
及び、θ角調節用マイクロメーター１５４とで構成され
る。ここで“θ角調節”とは、水平面上での方位角の変
化、即ち、角回転を意味する。前記ダイ１５２の下部に
は、前記吸着ツール１４２のラミネーションのための下
降、押圧の際の衝撃力が吸収できるように緩衝具１５６
が設置されている。
【００５５】視覚的探知アセンブリ１６１は、カメラ等
の少なくともーつ以上の視覚的探知機１６２と、これを
前後方向（Ｙ軸方向）に移送させるための移送部１６３
（図３５参照）で構成される。前記吸着ツール１４２に
吸着された接着層形成回路パターンテープ５０の基準位
置と前記ダイ１５２上のウェーハ２の基準位置を同時に
スキャンしてその位置を探知する。一方、モニターアセ
ンブリ１７１は、前記視覚的探知アセンブリ１６１から
探知されたデータ（例えば、画像資料等）を画面に出力
するモニター１７２と、使用者が行う各種の命令又は条
件設定のための操作パネル１７３で構成される。前記モ
ニター１７２には前記視覚的探知アセンブリ１６１から
探知されたデータを比較検討してその結果を出力するこ
ともできる。
【００５６】図３６は、ラミネーティングアセンブリ１
４０の吸着ツール１４２の断面図、図３７は図３６の吸
着ツール１４２に装着される吸着板１４２ａの平面図、
図３８は図３６の吸着移送アセンブリ１４１の側面図で
ある。説明の便宜上、これを併せて説明する。
【００５７】図示のように、吸着ツール１４２の底面に
は、接着層形成回路パターンテープ５０を減圧吸着する
ための吸着板１４２ａが装着されている。この吸着板１
４２ａは、その中央部と外周縁が所定の高さの差（Ｌ）
を有するように底面の中央部が膨れて下方へ若干突出し
ている。よって、吸着された接着層形成回路パターンテ
ープ５０を、ウェーハ吸引固定アセンブリ１５１のウェ
ーハ吸引固定用ダイ１５２上に固定されたウェーハ２上
にラミネーションする時、前記テープ５０の中央部から
ウェーハ２に接触するようになるので、ボイド（Void）
の発生（即ち、ウェーハ２と前記テープ５０間で、外側
へ排気されない空気にかこまれるような現象の発生）を
效果的に防止することができる。又、前記吸着板１４２
ａには接着層形成回路パターンテープ５０を真空又は減
圧吸着するための多数のバキュームホール１４２ｃが形
成されている。前記すべでのバキュームホール１４２ｃ
はバキュームホース１４２ｂに連通されている。又、前
記吸着板１４２ａには視覚的探知機１６２によりその位
置及び方向を正確に確認できるように、少なくともー
つ、望ましくは、二つ以上の基準位置確認部１４２ｄを
備える。
【００５８】前記吸着ツール１４２は、連結バー１４８
によって連結ブラケット１４９と結合され、前記ラック
１４４も前記連結ブラケット１４９と結合されて前記連
結バー１４８とラック１４４は連動している。前記ラッ
ク１４４は、Ｚ軸移動用ハンドル１４３のハンドル軸に
結合されたピニオン１４４ａの回転により、上下方向
（即ち、Ｚ軸方向）に移動が可能となっている。又、前
記連結ブラケット１４９にはスイッチプッシャー１０６
が結合され、前記吸着ツール１４２上方の支持板１０４
上には、前記スイッチプッシャー１０６による接触又は
押圧の時（即ち、吸着ツール１４２が十分に下降し、接
着層形成回路パターンテープ５０がウェーハ２と接触し
てラミネーションする時）、所定の電気的信号を出力す
るためのリミットスイッチ１０５が設置されている。こ
の作用については後述する。一方、図３８の視覚的探知
アセンブリ１６１に対しては図４１に対する説明の部分
で後述する。
【００５９】図３９は、図３４のラミネーティングアセ
ンブリ１４０中のウェーハ吸引固定アセンブリ１５１の
正面図、図４０は図３９に示すＤ部拡大断面図であり、
便宜上併せて説明する。ウェーハ吸引固定用ダイ１５２
にはウェーハ２をバキューム又は減圧吸着するための多
数の吸引孔１５２ａが形成されている。前記各々の吸引
孔１５２ａは、吸入された空気を排気するための吸引空
気の排気通路１５２ｂが連通している。又、前記ダイ１
５２の外周縁部にはその外周縁に沿って又は一定の間隔
で多数の排気溝１５２ｃが形成されている。前記外周縁
の側面には円形環状の吸入連結具１５８が装着され、そ
の内部の吸入通路１５８ａが前記排気溝１５２ｃと連通
している。
【００６０】したがって、接着層形成回路パターンテー
プ５０がウェーハ２とのラミネーションのために中央部
から漸進的に接触する時、前記テープ５０とウェーハ２
間の空気を外部へ容易に排気し、ボイドが発生しないよ
うにする。又、前記吸入連結具１５８の上面には、ラミ
ネーションする時、前記ダイ１５２の外周縁から前記テ
ープ５０とウェーハ２間へ空気が流入しないように、ゴ
ムリング１５９が挿入固定されている。一方、未説明符
号１０７は、ウェーハ２の在置時の衝撃吸収用スプリン
グであり、１０８はラミネーションのための接着層形成
回路パターンテープ５０のウェーハ２への接着の時の衝
撃吸収用スプリングである。前記ウェーハ吸引固定用ダ
イ１５２の下部にはダイベース１５７が位置し、その下
方には前記ダイ１５２をＸ軸方向に移動させるためのＸ
軸移動用マイクロメーター１５３と、Ｙ軸方向に移動さ
せるためのＹ軸移動用マイクロメーター１５５、及び所
定の角度に回転させるためのθ角調節用マイクロメータ
ー１５４が設置されている。
【００６１】さらに具体的に説明すれば、底面にＸ軸の
ベース１５３ａが形成され、前記Ｘ軸ベース１５３ａ上
にはＸ軸のレール１５３ｂが設置されている。前記Ｘ軸
のレール１５３ｂ上にはＸ軸の移送具１５３ｃが結合さ
れているので、前記Ｘ軸の移動用マイクロメーター１５
３を回転させれば前記Ｘ軸の移送具１５３ｃがＸ軸レー
ル１５３ｂに沿ってＸ軸方向（図３９での左右方向）に
移動し、結果的に前記ダイ１５２がＸ軸方向に微細に移
動する。一方、前記Ｙ軸のベース１５５ａは前記Ｘ軸移
送具１５３ｃ上に装着されているので、前記Ｘ軸の移動
用マイクロメーター１５３を調整することによってＹ軸
のベース１５５ａもＸ軸方向に移動するようになる。
【００６２】又、前記Ｙ軸のベース１５５ａ上には、Ｙ
軸のレール１５５ｂが設置されている。前記Ｙ軸のレー
ル１５５ｂ上にはＹ軸移送具１５５ｃが結合されている
ので、前記Ｙ軸移動用マイクロメーター１５５を回転さ
せると、前記Ｙ軸移送具１５５ｃがＹ軸のレール１５５
ｂに沿ってＹ軸方向（図３９での紙面の前後方向）に移
動し、結果的に前記ダイ１５２がＹ軸方向に微細に移動
する。一方、前記θ角回転ベース１５４ａは前記Ｙ軸移
送具１５５ｃ上に装着されているので、前記Ｙ軸移動用
マイクロメーター１５５を調整することによりθ角回転
ベース１５４ａもＹ軸方向に移動するようになる。
【００６３】最終的に、前記θ角回転ベース１５４ａ上
の一側にはＺ軸の回転棒１５４ｂが結合されているの
で、前記θ角調節用マイクロメーター１５４を回転させ
ればＺ軸回転棒１５４ｂがθ角回転する。よって、これ
に連結された前記θ角回転ベース１５４ａもθ角回転
し、結果的に前記ダイ１５２もθ角回転する。これによ
り、接着層形成回路パターンテープ５０とウェーハ２と
のラミネーション段階に於いて、回路パターンテープ吸
着移送アセンブリ１４１で接着層形成回路パターンテー
プ５０（ここでは下部離型フイルム３８が除去された状
態である）を吸着ツール１４２を利用して吸着する段階
と、これとは別途にウェーハ吸引固定アセンブリ１５１
でウェーハ２をダイ１５２上に吸引固定する段階を遂行
した後、視覚的探知アセンブリ１６１で接着層形成回路
パターンテープ５０とウェーハ２との基準位置を探知す
る段階を遂行し、モニターアセンブリ１７１でその探知
結果を比較、出力して前記両者の基準位置が一致するか
否かを判定する。この判定により一致する場合には、前
記吸着ツール１４２を下方へ移送させてラミネーション
を行い、一致しない場合には前記ダイ１５２をＸ及び／
又はＹ方向、及び／又はθ角の角度に変化させる補正段
階を遂行して基準位置が正確に一致した場合にだけラミ
ネーションを行う段階を遂行する。
【００６４】一方、前記回路パターンテープ吸着移送ア
センブリ１４１の吸着ツール１４２が充分に下降し、接
着層形成回路パターンテープ５０がウェーハ２と接触し
てラミネーションする時、前記スイッチプッシャー１０
６がリミットスイッチ１０５と接触又は押圧して信号を
出力し、これによってバキュームポンプ（未図示）を作
動させて前記ウェーハ吸引固定アセンブリ１５１の吸入
連結具１５８の吸入通路１５８ａを通じて排気作用が起
こるようになる。
【００６５】図４１は図３４のラミネーションアセンブ
リ１４０の視覚的探知アセンブリ１６１の作動状態を図
示する側面図で、カメラ、紫外線、又は赤外線カメラや
超音波処理機のような視覚的探知機１６２がその一側上
方の接着層形成回路パターンテープ５０と、その下方の
ウェーハ２上との基準位置を同時にスキャンできるよう
に少なくとも２台以上の視覚的探知機１６２と、これの
移送手段（図面符号未付与）とで構成されている。又、
２台の視覚的探知機１６２は、各々低倍率及び高倍率い
ずれのカメラでも可能であり、接着層形成回路パターン
テープ５０とウェーハ２の基準位置を二重スキャンして
対比できるので正確な基準位置及び方向の正・誤を判定
することができる。前記スキャンされた映像等はモニタ
ーアセンブリ１７１のモニター１７２（図３４参照）に
出力され、前記判定結果を使用者が確認し得ると共に、
その正確な位置及び方向の補正のための基礎資料として
使用され、その補正結果の当否の確認も可能である。
【００６６】一方、前記２台の視覚的探知機１６２は、
支持具１６８によって、ハンドル１６４とベルトプーリ
（belt pully）１６５を連結する移送ベルト１６６と同
時にＸ軸のレール１６７上に支持され、前記ハンドル１
６４の作動によって図４１に示すＸ軸方向〔左右方向：
図３４に於いてはＹ軸の方向（図面の前後方向）〕に移
動が可能になる。
【００６７】図４２は本発明のラミネーション方法に於
いて、ラミネーションされた回路パターンテープ１０、
接着ウェーハ２を固着させるためのラミネーション固着
段階の遂行時、使用できる高温加圧のプレスアセンブリ
１８０の正面図であり、加圧板１８３及びこれを作動さ
せるための部分と、ダイ１８１及びこれの加熱手段１８
１ａで構成される。前記高温加圧のプレスアセンブリ４
０は、回路パターンテープ１０がラミネーションされた
ウェーハ２を載置できるダイ１８１が固定脚１８２上に
設置され、前記ダイ１８１上に載置された回路パターン
テープ１０がラミネーションされたウェーハ２を高温下
で加圧するためのヒーター等のような加熱手段１８１ａ
が内装されたダイ１８１と、ハンドル１８６の作動によ
って回転する第１、２及び３ギアー１８５ａ、１８５
ｂ、１８５ｃと、これの回転運動により上下運動するラ
ック１８４により作動する加圧板１８３とを有する。図
面中、未説明の符号１８８はダイ支持部材であり、１８
７はダイ１８１が上方から加圧板１８３により加圧され
る場合、衝撃を吸収する緩衝作用ができるようにスプリ
ングが装着された緩衝具である。
【００６８】図４３は高温加圧のプレスアセンブリ１８
０の加圧板１８３の作動のための第１、２及び第３ギア
ー１８５ａ、１８５ｂ、１８５ｃの歯車状態を図示する
平面図であり、図示のように、直径が段階的に拡大する
多段構成のギアーアセンブリを利用することにより、ハ
ンドル１８６の大きな回転にもかかわらず加圧板１８３
の上下移動量は比較的少なくなり、したがって精密な操
作が可能になる。
【００６９】図４４及び図４５は、各々高温加圧のプレ
スアセンブリ１８０の熱伝導緩和用のダイ支持部材１８
８の平面図及び断面図で、便宜上これを併せて説明す
る。前記ダイ支持部材１８８は、ダイ１８１に内装され
た加熱手段１８１ａによってラミネーション状態を固着
できるように一定の高温で加熱されるが、他の構成部へ
の熱伝達が最小化されるように特別な形状のダイ支持部
材１８８を介して固定却１８２上に固定される。前記ダ
イ支持部材１８８は、ダイ１８１との接触面積を最小化
するように上部の外周縁に多数の突出鍔１８８ａを有
し、前記突出鍔１８８ａに隣接した部分に多数の穴１８
８ｂを有する。
【００７０】図４６は本発明のラミネーション方法によ
りラミネーションされた回路パターン固着ウェーハ２に
於いて、前記ウェーハ２外周縁の外側の回路パターンテ
ープ１０の周辺部１０ｂを除去する段階を遂行するため
のカッティングアセンブリ１９０の正面図で、その主要
構成は前記ラミネーションされた回路パターン１０、固
着ウェーハ２が固定台１９２によって固定されるダイ１
９１と、上下の移動が可能なシリンダー１９３の一端に
固定される支持台１９４に装着され、ハンドル１９５の
回転によって回転カッティングされるカッティングツー
ル１９７とを有する。図面中、未説明の符号１９６は回
転軸である。
【００７１】図４７は、図４６のカッティングアセンブ
リ１９０に於いてのラミネーションされた回路パターン
接着ウェーハ固定用ダイ１９１の平面図で、ウェーハ２
が載置される部分には多数の吸引穴１９８が形成され
て、載置されたウェーハ２をダイ１９１上に吸引固定す
る。
【００７２】図４８は、図４７のダイ１９１上に吸引固
定される回路パターンテープ１０の周辺部１０ｂのカッ
ティング前に、ラミネーションされた回路パターン接着
ウェーハ２の概略的な斜視図で、正方形乃至長方形の回
路パターンテープ１０が接着層８を介して円形のウェー
ハ２上にラミネーションされた場合、前記ウェーハ
（２：点線表示部分）上にラミネーションされた回路パ
ターンテープ１０の円形部１０ａ外側の周辺部１０ｂが
カッティングアセンブリ１９１で除去される。
【００７３】
【発明の効果】以上説明したように本発明のラミネーシ
ョン方法によれば、特定の回路パターンテープ及び装置
を使用することにより、多数の半導体チップユニットが
形成されたウェーハ上に、エラストマー性接着テープを
附着させた多数の回路パターンユニットが形成された回
路パターンテープを、高効率かつ正確な位置及び方向に
ボイド発生の憂いなくラミネーションを行うことができ
る。また、高温下における工程となるラミネーションの
途中、又はその後に於いてウェーハ上にラミネーション
された回路パターンテープのボウィング現象を效果的に
防止することができる。したがって、後続工程、特に、
ワイヤボンディング時に、不良品の発生を最大限に抑制
することができるとともに、個々のチップサイズ半導体
パッケージにシンギュレーションする際に、正確な位置
での切断が可能となり、これにより製品歩留を向上させ
ることができ、総対的に生産性の向上を図ることができ
る優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の方法に使用される半導体パッケージ用
回路パターンテープの望ましい一例としての平面図であ
る。
【図２】図１のＡ部拡大図であり、センターパッドタイ
プを図示する。
【図３】図１のＡ部拡大図であり、エッジパッドタイプ
を図示する。
【図４】通常的なウェーハの平面図である。
【図５】図４のＢ部拡大図である。
【図６】図１及び図２に示す回路パターンテープを用い
たチップサイズ半導体パッケージの製造方法を図示する
順次的な説明図である。
【図７】図１及び図２に示す回路パターンテープを用い
たチップサイズ半導体パッケージの製造方法を図示する
順次的な説明図である。
【図８】図１及び図２に示す回路パターンテープを用い
たチップサイズ半導体パッケージの製造方法を図示する
順次的な説明図である。
【図９】図１及び図２に示す回路パターンテープを用い
たチップサイズ半導体パッケージの製造方法を図示する
順次的な説明図である。
【図１０】図１及び図２に示す回路パターンテープを用
いたチップサイズ半導体パッケージの製造方法を図示す
る順次的な説明図である。
【図１１】図１及び図２に示す回路パターンテープを用
いたチップサイズ半導体パッケージの製造方法を図示す
る順次的な説明図である。
【図１２】図８の平面図である。
【図１３】図１及び図２の回路パターンテープを図４に
図示するウェーハ上にラミネーションした後、パッケー
ジングして製造された多数の半導体パッケージが形成さ
れたシンギュレーション前の段階のウェーハ平面図であ
る。
【図１４】図１３のＣ部拡大図である。
【図１５】図６乃至図１１に図示した製造課程によって
製造される半導体パッケージの平面図である。
【図１６】図１５の半導体パッケージの断面図である。
【図１７】エッジパッドタイプの半導体パッケージの平
面図である。
【図１８】図１７の半導体パッケージの断面図である。
【図１９】エラストマー性接着テープ（Elastomeric ad
hesive tape）を介して回路パターンテープとウェーハ
をラミネーションさせる課程を図示する順次的な説明図
である。
【図２０】エラストマー性接着テープを介して回路パタ
ーンテープとウェーハをラミネーションさせる課程を図
示する順次的な説明図である。
【図２１】エラストマー性接着テープを介して回路パタ
ーンテープとウェーハをラミネーションさせる課程を図
示する順次的な説明図である。
【図２２】エラストマー性接着テープを介して回路パタ
ーンテープとウェーハをラミネーションさせる課程を図
示する順次的な説明図である。
【図２３】エラストマー性接着テープを介して回路パタ
ーンテープとウェーハをラミネーションさせる課程を図
示する順次的な説明図である。
【図２４】エラストマー性接着テープを介して回路パタ
ーンテープとウェーハをラミネーションさせる課程を図
示する順次的な説明図である。
【図２５】本発明のラミネーション方法の手順を示すフ
ローチャートである。
【図２６】本発明のラミネーション方法を遂行するため
の装置の正面図である。
【図２７】本発明のラミネーション方法に於いて回路パ
ターンテープにエラストマー性接着テープを附着するた
めの接着層形成アセンブリの正面図である。
【図２８】各々、本発明のラミネーション方法に於いて
回路パターンテープにエラストマー性接着テープを附着
するための接着層形成アセンブリの側面図である。
【図２９】図２７及び図２８における駆動ローラーを通
じる熱伝導緩和のための連結軸の構造を図示する部分斜
視図である。
【図３０】本発明のラミネーション方法に於いて、エラ
ストマー性接着テープが附着された回路パターンテープ
にワイヤボンディング用の貫通部を形成するためのパン
チングプレスアセンブリの概略的な正面図である。
【図３１】図３０のパンチングプレスアセンブリにおけ
るダイの例示平面図である。
【図３２】パンチングプレスアセンブリのダイに装着さ
れる吸引板の斜視図である。
【図３３】パンチングプレスアセンブリのダイに装着さ
れる吸引板の断面図である。
【図３４】本発明のラミネーション方法に於いて、エラ
ストマー性接着テープが附着された回路パターンテープ
をウェーハの正確な位置にラミネーションさせるめのラ
ミネーティングアセンブリの正面図である。
【図３５】図３４のラミネーティングアセンブリの作動
状態を図示した側面図である。
【図３６】ラミネーティングアセンブリの吸着ツールの
断面図である。
【図３７】図３６の吸着ツールに装着される吸着板の平
面図である。
【図３８】図３６の吸着移送アセンブリの側面図であ
る。
【図３９】図３４のラミネーティングアセンブリ中のウ
ェーハ吸引固定アセンブリの正面図である。
【図４０】図３９のＤ部拡大断面図である。
【図４１】図３４のラミネーションアセンブリ中の視覚
的探知アセンブリの作動状態を図示する側面図である。
【図４２】本発明のラミネーション方法に於いて、ラミ
ネーションされた回路パターンテープ接着ウェーハを固
着させるための高温加圧のプレスアセンブリの正面図で
ある。
【図４３】高温加圧のプレスアセンブリの加圧板の作動
のための第１、２及び３ギアーの歯車状態を図示する概
略的な平面図である。
【図４４】高温加圧のプレスアセンブリの熱伝導緩和用
のダイ支持部材の平面図である。
【図４５】高温加圧のプレスアセンブリの熱伝導緩和用
のダイ支持部材の断面図である。
【図４６】本発明のラミネーション方法によりラミネー
ションされた回路パターン固着ウェーハに於いて、前記
ウェーハ外周縁の外側の回路パターンテープの周辺部を
除去する段階を遂行するためのカッティングアセンブリ
の正面図である。
【図４７】図４６のカッティングアセンブリに於いての
ラミネーションさせた回路パターン接着ウェーハ固定用
ダイの平面図である。
【図４８】図４７のダイ上に固定される回路パターンテ
ープの周辺部１０ｂのカッティング前に、ラミネーショ
ンされた回路パターン接着ウェーハの概略的な斜視図で
ある。
【図４９】従来のラミネーション方法に使用される回路
パターンテープの平面図ある。
【図５０】図４９のＤ部拡大図である。
【図５１】図４９のＩ−Ｉ線断面図である。
【符号の説明】
１ チップサイズ半導体パッケージ ２ ウェーハ ３ 半導体チップユニット ４ ダイパッド ５ ワイヤ ６ 樹脂封止部 ７ ソルダボール ８ 接着層 １０ 回路パターンテープ １１ 回路パターンユニット １２ 導電性トレース １２′ 平板状の金属薄層 １３ ソルダボールランド １４ ボンドフィンガー １５ ボンドフィンガー形成領域 １６ 貫通部 １６′ 貫通部形成予定領域 １７ バスライン １８ 可撓性絶縁層 １９ カバーコート ２０、２１ シンギュレーションライン ２２ ダミーパターン ２３ 開口 ２４ バースバー ２７ ウェーハテスト領域 ２８ 認識マークの附着部位 ２９ 金属板 ３０ ボウィング防止部 ３１ ボウィング防止用の放射状の溝 ３５ エラストマー性接着テープ ３６ 接着層 ３７、３８ 離型フイルム ５０ 接着層形成回路パターンテープ １００ ラミネーション装置 １０１ ベース １０２ 支持脚 １０４ 支持板 １１０ 接着層形成アセンブリ １１１ 入口ガイド板 １１２ 出口ガイド板１１３ ニププレス板 １１４ 駆動ローラー １１４ａ モーター １１５ 押圧ローラー １１６ ヒーター １１７ 移送ローラー １１８ 補助ローラー １１９ 微細調整具 １２４ 溝 １２５ 連結軸 １２８ 切欠溝 １３０ パンチングプレスアセンブリ １３１ パンチ １３２ 駆動部 １３３ ダイ １３４ 固定溝 １３５ 吸引板 １３５ａ バキュームホール １３５ｂ スロット １４０ ラミネーティングアセンブリ １４１ 回路パターンテープ吸着移送アセンブリ １４２ 吸着ツール １４２ａ 吸着板 １４２ｂ バキュームホース １４２ｃ バキュームホール １４２ｄ 基準位置確認部 １４３ 上下移動用ハンドル １４５ Ｘ軸移動用ハンドル １４７ Ｘ軸レール １５１ ウェーハ吸引固定アセンブリ １５２ ウェーハ吸引固定用ダイ １５２ａ 吸引孔 １５２ｂ 吸引空気の排気通路 １５２ｃ 排気溝 １５３ Ｘ軸移動用マイクロメーター １５３ａ Ｘ軸ベース １５３ｂ Ｘ軸レール １５３ｃ Ｘ軸移送具 １５４ θ角の調節用マイクロメーター １５４ａ θ角回転ベース １５４ｂ Ｚ軸の回転棒 １５５ Ｙ軸移動用マイクロメーター １５５ａ Ｙ軸ベース １５５ｂ Ｙ軸レール １５５ｃ Ｙ軸移送具 １５６ 緩衝具 １５７ ダイベース １５８ 吸入連結具 １５８ａ 吸入通路 １６１ 視覚的探知アセンブリ １６２ 視覚的探知機 １６３ 視覚的探知機の移送部 １６６ 移送ベルト １６７ Ｘ軸レール １６８ 支持具 １７１ モニターアセンブリ １７２ モニター １７３ 操作パネル１８０ 高温加圧プレスアセンブリ １８１ ダイ １８１ａ ヒーター １８２ 固定脚 １８３ 加圧板 １８７ 緩衝具 １８８ ダイ支持部材 １９０ カッティングアセンブリ １９１ ダイ １９２ 固定台 １９３ シリンダー １９４ 支持台 １９５ ハンドル １９６ 回転軸 １９７ カッティングツール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 昌 福 大韓民国 京畿道 光明市 下岸洞 650 高層住公アパート310−1205 (72)発明者 粱 成 眞 大韓民国 ソウル特別市 松坡區 蠶室本 洞 138−229

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 接着層が形成された回路パターンテープ
    及びウェーハを提供する段階と；前記接着層形成回路パ
    ターンテープ及び前記ウェーハの少なくとも各々一個所
    の基準位置を視覚的探知手段により探知する段階と；前
    記探知結果を視覚的映像で出力してその結果を比較可能
    とする段階と；前記接着層形成回路パターンテープ及び
    前記ウェーハ上の基準位置を一致させるために前記ウェ
    ーハをＸ方向及び／又はＹ方向及び／又はθ角の角度に
    移動させることで構成される基準位置補正段階と；前記
    基準位置が一致する場合、前記ウェーハ上に前記接着層
    形成回路パターンテープを接着させる段階とで構成され
    ることを特徴とするウェーハと回路パターンテープのラ
    ミネーション方法。
  2. 【請求項２】 前記回路パターンテープが、貫通部形成
    予定領域及びこの領域に隣接したボンドフィンガー形成
    領域を有する可撓性絶縁層と；前記ボンドフィンガー形
    成領域内に配列され半導体チップのダイパッドと電気的
    に連結するための多数のボンドフィンガーと、前記ボン
    ドフィンガー形成領域外部の入出力端子としてのソルダ
    ボールを附着するための多数のソルダボールランドと、
    前記ボンドフィンガーと前記ソルダボールランドの各々
    を電気的に連結する多数の導電性トレースとで構成さ
    れ、前記可撓性絶縁層上に形成される回路パターンと；
    前記回路パターンのソルダボールランド、ボンドフィン
    ガー形成領域及び、貫通部形成予定領域を除外した全領
    域上にコーティングされる絶縁性カバーコートとで構成
    される多数の回路パターンユニットを有することを特徴
    とする請求項１記載のウェーハと回路パターンテープの
    ラミネーション方法。
  3. 【請求項３】 前記回路パターンテープには、前記回路
    パターンユニット上のソルダボールランド、導電性トレ
    ース及びボンドフィンガーをなす導電性金属の分布度を
    均等化して前記回路パターンの任意の単位面積等におけ
    る熱膨脹率の差異を最小化するためのダミー（Dummy）
    パターンが形成されることを特徴とする請求項２記載の
    ウェーハと回路パターンテープのラミネーション方法。
  4. 【請求項４】 前記ダミーパターンが多数の円板状、線
    状、又はこれらの複合形態で形成されることを特徴とす
    る請求項３記載のウェーハと回路パターンテープのラミ
    ネーション方法。
  5. 【請求項５】 前記可撓性絶縁層の下にコア層が更に形
    成され、前記コア層が金属薄層又はガラスエポキシ層で
    あることを特徴とする請求項２記載のウェーハと回路パ
    ターンテープのラミネーション方法。
  6. 【請求項６】 前記可撓性絶縁層の代わりにコア層とし
    てのガラスエポキシ薄層が形成されることを特徴とする
    請求項２記載のウェーハと回路パターンテープのラミネ
    ーション方法。
  7. 【請求項７】 前記回路パターンテープは正方形又は長
    方形であり、多数の回路パターンユニットがその中央部
    に配列され全体的にウェーハと同じ円形部をなし、前記
    円形部の外側に周辺部が位置し、前記円形部の回路パタ
    ーンユニットが存在しない外周縁部及び前記周辺部には
    平板状の金属薄層が存在し、前記円形部と前記周辺部間
    にカバーコート及び金属薄層が存在しない少なくとも一
    つ以上のボウィング防止部が形成され、前記円形部の回
    路パターンユニットが存在しない外周縁部の平板状の金
    属薄層と前記周辺部の平板状の金属薄層がバースバーに
    よって連結されることを特徴とする請求項２記載のウェ
    ーハと回路パターンテープのラミネーション方法。
  8. 【請求項８】 前記多数の回路パターンユニットでなる
    円形部の外周縁に全放射方向への熱膨脹率の差異を最小
    化するためのダミーパターンが形成されることを特徴と
    する請求項７記載のウェーハと回路パターンテープのラ
    ミネーション方法。
  9. 【請求項９】 前記ダミー（Dummy）パターンが多数の円
    板状金属薄層の配列でなることを特徴とする請求項８記
    載のウェーハと回路パターンテープのラミネーション方
    法。
  10. 【請求項１０】 前記周辺部に於いての前記カバーコー
    トと前記金属薄層との熱膨脹率の差異によるボウィング
    （Bowing）現象を緩和するために前記カバーコート上に
    多数の開口が形成されることを特徴とする請求項７記載
    のウェーハと回路パターンテープのラミネーション方
    法。
  11. 【請求項１１】 前記周辺部に於いての前記カバーコー
    トと前記金属薄層との熱膨脹率の差異によるボウィング
    （Bowing）現象を緩和するために前記カバーコート上に
    多数のボウィング防止用の放射状溝が形成されることを
    特徴とする請求項７記載のウェーハと回路パターンテー
    プのラミネーション方法。
  12. 【請求項１２】 接着層形成回路パターンテープ提供段
    階が回路パターンテープ及びエラストマー性接着テープ
    提供段階と、接着層形成段階とで構成されることを特徴
    とする請求項１記載のウェーハと回路パターンテープの
    ラミネーション方法。
  13. 【請求項１３】 接着層形成段階後に、前記多数の回路
    パターンユニット上に各々形成される貫通部形成予定領
    域を穿孔する貫通部形成段階を更に遂行することを特徴
    とする請求項１２記載のウェーハと回路パターンテープ
    のラミネーション方法。
  14. 【請求項１４】 前記エラストマー性接着テープが接着
    層とその上下面の離型フイルムで構成され、前記接着層
    形成段階に先立って前記接着層上面の離型フイルムが事
    前に除去されることを特徴とする請求項１２記載のウェ
    ーハと回路パターンテープのラミネーション方法。
  15. 【請求項１５】 前記貫通部形成段階後に、前記接着層
    下面の離型フイルムが除去されることを特徴とする請求
    項１３記載のウェーハと回路パターンテープのラミネー
    ション方法。
  16. 【請求項１６】 前記回路パターンテープの前記ウェー
    ハ上への接着段階に後続して、加熱加圧するラミネーシ
    ョン固着段階が遂行されることを特徴とする請求項１記
    載のウェーハと回路パターンテープのラミネーション方
    法。
  17. 【請求項１７】 前記回路パターンテープをウェーハ上
    に接着する段階後に前記回路パターンテープの周辺部を
    カッティングして除去する段階が更に遂行されることを
    特徴とする請求項７記載のウェーハと回路パターンテー
    プのラミネーション方法。
  18. 【請求項１８】 前記基準位置が少なくとも二個所に存
    在し、視覚的探知手段が前記接着層形成回路パターンテ
    ープと前記ウェーハ上の基準位置を同時にスキャンする
    ことを特徴とする請求項１記載のウェーハと回路パター
    ンテープのラミネーション方法。
  19. 【請求項１９】 回路パターンテープ吸着及び移送アセ
    ンブリで、接着層形成回路パターンテープをバキューム
    吸着ツールを利用して吸着した状態で移送し、これとは
    別途にウェーハ吸引固定アセンブリで、ウェーハを前記
    吸着ツールの下方に位置するダイ上に吸引固定する接着
    層形成回路パターンテープ及びウェーハ提供段階と；視
    覚的探知アセンブリで、前記接着層形成回路パターンテ
    ープとウェーハの少なくとも各々一個所の基準位置を視
    覚的探知手段により探知する基準位置探知段階と；モニ
    ターアセンブリで、前記探知結果を比較、出力して前記
    両者の基準位置が一致するか否かを判定し、一致しない
    場合には前記ウェーハが吸引固定されているダイをＸ及
    び／又はＹ方向、及び／又はθ角の角度に変化させるこ
    とによって前記基準位置を補正する段階と；前記補正段
    階によって前記基準位置が一致する場合には、前記吸着
    ツールに吸着された接着層形成回路パターンテープを前
    記ダイ上に吸引固定されたウェーハまで下方へ移送して
    ラミネーションさせる段階とで構成されることを特徴と
    する回路パターンテープとウェーハのラミネーション方
    法。
  20. 【請求項２０】 前記回路パターンテープが、半導体チ
    ップのダイパッドと回路パターンをワイヤボンディング
    するための領域である貫通部形成予定領域を有する可撓
    性絶縁層と、その上面に形成される回路パターンと、前
    記回路パターンの間に位置する第１ダミーパターンと、
    前記回路パターン及びダミーパターン上に形成されるカ
    バーコートとで構成される多数の回路パターンユニット
    が全体的に配列、形成される円形部と；前記円形部の外
    周縁に形成される第２ダミーパターンと；前記円形部の
    外周縁の外側の周辺部と；前記円形部及び第２ダミーパ
    ターンと、前記周辺部との間に形成される少なくともー
    つ以上のボウィング防止部を有することを特徴とする請
    求項１９記載の回路パターンテープとウェーハのラミネ
    ーション方法。
  21. 【請求項２１】 前記接着層形成回路パターンテープ提
    供段階が、接着層形成アセンブリの入口ガイド板上に、
    接着層の上下面に離型フイルムが積層形成されるエラス
    トマー性接着テープの前記上面離型フイルムを除去した
    状態で位置させ、次いで、前記回路パターンテープをそ
    の上に積層させた後、２本の駆動ローラーと押圧ローラ
    ー間へ通過させ出口ガイド板上に移送させることにより
    遂行されることを特徴とする請求項１９記載の回路パタ
    ーンテープとウェーハのラミネーション方法。
  22. 【請求項２２】 前記接着層形成回路パターンテープ提
    供段階後、パンチングプレスアセンブリで、前記回路パ
    ターンテープをダイ上に固定した後、駆動部により駆動
    されるパンチを利用して前記多数の回路パターンユニッ
    ト上に各々形成される貫通部形成予定領域を穿孔する貫
    通部形成段階を更に遂行することを特徴とする請求項２
    １記載の回路パターンテープとウェーハのラミネーショ
    ン方法。
  23. 【請求項２３】 前記貫通部形成段階後、前記接着層形
    成回路パターンテープの底面の下部離型フイルムを除去
    した状態で、前記ウェーハと接着させることを特徴とす
    る請求項２１記載の回路パターンテープとウェーハのラ
    ミネーション方法。
  24. 【請求項２４】 前記接着層形成回路パターンテープの
    前記ウェーハ上への接着段階に後続して、高温加圧プレ
    スアセンブリで、前記接着層を加熱加圧するラミネーシ
    ョン固着段階が遂行されることを特徴とする請求項１９
    記載の回路パターンテープとウェーハのラミネーション
    方法。
  25. 【請求項２５】 前記接着層形成回路パターンテープを
    ウェーハ上に接着する段階後、カッティングアセンブリ
    で前記回路パターンテープの周辺部をカッティングツー
    ルを利用して除去する段階が更に遂行されることを特徴
    とする請求項２１記載の回路パターンテープとウェーハ
    のラミネーション方法。
  26. 【請求項２６】 視覚的探知アセンブリの視覚的探知手
    段が少なくとも２台の高倍率及び低倍率のカメラとし
    て、前記接着層形成回路パターンテープとウェーハの少
    なくとも各々二個所の基準位置を同時にスキャンするこ
    とを特徴とする請求項２１記載の回路パターンテープと
    ウェーハのラミネーション方法。
  27. 【請求項２７】 前記ウェーハ吸引固定アセンブリにお
    いて、前記ウェーハを吸引固定しているダイをＸ及び／
    又はＹ方向、及び／又はθ角の角度に変化させる補正段
    階が、Ｘ軸の移動用マイクロメーターの調整によるＸ軸
    移送具のＸ軸方向移動、及び／又はＹ軸移動用マイクロ
    メーターの調整によるＹ軸移送具のＹ軸方向移動、及び
    ／又はθ角調節用マイクロメーターの調整によるθ角回
    転ベースの回転によるダイの位置及び／又は方向の変更
    により遂行されることを特徴とする請求項１９記載の回
    路パターンテープとウェーハのラミネーション方法。
  28. 【請求項２８】 前記回路パターンテープ吸着及び移送
    アセンブリの前記吸着ツールの底面に、中央部が周縁部
    に比べて下方へ突出して湾曲し多数のバキュームホール
    を有する吸着板が設置され、これによって吸着される接
    着層形成回路パターンテープの中央部もその周縁部より
    下方へ湾曲した形態をを有することを特徴とする請求項
    １９記載の回路パターンテープとウェーハのラミネーシ
    ョン方法。
  29. 【請求項２９】 前記ウェーハ吸引固定アセンブリの前
    記ウェーハ吸引固定用ダイがウェーハを吸引固定するた
    めの多数の吸引孔を有し、その外周縁に排気溝を有し、
    前記ダイの外周縁の側面に前記排気溝に連通する吸入通
    路を有するリング状の吸入連結具が装着され、前記吸入
    連結具の内周縁の上方にゴムリングが挿枝され、前記吸
    着ツールに吸着された前記回路パターンテープが前記ダ
    イ上に吸引固定されたウェーハとの接着のために下降す
    る際、ボイドの発生を防止するために、前記テープの中
    央部から周縁部を向いて漸進的に接触するようにし、こ
    れによって前記ウェーハと前記テープの間の空気が前記
    排気溝と吸入通路を通じて排気されて前記ゴムリングに
    よって外気の侵入を防止することを特徴とする請求項２
    ８記載の回路パターンテープとウェーハのラミネーショ
    ン方法。
JP24509099A 1998-08-31 1999-08-31 ウェーハと回路パターンテープのラミネーション方法 Expired - Fee Related JP3158252B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1998/P35608 1998-08-31
KR1998/P35618 1998-08-31
KR1019980035618A KR20000015592A (ko) 1998-08-31 1998-08-31 반도체패키지 제조용 써킷테이프와 웨이퍼 접착장치
KR1998/P35617 1998-08-31
KR1019980035617A KR100339494B1 (ko) 1998-08-31 1998-08-31 반도체패키지 제조를 위한 웨이퍼와 써킷테이프의 접착 방법
KR10-1998-0035608A KR100370847B1 (ko) 1998-08-31 1998-08-31 반도체패키지제조를위한웨이퍼와써킷테이프의라미네이션장치및그방법

Publications (2)

Publication Number Publication Date
JP2000077571A true JP2000077571A (ja) 2000-03-14
JP3158252B2 JP3158252B2 (ja) 2001-04-23

Family

ID=27349800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24509099A Expired - Fee Related JP3158252B2 (ja) 1998-08-31 1999-08-31 ウェーハと回路パターンテープのラミネーション方法

Country Status (2)

Country Link
US (1) US6428641B1 (ja)
JP (1) JP3158252B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299510A (ja) * 2001-03-30 2002-10-11 Sumitomo Bakelite Co Ltd 半導体装置
CN108630552A (zh) * 2017-03-23 2018-10-09 东和株式会社 半导体封装体配置装置、制造装置、配置方法及其应用
CN110450422A (zh) * 2019-09-05 2019-11-15 深圳市巨力方视觉技术有限公司 物品的贴合方法、装置和计算机可读存储介质
CN111223785A (zh) * 2018-11-23 2020-06-02 爱思开海力士有限公司 半导体封装件及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW469552B (en) * 1999-12-10 2001-12-21 Toshiba Corp TAB type semiconductor device
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
US6660559B1 (en) 2001-06-25 2003-12-09 Amkor Technology, Inc. Method of making a chip carrier package using laser ablation
US20040053447A1 (en) * 2001-06-29 2004-03-18 Foster Donald Craig Leadframe having fine pitch bond fingers formed using laser cutting method
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
US7776488B2 (en) 2003-02-23 2010-08-17 Tribecraft Ag End plate for a stack of fuel cells
JP2006100666A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置及びその製造方法
US7626268B2 (en) * 2005-10-12 2009-12-01 Infineon Technologies Ag Support structures for semiconductor devices
JP2007123454A (ja) * 2005-10-27 2007-05-17 Renesas Technology Corp 半導体装置及びその製造方法
US7645685B2 (en) * 2006-03-17 2010-01-12 Tdk Corporation Method for producing a thin IC chip using negative pressure
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
US8193599B2 (en) * 2009-09-02 2012-06-05 Himax Semiconductor, Inc. Fabricating method and structure of a wafer level module
US8571699B2 (en) * 2010-09-10 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. System and method to reduce pre-back-grinding process defects
JP2013145532A (ja) * 2012-01-16 2013-07-25 Yaskawa Electric Corp 加工装置、ツール、加工方法および加工位置の設定方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA948705A (en) * 1972-07-28 1974-06-04 Robert C. Cook Method for making an integrated circuit apparatus
US5049434A (en) * 1984-04-30 1991-09-17 National Starch And Chemical Investment Holding Corporation Pre-patterned device substrate device-attach adhesive transfer system
DE3912242A1 (de) * 1989-04-14 1990-10-18 Gurit Essex Ag Vorrichtungen zum maschinellen aufbringen von flexiblen, einseitig klebbaren schichtkoerpern auf werkstuecke und verwendung derselben
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5151388A (en) * 1991-05-07 1992-09-29 Hughes Aircraft Company Flip interconnect
US5915752A (en) 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5384689A (en) 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
TW258829B (ja) 1994-01-28 1995-10-01 Ibm
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
JP2616565B2 (ja) 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5633785A (en) 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
KR0169820B1 (ko) 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JP2666788B2 (ja) * 1995-10-19 1997-10-22 日本電気株式会社 チップサイズ半導体装置の製造方法
JP3756580B2 (ja) * 1995-11-07 2006-03-15 セイコープレシジョン株式会社 多層基板の製造方法及びその製造装置
KR100192216B1 (ko) * 1996-02-29 1999-06-15 황인길 웨이퍼 맵 변환방법
KR100231276B1 (ko) 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
CN1104832C (zh) 1996-08-09 2003-04-02 松下电工株式会社 独立导体电路电镀的方法
KR100236633B1 (ko) * 1996-10-19 2000-01-15 김규현 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5990545A (en) 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP2975979B2 (ja) 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
JPH10261849A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd フレキシブルプリント基板および接続プリント基板構造
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3611948B2 (ja) 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR100211421B1 (ko) 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US6248612B1 (en) 1997-06-20 2001-06-19 Substrate Technologies, Inc. Method for making a substrate for an integrated circuit package
JP3622435B2 (ja) * 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
JP3526731B2 (ja) 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
JP3169068B2 (ja) 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
US6043109A (en) 1999-02-09 2000-03-28 United Microelectronics Corp. Method of fabricating wafer-level package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299510A (ja) * 2001-03-30 2002-10-11 Sumitomo Bakelite Co Ltd 半導体装置
JP4639505B2 (ja) * 2001-03-30 2011-02-23 住友ベークライト株式会社 半導体装置
CN108630552A (zh) * 2017-03-23 2018-10-09 东和株式会社 半导体封装体配置装置、制造装置、配置方法及其应用
CN108630552B (zh) * 2017-03-23 2021-08-03 东和株式会社 半导体封装体配置装置、制造装置、配置方法及其应用
CN111223785A (zh) * 2018-11-23 2020-06-02 爱思开海力士有限公司 半导体封装件及其制造方法
CN111223785B (zh) * 2018-11-23 2023-08-01 爱思开海力士有限公司 半导体封装件及其制造方法
CN110450422A (zh) * 2019-09-05 2019-11-15 深圳市巨力方视觉技术有限公司 物品的贴合方法、装置和计算机可读存储介质

Also Published As

Publication number Publication date
JP3158252B2 (ja) 2001-04-23
US6428641B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
JP3158252B2 (ja) ウェーハと回路パターンテープのラミネーション方法
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
WO2010050209A1 (ja) 電子部品と可撓性フィルム基板の接合方法および接合装置
JPH11160356A (ja) ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP5064157B2 (ja) 半導体装置の製造方法
TW200539432A (en) Optical sensor module
JP2000162241A (ja) コンタクトストラクチャの製造方法
TW201724548A (zh) 使用分片式影像感測器之方法及設備
JPWO2011108327A1 (ja) 再配列ウェーハの製造方法および半導体装置の製造方法
JP4096695B2 (ja) 可撓性フィルムの剥離方法および剥離装置並びに回路基板
JP2007279034A (ja) 平板表示素子テストのための検査装置及びその製造方法
KR20200107559A (ko) Led 구조체 전사 장치
JP3687204B2 (ja) 多層配線パターン形成方法
JP4353181B2 (ja) 電子装置の製造方法
KR101978595B1 (ko) 가요성 디스플레이 모듈 접합 방법
JP2001091541A (ja) コンタクタ用ピック・プレイスメカニズム
KR102009492B1 (ko) 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법
JP2010105153A (ja) Ｍｅｍｓ装置およびマイクロエレクトロメカニカルシステム（ｍｅｍｓ）を組み立てる方法
JP2002289628A (ja) 画像認識方法及び画像認識装置並びに半導体装置の製造方法及び製造装置
JP2004072032A (ja) 半導体装置およびその製造方法
KR20180119096A (ko) 검사 지그의 제조 방법
JP4239608B2 (ja) 回路基板の製造方法
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP4596053B2 (ja) 半導体装置の製造方法および半導体構成体組立体
US20110221066A1 (en) Method for manufacturing a semiconductor device and a semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees