JP2000041223A - 情報信号処理装置、画像情報変換装置および画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ハードウエアの規模を増加させないで、複数
の信号処理，画像情報変換を可能とする。 【解決手段】 ５２５ｉ信号を１０５０ｉ信号または５
２５ｐ信号へ変換することができる。出力画像信号の画
素は、演算回路３４において、タップ選択回路３１から
の予測タップと係数メモリ３８からの係数との線形推定
式により作成される。係数メモリには、クラス毎に予め
獲得された係数が格納される。クラスは、タップ選択回
路３２からの空間クラスタップに基づく空間クラスと、
タップ選択回路３３からの動きクラスタップに基づく動
きクラスとを合成することで決定される。演算回路３４
の出力が線順次変換回路３９により走査変換され、出力
画像信号が取り出される。変換方法選択信号によって、
出力画像信号が指定される。この選択信号によって、係
数メモリ３８、レジスタ４０〜４３には、情報メモリバ
ンク４４から必要とする情報がロードされ、処理が設定
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、テレビ
ジョン受像機に用いて好適な情報信号処理装置、画像情
報変換装置および画像表示装置に関する。

【０００２】

【従来の技術】入力画像信号とは走査線構造が異なる出
力画像信号を形成する場合に、出力画像信号毎に異なる
ハードウエアを使用する方法が考えられる。また、積和
演算を行う時に、複数の形態の積和演算結果を必要とす
る場合がある。複数の演算結果を得るために、異なる演
算回路を切り替えることが考えられる。しかしながら、
このように、ハードウエアを切り替えることは、ハード
ウエアの規模が大きくなり、動作しないハードウエアが
生じる無駄がある。

【０００３】具体的なアプリケーションとして、ＳＤ信
号から、高画質、高解像度の出力信号を形成する信号変
換の場合、複数の出力信号へ変換する場合には、出力信
号の種類毎にハードウエアを設け、出力信号を指定した
時に、対応するハードウエアを使用することが考えられ
る。この方法も、ハードウエアの規模、無駄を生じる。
複数の出力信号を必要とするのは、入力画像信号の絵柄
に応じて適した出力画像信号を得るためである。例えば
ＳＤ信号が走査線数が５２５本で、インターレス方式の
画像信号を、走査線数が１０５０本で、インターレス方
式の画像信号へ変換することを想定する。確かに走査線
数が２倍となるので、自然画の場合では、高画質、高解
像度の出力画像信号が得られる。しかしながら、インタ
ーレス方式であるために、グラフィックスの画像では、
ラインフリッカが目立つ問題がある。従って、入力画像
信号に応じて変換により得られる出力画像信号の走査線
構造を切り替える必要がある。

【０００４】ラインフリッカ成分を除去する従来の方法
としては、インターレス方式の信号をプログレッシブ方
式の信号へ変換するものが知られている。しかしなが
ら、この方法は、線形補間によって、補間信号を作成す
るので、入力信号のもの以上の解像度を改善できず、ま
た、動き検出の結果に基づいて補間方法（静止画処理と
動画処理）を切り替える時に、切り替わり時に原信号と
補間信号との間の解像度の差が目立ち、さらに、動き検
出を誤った時に、画質の劣化が大きい問題があった。

【０００５】

【発明が解決しようとする課題】この発明の一つの目的
は、複数のハードウエア（回路ブロック）を切り替える
ことにより生じるハードウエアの規模の増大を防止する
ことにある。すなわち、信号処理回路のハードウエアの
基本的構造が同一であって、外部から動作条件設定信号
を与えることによって信号処理回路の動作態様を変更可
能とした情報信号処理装置を実現するものである。ま
た、この発明は、画像信号の走査線構造を変換する場合
に、指定した走査線構造の出力画像信号を得ることが可
能な像情報変換装置および画像表示装置を提供するもの
である。

【０００６】

【課題を解決するための手段】上述した課題を達成する
ために、請求項１の発明は、入力情報信号に対して所定
の処理を行うための信号処理回路と、該信号処理回路の
外部から制御信号を供給するための制御信号源と、該制
御信号に基づいて信号処理回路に対する動作条件設定信
号を発生する動作条件設定回路とを有し、制御信号に応
じて信号処理回路の動作態様が可変されるようになされ
た情報信号処理装置である。請求項２の発明は、請求項
１に発明において、信号処理回路は、少なくとも２個以
上の処理部を有し、動作条件設定信号に応じて処理部の
内の少なくとも一つの処理部の動作態様を可変すると共
に、この動作態様の変化に関連して他の処理部の動作態
様が可変されるようにしたことを特徴とする情報信号処
理装置である。

【０００７】請求項３の発明は、入力画像信号から走査
線構造の異なる複数の出力画像信号を形成するようにし
た画像情報変換装置において、出力画像信号の作成すべ
き第１の画素の周辺に位置する入力画像信号の複数の第
２の画素を選択する第１のデータ選択手段と、出力画像
信号の作成すべき第１の画素の周辺に位置する入力画像
信号の複数の第３の画素を選択する第２のデータ選択手
段と、予め取得されている推定式係数を記憶するメモリ
手段と、第１のデータ選択手段で選択された第２の画素
と推定式係数の線形推定式によって、第１の画素を作成
する画素値作成手段と、第２のデータ選択手段で選択さ
れた第３の画素に基づいて、クラス情報を形成し、クラ
ス情報に対応して推定式係数を画素値作成手段に供給す
るクラス決定手段と、画素値作成手段に対して接続さ
れ、変換画像を指定された走査線構造へ変換するための
走査変換手段と、出力画像信号の走査線構造を指定する
制御信号を受け取って、制御信号に従って、推定式係数
と、第１および第２のデータ選択手段により選択される
第２および第３の画素を切り替える制御手段とからなる
ことを特徴とする画像情報変換装置である。

【０００８】請求項８の発明は、入力画像信号を受け取
って表示装置に画像信号を表示するようにした画像表示
装置において、入力画像信号源と表示装置との間に、入
力画像信号から走査線構造の異なる複数の出力画像信号
を形成するようにした画像情報変換装置を設け、画像情
報変換装置は、出力画像信号の作成すべき第１の画素の
周辺に位置する入力画像信号の複数の第２の画素を選択
する第１のタップ選択手段と、出力画像信号の作成すべ
き第１の画素の周辺に位置する入力画像信号の複数の第
３の画素を選択する第２のタップ選択手段と、予め取得
されている推定式係数を記憶するメモリ手段と、第１の
タップ選択手段で選択された第２の画素と推定式係数の
線形推定式によって、第１の画素を作成する画素値作成
手段と、第２のタップ選択手段で選択された第３の画素
に基づいて、クラス情報を形成し、クラス情報に対応し
て推定式係数を画素値作成手段に供給するクラス決定手
段と、画素値作成手段に対して接続され、変換画像を指
定された走査線構造へ変換するための走査変換手段と、
変換方法を指定する制御信号を受け取って、制御信号に
従って、推定式係数と、第１および第２のタップ選択手
段により選択される第２および第３の画素を切り替える
制御手段とからなることを特徴とする画像表示装置であ
る。

【０００９】この発明では、ハードウエアを基本的に同
一としているので、動作条件設定信号でもって、複数の
信号処理機能を実現する時に、複数のハードウエアう切
り替える方法と比較して、ハードウエアを小規模とでき
る。また、この発明による画像情報変換装置は、入力画
像信号を、走査線構造の異なる複数の出力画像信号の内
の選択したものへ変換することができる。従って、入力
画像の絵柄に応じて適した走査線構造の出力画像へ変換
することができる。この場合も、ハードウエアの規模の
増大を防止できる。さらに、この発明は、画像情報を変
換する時に、入力画像信号の複数画素に基づいてクラス
を検出し、各クラスで最適となる推定予測式を用いて画
素値を作成するので、静止画、動画とも高画質とするこ
とができる。

【００１０】

【発明の実施の形態】この発明の実施形態の説明に先立
って、図１を参照してこの発明による情報信号処理装置
の基本的構成および動作について説明する。図１におい
て、１が可変アーキテクチャハードウエアである。可変
アーキテクチャハードウエア１は、基本的なハードウエ
アの構成を変更しないで、複数の信号処理機能を発揮で
きる信号処理回路である。可変アーキテクチャハードウ
エア１は、少なくとも２個の処理部を有している。例え
ば可変アーキテクチャハードウエア１は、内部の信号経
路、タップ構造、演算処理内容、積和演算の係数の変更
が可能とされている。入力信号は、選択スイッチ２を介
して可変アーキテクチャハードウエア１に対して入力さ
れる。

【００１１】可変アーキテクチャハードウエア１の発揮
する機能を設定するのが動作条件設定信号（コンフィギ
ュレーションデータと称する）である。所望の機能と対
応したコンフィギュレーションデータがメモリ３から可
変アーキテクチャハードウエア１のレジスタに対してロ
ードされる。可変アーキテクチャハードウエア１内の複
数の処理部の内の一つの動作態様がコンフィギュレーシ
ョンデータに応じて可変されると、この動作態様の変化
に関連して他の処理部の動作態様が可変されるようにな
されている。メモリ３に格納されるコンフィギュレーシ
ョンデータの発生は、幾つかの方法によって可能であ
る。

【００１２】ユーザがスイッチ等を操作することによっ
て発生したコマンドをデコーダ４により復号することに
よってコンフィギュレーションを形成できる。また、状
態センサ出力例えば入力信号の性質の検出等の結果をデ
コーダ５により復号することによってコンフィギュレー
ションを形成できる。さらに、入力信号の選択スイッチ
２の選択結果をデコーダ６により復号することによって
コンフィギュレーションを形成できる。よりさらに、可
変アーキテクチャハードウエア１から発生する信号をデ
コーダ７により復号することによってコンフィギュレー
ションを形成できる。復号処理を介しないで、媒体読み
取り装置８が記録媒体から読み取ったコンフィギュレー
ションデータを使用しても良い。

【００１３】複数のコンフィギュレーションデータが発
生する時に、演算回路９によって、複数のデータを演算
することによって、メモリ３に格納するコンフィギュレ
ーションデータを形成しても良い。演算回路９と関連し
て、状態履歴保存のための付加回路１０が設けられてい
る。演算回路９の簡単なものは、複数のコンフィギュレ
ーションデータの一つを選択する選択回路である。

【００１４】上述した図１の情報信号処理装置は、コマ
ンド等に応じてコンフィギュレーションデータを作成
し、可変アーキテクチャハードウエア１をコンフィギュ
レーションデータに従って所望の機能を発揮できるよう
に設定できる。従って、複数の信号処理機能毎にハード
ウエアを用意する必要がなく、ハードウエアの規模を小
さくできる。

【００１５】以下、この発明の第１の実施形態について
説明する。第１の実施形態は、ライン数が５２５本でイ
ンターレス方式の入力画像信号（以下、５２５ｐ信号と
称する）からより解像度の高い出力画像信号を形成する
画像情報変換装置に対して、この発明を適用したもので
ある。解像度がより高い出力画像信号としては、２種類
の画像信号を選択可能とされている。第１の出力画像信
号は、ライン数が１０５０本でインターレス方式の画像
信号（以下、１０５０ｉ信号と称する）である。第２の
出力画像信号は、ライン数が５２５本でプログレッシブ
方式（ノンインターレス方式と同義である）の画像信号
（以下、５２５ｐ信号と称する）である。さらに、これ
らの出力画像信号は、水平方向の画素数が入力画像信号
の２倍とされる。

【００１６】このように、２種類の高解像度の画像信号
を選択的に出力可能とするのは、入力画像信号の性質に
応じて良好な信号変換結果を得るためである。１０５０
ｉ信号は、インターレス方式であるために、ラインフリ
ッカが発生しやすい問題がある。従って、入力画像信号
が自然画の場合には、高画質の出力画像を得ることがで
きるが、入力画像信号がグラフィックス情報の場合に
は、ラインフリッカが目につきやすい。グラフィックス
情報の場合には、プログレッシブ方式の画像信号の方が
ラインフリッカが目立たない点で好ましい。このよう
に、入力画像信号の絵柄に応じて、１０５０ｉ信号と５
２５ｐ信号とを選択できるようにしている。この選択の
ための指令は、ユーザの入力によって行ったり、入力画
像信号の自動判別に従って行われる。

【００１７】また、この第１実施形態では、本願出願人
の提案にかかわるクラス分類適応処理によって、解像度
を高めるようにしている。この処理は、従来の補間処理
によって高解像度信号を形成するものと異なる。従来
は、例えば図２に示すように、入力される５２５ｉ方式
のＳＤ（Standard Definition)信号を動き判定回路２
１、フレーム間補間回路２２およびフィールド内補間回
路２３に供給し、これら補間回路２２および２３の出力
を切り替え回路２４により選択し、選択した信号を線順
次変換回路２５に供給している。線順次変換回路２５
は、入力ＳＤ信号に含まれるラインデータＬ１と補間に
より形成されたラインデータＬ２とを受け取り、水平走
査の倍速処理を行う。線順次変換回路２５から出力信号
（５２５ｐ信号）が得られる。

【００１８】切り替え回路２４は、動き判定回路２１の
判定結果が静止の場合には、フィールド間補間回路２２
からのフィールド間補間で形成されたラインの信号を選
択し、判定結果が動きの場合には、フィールド内補間回
路２３で形成されたラインの信号を選択する。例えばフ
ィールド間補間回路２２は、前フィールドのラインの信
号を使用して新たなラインの信号を形成し、フィールド
内補間回路２３は、同一フィールドの上下のラインの信
号の平均値により新たなラインの信号を形成する。

【００１９】しかしながら、上述の従来の画像情報変換
装置は、ＳＤ信号を基にして、単に垂直方向の補間を行
っているに過ぎないため、解像度は基となるＳＤ信号よ
り高くならない。また、元々のラインと補間ラインとを
切り替える時に、解像度の差が目立つ問題がある。これ
に対し、入力信号である画像信号レベルの３次元（時空
間）分布に応じてクラス分割を行い、クラス毎に予め学
習により獲得された予測係数値を格納した記憶手段を持
ち、予測式に基づいた演算により最適な推定値を出力す
る方式は、解像度を入力ＳＤ信号のもの以上に高めるこ
とが可能である。

【００２０】この手法は、ＨＤ（High Definition ）画
素を作成する場合、作成するＨＤ画素の近傍にある、Ｓ
Ｄ画素をクラス分割し、それぞれのクラス毎に予測係数
値を学習により獲得することで、より真値に近いＨＤ画
素を得るものである。図３に示す第１の実施形態は、こ
のよう手法による画像信号変換装置である。

【００２１】図３において、入力ＳＤ信号（５２５ｉ信
号）が第１のタップ選択回路３１、第２のタップ選択回
路３２および第３のタップ選択回路３３に供給される。
第１のタップ選択回路３１は、予測に使用するＳＤ画素
（予測タップと称する）を選択するものである。第２の
タップ選択回路３２は、作成するＨＤ画素の近傍のＳＤ
画素のレベル分布のパターンに対応するクラス分類に使
用するＳＤ画素（空間クラスタップと称する）を選択す
るものである。第３のタップ選択回路３３は、作成する
ＨＤ画素の近傍のＳＤ画素に基づいて動きに対応するク
ラス分類に使用するＳＤ画素（動きクラスタップと称す
る）を選択するものである。なお、空間クラスを複数フ
ィールドに属するＳＤ画素を使用して決定する時には、
空間クラスにも、動き情報が含まれることになる。

【００２２】第１のタップ選択回路３１により選択され
た予測タップが推定予測演算回路３４に供給される。第
２のタップ選択回路３２により選択された空間クラスタ
ップが空間クラス検出回路３５に供給される。空間クラ
ス検出回路３５は、空間クラスを検出する。検出された
空間クラスがクラス合成回路３７に供給される。第３の
タップ選択回路３３により選択された動きクラスタップ
が動きクラス検出回路３６に供給される。動きクラス検
出回路３６は、動きクラスを検出する。検出された動き
クラスがクラス合成回路３７に供給される。クラス合成
回路３７によって、空間クラスおよび動きクラスが統合
され、最終的なクラスコードが形成される。

【００２３】このクラスコードが係数メモリ３８に対し
て、アドレスとして供給され、係数メモリからクラスコ
ードに対応する係数データが読出される。係数データと
予測タップとが推定予測演算回路３４に供給される。推
定予測演算回路３４では、予測タップ（５２５ｉ信号の
画素）と係数データとの線形推定式を用いて、ＳＤデー
タに対応するＨＤデータ（１０５０ｉ信号のデータまた
は５２５ｐ信号のデータ）を算出する。推定予測演算回
路３４からの出力信号（ラインデータＬ１，Ｌ２）が線
順次変換回路３９に供給される。線順次変換回路３９
は、ラインメモリを有し、推定予測演算回路３４から出
力されるラインデータＬ１、Ｌ２を線順次で出力する。
線順次変換回路３９からＨＤ信号（１０５０ｉ信号また
は５２５ｐ信号）が出力される。

【００２４】図示しないが、出力ＨＤ信号がＣＲＴディ
スプレイに供給される。ＣＲＴディスプレイは、出力Ｈ
Ｄ信号が１０５０ｉ信号または５２５ｐ信号の何れであ
っても、同期系を切り替えることによって表示すること
が可能である。入力ＳＤ信号としては、放送信号、また
はＶＴＲ等の再生装置の再生信号が供給され、解像度が
より高くされた画像をディスプレイによって再現するこ
とができる。すなわち、この一実施形態をテレビジョン
受像機に内蔵することができる。

【００２５】作成すべき１０５０ｉ信号の画素として
は、５２５ｉ信号のラインに近い位置のラインデータＬ
１と、５２５ｉ信号のラインから遠い位置のラインデー
タＬ２とが存在する。また、５２５ｐ信号の画素として
は、５２５ｉ信号のラインと同一位置のラインデータＬ
１と、５２５ｉ信号のラインから遠い位置のラインデー
タＬ２とが存在する。ラインデータＬ１を作成する処理
をモード１と称し、ラインデータＬ２を作成する処理を
モード２と称する。さらに、水平方向に関しても画素数
が２倍とされる。このように、ラインデータＬ１および
Ｌ２は、特定のラインを指すものではなく、ラインデー
タＬ１は、モード１により生成される画素データのライ
ンを意味し、ラインデータＬ２は、モード２により生成
される画素データのラインを意味する。

【００２６】図４は、１フィールドの画像の一部を拡大
することによって、５２５ｉ信号と５２５ｐ信号との画
素の配置を示すものである。大きなドットが５２５ｉ信
号の画素であり、小さいドットが出力される５２５ｐ信
号の画素である。この関係は、図４以外の他の図面にお
いても同様である。図４は、あるフレーム（Ｆ）の奇数
（Ｏ）フィールドの画素配置である。他のフィールド
（偶数フィールド）では、５２５ｉ信号のラインが空間
的に０．５ラインずれたものとなる。図４から分かるよ
うに、第１の実施形態の画像信号変換装置は、５２５ｉ
信号のラインと同一位置のラインデータＬ１および５２
５ｉ信号の上下のラインの中間位置のラインデータＬ２
を形成し、また、各ラインの水平方向の画素数を２倍と
する。従って、５２５ｐ信号の４画素のデータが同時的
に生成される。

【００２７】図５は、１フィールドの画像の一部を拡大
することによって、５２５ｉ信号と１０５０ｉ信号との
画素の配置を示すものである。大きなドットが５２５ｉ
信号の画素であり、小さいドットが出力される１０５０
ｉ信号の画素である。この関係は、図５以外の他の図面
においても同様である。図５は、あるフレーム（Ｆ）の
奇数（ｏ）フィールドの画素配置である。他のフィール
ド（偶数（ｅ）フィールド）のラインを破線で示す。他
のフィールドでは、ラインデータＬ１’，Ｌ２’の画素
が形成される。図５から分かるように、第１の実施形態
の画像信号変換装置は、５２５ｉ信号のラインから２倍
のライン数であって、インターレス構造を有するライン
データＬ１，Ｌ２を形成し、また、各ラインの水平方向
の画素数を２倍とする。従って、１０５０ｉ信号の４画
素のデータが同時的に生成される。

【００２８】推定予測演算回路３４は、５２５ｉ信号か
ら５２５ｐ信号または１０５０ｉ信号を生成するので、
水平周期は、５２５ｉ信号と同一である。線順次変換回
路３９は、水平周期を２倍とするライン倍速処理を行
い、ラインデータＬ１およびＬ２を線順次化する。図６
は、５２５ｐ信号を出力する場合のライン倍速処理をア
ナログ波形を用いて示すものである。前述したように、
推定予測演算回路３４によって、ラインデータＬ１およ
びＬ２が生成される。ラインデータＬ１には、順にａ
１，ａ２，ａ３，・・・のラインが含まれ、ラインデー
タＬ２には、順にｂ１，ｂ２，ｂ３，・・・のラインが
含まれる。線順次変換回路３９は、各ラインのデータを
時間軸方向に１／２に圧縮し、圧縮されたデータを交互
に選択することによって、線順次出力（ａ０，ｂ０，ａ
１，ｂ１，・・・）を形成する。１０５０ｉ信号を出力
する場合には、インターレスの関係を満たすように、線
順次変換回路３９が出力を発生する。従って、５２５ｐ
と１０５０ｉの線順次変換回路３９の動作を切り替える
必要がある。この切り替え情報は、レジスタ４０に格納
されている。

【００２９】第１の実施形態では、第１のタップ選択回
路３１により選択される予測タップは、レジスタ４１に
格納されている第１のタップ位置情報に従って指定され
る。また、第２のタップ選択回路３２により選択される
空間クラスタップは、レジスタ４２に格納されている第
２のタップ位置情報に従って指定される。さらに、第３
のタップ選択回路３３により選択される動きクラスタッ
プは、レジスタ４３に格納されている第３のタップ位置
情報に従って指定される。一例として、第１、第２およ
び第３のタップ位置情報は、選択される可能性のある複
数のＳＤ画素に対して番号付けを行い、選択するＳＤ画
素の番号を指定するものである。

【００３０】係数メモリ３８内の係数データ、レジスタ
４０内の走査線構造を指定する制御信号、レジスタ４
１、４２および４３のタップ位置情報は、情報メモリバ
ンク４４からロードされる。情報メモリバンク４４に
は、係数メモリ３８およびレジスタ４０〜４３にそれぞ
れ格納されるデータが予め形成され、蓄えられている。
情報メモリバンク４４に対して、変換方法選択信号が供
給され、選択信号に従ってロードする情報が選択され
る。第１の実施形態では、ユーザが絵柄に応じて５２５
ｐ信号と１０５０ｉ信号との一方を指定する操作を行
い、操作に基づいて変換方法選択信号が発生する。入力
画像信号の絵柄を検出し、検出結果に応じて自動的に選
択信号を発生しても良い。

【００３１】なお、５２５ｐ信号および１０５０ｉ信号
以外の走査線構造を有する出力画像信号例えば１０５０
ｐ信号を出力するようにしても良い。また、走査線数
は、５２５本、１０５０本に限らない。

【００３２】上述した空間クラスタップおよび動きクラ
スタップの具体例について説明する。図７および図８
は、５２５ｉ→１０５０ｉ変換の場合に第２のタップ選
択回路３２により選択されるタップ（ＳＤ画素）を示
す。図７および図８は、時間的に連続するフレームＦ−
１の奇数フィールドｏ（Ｆ−１／ｏと表記する）、Ｆ−
１の偶数フィールド（Ｆ−１／ｅ）、Ｆ／ｏ、Ｆ／ｅの
それぞれを垂直方向の切り出した時の画素の配列を示
す。

【００３３】図７に示すように、フィールドＦ／ｏのラ
インデータＬ１およびＬ２を予測する時の空間クラスタ
ップは、このフィールドＦ／ｏに含まれ、作成すべき１
０２５ｉ信号の画素の近傍のＳＤ画素（５２５ｉ信号の
画素）Ｔ１，Ｔ２，Ｔ３と、前のフィールドＦ−１／ｅ
のＳＤ画素Ｔ４，Ｔ５，Ｔ６，Ｔ７である。フィールド
Ｆ／ｅのラインデータＬ１およびＬ２を予測する時に
は、図８に示すように、フィールドＦ／ｅに含まれ、作
成すべき１０２５ｉ信号の画素の近傍のＳＤ画素Ｔ１，
Ｔ２，Ｔ３と、前のフィールドＦ／ｏのＳＤ画素Ｔ４，
Ｔ５，Ｔ６，Ｔ７である。なお、ラインデータＬ１の画
素を予測するモード１では、Ｔ７の画素がクラスタップ
として選択せず、ラインデータＬ２の画素を予測するモ
ード２では、Ｔ４の画素がクラスタップとして選択しな
いようにしても良い。

【００３４】図９および図１０は、５２５ｉ→５２５ｐ
変換の場合に第２のタップ選択回路３２により選択され
るタップ（ＳＤ画素）を示す。図９および図１０は、時
間的に連続するフレームＦ−１の奇数フィールドｏ（Ｆ
−１／ｏと表記する）、Ｆ−１の偶数フィールド（Ｆ−
１／ｅ）、Ｆ／ｏ、Ｆ／ｅのそれぞれの垂直方向の画素
の配列を示す。

【００３５】図９に示すように、フィールドＦ／ｏのラ
インデータＬ１およびＬ２を予測する時の空間クラスタ
ップは、このフィールドＦ／ｏの次のフィールドＦ／ｅ
に含まれ、作成すべき５２５ｐ信号の画素と空間的に近
傍位置のＳＤ画素Ｔ１およびＴ２と、フィールドＦ／ｏ
に含まれ、作成すべき５２５ｐ信号の画素の近傍のＳＤ
画素Ｔ３，Ｔ４，Ｔ５と、前のフィールドＦ−１／ｅの
ＳＤ画素Ｔ６，Ｔ７である。フィールドＦ／ｅのライン
データＬ１およびＬ２を予測する時には、図１０に示す
ように、このフィールドＦ／ｅの次のフィールドＦ／ｏ
に含まれ、作成すべき５２５ｐ信号の画素と空間的に近
傍位置のＳＤ画素Ｔ１およびＴ２と、フィールドＦ／ｅ
に含まれ、作成すべき５２５ｐ信号の画素の近傍のＳＤ
画素Ｔ３，Ｔ４，Ｔ５と、前のフィールドＦ／ｏのＳＤ
画素Ｔ６，Ｔ７である。なお、ラインデータＬ１の画素
を予測するモード１では、Ｔ７の画素をクラスタップと
して選択せず、ラインデータＬ２の画素を予測するモー
ド２では、Ｔ４の画素をクラスタップとして選択しない
ようにしても良い。

【００３６】さらに、空間クラスタップは、図７〜図１
０に示すように、複数フィールドの同一の垂直位置にあ
るＳＤ画素に加えて、水平方向の１または複数のＳＤ画
素を使用しても良い。

【００３７】図１１および図１２は、第３のタップ選択
回路３３により選択されるタップ、すなわち、動きクラ
スタップの例を示す。図１１は、５２５ｉ→１０５０ｉ
の変換を行う時の動きクラスタップである。図１１に示
すように、フィールドＦ／ｏのラインデータＬ１および
Ｌ２を予測する時の動きクラスタップは、このフィール
ドＦ／ｏに含まれ、作成すべき１０２５ｉ信号の画素の
近傍のＳＤ画素ｎ１，ｎ３，ｎ５と、次のフィールドＦ
／ｅのＳＤ画素ｎ２，ｎ４，ｎ６と、前のフィールドＦ
−１／ｅのＳＤ画素ｍ２，ｍ４，ｍ６と、さらに前のフ
ィールドＦ−１／ｏのＳＤ画素ｍ１，ｍ３，ｍ５であ
る。ＳＤ画素ｍ１およびｎ１の垂直方向の位置が一致す
る。ＳＤ画素ｍ２およびｎ２、ｍ３およびｎ３、ｍ４お
よびｎ４の各２個のＳＤ画素の垂直方向の位置が一致す
る。

【００３８】図１２は、５２５ｉ→５２５ｐの変換を行
う時の動きクラスタップである。図１２に示すように、
フィールドＦ／ｏのラインデータＬ１およびＬ２を予測
する時の動きクラスタップは、このフィールドＦ／ｏに
含まれ、作成すべき５２５ｐ信号の画素の近傍のＳＤ画
素ｎ１，ｎ３，ｎ５と、次のフィールドＦ／ｅのＳＤ画
素ｎ２，ｎ４，ｎ６と、前のフィールドＦ−１／ｅのＳ
Ｄ画素ｍ２，ｍ４，ｍ６と、さらに前のフィールドＦ−
１／ｏのＳＤ画素ｍ１，ｍ３，ｍ５である。ＳＤ画素ｍ
１およびｎ１の垂直方向の位置が一致する。ＳＤ画素ｍ
２およびｎ２、ｍ３およびｎ３、ｍ４およびｎ４の各２
個のＳＤ画素の垂直方向の位置が一致する。

【００３９】第１のタップ選択回路３２で選択された空
間クラスタップが空間クラス検出回路３５に供給され
る。空間クラス検出回路３５は、選択された空間クラス
タップのレベル分布のパターンを検出する。この場合、
各画素８ビットのＳＤデータを２ビットのＳＤデータへ
圧縮するような処理を行う。一例として、ＡＤＲＣ（Ad
aptive Dynamic Range Coding ）によって、空間クラス
タップのＳＤ画素のデータが圧縮される。なお、情報圧
縮手段としては、ＡＤＲＣ以外にＤＰＣＭ（予測符号
化）、ＶＱ（ベクトル量子化）等の圧縮手段を用いても
良い。

【００４０】本来、ＡＤＲＣは、ＶＴＲ（Video Tape R
ecoder）向け高能率符号化用に開発された適応的再量子
化法であるが、信号レベルの局所的なパターンを短い語
長で効率的に表現できるので、この一実施形態では、Ａ
ＤＲＣを空間クラス分類のコード発生に使用している。
ＡＤＲＣは、空間クラスタップのダイナミックレンジを
ＤＲ、ビット割当をｎ、空間クラスタップの画素のデー
タレベルをＬ、再量子化コードをＱとして、以下の式
（１）により、最大値ＭＡＸと最小値ＭＩＮとの間を指
定されたビット長で均等に分割して再量子化を行う。

【００４１】 ＤＲ＝ＭＡＸ−ＭＩＮ＋１ Ｑ＝｛（Ｌ−ＭＩＮ＋０．５）×２／ＤＲ｝ （１） ただし、｛ ｝は切り捨て処理を意味する。

【００４２】第１のタップ選択回路で選択された動きク
ラスタップが動きクラス検出回路３６に供給される。動
きクラス検出回路３６では、以下の式（２）により、動
きクラスタップの空間的に同一位置の画素値の差分の絶
対値の平均値param を算出する。

【００４３】

【数１】

【００４４】第１の実施形態では、ｎ＝６である。そし
て、この平均値param としきい値とが比較されることに
よって、動きの指標である動きクラスが決定される。例
えば（param ≦２）の場合は、動きクラス０、（２＜pa
ram ≦４）の場合は、動きクラス１、（４＜param ≦
８）の場合は、動きクラス２、（param ＞８）の場合
は、動きクラス３と、動きクラスが決定される。動きク
ラス０が動きが最小（静止）であり、動きクラス１，
２，３になるに従って、動きが大きいものと判断され
る。このように決定された動きクラスは、クラス合成回
路３７へ供給される。なお、上述の方法と異なり、動き
ベクトルを検出し、動きベクトルによって動きクラスを
検出しても良い。

【００４５】クラス合成回路３７は、空間クラス検出回
路３５からの空間クラスと、動きクラス検出回路３６か
らの動きクラスとを合成したクラスコードを発生する。
このクラスコードが係数メモリ３８に、そのアドレスと
して供給される。係数メモリ３８からは、クラスコード
に対応する係数データが読出される。また、動きクラス
がレジスタ４２に供給され、動きクラスに応じて、タッ
プ位置情報が切り替えられる。

【００４６】例えば動きが無いか、または小さいため
に、動きクラスが０および１と検出される時には、空間
クラスタップが上述した図７、図８、図９、図１０に示
すように、２フィールドに跨がるものとされる。若し、
動きが比較的大きく、動きクラスが２および３と検出さ
れる時には、空間クラスタップが作成すべき画素と同一
フィールド内のＳＤ画素のみによって構成される。ま
た、動きクラスによって、第１のクラスタップ選択回路
３１のタップ位置情報（レジスタ４１）を切り替えるこ
とにより、動きクラスによって、予測タップを切り替え
るようにしても良い。さらに、予測タップおよび空間ク
ラスタップの両者を動きクラスによって切り替えるよう
にしても良い。

【００４７】係数メモリ３８には、５２５ｉ信号のパタ
ーンとＨＤ信号（１０５０ｉ信号または５２５ｐ信号）
の関係を学習することにより、取得された係数データが
各クラス毎に記憶されている。係数データは、線形推定
式により５２５ｉ信号をより高い解像度の画像信号へ変
換するための情報である。なお、係数データの取得方法
については後述する。

【００４８】クラスコードclass で示される係数メモリ
３８のアドレスから、そのクラスの係数データであるが
読出される。この係数データは、推定予測演算回路３４
に供給される。推定予測演算回路３４は、第１のタップ
選択回路３１からの予測タップ（画素値）Ｔ１，Ｔ２，
・・・Ｔｉと、係数データｗ₁ ，ｗ₂ ，・・・ｗｉとの
線形１次結合式（式（３））の演算を行うことにより、
ラインデータＬ１を算出する。ラインデータＬ２も同様
に算出する。但し、ラインデータＬ１およびＬ２との間
では、使用する係数データが相違する。

【００４９】 Ｌ１＝ｗ₁ Ｔ１＋ｗ₂ Ｔ２＋・・・・＋ｗｉＴｉ （３） このように、ＳＤデータに対応するＨＤデータを推定す
るための係数データが各クラス毎に予め学習により求め
られた上で、係数メモリ３８に記憶しておき、入力され
る予測タップおよび読出された係数データに基づいて演
算が行われ、入力されたＳＤデータに対応するＨＤデー
タを形成して出力することにより、入力されるＳＤデー
タを単に補間処理したのとは異なり、実際のＨＤデータ
により近い画像信号を出力することができる。

【００５０】次に、係数メモリ３８に格納される係数デ
ータの作成方法（学習）について図１３を用いて説明す
る。係数データを学習によって得るためには、まず、既
に知られているＨＤ画像（１０５０ｉ信号または５２５
ｐ信号）に対応し、ＨＤ画像の１／４の画素数のＳＤ画
像を２次元間引きフィルタ５０によって形成する。例え
ばＨＤデータの垂直方向の画素を垂直間引きフィルタに
よりフィールド内の垂直方向の周波数が１／２になるよ
うに間引き処理し、さらに水平間引きフィルタにより、
ＨＤデータの水平方向の画素を間引き処理することによ
り、ＳＤデータを得る。

【００５１】２次元間引きフィルタ５０からのＳＤ信号
が第１のタップ選択回路５１、第２のタップ選択回路５
２および第３のタップ選択回路５３にそれぞれ供給され
る。これらのタップ選択回路は、図３に示す信号変換装
置におけるタップ選択回路３１、３２および３３と同様
に、予測タップ、空間クラスタップ、動きクラスタップ
を選択する。タップ選択回路５１からの予測タップが正
規方程式加算回路５８に供給される。タップ選択回路５
２からの空間クラスタップが空間クラス検出回路５５に
供給される。タップ選択回路５３からの動きクラスタッ
プが動きクラス検出回路５６に供給される。

【００５２】信号変換装置における空間クラス検出回路
３５と同様に、空間クラス検出回路５５は、空間クラス
タップのデータをＡＤＲＣにより圧縮し、空間クラスコ
ードを発生する。また、動きクラス検出回路５６は、信
号変換装置における動きクラス検出回路３６と同様の処
理によって、動きクラスタップから動きクラスコードを
発生する。空間クラスコードと動きクラスコードとがク
ラス合成回路５７によって合成され、最終的なクラスが
形成される。クラス合成回路５７からのクラスコードが
正規方程式加算回路５８へ供給される。

【００５３】ここで、正規方程式加算回路５８の説明の
ために、複数個のＳＤ画素からＨＤ画素への変換式の学
習とその予測式を用いた信号変換について述べる。以下
に、説明のために学習をより一般化してｎ画素による予
測を行う場合について説明する。予測タップとして選択
されるＳＤ画素のレベルをそれぞれｘ₁ 、‥‥、ｘ_nと
し、ＨＤ画素レベルをｙとしたとき、クラス毎に係数デ
ータｗ₁ 、‥‥、ｗ_nによるｎタップの線形推定式を設
定する。これを下記の式（４）に示す。学習前は、ｗ_i
が未定係数である。

【００５４】 ｙ＝ｗ₁ ｘ₁ ＋ｗ₂ ｘ₂ ＋‥‥＋ｗ_n ｘ_n （４） 学習は、クラス毎に複数の信号データに対して行う。デ
ータ数がｍの場合、式（４）にしたがって、以下に示す
式（５）が設定される。

【００５５】 ｙ_k ＝ｗ₁ ｘ_k1＋ｗ₂ ｘ_k2＋‥‥＋ｗ_n ｘ_kn （５） （ｋ＝１，２，‥‥ｍ） ｍ＞ｎの場合、係数データｗ_i 、‥‥ｗ_n は、一意に決
まらないので、誤差ベクトルｅの要素を以下の式（６）
で定義して、式（７）を最小にする係数データを求め
る。いわゆる、最小自乗法による解法である。

【００５６】 ｅ_k ＝ｙ_k −｛ｗ₁ ｘ_k1＋ｗ₂ ｘ_k2＋‥‥＋ｗ_n ｘ_kn｝ （６） （ｋ＝１，２，‥‥ｍ）

【００５７】

【数２】

【００５８】ここで、式（７）のｗ_i による偏微分係数
を求める。それは以下の式（８）を`０' にするよう
に、各係数ｗ_i を求めればよい。

【００５９】

【数３】

【００６０】以下、式（９）、（１０）のようにＸ_ij、
Ｙ_i を定義すると、式（８）は、行列を用いて式（１
１）へ書き換えられる。

【００６１】

【数４】

【００６２】

【数５】

【００６３】

【数６】

【００６４】この方程式は、一般に正規方程式と呼ばれ
ている。正規方程式加算回路５８は、クラスコード合成
回路５７から供給されたクラスコードと、タップ選択回
路５１から供給された予測タップ（ＳＤ画素ｘ₁ 、‥
‥、ｘ_n ）と、入力された、ＳＤデータに対応するＨＤ
画素ｙを用いて、この正規方程式の加算を行う。

【００６５】全ての学習用のデータの入力が終了した
後、正規方程式加算回路５８は、予測係数決定回路５９
に正規方程式データを出力する。予測係数決定回路５９
は、正規方程式を掃き出し法等の一般的な行列解法を用
いて、ｗ_i について解き、係数データを算出する。予測
係数決定回路５９は、算出された予測係数を係数メモリ
６０に書込む。

【００６６】以上のように学習を行った結果、係数メモ
リ６０には、クラス毎に、注目ＨＤ画素ｙを推定するた
めの、統計的にもっとも真値に近い推定ができる係数デ
ータが格納される。係数メモリ６０に格納された係数デ
ータは、上述の画像信号変換装置において、係数メモリ
３８にロードされる。以上の処理により、線形推定式に
より、ＳＤデータからＨＤデータを作成するための係数
データの学習が終了する。

【００６７】上述した係数データを取得するための学習
装置において、入力ＨＤ信号としては、１０５０ｉ信号
または５２５ｐ信号が適用される。一方の信号を選択す
るための変換方法選択信号は、２次元間引きフィルタ５
０およびタップ選択制御回路５４に対して供給される。
２次元間引きフィルタ５０における間引き処理の態様が
変換方法指定信号によって変更される。タップ選択制御
回路５４は、選択信号を受け取って第１のタップ選択回
路５１により選択される予測タップ、第２のタップ選択
回路５２により選択される空間クラスタップ、並びに第
３のタップ選択回路５３により選択される動きクラスタ
ップを切り替えるための制御信号を発生する。また、動
きクラスに応じて、空間クラスタップを切り替えるため
に、動きクラスコードがタップ選択制御回路５４に対し
て供給される。

【００６８】このタップ選択制御回路５４が発生する制
御信号によって、変換出力のＨＤ信号の走査線構造（１
０５０ｉ信号、５２５ｐ信号）に応じて、上述した画像
信号変換装置におけるのと同様に、選択されるタップが
切り替えられる。

【００６９】次に、この発明の第２の実施形態について
説明する。第２の実施形態は、上述した第１の実施形態
における線順次変換回路３９に複数のフィールドメモリ
を設け、線順次変換に加えてフィールド倍速化の処理を
行うようにしたものである。それによって、出力画像信
号の走査線構造として、５２５ｐおよび／または１０５
０ｉと、フィールド倍速信号例えば５２５ｉでフィール
ド倍速信号を出力できるようにしたものである。フィー
ルド倍速化の処理によって、動きがより滑らかに改善さ
れた出力画像信号を得ることができる。また、クラス分
類を行い、線形推定式によってフィールド倍速画像を作
成するので、同一フィールドを繰り返して出力したり、
連続する２フィールドの平均値画像で補間する処理と異
なり、動きがなめらかでなくなったり、解像度が劣化す
ることを防止できる。

【００７０】第２の実施形態では、走査線構造を設定す
る信号がフィールド倍速信号を指定するものである時に
は、第１の実施形態と同様に、予測タップ、空間クラス
タップ、動きクラスタップ、係数データの切り替えがな
される。これと共に、第１の実施形態における線順次変
換回路に相当する走査線変換回路に対して、フィールド
倍速処理を指示する情報が与えられる。

【００７１】図１４は、このように、フィールド倍速処
理が設定された時の走査変換回路の構成の一例である。
第１の実施形態と同様の処理で、水平方向の画素数が２
倍とされた画像信号がフィールドメモリ７１および７２
の直列接続に供給される。フィールドメモリ７１および
７２によって、時間的に連続する３フィールドの信号が
同時化され、クラス分類適応処理および順次走査変換回
路７３に供給される。クラス分類適応処理および順次走
査変換回路７３から二つの出力が発生し、各出力がフィ
ールド７４および７５にそれぞれ供給される。フィール
ドメモリ７４および７５は、フィールド周期を１／２に
圧縮する。フィールドスイッチ７６によって、フィール
ドメモリ７４および７５の出力が選択され、その出力に
フィールド倍速信号が取り出される。

【００７２】クラス分類適応処理および順次走査変換回
路７３は、図１５Ａに示すような二つの出力を発生す
る。のこぎり波形の一つは、１フィールド分の信号を表
している。また、ＡおよびＢは、５２５ｉ信号のＡフィ
ールドおよびＢフィールド、すなわち、空間位相を表し
ている。さらに、ＡまたはＢの前の数字（１，１．５，
２，・・・）は、フレーム周期を１とした時の時間を表
している。入力信号は、出力１として表すように、１
Ａ，１．５Ａ，２Ａ，２．５Ａ・・・とフィールドが連
続するものである。

【００７３】クラス分類適応処理および順次走査変換回
路７３は、クラス分類適応処理によって、入力信号には
存在しないフィールド画像（１Ｂ，１．５Ａ，２Ｂ，・
・・）からなる出力２を作成する。図１６において、三
角形の画素として示すように、時間的に２フィールドの
中間に存在するようなフィールド画像をクラス分類適応
処理によって作成する。例えば入力信号のフィールド１
Ａと１．５Ｂの中間の時間的位置に相当する画像である
フィールド１Ｂを作成し、フィールド１．５Ｂと２Ａの
中間の時間的位置に相当する画像であるフィールド１．
５Ｂを作成する。

【００７４】クラス分類適応処理および順次走査変換回
路７３の出力１および出力２は、フィールドメモリ７４
および７５によってフィールド倍速化される。図１５Ｂ
に示すように、フィールド倍速化は、フィールド周期を
半分に圧縮して同一フィールドを繰り返し出力する処理
である。そして、フィールドスイッチ７６によって、フ
ィールド倍速信号およびを選択し、最終的出力信号
を発生する。図１５Ｂにおいて、斜線を付したフィール
ドがフィールドスイッチ７６が選択するフィールドを表
している。出力信号は、図１５Ｃに示すように、各フィ
ールド周期が１／２とされ、１Ａ，１Ｂ，１．５Ａ，
１．５Ｂ，・・・の順序のものである。

【００７５】なお、第２の実施形態において、クラス分
類適応処理によって、１Ｂ、１．５Ａ等のフィールド画
像を形成しているが、より時間的変化を忠実に表現する
ために、１Ａ，１．１７Ｂ，１．３３Ａ，１．５Ｂ，・
・・のような出力信号を形成するようにしても良い。

【００７６】図１７は、この発明の第３の実施形態を示
す。８ビットの入力Ａ，Ｂ，Ｃ，Ｄが供給されるセレク
タ１００が設けられ、セレクタ１００の４個の出力と、
それぞれ８ビットの係数Ｘ，Ｙ，Ｚ，Ｗとを乗算器１０
１，１０２，１０３，１０４が乗算する。乗算器１０１
〜１０４は、乗算出力を上位ビットと下位ビットに分割
して出力する。乗算器１０１〜１０４の出力と、４入力
の加算器１１１，１１２，１１３，１１４との間の接続
がセレクタ１０５で設定される。

【００７７】加算器１１１〜１１４は、加算器１１４か
ら加算器１１３に対して繰り上がり出力が供給される。
同様に、加算器１１３から加算器１１２へ繰り上がり出
力が供給され、加算器１１２から加算器１１１へ繰り上
がり出力が供給される。加算器１１１からは、繰り上が
りビットを有する加算出力が発生する。また、セレクタ
１０５は、乗算器１０１〜１０４の出力をそのまま出力
１１５として出力する機能を有する。セレクタ１００お
よび１０５の選択動作は、それぞれに対して供給される
コンフィギュレーションデータによって指定される。

【００７８】コンフィギュレーションデータによってセ
レクタ１００および１０５の選択動作が指定されること
によって実現される第１の機能を図１８に示す。セレク
タ１００は、入力Ａ〜Ｄを乗算器１０１〜１０４にそれ
ぞれ入力するように設定される。各乗算器において、入
力Ａ〜ＤとＸ，Ｙ，Ｚ，Ｗとが乗算される。セレクタ１
０５は、乗算器１０１〜１０４の出力をそのまま出力１
１５として出力するように設定される。従って、乗算器
１０１〜１０４から出力として、Ａ×Ｘ、Ｂ×Ｙ、Ｃ×
Ｚ、Ｄ×Ｗの４個の積が得られる。

【００７９】図１９は、第２の機能を実現する時の構成
を示す。セレクタ１００は、入力Ａ〜Ｄを乗算器１０１
〜１０４にそれぞれ入力するように設定される。セレク
タ１０５は、乗算器１０１〜１０４の乗算出力の内、上
位ビットを加算器１１１に入力し、下位ビットを加算器
１１２に入力するように設定される。残りの加算器１１
３および１１４の入力は、セレクタ１０５の機能によっ
てゼロデータとされる。従って、加算器１１１および１
１２からは、Ａ×Ｘ＋Ｂ×Ｙ＋Ｃ×Ｚ＋Ｄ×Ｗの出力が
取り出される。

【００８０】図２０は、第３の機能を実現する時の構成
を示す。１６ビット入力を上位８ビット入力（入力Ａ）
と下位８ビット入力（入力Ｂ）とに分割してセレクタ１
００に入力する。セレクタ１００は、この入力Ａを乗算
器１０１および１０３に入力し、入力Ｂを乗算器１０２
および１０４に入力するように設定される。乗算器１０
１に対する係数Ｘとして、１６ビット係数の上位８ビッ
トＣを供給する。この係数の上位８ビットは、乗算器１
０２に対しても係数Ｙとして供給される。また、係数の
下位８ビットＤが乗算器１０３の入力Ｚ、並びに乗算器
１０４の入力Ｗとして供給される。

【００８１】セレクタ１０５によって、乗算器１０４の
出力の下位ビットが加算器１１４の一つの入力に供給さ
れ、加算器１１４の他の３個の入力は、ゼロデータとさ
れるように設定される。加算器１１４から積ＢＤの下位
８ビットが得られる。これは、１６ビットの入力データ
ＡＢと１６ビットの係数ＣＤの乗算出力の最下位側の８
ビットである。

【００８２】セレクタ１０５によって、乗算器１０４の
出力の上位ビット（積ＢＤの上位８ビット）と、乗算器
１０３の出力の下位ビット（積ＡＤの下位８ビット）
と、乗算器１０２の下位ビット（積ＢＣの下位８ビッ
ト）とが加算器１１３に入力され、加算器１１３の残り
の入力は、ゼロデータとなるように設定される。従っ
て、加算器１１３からは、（ＢＤの上位＋ＡＤの下位＋
ＢＣの下位）の加算結果が得られる。これは、１６ビッ
トの入力データＡＢと１６ビットの係数ＣＤの乗算出力
の下位側の８ビットである。

【００８３】セレクタ１０５によって、乗算器１０３の
出力の上位ビット（積ＡＤの上位８ビット）と、乗算器
１０２の出力の上位ビット（積ＢＣの上位８ビット）
と、乗算器１０１の下位ビット（積ＡＣの下位８ビッ
ト）とが加算器１１２に入力され、加算器１１２の残り
の入力は、ゼロデータとなるように設定される。従っ
て、加算器１１２からは、（ＡＤの上位＋ＢＣの上位＋
ＡＣの下位）の加算結果が得られる。これは、１６ビッ
トの入力データＡＢと１６ビットの係数ＣＤの乗算出力
の上位側の８ビットである。

【００８４】セレクタ１０５によって、乗算器１０１の
出力の上位ビットが加算器１１１の一つの入力に供給さ
れ、加算器１１１の他の３個の入力は、ゼロデータとさ
れるように設定される。加算器１１１から積ＡＣの上位
８ビットが得られる。これは、１６ビットの入力データ
ＡＢと１６ビットの係数ＣＤの乗算出力の最上位側の８
ビットである。このようにして、第３の機能は、１６ビ
ット入力と１６ビットの係数の乗算出力を得ることがで
きる。

【００８５】

【発明の効果】この発明によれば、ハードウエアを基本
的に同一としているので、複数の信号処理機能を実現す
る時に、複数のハードウエアう切り替える方法と比較し
て、ハードウエアを小規模とできる。また、この発明に
よる画像情報変換装置は、ハードウエアの規模が増加す
ることなく、入力画像信号を、走査線構造の異なる複数
の出力画像信号の内の選択したものへ変換することがで
きる。例えば入力画像の絵柄が自然画の場合には、高画
質な１０５０ｉの出力画像へ入力画像を変換し、グラフ
ィックス等のラインフリッカが目立つ絵柄の場合には、
５２５ｐの出力画像へ変換し、さらに、動きがなめらか
な出力画像を望む時には、フィールド倍速の出力画像へ
変換する。

【００８６】この発明は、画像情報を変換する時に、入
力画像信号の複数画素に基づいてクラスを検出し、各ク
ラスで最適となる推定予測式を用いて画素値を作成する
ので、従来の画像情報変換装置と比較して、静止画、動
画とも高画質とすることができる。さらに、動きの情報
をクラスの情報に取り込むので、静止画／動画の検出
と、検出による切り替えが不要とでき、切り替え時に画
質の相違が目立つことを防止でき、また、動き検出の誤
りによる劣化を大幅に少なくできる。

【図面の簡単な説明】

【図１】この発明の基本的構成および動作を説明するた
めのブロック図である。

【図２】従来の画像情報変換装置の一例のブロック図で
ある。

【図３】この発明の第１の実施形態のブロック図であ
る。

【図４】ＳＤ画素と５２５ｐの画素の位置関係を説明す
るための略線図である。

【図５】ＳＤ画素と１０５０ｉの画素の位置関係を説明
するための略線図である。

【図６】線順次変換回路の動作を説明するための波形図
である。

【図７】ＳＤ画素および１０５０ｉの画素の位置関係
と、空間クラスタップの一例を示す略線図である。

【図８】ＳＤ画素および１０５０ｉの画素の位置関係
と、空間クラスタップの一例を示す略線図である。

【図９】ＳＤ画素および５２５ｐの画素の位置関係と、
空間クラスタップの一例を示す略線図である。

【図１０】ＳＤ画素および５２５ｐの画素の位置関係
と、空間クラスタップの一例を示す略線図である。

【図１１】ＳＤ画素および１０５０ｉの画素の位置関係
と、動きクラスタップの一例を示す略線図である。

【図１２】ＳＤ画素および５２５ｐの画素の位置関係
と、動きクラスタップの一例を示す略線図である。

【図１３】係数データを取得するための構成の一例を示
すブロック図である。

【図１４】この発明の第２の実施形態の主要部の構成を
示すブロック図である。

【図１５】この発明の第２の実施形態のフィールド倍速
処理を説明するためのタイミングチャートである。

【図１６】この発明の第２の実施形態のフィールド倍速
処理を説明するための略線図である。

【図１７】この発明の第３の実施形態のブロック図であ
る。

【図１８】この発明の第３の実施形態の第１の機能を示
すブロック図である。

【図１９】この発明の第３の実施形態の第２の機能を示
すブロック図である。

【図２０】この発明の第３の実施形態の第３の機能を示
すブロック図である。

【符号の説明】

３１・・・第１のタップ選択回路、３２・・・第２のタ
ップ選択回路、３３・・・第３のタップ選択回路、３８
・・・係数メモリ、３９・・・線順次変換回路、４０〜
４３・・・レジスタ、４４・・・情報メモリバンク

───────────────────────────────────────────────────── フロントページの続き (72)発明者 朝倉 伸幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 内田 真史 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 守村 卓夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 安藤 一隆 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 中屋 秀雄 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 渡辺 勉 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 井上 賢 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 新妻 渉 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C021 PA51 PA72 RA01 XB07 ZA11 5C063 BA03 CA01 CA23 CA40

Claims (8)

【特許請求の範囲】
1. 【請求項１】 入力情報信号に対して所定の処理を行う
   ための信号処理回路と、 該信号処理回路の外部から制御信号を供給するための制
   御信号源と、 該制御信号に基づいて上記信号処理回路に対する動作条
   件設定信号を発生する動作条件設定回路とを有し、 上記制御信号に応じて上記信号処理回路の動作態様が可
   変されるようになされた情報信号処理装置。
2. 【請求項２】 入力情報信号に対して所定の処理を行う
   ための信号処理回路と、 該信号処理回路の外部から制御信号を供給するための制
   御信号源と、 該制御信号に基づいて上記信号処理回路に対する動作条
   件設定信号を発生する動作条件設定回路とを有し、上記
   制御信号に応じて上記信号処理回路の動作態様を可変し
   得るようになされた情報信号処理装置であって、 上記信号処理回路は、少なくとも２個以上の処理部を有
   し、上記動作条件設定信号に応じて上記処理部の内の少
   なくとも一つの処理部の動作態様を可変すると共に、こ
   の動作態様の変化に関連して他の処理部の動作態様が可
   変されるようにしたことを特徴とする情報信号処理装
   置。
3. 【請求項３】 入力画像信号から走査線構造の異なる複
   数の出力画像信号を形成するようにした画像情報変換装
   置において、 出力画像信号の作成すべき第１の画素の周辺に位置する
   入力画像信号の複数の第２の画素を選択する第１のデー
   タ選択手段と、 出力画像信号の作成すべき第１の画素の周辺に位置する
   入力画像信号の複数の第３の画素を選択する第２のデー
   タ選択手段と、 予め取得されている推定式係数を記憶するメモリ手段
   と、 上記第１のデータ選択手段で選択された第２の画素と上
   記推定式係数の線形推定式によって、上記第１の画素を
   作成する画素値作成手段と、 上記第２のデータ選択手段で選択された第３の画素に基
   づいて、クラス情報を形成し、上記クラス情報に対応し
   て上記推定式係数を上記画素値作成手段に供給するクラ
   ス決定手段と、 上記画素値作成手段に対して接続され、変換画像を指定
   された走査線構造へ変換するための走査変換手段と、 出力画像信号の走査線構造を指定する制御信号を受け取
   って、上記制御信号に従って、上記推定式係数と、上記
   第１および第２のデータ選択手段により選択される上記
   第２および第３の画素を切り替える制御手段とからなる
   ことを特徴とする画像情報変換装置。
4. 【請求項４】 入力画像信号から走査線構造の異なる複
   数の出力画像信号を形成するようにした画像情報変換装
   置において、 必要とされる信号変換毎に、第１の選択位置情報、第２
   の選択位置情報、変換に必要とされるクラス数分の推定
   式係数、および出力画像信号の走査線構造を組とする情
   報を記憶するメモリ手段と、 上記メモリ手段から所望の信号変換に対応する情報を選
   択し、第１の選択位置情報レジスタ、第２の選択位置情
   報レジスタ、推定式係数メモリ、走査線構造情報レジス
   タへデータをロードする情報設定手段と、 上記情報設定手段により設定された第１の選択位置情報
   に従って、出力画像信号の作成すべき第１の画素の位置
   と特定の位置関係にある複数の第２の画素を選択する第
   １のデータ選択手段と、 上記情報設定手段により設定された第２の選択位置情報
   に従って、出力画像信号の作成すべき第１の画素の位置
   と特定の位置関係にある複数の第３の画素を選択する第
   ２のデータ選択手段と、 上記第１のデータ選択手段で選択された第２の画素と上
   記推定式係数の線形推定式によって、上記第１の画素を
   作成する画素値作成手段と、 上記第２のデータ選択手段で選択された第３の画素に基
   づいて、クラス情報を形成し、上記クラス情報に対応し
   て上記推定式係数を上記画素値作成手段に供給するクラ
   ス決定手段と、 上記画素値作成手段に対して接続され、変換画像を指定
   された走査線構造へ変換するための走査変換手段とから
   なることを特徴とする画像情報変換装置。
5. 【請求項５】 請求項３または４において、 走査変換手段を制御することにより、線順次化の処理と
   フィールド倍速化の処理とを切り替えるようにしたこと
   を特徴とする画像情報変換装置。
6. 【請求項６】 請求項３または４において、 入力画像信号が走査線数Ｎ本のインターレス信号であ
   り、出力画像信号が走査線数Ｎ本のプログレッシブ信号
   または走査線数がほぼ２Ｎ本のインターレス信号である
   ことを特徴とする画像情報変換装置。
7. 【請求項７】 請求項３または４において、 入力画像信号が走査線数Ｎ本のインターレス信号であ
   り、出力画像信号が走査線数Ｎ本のプログレッシブ信号
   または走査線数Ｎ本でフィールド倍速化したインターレ
   ス信号であることを特徴とする画像情報変換装置。
8. 【請求項８】 入力画像信号を受け取って表示装置に画
   像信号を表示するようにした画像表示装置において、 入力画像信号源と表示装置との間に、入力画像信号から
   走査線構造の異なる複数の出力画像信号を形成するよう
   にした画像情報変換装置を設け、 上記画像情報変換装置は、 出力画像信号の作成すべき第１の画素の周辺に位置する
   入力画像信号の複数の第２の画素を選択する第１のタッ
   プ選択手段と、 出力画像信号の作成すべき第１の画素の周辺に位置する
   入力画像信号の複数の第３の画素を選択する第２のタッ
   プ選択手段と、 予め取得されている推定式係数を記憶するメモリ手段
   と、 上記第１のタップ選択手段で選択された第２の画素と上
   記推定式係数の線形推定式によって、上記第１の画素を
   作成する画素値作成手段と、 上記第２のタップ選択手段で選択された第３の画素に基
   づいて、クラス情報を形成し、上記クラス情報に対応し
   て上記推定式係数を上記画素値作成手段に供給するクラ
   ス決定手段と、 上記画素値作成手段に対して接続され、変換画像を指定
   された走査線構造へ変換するための走査変換手段と、 変換方法を指定する制御信号を受け取って、上記制御信
   号に従って、上記推定式係数と、上記第１および第２の
   タップ選択手段により選択される上記第２および第３の
   画素を切り替える制御手段とからなることを特徴とする
   画像表示装置。