JP3800638B2 - 画像情報変換装置および方法 - Google Patents
画像情報変換装置および方法 Download PDFInfo
- Publication number
- JP3800638B2 JP3800638B2 JP13286395A JP13286395A JP3800638B2 JP 3800638 B2 JP3800638 B2 JP 3800638B2 JP 13286395 A JP13286395 A JP 13286395A JP 13286395 A JP13286395 A JP 13286395A JP 3800638 B2 JP3800638 B2 JP 3800638B2
- Authority
- JP
- Japan
- Prior art keywords
- image information
- class
- supplied
- pixels
- coefficient data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【産業上の利用分野】
この発明は、例えばテレビジョン受像器やビデオテープレコーダ装置等に用いて好適な画像情報変換装置に関し、特に、外部から供給される通常の解像度の画像情報を高解像度の画像情報に変換して出力するような画像情報変換装置および方法に関する。
【０００２】
【従来の技術】
今日において、オーディオ・ビジュアル指向の高まりから、より高解像度の画像を得ることが出来るようなテレビジョン受像器の開発が望まれ、この要望に応えて、いわゆるハイビジョンが開発された。このハイビジョンは、いわゆるＮＴＳＣ方式に規定される走査線数が５２５本なのに対して、２倍以上の１１２５本となっているうえ、表示画面の縦横比もＮＴＳＣ方式が３：４に対して９：１６と広角画面になっている。このため、高解像度で臨場感のある画面を得ることが出来るようになっている。
【０００３】
ここで、このような優れた特性を有するハイビジョンではあるが、ＮＴＳＣ方式の映像信号をそのまま供給しても画像表示を行うことはできない。これは、上述のようにＮＴＳＣ方式とハイビジョン方式とでは規格が異なるからである。このため、ＮＴＳＣ方式の映像信号に応じた画像をハイビジョンで表示しようとする場合、従来は、例えば図８に示すような画像情報変換装置を用いて映像信号のレート変換を行っていた。
【０００４】
図８において、従来の画像情報変換装置は、入力端子１００を介して供給されるＮＴＳＣ方式の映像信号に対して水平方向の補間処理を行う水平補間フィルタ１０１と、水平方向の補間処理の行われた映像信号に対して垂直方向の補間処理を行う垂直補間フィルタ１０２とから構成されている。そして、出力端子１０３からハイビジョン方式の映像信号を得ることができる。
【０００５】
具体的には、水平補間フィルタ１０１は、図９に示すような構成を有しており、入力端子１００を介して供給されるＮＴＳＣ方式の映像信号は、入力端子１１０を介して第１〜第ｍの乗算器１１１ 1 〜１１１mにそれぞれ供給される。各乗算器１１１は、それぞれ映像信号に係数を乗算して出力する。係数の乗算された映像信号は、それぞれ第１〜第ｍ−１の加算器１１２ 1 〜１１２m-1に供給される。各加算器１１２ 1 〜１１２m-1の間には、それぞれ時間Ｔの遅延レジスタ１１３ 1 〜１１３mが設けられている。そして、第ｍの乗算器１１１mから出力された映像信号は、第ｍ−１の遅延レジスタ１１３ m-1 により時間Ｔの遅延が施され、第ｍ−１の加算器１１２m-1に供給される。
【０００６】
第ｍ−１の加算器１１２m-1は、第ｍ−１の遅延レジスタ１１３ m-1 からの時間Ｔの遅延時間の施された映像信号と、第ｍ−１の乗算器１１１m-1からの映像信号とを加算処理して出力する。この加算処理の施された映像信号は、第ｍ−２の遅延レジスタ１１３ m-2 により再度、時間Ｔの遅延時間が施され、図示しない第ｍ−２の加算器１１２m-2において、同じく図示しない第ｍ−２の乗算器１１２m-2からの映像信号と加算処理される。水平補間フィルタ１０１は、このようにしてＮＴＳＣ方式の映像信号を出力端子１２０を介して垂直補間フィルタ１０２に供給する。
【０００７】
垂直補間フィルタ１０２は、上述の水平補間フィルタ１０１と同様の構成を有しており、水平補間処理の行われた映像信号に対して、垂直方向の画素の補間を行う。これにより、ＮＴＳＣ方式の映像信号に対して、垂直方向の画素の補間を行う。このような変換のなされたハイビジョンの映像信号は、ハイビジョン受像器に供給される。これにより、ＮＴＳＣ方式の映像信号に応じた画像をハイビジョン受像器で表示することができる。
【０００８】
しかしながら、従来の画像情報変換装置は、ＮＴＳＣ方式の映像信号を基にして、単に水平方向および垂直方向の補間を行っているに過ぎないため、解像度は、基となるＮＴＳＣ方式の映像信号と何ら変わらなかった。特に、通常の動画を変換対象とした場合、垂直方向の補間をフィールド内処理で行うのが一般的であるが、その場合、画像のフィールド間相関を使用していないため、画像静止部においてはＮＴＳＣ方式の映像信号よりもむしろ解像度が劣化する欠点があった。
【０００９】
これに対し、出願人は、特願平６−２０５９３４号において、画像信号変換装置に入力信号である画像信号レベルの３次元（時空間）分布に応じてクラス分割を行い、クラス毎に予め学習により獲得された予測係数値を格納した記憶手段を持ち、予測式に基づいた演算により最適な推定値を出力する、というものを提案している。
【００１０】
この手法は、ＨＤ画素を創造する場合、創造するＨＤ画素の近傍にある複数のＳＤ画素データを用いてクラス分割し、それぞれのクラス毎に予測係数値を学習により獲得することで、画像静止部においてはフレーム内相関、また動き部においてはフィールド内相関を利用して、より真値に近いＨＤ画素値を得る、というような巧妙なものである。
【００１１】
この手法によれば、静止／動き、の切り換わりも実際の画像を用いて学習することにより滑らかに表現できるので、従来の動き適応方式のように静止／動きの切り換わりによる不自然さの発生を大幅に減少させることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述の先の出願に開示されている手法は、創造するＨＤ画素の間隔を均等とするために、図１０に示すような画素構造をとっていた。すなわち、中心となるＳＤ画素ｘに近いＨＤ画素ｙ1 を作り出すモードと、ＳＤ画素ｘから遠いＨＤ画素ｙ2 を作り出すモードの２つのモードが必要であった。この２つのモードで係数を共用することは不可能であるから、クラス分類された各々のクラス毎にモード１用の係数とモード２用の係数の２組の係数が必要であった。ところで変換の精度をあげるためには、多くのクラスを持つ必要がある。したがって、複数のモードを持つことは、係数ＲＯＭがそれだけの倍率で大きくなることを意味しており、実用化の上で問題点となっていた。
【００１３】
また、ＳＤ画素に近いＨＤ画素を作り出すモード１においては、常に高精度の変換が可能であるが、ＳＤ画素から遠いＨＤ画素を作り出すモード２において、静止部のときは、他のフィールドの空間的に近いデータが変換に使用できるため高精度の変換が可能であるが、動き部のときは、そのデータを変換に使用できないため、変換精度が劣化する。それにより動画部のときは、モード１とモード２の間でかなりの変換精度差が生じることになり、時として画質的な問題が生じることもあった。
【００１４】
さて、垂直方向の変換と水平方向の変換を順番に行う（同時には行わない）セパラブル方式の垂直方向の変換において、２つの変換モードが必要なのは上述のように作り出すＨＤの画素間隔を正しいものにするためである。作り出すＨＤ画素間隔を均等なものにするために、ＳＤ画素からの距離が均等でない２つのモードが必要になるわけである。ここで、２つのモードを用意しなくてすむよう、ＳＤ画素からの距離が均等になるようにＨＤ画素を創造するものとすると、図１１に示すような画素関係になる。すなわち、ＨＤ画素が第１フィールドと第２フィールドで空間的に同じ位置に存在することになり、ＨＤの画素間隔が正しくないことになってしまう。したがって、単純にこの手法は使えない。
【００１５】
上述の手法を用いて、ＨＤ画素間隔を正しくするためには、第１フィールドと第２フィールドで処理を変える必要がある。例えば、図１２のような画素構造にした場合、ＨＤ画素間隔は正しくなる。しかし、第１フィールドに関しては１つのモードで済むが、第２フィールドに関しては、第１フィールドとは異なる２つのモードが必要になり、合計３モード必要なことになり、係数ＲＯＭの削減どころか増大につながることになる。このように従来のアプローチでは、モードの削減によるＲＯＭの削減は困難であった。
【００１６】
ところで、従来の変換方式の多くは、セパラブル方式である。例えば、垂直方向の変換が２モード、水平方向の変換が１モードであった場合、セパラブル方式では、（２＋１）で合計３モード分の係数が必要があったが、垂直方向の変換と水平方向の変換を同時に行うノン・セパラブル方式においては、（２×１）で計２モードで済む。したがって、ノン・セパラブル方式を採用することによって、モード数を減少させることは可能な場合があるが、同等の性能を得ようとした場合は、クラス分類のクラス数が増大するので実質的には係数ＲＯＭの削減にはつながらない。したがって、係数ＲＯＭの削減という観点では、ノン・セパラブル方式の採用は決め手にはならない。
【００１７】
この発明は、上述の問題点に鑑みてなされたものであり、解像度を向上させてＮＴＳＣ方式の映像信号をハイビジョン用の映像信号に変換することができる画像情報変換装置および方法の提供を目的とする。
【００１８】
【課題を解決するための手段】
請求項１に記載の発明は、ディジタル画像信号を、より画素数の多いディジタル画像信号に変換するようにした画像情報変換装置において、
外部から供給された画像情報の奇数フィールドと偶数フィールドとを切り換えて出力する切換手段と、
偶数フィールドの画素と偶数フィールドの画素で生成される生成画素との位置関係が、奇数フィールドの画素と奇数フィールドの画素で生成される生成画素との位置関係と同等となるように、偶数フィールドを位相シフトして出力する位相シフト手段と、
偶数フィールドを位相シフトさせるために奇数フィールドを遅延させて出力する遅延手段と、
遅延手段および位相シフト手段から供給されたデータを時空間的に近傍に位置する複数の画像データからなる複数のブロックに分割する画像情報分割手段と、
画像情報分割手段により分割されたブロック毎に画像情報のレベル分布のパターンが検出され、検出されたパターンに基づいて、ブロックの画像情報が属するクラス情報を出力するクラス検出手段と、
外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換するための情報である推定式の係数データがクラス毎に記憶されており、クラス検出手段からのクラス情報に応じて係数データを出力する係数データ記憶手段と、
係数データ記憶手段から供給された係数データに応じて、外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換して出力する画像変換手段とを有することを特徴とする画像情報変換装置である。
【００１９】
また、請求項３に記載の発明は、ディジタル画像信号を、より画素数の多いディジタル画像信号に変換するようにした画像情報変換方法において、
外部から供給された画像情報の奇数フィールドと偶数フィールドとを切り換えて出力する切換ステップと、
偶数フィールドの画素と偶数フィールドの画素で生成される生成画素との位置関係が、奇数フィールドの画素と奇数フィールドの画素で生成される生成画素との位置関係と同等となるように、偶数フィールドを位相シフトして出力する位相シフトステップと、
偶数フィールドを位相シフトさせるために奇数フィールドを遅延させて出力する遅延ステップと、
遅延ステップおよび位相シフトステップから供給されたデータを時空間的に近傍に位置する複数の画像データからなる複数のブロックに分割する画像情報分割ステップと、
画像情報分割ステップにより分割されたブロック毎に画像情報のレベル分布のパターンが検出され、検出されたパターンに基づいて、ブロックの画像情報が属するクラス情報を出力するクラス検出ステップと、
外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換するための情報である推定式の係数データがクラス毎に記憶されており、クラス検出ステップからのクラス情報に応じて係数データ記憶手段から係数データを出力するステップと、
係数データ記憶手段から供給された係数データに応じて、外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換して出力する画像変換ステップとを有することを特徴とする画像情報変換方法である。
【００２０】
【作用】
この発明に係る画像情報変換装置は、奇数フィールドのデータを生成する場合は、入力ＳＤ信号をそのまま画像情報分割手段に送り、偶数フィールドのデータを生成する場合は、入力ＳＤ信号を位相シフト手段により、フィールド内ＳＤ画素間隔の１／４だけ上にシフトさせたものを画像情報分割手段割に送る。画像情報分割手段では、垂直方向に連続する同一フレーム内の複数の画素からなる、複数の領域に分割し、それぞれの領域毎に画像情報のレベル分布のパターンを検出し、この検出したパターンに基づいて、その領域の画像情報が属するクラスを決定してクラス検出情報を出力する。さらに、異なる種類の画像情報分割手段により、複数のフレーム間データの組合せに分割し、それぞれの領域毎に空間的に同一位置にあるフレーム間差分の絶対値の平均値を算出し、予め設定したしきい値により動きの程度を表すクラスを決定し、クラス検出情報を出力する。２つのクラスをクラスコード発生回路により統合し、最終的なクラスとして出力する。係数データ記憶手段には、外部から供給された画像情報をこの画像情報よりも高い解像度の画像情報に変換するための情報である線形推定式の係数データがクラス毎に記憶されており、この係数データは、クラス検出情報に応じて出力される。そして、画像情報変換手段が係数データ記憶手段から供給された係数データに応じて、外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換する。
【００２１】
【実施例】
以下、この発明に係る画像信号変換装置の実施例について図面を参照しながら詳細に説明する。図１は、この一実施例、すなわち画像信号変換装置の信号処理の概略的構成を示す。１で示す入力端子から、外部から供給される画像情報として、例えばいわゆるＮＴＳＣ方式の映像信号がディジタル化され、ＳＤ（Standerd Definition ）データとして供給される。
【００２２】
この実施例における、ＳＤ画素と創造するべきＨＤ画素の位置関係は、第１フィールドにおいては、図３に示す通りとする。すなわち、創造するべきＨＤ画素は、同一フィールド内で見たとき、ＳＤ画素の上下の均等な距離に存在する。すなわち、中心となるＳＤ画素のｘの上に位置するＨＤ画素ｙ1 、下に位置するＨＤ画素ｙ2 は、それぞれＳＤ画素ｘから等しい距離にある。以降ＳＤ画素の上の位置に存在するＨＤ画素を推定するモードをモード１、ＳＤ画素の下の位置に存在するＨＤ画素を推定するモードをモード２、と呼ぶ。
【００２３】
しかしながら、第２フィールドのＨＤ画素創造も同様な構造を用いた場合、上述のように第１フィールドと第２フィールドのＨＤの画素が空間的に同一位置上に作られてしまうため、この手法は使えない。
【００２４】
そこで、第１フィールドのＨＤ画像創造においては、ＳＤ画像のデータをそのまま扱い、第２フィールドのＨＤ画像創造においては、フィルタリングにより位相シフトを行ったＳＤ画像を扱うことにする。
【００２５】
入力端子１から供給されたＳＤデータは、切換器２へ供給され、この切換器２は、端子３から供給されるフィールドＩＤに基づいて、入力端子１から供給されたＳＤデータが第１フィールドのＳＤデータであれば、遅延回路５へ供給され、第２フィールドのＳＤデータであれば、位相シフトフィルタ回路４へ供給される。位相シフトフィルタ回路４は、第２フィールドのＨＤ画素生成のためのＳＤ画素の位相シフトを行う回路である。ここでは、すべてのＳＤ画素がフィールド内位相シフトフィルタにより、フィールド内ＳＤ画素間隔の１／４だけ上にシフトした位置に位相シフトされる。この位相シフトフィルタには特に制限はないが、変換性能の点から見ると理想フィルタに近いものが望ましい。これにより、図４上に示す位置に新たにＳＤ画素データが生成される。第２フィールドのＨＤ画像創造においては、フィルタリングにより生成されたこれらのＳＤ画像を用いて、第１フィールドと同様の手法でＨＤ画像データが創造される。すなわち、フィルタリングにより生成されたＳＤ画像データの上下均等の位置にＨＤ画素が生成される。この様子を図５に示す。
【００２６】
このように第１フィールドのＨＤ画素に関しては、入力されたＳＤ画素データをそのまま扱い、第２フィールドのＨＤ画素に関しては、位相シフトされたＳＤ画素データを扱い、ＨＤ画像を生成することにより、１つのモードで正規の間隔のＨＤ画像を生成することができる。
【００２７】
一方、遅延回路５は、第１フィールドのＨＤ画素生成のために、位相シフトフィルタ回路４に要するのと同じだけの時間遅延を行う回路である。第１フィールドのＨＤ画素生成の時は、遅延回路５の出力信号が領域分割化回路６および領域分割化回路７へ供給され、同様に第２フィールドのＨＤ画素生成の時は、位相シフトフィルタ回路４の出力信号が領域分割化回路６および領域分割化回路７へ供給される。
【００２８】
以降簡単のため、第１フィールドのＨＤ画素生成の場合を中心に述べる。領域分割化回路６では、位相シフトフィルタ回路４あるいは遅延回路５から供給されたＳＤ画像信号を複数の領域に分割する。この実施例では、創造するべきＨＤ画素の同一フィールド内に属するＳＤ画素と１つ前のフィールドに属するＳＤ画素の中から、例えば垂直方向に空間的に隣接したものから５つの画素を選択し、１画素×５ラインの計５画素からなる領域に分割する。
【００２９】
図６におけるＨＤ画素ｙ1 、ＨＤ画素ｙ2 、に対するＳＤ画素ｘ1 、ｘ2 、ｘ3 、ｘ4 、ｘ5 がその領域にあたる。
【００３０】
領域分割化回路６によりブロック化されたデータが、ＡＤＲＣ回路９および遅延回路１０に供給される。遅延回路１０は、ＡＤＲＣ回路９、クラスコード発生回路１１、ＲＯＭテーブル１２の処理に必要な時間だけデータを遅延させて、推定演算回路１３に出力する。
【００３１】
ＡＤＲＣ回路９は、上述したように領域毎に供給されるＳＤデータの１次元的あるいは２次元的なレベル分布のパターンを検出すると共に、上述のように各領域のデータを、例えば８ビットのＳＤデータから２ビットのＳＤデータに圧縮するような演算を行うことによりパターン圧縮データを形成し、このパターン圧縮データをクラスコード発生回路１１に供給する。本来、ＡＤＲＣ（Adaptive Dynamic Range Coding ）は、ＶＴＲ向け高能率符号化用に開発された適応的再量子化法であるが、信号レベルの局所的なパターンを短い語長で効率的に表現できるので、この実施例では、信号パターンのクラス分類のコード発生に使用している。ＡＤＲＣ回路９は、領域内のダイナミックレンジをＤＲ、ビット割当をｎ、領域内画素のデータレベルをＬ、再量子化コードをＱとして以下の式（１）により、領域内の最大値ＭＡＸと最小値ＭＩＮとの間を指定されたビット長で均等に分割して再量子化を行う。
【００３２】
ＤＲ＝ＭＡＸ−ＭＩＮ＋１
Ｑ＝〔（Ｌ−ＭＩＮ＋０．５）・２n ／ＤＲ〕 （１）
ただし、〔 〕は切り捨て処理を意味する。
【００３３】
この実施例では、領域分離化回路６により分離されたそれぞれ５画素のＳＤデータを、各２ビットに圧縮するものとする。圧縮されたＳＤデータをそれぞれｑ1 、ｑ2 、ｑ3 、ｑ4 、ｑ5 とする。
【００３４】
一方、位相シフトフィルタ回路４あるいは遅延回路５から供給されたＳＤ画像信号は、領域分割化回路７にも供給される。領域分割化回路７においても、供給されたＳＤ画像信号を複数の領域に分割する。この実施例では、供給されたＳＤ画像信号から、創造するべきＨＤ画素の２フィールド前のＳＤ画素を、例えば１画素×３ラインの計３画素からなる領域に分割し、さらに創造するべきＨＤ画素と同一フィールド内のＳＤ画素を、例えば同様に１画素×３ラインの計３画素からなる領域に分割する。
【００３５】
すなわち、図７におけるＨＤ画素ｙ1 、ＨＤ画素ｙ2 に対する前フレームのＳＤ画素ｍ1 、ｍ2 、ｍ3 および同一フレームのＳＤ画素ｎ1 、ｎ2 、ｎ3 がその領域にあたる。
【００３６】
領域分割化回路７により切り出されたデータが、動きクラス決定回路８に供給される。動きクラス決定回路８は、上述したように領域毎に供給されるＳＤデータの差分を算出し、その絶対値の平均値をしきい値処理することにより動きの指標である動きパラメータを算出し、この動きクラスmv-classをクラスコード発生回路１１に供給する。具体的には、動きクラス決定回路８は、以下の式（２）により、供給されるＳＤデータの差分の絶対値の平均値param を算出する。
【００３７】
【数１】
ただし、この実施例ではｎ＝３である。
【００３８】
上述の手法で算出したＳＤデータの差分の絶対値の平均値param を予め設定したしきい値により、このＳＤデータの差分の絶対値の平均値param を用いて動きクラスmv-classを算出する。例えば、ここでは動きクラスを４つ設けることとして、動きクラスmv-classを以下のように決定する。
param ≦２の場合：動きクラス０
param ≦４の場合：動きクラス１
param ≦８の場合：動きクラス２
param ＞８の場合：動きクラス３
【００３９】
クラスコード発生回路１１は、ＡＤＲＣ回路９から供給されるパターン圧縮データ（ｑ1 、ｑ2 、ｑ3 、ｑ4 、ｑ5 ）および動きクラス決定回路８から供給される動きクラスmv-classに基づいて以下の式（３）の演算を行うことにより、そのブロックが属するクラスを検出し、そのクラスを示すクラスコードclass をＲＯＭテーブル１２へ供給する。このクラスコードclass は、ＲＯＭテーブル１２からの読み出しアドレスを示すのとなっている。
【００４０】
【数２】
【００４１】
この実施例では、ｎ＝３、Ｐ＝２である。ただし、モード１の推定とモード２の推定では、画素の位置が逆なのでＡＤＲＣの量子化データをモード１とモード２では逆読みにする必要がある。すなわち、モード１のクラスを式（２）で決定した場合、モード２のクラスは以下の式（４）で決定される。
【００４２】
【数３】
【００４３】
ＲＯＭテーブル１２には、ＳＤデータのパターンとＨＤデータの関係を学習することにより、線形推定式を用いて、ＳＤデータに対応するＨＤデータを算出するための係数データが各クラス毎に記憶されている。これは、線形推定式によりＳＤデータをこの画像情報よりも高い解像度の画像情報である。いわゆるハイビジョンの規格に合致したＨＤ（High Definition ）データに変換するための情報である。この実施例において、係数データはモード１とモード２で共通に用意される。なお、ＲＯＭテーブル１２に記憶されている係数データの作成方法については後述する。ＲＯＭテーブル１２からは、クラスコードclass で示されるアドレスから、そのクラスの係数データであるｗi(class)が読み出される。この係数データは、推定演算回路１３へ供給される。
【００４４】
推定演算回路１３は、遅延回路１０を介して領域分割化回路６から供給されるＳＤデータおよびＲＯＭテーブル１２から供給される係数データであるｗi(class)に基づいて、入力されたＳＤデータに対応するＨＤデータを算出する。
【００４５】
より具体的には、推定演算回路１３は、遅延回路１０より供給されたＳＤデータをＲＯＭテーブル１２より供給された係数データにより、係数データであるｗi(class)に基づいて、それぞれ以下の式（５）に示す演算を行うことにより、入力されたＳＤデータに対応するＨＤデータを算出する。作成されたＨＤデータは、水平補間フィルタ１４へ供給される。
【００４６】
ｈｄ´＝ｗ1 ｘ1 ＋ｗ2 ｘ2 ＋ｗ3 ｘ3 ＋ｗ4 ｘ4 ＋ｗ5 ｘ5 （５）
【００４７】
水平補間フィルタ１４は、図８の水平補間フィルタ１０２と同一なもので、補間処理により水平方向の画素数を２倍にするものである。水平補間フィルタ１４の出力は、出力端子１５を介して出力される。この出力端子１５を介して出力されるＨＤデータは、例えばＨＤテレビジョン受像器やＨＤビデオテープレコーダ装置等に供給される。
【００４８】
このように、ＳＤデータに対応するＨＤデータを推定するための係数データを各クラス毎に予め学習により求めた上で、ＲＯＭテーブル１２に記憶しておき、入力されるＳＤデータおよびＲＯＭテーブル１２から読み出した係数データ（ｗi(class)）に基づいて演算を行い、入力されたＳＤデータに対応するＨＤデータを形成して出力することにより、入力されるＳＤデータを単に補間処理したのとは異なり、実際のＨＤデータにより近いデータを出力することが出来る。
【００４９】
続いて、ＲＯＭテーブル１２に格納される係数データの作成方法について図２を用いて説明する。
【００５０】
係数データを学習によって得るためには、まず、既に知られているＨＤ画像に対応した、ＨＤ画像の１／４の画素数のＳＤ画像を形成する。具体的には、図２に示す理想フィルタ回路により、入力端子２１を介して供給されるＨＤデータの垂直方向の画素を垂直間引きフィルタ２２において、フィールド内の垂直方向の周波数が１／２になるように間引き処理し、さらに水平間引きフィルタ２３において、ＨＤデータの水平方向の画素を間引き処理することにより、ＳＤデータが得られる。垂直間引きフィルタ２３により得られたＳＤデータは、領域分割化回路２４に供給される。
【００５１】
領域分割化回路２４では、水平間引きフィルタ２３より供給されたＳＤ画像信号が複数の領域に分割される。具体的には、領域分割化回路２４は、先に説明した領域分割化回路６と同一の働きをするものである。この実施例では、領域分割化回路６と同じく、各５画素からなる領域にＳＤ画像信号が分割される。この領域毎のＳＤデータは、ＡＤＲＣ回路２５および正規方程式加算回路２９へ供給される。
【００５２】
ＡＤＲＣ回路２５は、領域毎に供給されるＳＤデータの１次元的あるいは２次元的なレベル分布のパターンを検出すると共に、上述のように各領域の全てのデータあるいは一部のデータを、例えば８ビットのＳＤデータから２ビットのＳＤデータに圧縮するような演算を行うことによりパターン圧縮データを形成し、このパターン圧縮データは、クラスコード発生回路２８へ供給される。このＡＤＲＣ回路２５は、先に説明したＡＤＲＣ回路９と同一なものであり、この実施例では、領域分割化回路２４により分離された、５画素からなる各領域のＳＤデータ（図６におけるｘ1 〜ｘ5 ）をＡＤＲＣにより各２ビットに圧縮するものとする。
【００５３】
一方、水平間引きフィルタ２３より供給されたＳＤ画像信号は、領域分割化回路２６にも供給される。具体的には、領域分割化回路２６は、先に説明した領域分割化回路７と同一の働きをするものである。領域分割化回路２６により切り出されたＳＤデータは、動きクラス決定回路２７へ供給される。具体的には、動きクラス決定回路２７は、先に説明した動きクラス決定回路８と同一の働きをするものである。動きクラス決定回路２７で決定された動きクラスは、クラスコード発生回路２８へ供給される。
【００５４】
クラスコード発生回路２８は、先に説明したクラスコード発生回路１１と同一のものであり、ＡＤＲＣ回路２５から供給されるパターン圧縮データおよび動きクラス決定回路２７から供給された動きクラスに基づいて式（２）の演算を行うことにより、そのブロックが属するクラスを検出し、そのクラスを示すクラスコードを出力するものである。クラスコード発生回路２８は、クラスコードを正規方程式加算回路２９に出力する。
【００５５】
ここで、正規方程式加算回路２９の説明のために、複数個のＳＤ画素からＨＤ画素への変換式の学習とその予測式を用いた信号変換について述べる。以下では、説明のために画素をより一般化してｎ画素による予測を行う場合について説明する。さらに、ＳＤ画素レベルをそれぞれ、ｘ1 、・・・、ｘn として、それぞれにｐビットＡＤＲＣを行った結果の再量子化データをｑ1 、・・・、ｑn とする。
【００５６】
このとき、この領域のクラスコードclass を式（２）で定義する。
【００５７】
上述のように、ＳＤ画素レベルをそれぞれ、ｘ1 、・・・、ｘn とし、ＨＤ画素レベルをｙとしたとき、クラス毎に係数ｗ1 、・・・、ｗn によるｎタップの線形推定式を設定する。これを式（６）に示す。学習前は、ｗi が未定係数である。
【００５８】
ｙ＝ｗ1 ｘ1 ＋ｗ2 ｘ2 ＋・・・＋ｗn ｘn （６）
【００５９】
学習は、クラス毎に複数の信号データに対して行う。データ数がｍの場合、式（６）に従って、以下に示す式（７）が設定される。
【００６０】
ｙk ＝ｗ1 ｘk1＋ｗ2 ｘk2＋・・・＋ｗn ｘkn （７）
（ｋ＝１、２、・・・ｍ）
【００６１】
ｍ＞ｎの場合、ｗ1 、・・・、ｗn は一意に決まらないので、誤差ベクトルｅの要素を式（８）で定義して、式（９）を最小にする係数を求める。いわゆる、最小二乗法による解法である。
【００６２】
ｅk ＝ｙk −｛ｗ1 ｘk1＋ｗ2 ｘk2＋・・・＋ｗn ｘkn｝ （８）
（ｋ＝１、２、・・・、ｍ）
【００６３】
【数４】
【００６４】
ここで、式（９）のｗi による偏微分係数を求める。それは式（１０）を０にするように、各ｗi を求めればよい。
【００６５】
【数５】
【００６６】
以下、式（１１）、式（１２）のように、ＸijＹi を定義すると、式（１０）は、行列を用いて式（１３）に書き換えられる。
【００６７】
【数６】
【００６８】
【数７】
【００６９】
【数８】
【００７０】
この方程式は、一般に正規方程式と呼ばれている。正規方程式加算回路２９は、クラスコード発生回路２８から供給されたクラスコード、領域分割化回路２４より供給されたＳＤデータｘ1 、・・・、ｘn が入力端子２１より供給された、ＳＤデータに対応するＨＤ画素レベルｙを用いて、この正規方程式の加算を行う。
【００７１】
すべてのトレーニングデータの入力が終了した後、正規方程式加算回路２９は、予測係数決定回路３０に正規方程式データを出力する。予測係数決定回路３０は、正規方程式を掃き出し法などの一般的な行列解法を用いて、ｗi について解き、予測係数を算出する。予測係数決定回路３０は、算出された予測係数をメモリ３１に書き込む。
【００７２】
以上のようにトレーニングを行った結果、メモリ３１には、量子化データｑ1 、ｑ2 、ｑ3 、ｑ4 、ｑ5 で規定されるパターン毎に、注目ＨＤデータｙを推定するための、統計的にもっとも真値に近い推定が出来る予測係数が格納される。このメモリ３１に格納されたテーブルが上述のように、この発明の画像信号変換装置において使用されるＲＯＭテーブル１２である。以上の処理により、線形推定式によりＳＤデータからＨＤデータを作成するための係数データの学習が終了する。
【００７３】
なお、上述の実施例の説明では、情報圧縮手段として、ＡＤＲＣを設けることにしたが、これはほんの一例であり、信号波形のパターンの少ないクラスで表現できるような情報圧縮手段であれば何を設けるかは自由であり、例えばＤＰＣＭやＶＱ等の圧縮手段を用いても良い。
【００７４】
さらに、上述の実施例の説明では、簡単のため、水平方向のアップコンバージョン、水平補間フィルタ１４を用いたが、このかわりに、水平方向のアップコンバージョン用のＲＯＭを用意し、水平方向のアップコンバージョンにおいても推定式を用いた方式を採ることも勿論可能である。
【００７５】
また、上述の実施例の説明では、垂直方向の変換と水平方向の変換を順次行うセパラブル方式を採用していたが、これはこの発明の本質ではなく、垂直方向の変換と水平方向の変換を同時に行う、ノン・セパラブル方式を採用しても何ら問題はない。
【００７６】
さらに、上述の実施例の説明では、領域分割化回路６により、信号波形のパターンを１次元的に分割したが、２次元的な分割にしても良い。
【００７７】
さらに、上述の実施例の説明では、領域分割化回路７および動きクラス決定回路８により、１次元的に分割したＳＤ画像データを用いて、動きクラスmv-classの決定を行っていたが、領域分割を２次元的な分割にしても良い。むしろ、２次元的なものにするほうが望ましい。また、今回は簡単のため、領域分割化回路６による領域分割と領域分割化回路７による領域分割は、類似の領域分割を行ったが本来これらは全く別個のものであり、類似の領域分割を行う必要は全くない。
【００７８】
さらに、上述の実施例の説明では、クラス分類に使用するＳＤ画素と、線形推定式で用いるＳＤ画素を同一のものとしたが、これらは必ずしも同一なものである必要はない。異なる画素を使用する場合、クラス分類に使用するＳＤ画素を線形推定式で用いるＳＤ画素が包含するような形にするのが望ましく、また追加して使用する、線形推定式で用いるＳＤ画素は、推定するＨＤ画素と同一フィールドに属するもののみとすることが望ましい。
【００７９】
さらに、上述の実施例の説明では、ＲＯＭテーブル１２の作成時に、位相シフトを行わないＳＤデータのみを入力対象としているが、図１に示すように位相シフトフィルタ回路４と遅延回路５と同様な回路を用意し、位相シフトされたＳＤデータをも学習対象としても良い。
【００８０】
【発明の効果】
この発明に依れば、奇数フィールドと偶数フィールドで処理を変え、偶数フィールドのＨＤ画素生成は、位相シフトフィルタにより位相をずらしたＳＤ画素をもとにするという手法を用いることにより、１種類の変換モードで垂直方向の変換を実現する。これにより、ＲＯＭテーブルの大きさが半分になり、また画質の均質化を実現することが可能となる。
【図面の簡単な説明】
【図１】この発明に係る画像情報変換装置の一実施例のブロック図である。
【図２】補正データテーブルの作成を説明するためのブロック図である。
【図３】この発明の変換方式の位相関係を説明するための略線図である。
【図４】この発明の変換方式の位相関係を説明するための略線図である。
【図５】従来の時空間クラス分割方式の問題点を説明するための略線図である。
【図６】この発明に係る時空間クラス決定に使用するデータを説明するための略線図である。
【図７】この発明に係る動きクラス決定に使用するデータを説明するための略線図である。
【図８】従来の画像情報変換装置のブロック図である。
【図９】従来の画像情報変換装置に係る水平補間フィルタの一例の回路図である。
【図１０】従来の変換方式の位相関係を説明するための略線図である。
【図１１】従来の変換方式の位相関係を説明するための略線図である。
【図１２】従来の変換方式の位相関係を説明するための略線図である。
【符号の説明】
２ 切換器
４ 位相シフトフィルタ回路
６、７ 領域分割化回路
８ 動きクラス決定回路
９ ＡＤＲＣ回路
１１ クラスコード発生回路
１２ ＲＯＭテーブル
１３ 推定演算回路
１４ 水平補間フィルタ
【産業上の利用分野】
この発明は、例えばテレビジョン受像器やビデオテープレコーダ装置等に用いて好適な画像情報変換装置に関し、特に、外部から供給される通常の解像度の画像情報を高解像度の画像情報に変換して出力するような画像情報変換装置および方法に関する。
【０００２】
【従来の技術】
今日において、オーディオ・ビジュアル指向の高まりから、より高解像度の画像を得ることが出来るようなテレビジョン受像器の開発が望まれ、この要望に応えて、いわゆるハイビジョンが開発された。このハイビジョンは、いわゆるＮＴＳＣ方式に規定される走査線数が５２５本なのに対して、２倍以上の１１２５本となっているうえ、表示画面の縦横比もＮＴＳＣ方式が３：４に対して９：１６と広角画面になっている。このため、高解像度で臨場感のある画面を得ることが出来るようになっている。
【０００３】
ここで、このような優れた特性を有するハイビジョンではあるが、ＮＴＳＣ方式の映像信号をそのまま供給しても画像表示を行うことはできない。これは、上述のようにＮＴＳＣ方式とハイビジョン方式とでは規格が異なるからである。このため、ＮＴＳＣ方式の映像信号に応じた画像をハイビジョンで表示しようとする場合、従来は、例えば図８に示すような画像情報変換装置を用いて映像信号のレート変換を行っていた。
【０００４】
図８において、従来の画像情報変換装置は、入力端子１００を介して供給されるＮＴＳＣ方式の映像信号に対して水平方向の補間処理を行う水平補間フィルタ１０１と、水平方向の補間処理の行われた映像信号に対して垂直方向の補間処理を行う垂直補間フィルタ１０２とから構成されている。そして、出力端子１０３からハイビジョン方式の映像信号を得ることができる。
【０００５】
具体的には、水平補間フィルタ１０１は、図９に示すような構成を有しており、入力端子１００を介して供給されるＮＴＳＣ方式の映像信号は、入力端子１１０を介して第１〜第ｍの乗算器１１１ 1 〜１１１mにそれぞれ供給される。各乗算器１１１は、それぞれ映像信号に係数を乗算して出力する。係数の乗算された映像信号は、それぞれ第１〜第ｍ−１の加算器１１２ 1 〜１１２m-1に供給される。各加算器１１２ 1 〜１１２m-1の間には、それぞれ時間Ｔの遅延レジスタ１１３ 1 〜１１３mが設けられている。そして、第ｍの乗算器１１１mから出力された映像信号は、第ｍ−１の遅延レジスタ１１３ m-1 により時間Ｔの遅延が施され、第ｍ−１の加算器１１２m-1に供給される。
【０００６】
第ｍ−１の加算器１１２m-1は、第ｍ−１の遅延レジスタ１１３ m-1 からの時間Ｔの遅延時間の施された映像信号と、第ｍ−１の乗算器１１１m-1からの映像信号とを加算処理して出力する。この加算処理の施された映像信号は、第ｍ−２の遅延レジスタ１１３ m-2 により再度、時間Ｔの遅延時間が施され、図示しない第ｍ−２の加算器１１２m-2において、同じく図示しない第ｍ−２の乗算器１１２m-2からの映像信号と加算処理される。水平補間フィルタ１０１は、このようにしてＮＴＳＣ方式の映像信号を出力端子１２０を介して垂直補間フィルタ１０２に供給する。
【０００７】
垂直補間フィルタ１０２は、上述の水平補間フィルタ１０１と同様の構成を有しており、水平補間処理の行われた映像信号に対して、垂直方向の画素の補間を行う。これにより、ＮＴＳＣ方式の映像信号に対して、垂直方向の画素の補間を行う。このような変換のなされたハイビジョンの映像信号は、ハイビジョン受像器に供給される。これにより、ＮＴＳＣ方式の映像信号に応じた画像をハイビジョン受像器で表示することができる。
【０００８】
しかしながら、従来の画像情報変換装置は、ＮＴＳＣ方式の映像信号を基にして、単に水平方向および垂直方向の補間を行っているに過ぎないため、解像度は、基となるＮＴＳＣ方式の映像信号と何ら変わらなかった。特に、通常の動画を変換対象とした場合、垂直方向の補間をフィールド内処理で行うのが一般的であるが、その場合、画像のフィールド間相関を使用していないため、画像静止部においてはＮＴＳＣ方式の映像信号よりもむしろ解像度が劣化する欠点があった。
【０００９】
これに対し、出願人は、特願平６−２０５９３４号において、画像信号変換装置に入力信号である画像信号レベルの３次元（時空間）分布に応じてクラス分割を行い、クラス毎に予め学習により獲得された予測係数値を格納した記憶手段を持ち、予測式に基づいた演算により最適な推定値を出力する、というものを提案している。
【００１０】
この手法は、ＨＤ画素を創造する場合、創造するＨＤ画素の近傍にある複数のＳＤ画素データを用いてクラス分割し、それぞれのクラス毎に予測係数値を学習により獲得することで、画像静止部においてはフレーム内相関、また動き部においてはフィールド内相関を利用して、より真値に近いＨＤ画素値を得る、というような巧妙なものである。
【００１１】
この手法によれば、静止／動き、の切り換わりも実際の画像を用いて学習することにより滑らかに表現できるので、従来の動き適応方式のように静止／動きの切り換わりによる不自然さの発生を大幅に減少させることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述の先の出願に開示されている手法は、創造するＨＤ画素の間隔を均等とするために、図１０に示すような画素構造をとっていた。すなわち、中心となるＳＤ画素ｘに近いＨＤ画素ｙ1 を作り出すモードと、ＳＤ画素ｘから遠いＨＤ画素ｙ2 を作り出すモードの２つのモードが必要であった。この２つのモードで係数を共用することは不可能であるから、クラス分類された各々のクラス毎にモード１用の係数とモード２用の係数の２組の係数が必要であった。ところで変換の精度をあげるためには、多くのクラスを持つ必要がある。したがって、複数のモードを持つことは、係数ＲＯＭがそれだけの倍率で大きくなることを意味しており、実用化の上で問題点となっていた。
【００１３】
また、ＳＤ画素に近いＨＤ画素を作り出すモード１においては、常に高精度の変換が可能であるが、ＳＤ画素から遠いＨＤ画素を作り出すモード２において、静止部のときは、他のフィールドの空間的に近いデータが変換に使用できるため高精度の変換が可能であるが、動き部のときは、そのデータを変換に使用できないため、変換精度が劣化する。それにより動画部のときは、モード１とモード２の間でかなりの変換精度差が生じることになり、時として画質的な問題が生じることもあった。
【００１４】
さて、垂直方向の変換と水平方向の変換を順番に行う（同時には行わない）セパラブル方式の垂直方向の変換において、２つの変換モードが必要なのは上述のように作り出すＨＤの画素間隔を正しいものにするためである。作り出すＨＤ画素間隔を均等なものにするために、ＳＤ画素からの距離が均等でない２つのモードが必要になるわけである。ここで、２つのモードを用意しなくてすむよう、ＳＤ画素からの距離が均等になるようにＨＤ画素を創造するものとすると、図１１に示すような画素関係になる。すなわち、ＨＤ画素が第１フィールドと第２フィールドで空間的に同じ位置に存在することになり、ＨＤの画素間隔が正しくないことになってしまう。したがって、単純にこの手法は使えない。
【００１５】
上述の手法を用いて、ＨＤ画素間隔を正しくするためには、第１フィールドと第２フィールドで処理を変える必要がある。例えば、図１２のような画素構造にした場合、ＨＤ画素間隔は正しくなる。しかし、第１フィールドに関しては１つのモードで済むが、第２フィールドに関しては、第１フィールドとは異なる２つのモードが必要になり、合計３モード必要なことになり、係数ＲＯＭの削減どころか増大につながることになる。このように従来のアプローチでは、モードの削減によるＲＯＭの削減は困難であった。
【００１６】
ところで、従来の変換方式の多くは、セパラブル方式である。例えば、垂直方向の変換が２モード、水平方向の変換が１モードであった場合、セパラブル方式では、（２＋１）で合計３モード分の係数が必要があったが、垂直方向の変換と水平方向の変換を同時に行うノン・セパラブル方式においては、（２×１）で計２モードで済む。したがって、ノン・セパラブル方式を採用することによって、モード数を減少させることは可能な場合があるが、同等の性能を得ようとした場合は、クラス分類のクラス数が増大するので実質的には係数ＲＯＭの削減にはつながらない。したがって、係数ＲＯＭの削減という観点では、ノン・セパラブル方式の採用は決め手にはならない。
【００１７】
この発明は、上述の問題点に鑑みてなされたものであり、解像度を向上させてＮＴＳＣ方式の映像信号をハイビジョン用の映像信号に変換することができる画像情報変換装置および方法の提供を目的とする。
【００１８】
【課題を解決するための手段】
請求項１に記載の発明は、ディジタル画像信号を、より画素数の多いディジタル画像信号に変換するようにした画像情報変換装置において、
外部から供給された画像情報の奇数フィールドと偶数フィールドとを切り換えて出力する切換手段と、
偶数フィールドの画素と偶数フィールドの画素で生成される生成画素との位置関係が、奇数フィールドの画素と奇数フィールドの画素で生成される生成画素との位置関係と同等となるように、偶数フィールドを位相シフトして出力する位相シフト手段と、
偶数フィールドを位相シフトさせるために奇数フィールドを遅延させて出力する遅延手段と、
遅延手段および位相シフト手段から供給されたデータを時空間的に近傍に位置する複数の画像データからなる複数のブロックに分割する画像情報分割手段と、
画像情報分割手段により分割されたブロック毎に画像情報のレベル分布のパターンが検出され、検出されたパターンに基づいて、ブロックの画像情報が属するクラス情報を出力するクラス検出手段と、
外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換するための情報である推定式の係数データがクラス毎に記憶されており、クラス検出手段からのクラス情報に応じて係数データを出力する係数データ記憶手段と、
係数データ記憶手段から供給された係数データに応じて、外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換して出力する画像変換手段とを有することを特徴とする画像情報変換装置である。
【００１９】
また、請求項３に記載の発明は、ディジタル画像信号を、より画素数の多いディジタル画像信号に変換するようにした画像情報変換方法において、
外部から供給された画像情報の奇数フィールドと偶数フィールドとを切り換えて出力する切換ステップと、
偶数フィールドの画素と偶数フィールドの画素で生成される生成画素との位置関係が、奇数フィールドの画素と奇数フィールドの画素で生成される生成画素との位置関係と同等となるように、偶数フィールドを位相シフトして出力する位相シフトステップと、
偶数フィールドを位相シフトさせるために奇数フィールドを遅延させて出力する遅延ステップと、
遅延ステップおよび位相シフトステップから供給されたデータを時空間的に近傍に位置する複数の画像データからなる複数のブロックに分割する画像情報分割ステップと、
画像情報分割ステップにより分割されたブロック毎に画像情報のレベル分布のパターンが検出され、検出されたパターンに基づいて、ブロックの画像情報が属するクラス情報を出力するクラス検出ステップと、
外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換するための情報である推定式の係数データがクラス毎に記憶されており、クラス検出ステップからのクラス情報に応じて係数データ記憶手段から係数データを出力するステップと、
係数データ記憶手段から供給された係数データに応じて、外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換して出力する画像変換ステップとを有することを特徴とする画像情報変換方法である。
【００２０】
【作用】
この発明に係る画像情報変換装置は、奇数フィールドのデータを生成する場合は、入力ＳＤ信号をそのまま画像情報分割手段に送り、偶数フィールドのデータを生成する場合は、入力ＳＤ信号を位相シフト手段により、フィールド内ＳＤ画素間隔の１／４だけ上にシフトさせたものを画像情報分割手段割に送る。画像情報分割手段では、垂直方向に連続する同一フレーム内の複数の画素からなる、複数の領域に分割し、それぞれの領域毎に画像情報のレベル分布のパターンを検出し、この検出したパターンに基づいて、その領域の画像情報が属するクラスを決定してクラス検出情報を出力する。さらに、異なる種類の画像情報分割手段により、複数のフレーム間データの組合せに分割し、それぞれの領域毎に空間的に同一位置にあるフレーム間差分の絶対値の平均値を算出し、予め設定したしきい値により動きの程度を表すクラスを決定し、クラス検出情報を出力する。２つのクラスをクラスコード発生回路により統合し、最終的なクラスとして出力する。係数データ記憶手段には、外部から供給された画像情報をこの画像情報よりも高い解像度の画像情報に変換するための情報である線形推定式の係数データがクラス毎に記憶されており、この係数データは、クラス検出情報に応じて出力される。そして、画像情報変換手段が係数データ記憶手段から供給された係数データに応じて、外部から供給された画像情報を、外部から供給された画像情報よりも高い解像度の画像情報に変換する。
【００２１】
【実施例】
以下、この発明に係る画像信号変換装置の実施例について図面を参照しながら詳細に説明する。図１は、この一実施例、すなわち画像信号変換装置の信号処理の概略的構成を示す。１で示す入力端子から、外部から供給される画像情報として、例えばいわゆるＮＴＳＣ方式の映像信号がディジタル化され、ＳＤ（Standerd Definition ）データとして供給される。
【００２２】
この実施例における、ＳＤ画素と創造するべきＨＤ画素の位置関係は、第１フィールドにおいては、図３に示す通りとする。すなわち、創造するべきＨＤ画素は、同一フィールド内で見たとき、ＳＤ画素の上下の均等な距離に存在する。すなわち、中心となるＳＤ画素のｘの上に位置するＨＤ画素ｙ1 、下に位置するＨＤ画素ｙ2 は、それぞれＳＤ画素ｘから等しい距離にある。以降ＳＤ画素の上の位置に存在するＨＤ画素を推定するモードをモード１、ＳＤ画素の下の位置に存在するＨＤ画素を推定するモードをモード２、と呼ぶ。
【００２３】
しかしながら、第２フィールドのＨＤ画素創造も同様な構造を用いた場合、上述のように第１フィールドと第２フィールドのＨＤの画素が空間的に同一位置上に作られてしまうため、この手法は使えない。
【００２４】
そこで、第１フィールドのＨＤ画像創造においては、ＳＤ画像のデータをそのまま扱い、第２フィールドのＨＤ画像創造においては、フィルタリングにより位相シフトを行ったＳＤ画像を扱うことにする。
【００２５】
入力端子１から供給されたＳＤデータは、切換器２へ供給され、この切換器２は、端子３から供給されるフィールドＩＤに基づいて、入力端子１から供給されたＳＤデータが第１フィールドのＳＤデータであれば、遅延回路５へ供給され、第２フィールドのＳＤデータであれば、位相シフトフィルタ回路４へ供給される。位相シフトフィルタ回路４は、第２フィールドのＨＤ画素生成のためのＳＤ画素の位相シフトを行う回路である。ここでは、すべてのＳＤ画素がフィールド内位相シフトフィルタにより、フィールド内ＳＤ画素間隔の１／４だけ上にシフトした位置に位相シフトされる。この位相シフトフィルタには特に制限はないが、変換性能の点から見ると理想フィルタに近いものが望ましい。これにより、図４上に示す位置に新たにＳＤ画素データが生成される。第２フィールドのＨＤ画像創造においては、フィルタリングにより生成されたこれらのＳＤ画像を用いて、第１フィールドと同様の手法でＨＤ画像データが創造される。すなわち、フィルタリングにより生成されたＳＤ画像データの上下均等の位置にＨＤ画素が生成される。この様子を図５に示す。
【００２６】
このように第１フィールドのＨＤ画素に関しては、入力されたＳＤ画素データをそのまま扱い、第２フィールドのＨＤ画素に関しては、位相シフトされたＳＤ画素データを扱い、ＨＤ画像を生成することにより、１つのモードで正規の間隔のＨＤ画像を生成することができる。
【００２７】
一方、遅延回路５は、第１フィールドのＨＤ画素生成のために、位相シフトフィルタ回路４に要するのと同じだけの時間遅延を行う回路である。第１フィールドのＨＤ画素生成の時は、遅延回路５の出力信号が領域分割化回路６および領域分割化回路７へ供給され、同様に第２フィールドのＨＤ画素生成の時は、位相シフトフィルタ回路４の出力信号が領域分割化回路６および領域分割化回路７へ供給される。
【００２８】
以降簡単のため、第１フィールドのＨＤ画素生成の場合を中心に述べる。領域分割化回路６では、位相シフトフィルタ回路４あるいは遅延回路５から供給されたＳＤ画像信号を複数の領域に分割する。この実施例では、創造するべきＨＤ画素の同一フィールド内に属するＳＤ画素と１つ前のフィールドに属するＳＤ画素の中から、例えば垂直方向に空間的に隣接したものから５つの画素を選択し、１画素×５ラインの計５画素からなる領域に分割する。
【００２９】
図６におけるＨＤ画素ｙ1 、ＨＤ画素ｙ2 、に対するＳＤ画素ｘ1 、ｘ2 、ｘ3 、ｘ4 、ｘ5 がその領域にあたる。
【００３０】
領域分割化回路６によりブロック化されたデータが、ＡＤＲＣ回路９および遅延回路１０に供給される。遅延回路１０は、ＡＤＲＣ回路９、クラスコード発生回路１１、ＲＯＭテーブル１２の処理に必要な時間だけデータを遅延させて、推定演算回路１３に出力する。
【００３１】
ＡＤＲＣ回路９は、上述したように領域毎に供給されるＳＤデータの１次元的あるいは２次元的なレベル分布のパターンを検出すると共に、上述のように各領域のデータを、例えば８ビットのＳＤデータから２ビットのＳＤデータに圧縮するような演算を行うことによりパターン圧縮データを形成し、このパターン圧縮データをクラスコード発生回路１１に供給する。本来、ＡＤＲＣ（Adaptive Dynamic Range Coding ）は、ＶＴＲ向け高能率符号化用に開発された適応的再量子化法であるが、信号レベルの局所的なパターンを短い語長で効率的に表現できるので、この実施例では、信号パターンのクラス分類のコード発生に使用している。ＡＤＲＣ回路９は、領域内のダイナミックレンジをＤＲ、ビット割当をｎ、領域内画素のデータレベルをＬ、再量子化コードをＱとして以下の式（１）により、領域内の最大値ＭＡＸと最小値ＭＩＮとの間を指定されたビット長で均等に分割して再量子化を行う。
【００３２】
ＤＲ＝ＭＡＸ−ＭＩＮ＋１
Ｑ＝〔（Ｌ−ＭＩＮ＋０．５）・２n ／ＤＲ〕 （１）
ただし、〔 〕は切り捨て処理を意味する。
【００３３】
この実施例では、領域分離化回路６により分離されたそれぞれ５画素のＳＤデータを、各２ビットに圧縮するものとする。圧縮されたＳＤデータをそれぞれｑ1 、ｑ2 、ｑ3 、ｑ4 、ｑ5 とする。
【００３４】
一方、位相シフトフィルタ回路４あるいは遅延回路５から供給されたＳＤ画像信号は、領域分割化回路７にも供給される。領域分割化回路７においても、供給されたＳＤ画像信号を複数の領域に分割する。この実施例では、供給されたＳＤ画像信号から、創造するべきＨＤ画素の２フィールド前のＳＤ画素を、例えば１画素×３ラインの計３画素からなる領域に分割し、さらに創造するべきＨＤ画素と同一フィールド内のＳＤ画素を、例えば同様に１画素×３ラインの計３画素からなる領域に分割する。
【００３５】
すなわち、図７におけるＨＤ画素ｙ1 、ＨＤ画素ｙ2 に対する前フレームのＳＤ画素ｍ1 、ｍ2 、ｍ3 および同一フレームのＳＤ画素ｎ1 、ｎ2 、ｎ3 がその領域にあたる。
【００３６】
領域分割化回路７により切り出されたデータが、動きクラス決定回路８に供給される。動きクラス決定回路８は、上述したように領域毎に供給されるＳＤデータの差分を算出し、その絶対値の平均値をしきい値処理することにより動きの指標である動きパラメータを算出し、この動きクラスmv-classをクラスコード発生回路１１に供給する。具体的には、動きクラス決定回路８は、以下の式（２）により、供給されるＳＤデータの差分の絶対値の平均値param を算出する。
【００３７】
【数１】
【００３８】
上述の手法で算出したＳＤデータの差分の絶対値の平均値param を予め設定したしきい値により、このＳＤデータの差分の絶対値の平均値param を用いて動きクラスmv-classを算出する。例えば、ここでは動きクラスを４つ設けることとして、動きクラスmv-classを以下のように決定する。
param ≦２の場合：動きクラス０
param ≦４の場合：動きクラス１
param ≦８の場合：動きクラス２
param ＞８の場合：動きクラス３
【００３９】
クラスコード発生回路１１は、ＡＤＲＣ回路９から供給されるパターン圧縮データ（ｑ1 、ｑ2 、ｑ3 、ｑ4 、ｑ5 ）および動きクラス決定回路８から供給される動きクラスmv-classに基づいて以下の式（３）の演算を行うことにより、そのブロックが属するクラスを検出し、そのクラスを示すクラスコードclass をＲＯＭテーブル１２へ供給する。このクラスコードclass は、ＲＯＭテーブル１２からの読み出しアドレスを示すのとなっている。
【００４０】
【数２】
この実施例では、ｎ＝３、Ｐ＝２である。ただし、モード１の推定とモード２の推定では、画素の位置が逆なのでＡＤＲＣの量子化データをモード１とモード２では逆読みにする必要がある。すなわち、モード１のクラスを式（２）で決定した場合、モード２のクラスは以下の式（４）で決定される。
【００４２】
【数３】
ＲＯＭテーブル１２には、ＳＤデータのパターンとＨＤデータの関係を学習することにより、線形推定式を用いて、ＳＤデータに対応するＨＤデータを算出するための係数データが各クラス毎に記憶されている。これは、線形推定式によりＳＤデータをこの画像情報よりも高い解像度の画像情報である。いわゆるハイビジョンの規格に合致したＨＤ（High Definition ）データに変換するための情報である。この実施例において、係数データはモード１とモード２で共通に用意される。なお、ＲＯＭテーブル１２に記憶されている係数データの作成方法については後述する。ＲＯＭテーブル１２からは、クラスコードclass で示されるアドレスから、そのクラスの係数データであるｗi(class)が読み出される。この係数データは、推定演算回路１３へ供給される。
【００４４】
推定演算回路１３は、遅延回路１０を介して領域分割化回路６から供給されるＳＤデータおよびＲＯＭテーブル１２から供給される係数データであるｗi(class)に基づいて、入力されたＳＤデータに対応するＨＤデータを算出する。
【００４５】
より具体的には、推定演算回路１３は、遅延回路１０より供給されたＳＤデータをＲＯＭテーブル１２より供給された係数データにより、係数データであるｗi(class)に基づいて、それぞれ以下の式（５）に示す演算を行うことにより、入力されたＳＤデータに対応するＨＤデータを算出する。作成されたＨＤデータは、水平補間フィルタ１４へ供給される。
【００４６】
ｈｄ´＝ｗ1 ｘ1 ＋ｗ2 ｘ2 ＋ｗ3 ｘ3 ＋ｗ4 ｘ4 ＋ｗ5 ｘ5 （５）
【００４７】
水平補間フィルタ１４は、図８の水平補間フィルタ１０２と同一なもので、補間処理により水平方向の画素数を２倍にするものである。水平補間フィルタ１４の出力は、出力端子１５を介して出力される。この出力端子１５を介して出力されるＨＤデータは、例えばＨＤテレビジョン受像器やＨＤビデオテープレコーダ装置等に供給される。
【００４８】
このように、ＳＤデータに対応するＨＤデータを推定するための係数データを各クラス毎に予め学習により求めた上で、ＲＯＭテーブル１２に記憶しておき、入力されるＳＤデータおよびＲＯＭテーブル１２から読み出した係数データ（ｗi(class)）に基づいて演算を行い、入力されたＳＤデータに対応するＨＤデータを形成して出力することにより、入力されるＳＤデータを単に補間処理したのとは異なり、実際のＨＤデータにより近いデータを出力することが出来る。
【００４９】
続いて、ＲＯＭテーブル１２に格納される係数データの作成方法について図２を用いて説明する。
【００５０】
係数データを学習によって得るためには、まず、既に知られているＨＤ画像に対応した、ＨＤ画像の１／４の画素数のＳＤ画像を形成する。具体的には、図２に示す理想フィルタ回路により、入力端子２１を介して供給されるＨＤデータの垂直方向の画素を垂直間引きフィルタ２２において、フィールド内の垂直方向の周波数が１／２になるように間引き処理し、さらに水平間引きフィルタ２３において、ＨＤデータの水平方向の画素を間引き処理することにより、ＳＤデータが得られる。垂直間引きフィルタ２３により得られたＳＤデータは、領域分割化回路２４に供給される。
【００５１】
領域分割化回路２４では、水平間引きフィルタ２３より供給されたＳＤ画像信号が複数の領域に分割される。具体的には、領域分割化回路２４は、先に説明した領域分割化回路６と同一の働きをするものである。この実施例では、領域分割化回路６と同じく、各５画素からなる領域にＳＤ画像信号が分割される。この領域毎のＳＤデータは、ＡＤＲＣ回路２５および正規方程式加算回路２９へ供給される。
【００５２】
ＡＤＲＣ回路２５は、領域毎に供給されるＳＤデータの１次元的あるいは２次元的なレベル分布のパターンを検出すると共に、上述のように各領域の全てのデータあるいは一部のデータを、例えば８ビットのＳＤデータから２ビットのＳＤデータに圧縮するような演算を行うことによりパターン圧縮データを形成し、このパターン圧縮データは、クラスコード発生回路２８へ供給される。このＡＤＲＣ回路２５は、先に説明したＡＤＲＣ回路９と同一なものであり、この実施例では、領域分割化回路２４により分離された、５画素からなる各領域のＳＤデータ（図６におけるｘ1 〜ｘ5 ）をＡＤＲＣにより各２ビットに圧縮するものとする。
【００５３】
一方、水平間引きフィルタ２３より供給されたＳＤ画像信号は、領域分割化回路２６にも供給される。具体的には、領域分割化回路２６は、先に説明した領域分割化回路７と同一の働きをするものである。領域分割化回路２６により切り出されたＳＤデータは、動きクラス決定回路２７へ供給される。具体的には、動きクラス決定回路２７は、先に説明した動きクラス決定回路８と同一の働きをするものである。動きクラス決定回路２７で決定された動きクラスは、クラスコード発生回路２８へ供給される。
【００５４】
クラスコード発生回路２８は、先に説明したクラスコード発生回路１１と同一のものであり、ＡＤＲＣ回路２５から供給されるパターン圧縮データおよび動きクラス決定回路２７から供給された動きクラスに基づいて式（２）の演算を行うことにより、そのブロックが属するクラスを検出し、そのクラスを示すクラスコードを出力するものである。クラスコード発生回路２８は、クラスコードを正規方程式加算回路２９に出力する。
【００５５】
ここで、正規方程式加算回路２９の説明のために、複数個のＳＤ画素からＨＤ画素への変換式の学習とその予測式を用いた信号変換について述べる。以下では、説明のために画素をより一般化してｎ画素による予測を行う場合について説明する。さらに、ＳＤ画素レベルをそれぞれ、ｘ1 、・・・、ｘn として、それぞれにｐビットＡＤＲＣを行った結果の再量子化データをｑ1 、・・・、ｑn とする。
【００５６】
このとき、この領域のクラスコードclass を式（２）で定義する。
【００５７】
上述のように、ＳＤ画素レベルをそれぞれ、ｘ1 、・・・、ｘn とし、ＨＤ画素レベルをｙとしたとき、クラス毎に係数ｗ1 、・・・、ｗn によるｎタップの線形推定式を設定する。これを式（６）に示す。学習前は、ｗi が未定係数である。
【００５８】
ｙ＝ｗ1 ｘ1 ＋ｗ2 ｘ2 ＋・・・＋ｗn ｘn （６）
【００５９】
学習は、クラス毎に複数の信号データに対して行う。データ数がｍの場合、式（６）に従って、以下に示す式（７）が設定される。
【００６０】
ｙk ＝ｗ1 ｘk1＋ｗ2 ｘk2＋・・・＋ｗn ｘkn （７）
（ｋ＝１、２、・・・ｍ）
【００６１】
ｍ＞ｎの場合、ｗ1 、・・・、ｗn は一意に決まらないので、誤差ベクトルｅの要素を式（８）で定義して、式（９）を最小にする係数を求める。いわゆる、最小二乗法による解法である。
【００６２】
ｅk ＝ｙk −｛ｗ1 ｘk1＋ｗ2 ｘk2＋・・・＋ｗn ｘkn｝ （８）
（ｋ＝１、２、・・・、ｍ）
【００６３】
【数４】
ここで、式（９）のｗi による偏微分係数を求める。それは式（１０）を０にするように、各ｗi を求めればよい。
【００６５】
【数５】
以下、式（１１）、式（１２）のように、ＸijＹi を定義すると、式（１０）は、行列を用いて式（１３）に書き換えられる。
【００６７】
【数６】
【数７】
【数８】
この方程式は、一般に正規方程式と呼ばれている。正規方程式加算回路２９は、クラスコード発生回路２８から供給されたクラスコード、領域分割化回路２４より供給されたＳＤデータｘ1 、・・・、ｘn が入力端子２１より供給された、ＳＤデータに対応するＨＤ画素レベルｙを用いて、この正規方程式の加算を行う。
【００７１】
すべてのトレーニングデータの入力が終了した後、正規方程式加算回路２９は、予測係数決定回路３０に正規方程式データを出力する。予測係数決定回路３０は、正規方程式を掃き出し法などの一般的な行列解法を用いて、ｗi について解き、予測係数を算出する。予測係数決定回路３０は、算出された予測係数をメモリ３１に書き込む。
【００７２】
以上のようにトレーニングを行った結果、メモリ３１には、量子化データｑ1 、ｑ2 、ｑ3 、ｑ4 、ｑ5 で規定されるパターン毎に、注目ＨＤデータｙを推定するための、統計的にもっとも真値に近い推定が出来る予測係数が格納される。このメモリ３１に格納されたテーブルが上述のように、この発明の画像信号変換装置において使用されるＲＯＭテーブル１２である。以上の処理により、線形推定式によりＳＤデータからＨＤデータを作成するための係数データの学習が終了する。
【００７３】
なお、上述の実施例の説明では、情報圧縮手段として、ＡＤＲＣを設けることにしたが、これはほんの一例であり、信号波形のパターンの少ないクラスで表現できるような情報圧縮手段であれば何を設けるかは自由であり、例えばＤＰＣＭやＶＱ等の圧縮手段を用いても良い。
【００７４】
さらに、上述の実施例の説明では、簡単のため、水平方向のアップコンバージョン、水平補間フィルタ１４を用いたが、このかわりに、水平方向のアップコンバージョン用のＲＯＭを用意し、水平方向のアップコンバージョンにおいても推定式を用いた方式を採ることも勿論可能である。
【００７５】
また、上述の実施例の説明では、垂直方向の変換と水平方向の変換を順次行うセパラブル方式を採用していたが、これはこの発明の本質ではなく、垂直方向の変換と水平方向の変換を同時に行う、ノン・セパラブル方式を採用しても何ら問題はない。
【００７６】
さらに、上述の実施例の説明では、領域分割化回路６により、信号波形のパターンを１次元的に分割したが、２次元的な分割にしても良い。
【００７７】
さらに、上述の実施例の説明では、領域分割化回路７および動きクラス決定回路８により、１次元的に分割したＳＤ画像データを用いて、動きクラスmv-classの決定を行っていたが、領域分割を２次元的な分割にしても良い。むしろ、２次元的なものにするほうが望ましい。また、今回は簡単のため、領域分割化回路６による領域分割と領域分割化回路７による領域分割は、類似の領域分割を行ったが本来これらは全く別個のものであり、類似の領域分割を行う必要は全くない。
【００７８】
さらに、上述の実施例の説明では、クラス分類に使用するＳＤ画素と、線形推定式で用いるＳＤ画素を同一のものとしたが、これらは必ずしも同一なものである必要はない。異なる画素を使用する場合、クラス分類に使用するＳＤ画素を線形推定式で用いるＳＤ画素が包含するような形にするのが望ましく、また追加して使用する、線形推定式で用いるＳＤ画素は、推定するＨＤ画素と同一フィールドに属するもののみとすることが望ましい。
【００７９】
さらに、上述の実施例の説明では、ＲＯＭテーブル１２の作成時に、位相シフトを行わないＳＤデータのみを入力対象としているが、図１に示すように位相シフトフィルタ回路４と遅延回路５と同様な回路を用意し、位相シフトされたＳＤデータをも学習対象としても良い。
【００８０】
【発明の効果】
この発明に依れば、奇数フィールドと偶数フィールドで処理を変え、偶数フィールドのＨＤ画素生成は、位相シフトフィルタにより位相をずらしたＳＤ画素をもとにするという手法を用いることにより、１種類の変換モードで垂直方向の変換を実現する。これにより、ＲＯＭテーブルの大きさが半分になり、また画質の均質化を実現することが可能となる。
【図面の簡単な説明】
【図１】この発明に係る画像情報変換装置の一実施例のブロック図である。
【図２】補正データテーブルの作成を説明するためのブロック図である。
【図３】この発明の変換方式の位相関係を説明するための略線図である。
【図４】この発明の変換方式の位相関係を説明するための略線図である。
【図５】従来の時空間クラス分割方式の問題点を説明するための略線図である。
【図６】この発明に係る時空間クラス決定に使用するデータを説明するための略線図である。
【図７】この発明に係る動きクラス決定に使用するデータを説明するための略線図である。
【図８】従来の画像情報変換装置のブロック図である。
【図９】従来の画像情報変換装置に係る水平補間フィルタの一例の回路図である。
【図１０】従来の変換方式の位相関係を説明するための略線図である。
【図１１】従来の変換方式の位相関係を説明するための略線図である。
【図１２】従来の変換方式の位相関係を説明するための略線図である。
【符号の説明】
２ 切換器
４ 位相シフトフィルタ回路
６、７ 領域分割化回路
８ 動きクラス決定回路
９ ＡＤＲＣ回路
１１ クラスコード発生回路
１２ ＲＯＭテーブル
１３ 推定演算回路
１４ 水平補間フィルタ
Claims (4)
- ディジタル画像信号を、より画素数の多いディジタル画像信号に変換するようにした画像情報変換装置において、
外部から供給された画像情報の奇数フィールドと偶数フィールドとを切り換えて出力する切換手段と、
上記偶数フィールドの画素と上記偶数フィールドの画素で生成される生成画素との位置関係が、上記奇数フィールドの画素と上記奇数フィールドの画素で生成される生成画素との位置関係と同等となるように、上記偶数フィールドを位相シフトして出力する位相シフト手段と、
上記偶数フィールドを位相シフトさせるために上記奇数フィールドを遅延させて出力する遅延手段と、
上記遅延手段および上記位相シフト手段から供給されたデータを時空間的に近傍に位置する複数の画像データからなる複数のブロックに分割する画像情報分割手段と、
上記画像情報分割手段により分割された上記ブロック毎に画像情報のレベル分布のパターンが検出され、上記検出されたパターンに基づいて、上記ブロックの画像情報が属するクラス情報を出力するクラス検出手段と、
上記外部から供給された画像情報を、上記外部から供給された画像情報よりも高い解像度の画像情報に変換するための情報である推定式の係数データが上記クラス毎に記憶されており、上記クラス検出手段からの上記クラス情報に応じて上記係数データを出力する係数データ記憶手段と、
上記係数データ記憶手段から供給された上記係数データに応じて、上記外部から供給された画像情報を、上記外部から供給された画像情報よりも高い解像度の画像情報に変換して出力する画像変換手段とを有することを特徴とする画像情報変換装置。 - 請求項１に記載の画像情報変換装置において、
上記係数データ記憶手段は、クラス毎に上記係数データを格納するメモリ手段を有し、
注目画素の空間的および／または時間的に近傍の複数の画素の値と上記係数データの線形一次結合によって、上記注目画素の値を作成した時に、作成された値と上記注目画素の真値との誤差を最小とするようなクラス毎の上記係数データを予め学習によって求めておく
ことを特徴とする画像情報変換装置。 - ディジタル画像信号を、より画素数の多いディジタル画像信号に変換するようにした画像情報変換方法において、
外部から供給された画像情報の奇数フィールドと偶数フィールドとを切り換えて出力する切換ステップと、
上記偶数フィールドの画素と上記偶数フィールドの画素で生成される生成画素との位置関係が、上記奇数フィールドの画素と上記奇数フィールドの画素で生成される生成画素との位置関係と同等となるように、上記偶数フィールドを位相シフトして出力する位相シフトステップと、
上記偶数フィールドを位相シフトさせるために上記奇数フィールドを遅延させて出力する遅延ステップと、
上記遅延ステップおよび上記位相シフトステップから供給されたデータを時空間的に近傍に位置する複数の画像データからなる複数のブロックに分割する画像情報分割ステップと、
上記画像情報分割ステップにより分割された上記ブロック毎に画像情報のレベル分布のパターンが検出され、上記検出されたパターンに基づいて、上記ブロックの画像情報が属するクラス情報を出力するクラス検出ステップと、
上記外部から供給された画像情報を、上記外部から供給された画像情報よりも高い解像度の画像情報に変換するための情報である推定式の係数データが上記クラス毎に記憶されており、上記クラス検出ステップからの上記クラス情報に応じて係数データ記憶手段から上記係数データを出力するステップと、
上記係数データ記憶手段から供給された上記係数データに応じて、上記外部から供給された画像情報を、上記外部から供給された画像情報よりも高い解像度の画像情報に変換して出力する画像変換ステップとを有することを特徴とする画像情報変換方法。 - 請求項３に記載の画像情報変換方法において、
クラス毎に上記係数データを格納するステップを有し、
注目画素の空間的および／または時間的に近傍の複数の画素の値と上記係数データの線形一次結合によって、上記注目画素の値を作成した時に、作成された値と上記注目画素の真値との誤差を最小とするようなクラス毎の上記係数データを予め学習によって求めておく
ことを特徴とする画像情報変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13286395A JP3800638B2 (ja) | 1995-05-02 | 1995-05-02 | 画像情報変換装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13286395A JP3800638B2 (ja) | 1995-05-02 | 1995-05-02 | 画像情報変換装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307834A JPH08307834A (ja) | 1996-11-22 |
| JP3800638B2 true JP3800638B2 (ja) | 2006-07-26 |
Family
ID=15091308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13286395A Expired - Lifetime JP3800638B2 (ja) | 1995-05-02 | 1995-05-02 | 画像情報変換装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800638B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115073A (en) * | 1996-12-11 | 2000-09-05 | Sony Corporation | Signal converting apparatus and method using a class decision circuit |
| WO1998026607A1 (fr) * | 1996-12-11 | 1998-06-18 | Sony Corporation | Dispositif de conversion de signaux et procede correspondant |
-
1995
- 1995-05-02 JP JP13286395A patent/JP3800638B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08307834A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4158232B2 (ja) | 画像情報変換装置および画像表示装置 | |
| WO1994014278A1 (en) | Image signal converter | |
| JP4147632B2 (ja) | 画像情報変換装置、画像情報変換方法、およびテレビジョン受像機 | |
| JP4131048B2 (ja) | 画像情報変換装置、変換方法および画像表示装置 | |
| JP3946781B2 (ja) | 画像情報変換装置及び方法 | |
| JP4168490B2 (ja) | 動き判定装置、その方法および画像情報変換装置 | |
| JPH0795591A (ja) | ディジタル画像信号処理装置 | |
| JP4193233B2 (ja) | 動き判定装置、その方法および画像情報変換装置 | |
| JP3723995B2 (ja) | 画像情報変換装置および方法 | |
| JP4140091B2 (ja) | 画像情報変換装置および画像情報変換方法 | |
| JP3800638B2 (ja) | 画像情報変換装置および方法 | |
| JP3724008B2 (ja) | 画像情報変換装置および係数データ作成装置 | |
| JPH07193789A (ja) | 画像情報変換装置 | |
| JP4470324B2 (ja) | 画像信号変換装置および方法 | |
| JP3653287B2 (ja) | 画像情報変換装置及び画像情報変換方法 | |
| JP4099555B2 (ja) | 画像情報変換装置 | |
| JP4078719B2 (ja) | 画像情報変換装置、変換方法および画像表示装置 | |
| JP3480015B2 (ja) | 画像データの生成装置および生成方法 | |
| JP4062326B2 (ja) | 係数生成装置および方法 | |
| JP3826434B2 (ja) | 信号変換装置および方法 | |
| JP3480011B2 (ja) | 画像情報変換装置 | |
| JP4174891B2 (ja) | 画像情報変換装置および方法 | |
| JP4310847B2 (ja) | 画像情報変換装置および変換方法 | |
| JPH06178277A (ja) | 画像情報変換装置 | |
| JP4042121B2 (ja) | 画像情報処理装置及び画像情報処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |