JP3826434B2 - 信号変換装置および方法 - Google Patents
信号変換装置および方法 Download PDFInfo
- Publication number
- JP3826434B2 JP3826434B2 JP16371296A JP16371296A JP3826434B2 JP 3826434 B2 JP3826434 B2 JP 3826434B2 JP 16371296 A JP16371296 A JP 16371296A JP 16371296 A JP16371296 A JP 16371296A JP 3826434 B2 JP3826434 B2 JP 3826434B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- pixel
- data
- coefficient data
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Television Systems (AREA)
Description
【発明の属する技術分野】
この発明は、外部から供給される通常の解像度の画像情報を高解像度の画像情報へ変換して出力するようにした信号変換装置および方法に関し、特に画素データと係数データとの積和演算を改良したものである。
【0002】
【従来の技術】
今日において、オーディオ・ビジュアル指向の高まりから、より高解像度の画像を得ることができるようなテレビジョン受像機の開発が望まれ、この要望に応えて、いわゆるハイビジョンが開発された。このハイビジョンは、いわゆるNTSC方式に規定される走査線数525本なのに対して、2倍以上の1125本となっているうえ、表示画面の縦横比もNTSC方式が3:4に対して9:16と広角画面になっている。このため、高解像度で臨場感のある画面を得ることができるようになっている。
【0003】
ここで、このような優れた特性を有するハイビジョンではあるが、NTSC方式の映像信号をそのまま供給しても画像表示を行うことはできない。これは、上述のようにNTSC方式とハイビジョン方式とでは規格が異なるからである。このため、NTSC方式の映像信号に応じた画像をハイビジョンで表示しようとする場合、従来は、供給されたNTSC方式の映像信号(SD(Standerd Definition )データ)の水平方向の補間処理を行い、その後垂直方向の補間処理を行うことで映像信号のレート変換を行っていた。
【0004】
この水平方向および垂直方向の補間処理は、縦続接続型のFIRフィルタからなるものであり、これらは、単に水平方向および垂直方向の補間を行っているにすぎないため、解像度は基となるNTSC方式の映像信号と何ら変わらなかった。特に、通常の画像を変換対象とした場合、垂直方向の補間をフィールド内処理で行うのが一般的であるが、その場合、画像のフィールド間相関を使用していないため、画像静止部においては、変換ロスにより、NTSC方式の映像信号よりむしろ解像度が劣化する欠点があった。
【0005】
これに対し、出願人は、特願平6−205934号の画像信号変換装置において、入力信号である画像信号レベルの3次元(時空間)分布に応じてクラス分割を行い、クラス毎に予め学習により獲得された予測係数値を格納した記憶手段を持ち、予測式に基づいた演算により最適な推定値を出力する、というものを提案している。
【0006】
この手法は、HD(High Definition )データを創造する場合、創造するHD画素の近傍にあるSDデータを用いてクラス分割を行い、それぞれのクラス毎に予測係数値を学習により獲得することで、画像静止部において、より真値に近いHDデータを得る、というような巧妙なものである。
【0007】
このように、SDデータに対応するHDデータを推定するための予測係数値を各クラス毎に予め学習により求めた上で、ROMテーブルに格納しておき、入力されるSDデータおよびROMテーブルから読み出した予測係数値を出力することにより、入力されたSDデータを単に補間処理したものとは異なり、実際のHDデータにより近いデータを出力することができるという特徴がある。
【0008】
従来、SDデータとHDデータの位置関係は、図7に示すような配置とされている。この図7は、垂直方向および水平方向の画素位置の関係を示したものであり、SDデータx1 と水平方向に同じ位置にHDデータy1 が配置され、SDデータx1 およびx2 から水平方向に等距離にHDデータy2 が配置される。また、HDデータy3 は、HDデータy1 と水平方向に同じ位置に配置され、HDデータy4 は、HDデータy2 と水平方向に同じ位置に配置される。
【0009】
図8は、垂直方向および時間方向の画素位置の関係を示したものであり、この図8は、同一フィールドのSDデータの垂直方向の間隔を1とする時に、同一フィールドのSDデータから垂直方向に1/8および3/8の間隔となるようにHDデータを生成することを示す。
【0010】
このような画素配置のときに信号変換装置に用いられる積和回路を図9に示す。被乗数レジスタ22からは、複数のSDデータが積和器24および27へ供給される。また、クラス決定回路としてのアドレスコントロール回路21が設けられ、クラスコードがアドレスコントロール回路21から係数メモリ23および26へ供給される。乗数メモリ23および26では、クラスコードに対応する係数データがそれぞれ積和器24および27へ供給される。
【0011】
具体的には、図7の画素の配置の場合、積和器24では、複数のSDデータと係数データから積和演算の結果HDデータy1 が生成され、積和器27では、複数のSDデータと係数データから積和演算の結果HDデータy2 が生成される。同様に、積和器24ではHDデータy3 が生成され、積和器27ではHDデータy4 が生成される。このように、係数メモリ23では、水平方向にSDデータx1 と同位置となるHDデータを求めるための係数データが記憶され、その係数データを用いて積和器24では、SDデータとの積和演算が実行され、HDデータが生成される。係数メモリ26では、水平方向にSDデータx1 およびx2 から等距離の位置となるHDデータを求めるための係数データが記憶され、その係数データを用いて積和器27では、SDデータとの積和演算が実行され、HDデータが生成される。そして、積和器24の積和出力は出力端子25から出力され、積和器27の積和出力は、出力端子28から出力される。
【0012】
この積和器24および27の一例として図10に示すように、入力端子31からSDデータが供給され、そのSDデータは、レジスタ32を介して乗算器35へ供給される。入力端子33から係数データが供給され、その係数データは、レジスタ34を介して乗算器35へ供給される。乗算器35では、SDデータと係数データとが乗算され、その乗算出力は、レジスタ36を介して加算器37へ供給される。加算器37では、2つの乗算出力が加算され、その加算出力は、レジスタ38を介して加算器39へ供給される。加算器39では、2つの加算出力が加算され、レジスタ40を介して出力端子41から積和出力が出力される。
【0013】
このように、積和演算回路を用いた演算において、予め係数データをメモリ等に用意しておき、画像の特徴によって係数データを可変できる構成が画像信号の変換に用いられていた。
【0014】
【発明が解決しようとする課題】
しかしながら、SDデータを演算することで出力されるHDデータの物理的な画素位置が図7の配置のように2種類あった場合、フィルタ演算の際の係数データの傾向が異なるため、図9に示すように、それぞれの係数メモリ23および26を持たなければならなかった。この係数データの種類を多く持てば持つほど係数メモリの容量が増え、ハード規模が増大するという問題があった。
【0015】
従って、この発明の目的は、上述した問題点を鑑みて、ハード規模を削減することができる信号変換装置および方法を提供することにある。
【0016】
【課題を解決するための手段】
請求項1に記載の発明は、第1の画素からなる第1のディジタル画像信号を第1の画素より画素数の多い第2の画素からなる第2のディジタル画像信号に変換するようにした信号変換装置において、複数の第1の画素から第2の画素を予測するための係数データを、第2の画素の各々の近傍にある第1の画素のレベル分布のパターンに応じてクラス分割し、それぞれのクラス毎に予め学習により獲得し、獲得された係数データを記憶する係数データ記憶手段と、第1のディジタル画像信号から、第2の画素内の注目画素の近傍に配置される複数の第1の画素を切り出す第1の領域切り出し手段と、第1の領域切り出し手段により切り出された複数の第1の画素のレベル分布のパターンに応じて、注目画素のクラスを決定するクラス決定手段と、第1のディジタル画像信号から、第2の画素内の注目画素の近傍に配置される複数の第1の画素を切り出す第2の領域切り出し手段と、第2の領域切り出し手段からの複数の第1の画素と係数データ記憶手段から読み出されたクラス決定手段により決定されたクラスに対応する係数データとの線形1次結合によって第2の画素内の注目画素を予測する演算手段とを有し、係数データ記憶手段には、第2の領域切り出し手段により切り出された複数の第1の画素の中の所定の第1の画素から水平方向に等距離に配置される2つの第2の画素を予測するための係数データのうちの一方のみが記憶されており、2つの第2の画素の一方を予測する時と、2つの第2の画素の他方を予測する時とで、複数の第1の画素に対して乗じられる係数データが線対称に入れ換えられることを特徴とする信号変換装置である。
【0017】
また、請求項2に記載の発明は、第1の画素からなる第1のディジタル画像信号を第1の画素より画素数の多い第2の画素からなる第2のディジタル画像信号に変換するようにした信号変換方法において、複数の第1の画素から第2の画素を予測するための係数データを、第2の画素の各々の近傍にある第1の画素のレベル分布のパターンに応じてクラス分割し、それぞれのクラス毎に予め学習により獲得し、獲得された係数データを係数データ記憶手段に記憶するステップと、第1のディジタル画像信号から、第2の画素内の注目画素の近傍に配置される複数の第1の画素を切り出す第1の領域切り出しステップと、第1の領域切り出しステップにより切り出された複数の第1の画素のレベル分布のパターンに応じて、注目画素のクラスを決定するクラス決定ステップと、第1のディジタル画像信号から、第2の画素内の注目画素の近傍に配置される複数の第1の画素を切り出す第2の領域切り出しステップと、第2の領域切り出しステップからの複数の第1の画素と係数データ記憶手段から読み出されたクラス決定ステップにより決定されたクラスに対応する係数データとの線形1次結合によって第2の画素内の注目画素を予測する演算ステップとを有し、係数データ記憶手段には、第2の領域切り出しステップにより切り出された複数の第1の画素の中の所定の第1の画素から水平方向に等距離に配置される2つの第2の画素を予測するための係数データのうちの一方のみが記憶されており、2つの第2の画素の一方を予測する時と、2つの第2の画素の他方を予測する時とで、複数の第1の画素に対して乗じられる係数データが線対称に入れ換えられることを特徴とする信号変換方法信号変換方法である。
【0018】
上述したように、この発明は、SDデータを中心に鏡像関係にある2つのHDデータを水平方向に配置するようにされ、1つのSDデータから出力されるHDデータの物理的な画素位置が2種類あった場合、SDデータに対して係数データを線対称に入れ換えて用いることによって、係数データの数を半減することができ、ハード規模を削減することができる。
【0019】
【発明の実施の形態】
以下、この発明の一実施例について図面を参照して説明する。まず、この発明の理解を容易とするために、SD画素と予測しようとするHD画素の画素位置の関係から説明する。図1に示すように、水平方向にある2つのHDデータy1およびy2の間に1/2となる位置にSDデータx1が配置される。このように、入力されるSDデータから水平方向に等距離にHDデータを配置する(以下、鏡像関係と称する)。
【0020】
このときに、2つのHDデータy1 およびy2 、またはy3 およびy4 を生成する場合、係数データを線対称に入れ換え、同じ係数データを使用することができる。これは、画像信号の自己相関性から近傍の画像信号は、中心のSDデータに対して左右対称であることが多いためであり、水平方向に鏡像関係をなす2つのHDデータを求める場合、SDデータに乗ずる係数データを線対称に入れ換えることができる。従って、1つの係数データで鏡像関係にある2つのHDデータを予測することが可能となる。
【0021】
なお、図1は、垂直方向および水平方向の画素位置の関係を示したものであり、垂直方向および時間方向の画素位置は、上述した図8と同じ画素配置となる。
【0022】
図2は、この発明の一実施例の回路構成を示す。被乗数レジスタ3には、図3における被乗数としてのSDデータx1 〜x15が蓄えられており、SDデータx1 〜x15が被乗数レジスタ3から積和器4および7へ供給される。この被乗数レジスタ3から出力されるSDデータx1 〜x15においては、SDデータx2 とx4 、x6 とx10、x7 とx9 、x12とx14が鏡像関係にある。
【0023】
アドレスコントロール回路1では、複数のSDデータに基づいて、クラスコードclass が生成される。このクラスコードclass は、複数のSDデータに対して後述するADRC(Adaptive Dynamic Range Coding )などの圧縮を施し、各SDデータを例えば8ビットから2ビットのデータへ圧縮し、生成される。このときのSDデータは、上述したx1 〜x15でも良く、異なるものでも良い。このように生成されたクラスコードclass は、アドレスコントロール回路1から係数メモリ2へ供給される。
【0024】
係数メモリ2では、供給されたクラスコードclass に応答した係数データw1 〜w15が読み出され、読み出された係数データw1 〜w15は、積和器4および係数入れ換え回路6へ供給される。この係数メモリ2は、予め学習することによって得られた係数データが記憶されたものである。係数入れ換え回路6は、供給された係数データw1 〜w15の中から水平方向に鏡像関係となるSDデータに対応する係数データw2 とw4 、w6 とw10、w7 とw9 、w12とw14を入れ換え、積和器7へ出力する。係数メモリ2からの係数データw1 〜w15は、積和器4に対しては、入れ換えの処理をせずに供給される。このように、積和器7に対しては、鏡像関係を考慮して、水平方向に鏡像関係となるSDデータに対応する係数データw2 とw4 、w6 とw10、w7 とw9 、w12とw14が線対称に入れ換えられて供給される。
【0025】
積和器4では、SDデータと係数データが式(1)に基づいて積和演算が行われ、その演算結果y1 は、出力端子5から出力される。
【0026】
y1 =w1 x1 +w2 x2 +w3 x3 +w4 x4 +w5 x5 +w6 x6 +w7 x7 +w8 x8 +w9 x9 +w10x10+w11x11+w12x12+w13x13+w14x14+w15x15 (1)
【0027】
積和器7では、SDデータと係数データが式(2)に基づいて積和演算が行われ、その演算結果y2 は、出力端子8から出力される。
【0028】
y2 =w1 x1 +w4 x2 +w3 x3 +w2 x4 +w5 x5 +w10x6 +w9 x7 +w8 x8 +w7 x9 +w6 x10+w11x11+w14x12+w13x13+w12x14+w15x15 (2)
【0029】
上述のように、画像特性の左右均等性を考慮して、水平方向に鏡像関係となるSDデータは、同じ係数データを入れ換えて用いることにより、係数メモリ2を共有することができる。
【0030】
上述したような、この発明による積和演算回路を使用して構成された信号変換装置の一例を図4に示す。入力端子11からSDデータが供給され、そのSDデータは、領域切り出し回路12、14および19へ供給される。領域切り出し回路12は、入力端子11から供給されたSDデータから空間クラスに必要なSDデータを切り出す。この一例では、例えば図6に示すように創造するべきHDデータy1 〜y4 の近傍に位置する5つのSDデータk1 〜k5 を切り出す。
【0031】
領域切り出し回路12により切り出されたSDデータは、ADRC回路13へ供給される。ADRC回路13は、供給されたSDデータのレベル分布のパターン化を目的として、各領域のデータを、例えば8ビットのSDデータから2ビットのSDデータに圧縮するような演算を行う。これにより、形成されたパターン圧縮データをクラスコード発生回路16へ供給する。
【0032】
領域切り出し回路14は、主に動きを表現する(動きクラス)ために必要なSDデータを切り出す。この一例では、例えば供給されたSDデータから創造するべきHDデータy1 〜y4 に対して図6に示す位置に存在する10個のSDデータm1 〜m5 およびn1 〜n5 を切り出す。
【0033】
領域切り出し回路14により切り出されたSDデータは、動きクラス決定回路15へ供給される。動きクラス決定回路15は、供給されたSDデータのフレーム間差分を算出し、その絶対値の平均値をしきい値処理することにより動きの指標である動きパラメータを算出する。具体的には、動きクラス決定回路15は、以下の式(3)により、供給されるSDデータの差分の絶対値の平均値param を算出する。
【0034】
【数1】
ただし、図5の画素配置では、n=5である。
【0035】
動きパラメータは、例えば4つの動きクラスmv-classのことである。すなわち、SDデータの差分の絶対値の平均値param ≦2の場合、動きクラスmv-classを0と決定し、平均値param ≦4の場合、動きクラスmv-classを1と決定し、平均値param ≦8の場合、動きクラスmv-classを2と決定し、平均値param >8の場合、動きクラスmv-classを3と決定する。このように決定された動きクラスmv-classがクラスコード発生回路16へ供給される。
【0036】
クラスコード発生回路16は、ADRC回路13からの空間クラスおよび動きクラス決定回路15からの動きクラスmv-classに基づいて以下の式(4)の演算を行うことにより、そのブロックが属するクラスを検出し、そのクラスを示すクラスコードclass を係数メモリ17へ供給する。このクラスコードclass は、係数メモリ17からの読み出しアドレスを示すものとなっている。
【0037】
【数2】
この例では、n=5、p=2である。
【0038】
係数メモリ17には、SDデータのパターンとHDデータの関係を学習することにより、線形推定式を用いて、SDデータに対応するHDデータを算出するための係数データが各クラス毎に記憶されている。この係数メモリ17からは、クラスコードclass で示されるアドレスから、そのクラスの係数データであるwi (class )が読み出される。この係数データは、係数メモリ17から推定演算回路18へ供給される。
【0039】
一方、SDデータは、領域切り出し回路19にも供給される。領域切り出し回路19は、SDデータを図3に示すような位置にある推定演算に使用する15個のSDデータx1 〜x15を切り出す。領域切り出し回路19の出力信号は、推定演算回路18へ供給される。推定演算回路18は、領域切り出し回路19からのSDデータ、係数メモリ17からの係数データに基づいて、入力されたSDデータに対応するHDデータを算出する。算出されたHDデータは、出力端子20から出力される。
【0040】
この図4に示す係数メモリ17、推定演算回路18および領域切り出し回路19は、上述したこの発明の一実施例に対応する部分である。具体的には、係数メモリ17は係数メモリ2と同様のものであり、領域切り出し回路19から切り出されたSDデータは、被乗数レジスタ3に保持され、積和器4および7へ供給される。推定演算回路18は、積和器4、係数入れ換え回路6および積和器7から構成され、供給されたSDデータと係数データとを用いて、上述した式(1)および式(2)の積和演算が実行される。すなわち、推定演算回路18からの演算結果は、HDデータとして出力端子20から出力される。
【0041】
なお、この実施例では、係数入れ換え回路6を使用して係数データの入れ換えを行っているが、この係数入れ換え回路6を使用せず、係数メモリ2と積和器7との結線を予め入れ換えることによって、同様の効果を得ることができる。
【0042】
【発明の効果】
この発明に依れば、入力されるSDデータに対して出力されるHDデータの物理的な位置を、水平方向において鏡像関係の位置とすることにより、鏡像関係にあるSDデータに対する係数データを線対称に入れ換えて用いることができるため、係数メモリを半減することができるため、大幅にハード規模を削減することができる。
【図面の簡単な説明】
【図1】この発明に係る画素位置を説明するための略線図である。
【図2】この発明の積和演算回路の一実施例を示す回路図である。
【図3】この発明に係る画素位置を説明するための略線図である。
【図4】この発明が適用できる信号変換装置の一例を示すブロック図である。
【図5】領域切り出しを説明するための略線図である。
【図6】領域切出しを説明するための略線図である。
【図7】従来の信号変換装置における空間内の画素位置を説明するための略線図である。
【図8】従来の信号変換装置における時間方向の画素位置を説明するための略線図である。
【図9】信号変換装置に使用できる従来の積和演算回路を示す回路図である。
【図10】積和器の一例を示す回路図である。
【符号の説明】
1・・・アドレスコントロール回路、2・・・係数メモリ、3・・・被乗数メモリ、4、7・・・積和器、6・・・係数入れ換え回路
Claims (2)
- 第1の画素からなる第1のディジタル画像信号を上記第1の画素より画素数の多い第2の画素からなる第2のディジタル画像信号に変換するようにした信号変換装置において、
複数の上記第1の画素から上記第2の画素を予測するための係数データを、上記第2の画素の各々の近傍にある上記第1の画素のレベル分布のパターンに応じてクラス分割し、それぞれのクラス毎に予め学習により獲得し、獲得された係数データを記憶する係数データ記憶手段と、
上記第1のディジタル画像信号から、上記第2の画素内の注目画素の近傍に配置される複数の第1の画素を切り出す第1の領域切り出し手段と、
上記第1の領域切り出し手段により切り出された上記複数の第1の画素のレベル分布のパターンに応じて、上記注目画素のクラスを決定するクラス決定手段と、
上記第1のディジタル画像信号から、上記第2の画素内の注目画素の近傍に配置される複数の第1の画素を切り出す第2の領域切り出し手段と、
上記第2の領域切り出し手段からの複数の上記第1の画素と上記係数データ記憶手段から読み出された上記クラス決定手段により決定されたクラスに対応する上記係数データとの線形1次結合によって第2の画素内の上記注目画素を予測する演算手段とを有し、
上記係数データ記憶手段には、上記第2の領域切り出し手段により切り出された上記複数の第1の画素の中の所定の第1の画素から水平方向に等距離に配置される2つの上記第2の画素を予測するための係数データのうちの一方のみが記憶されており、
上記2つの第2の画素の一方を予測する時と、上記2つの第2の画素の他方を予測する時とで、上記複数の第1の画素に対して乗じられる上記係数データが線対称に入れ換えられることを特徴とする信号変換装置。 - 第1の画素からなる第1のディジタル画像信号を上記第1の画素より画素数の多い第2の画素からなる第2のディジタル画像信号に変換するようにした信号変換方法において、
複数の上記第1の画素から上記第2の画素を予測するための係数データを、上記第2の画素の各々の近傍にある上記第1の画素のレベル分布のパターンに応じてクラス分割し、それぞれのクラス毎に予め学習により獲得し、獲得された係数データを係数データ記憶手段に記憶するステップと、
上記第1のディジタル画像信号から、上記第2の画素内の注目画素の近傍に配置される複数の第1の画素を切り出す第1の領域切り出しステップと、
上記第1の領域切り出しステップにより切り出された上記複数の第1の画素のレベル分布のパターンに応じて、上記注目画素のクラスを決定するクラス決定ステップと、
上記第1のディジタル画像信号から、上記第2の画素内の注目画素の近傍に配置される複数の第1の画素を切り出す第2の領域切り出しステップと、
上記第2の領域切り出しステップからの複数の上記第1の画素と上記係数データ記憶手段から読み出された上記クラス決定ステップにより決定されたクラスに対応する上記係数データとの線形1次結合によって第2の画素内の上記注目画素を予測する演算ステップとを有し、
上記係数データ記憶手段には、上記第2の領域切り出しステップにより切り出された上記複数の第1の画素の中の所定の第1の画素から水平方向に等距離に配置される2つの上記第2の画素を予測するための係数データのうちの一方のみが記憶されており、
上記2つの第2の画素の一方を予測する時と、上記2つの第2の画素の他方を予測する時とで、上記複数の第1の画素に対して乗じられる上記係数データが線対称に入れ換えられることを特徴とする信号変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16371296A JP3826434B2 (ja) | 1996-06-04 | 1996-06-04 | 信号変換装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16371296A JP3826434B2 (ja) | 1996-06-04 | 1996-06-04 | 信号変換装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09327000A JPH09327000A (ja) | 1997-12-16 |
JP3826434B2 true JP3826434B2 (ja) | 2006-09-27 |
Family
ID=15779214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16371296A Expired - Lifetime JP3826434B2 (ja) | 1996-06-04 | 1996-06-04 | 信号変換装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3826434B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8266199B2 (en) * | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
CN114117244B (zh) * | 2022-01-24 | 2022-08-26 | 百芯智能制造科技(深圳)有限公司 | 一种元器件关系的识别方法及电子设备 |
-
1996
- 1996-06-04 JP JP16371296A patent/JP3826434B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09327000A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100478070B1 (ko) | 화상정보변환장치와방법및적화연산회로와방법 | |
JP4147632B2 (ja) | 画像情報変換装置、画像情報変換方法、およびテレビジョン受像機 | |
JP3271101B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
JP3674186B2 (ja) | 画像情報変換装置および方法 | |
JP3946781B2 (ja) | 画像情報変換装置及び方法 | |
JP3826434B2 (ja) | 信号変換装置および方法 | |
JP3890638B2 (ja) | 画像情報変換装置および方法 | |
JP4140091B2 (ja) | 画像情報変換装置および画像情報変換方法 | |
JP3723995B2 (ja) | 画像情報変換装置および方法 | |
JP3400055B2 (ja) | 画像情報変換装置及び画像情報変換方法並びに画像処理装置及び画像処理方法 | |
JP3800638B2 (ja) | 画像情報変換装置および方法 | |
JP4099555B2 (ja) | 画像情報変換装置 | |
JP3767019B2 (ja) | 積和演算回路および方法 | |
JP3653287B2 (ja) | 画像情報変換装置及び画像情報変換方法 | |
JP4062326B2 (ja) | 係数生成装置および方法 | |
JP3480011B2 (ja) | 画像情報変換装置 | |
JPH08130744A (ja) | テレビジヨン受像装置 | |
JP3587188B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
JP4241720B2 (ja) | 積和演算回路 | |
JP4042121B2 (ja) | 画像情報処理装置及び画像情報処理方法 | |
JP4310847B2 (ja) | 画像情報変換装置および変換方法 | |
JP4001143B2 (ja) | 係数生成装置および方法 | |
JP4250807B2 (ja) | フィールド周波数変換装置および変換方法 | |
JP4193236B2 (ja) | 画像情報変換装置、画像情報変換方法、およびテレビジョン受像機 | |
JP2000092454A (ja) | 画像情報変換装置および画像情報変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |