JP4131048B2 - 画像情報変換装置、変換方法および画像表示装置 - Google Patents
画像情報変換装置、変換方法および画像表示装置 Download PDFInfo
- Publication number
- JP4131048B2 JP4131048B2 JP28004898A JP28004898A JP4131048B2 JP 4131048 B2 JP4131048 B2 JP 4131048B2 JP 28004898 A JP28004898 A JP 28004898A JP 28004898 A JP28004898 A JP 28004898A JP 4131048 B2 JP4131048 B2 JP 4131048B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- pixel
- signal
- prediction
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、テレビジョン受像機に用いて好適な画像情報変換装置、変換方法および画像表示装置に関する。
【０００２】
【従来の技術】
インターレス方式の画像信号をプログレッシブ方式（順次走査方式、ノンインターレス方式とも称される）の画像信号へ変換する画像情報変換装置が提案されている。この変換は、インターレス方式であることに起因するラインフリッカを軽減するためになされる。例えばグラフィックスの画像では、ラインフリッカが目立つ問題があり、グラフィックス画像を表示する時には、インターレス方式よりもプログレッシブ方式の方が高画質とできる。また、インターレス方式の標準解像度の画像信号をインターレス方式の高解像度の画像信号へ変換する画像信号変換装置も提案されている。
【０００３】
一例として、画像信号変換装置は、入力される５２５ｉ信号（走査線５２５本のインターレス方式の信号）を５２５ｐ信号（走査線５２５本のプログレッシブ方式の信号）へ変換したり、入力される５２５ｉ信号を１０５０ｉ信号（走査線１０５０本のインターレス方式の信号）へ変換する。この種の画像信号変換装置として、本願出願人は、出力画像信号のある画素値（注目画素値）を予め学習によって得た予測係数と注目画素の近傍の入力画像信号の複数の画素値との線型結合によって生成し、予測係数を注目画素の近傍の複数の画素値のレベル分布（クラス）に応じて切り換える方式のもの（クラス分類適応処理による画像信号変換装置）を提案している。クラス分類適応処理によって、入力画像信号中の画素を使用した補間による信号変換装置と比較して、解像度が向上した出力画像信号を得ることができる。
【０００４】
【発明が解決しようとする課題】
提案されているクラス分類適応処理型の画像信号変換装置は、入力画像信号の画質が劣化している場合に、劣化を考慮して信号変換を行うものではなかった。従って、変換後の出力画像信号において、入力画像信号に存在していた劣化が目立つことがあった。例えば５２５ｉ信号を１０５０ｉ信号へ変換する場合には、水平および垂直方向において、それぞれ２倍に画素数が増加する。その結果、劣化の面積が大きくなり、結果として変換後の出力画像で劣化が目立つ問題があった。
【０００５】
従って、この発明の目的は、クラス分類適応型画像信号変換装置であって、入力画像信号に存在している画質劣化が変換後に目立つことを防止することが可能な画像情報変換装置、変換方法および画像表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を達成するために、請求項１の発明は、インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換装置において、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択手段と、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択手段と、
第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定手段と、
予め学習によって取得され、ラインフリッカーまたはノイズのない入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある入力画像信号に対する第２の予測係数とをクラス情報毎に記憶するメモリ手段と、
スイッチ操作に応答して、クラス情報に対応する第１の予測係数および第２の予測係数の一方を選択する選択手段と、
第１のデータ選択手段で選択された第１の画素と、選択手段によって選択された第１および第２の予測係数の内の一方の予測係数との線形予測式によって、出力画像信号の画素値を生成する画素値生成手段とからなり、
学習は、出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノイズのない入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
第１の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第１の予測係数が取得され、
第２の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第２の予測係数が取得される画像情報変換装置である。
【０００７】
請求項２の発明は、入力画像信号源と表示装置との間に、インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換装置を設け、
画像情報変換装置は、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択手段と、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択手段と、
第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定手段と、
予め学習によって取得され、ラインフリッカーまたはノイズのない入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある入力画像信号に対する第２の予測係数とをクラス情報毎に記憶するメモリ手段と、
スイッチ操作に応答して、クラス情報に対応する第１の予測係数および第２の予測係数の一方を選択する選択手段と、
第１のデータ選択手段で選択された第１の画素と、選択手段によって選択された第１および第２の予測係数の内の一方の予測係数との線形予測式によって、出力画像信号の画素値を生成する画素値生成手段とからなり、
学習は、出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノイズのない入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
第１の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第１の予測係数が取得され、
第２の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第２の予測係数が取得されるものである画像表示装置である。
【０００８】
請求項４の発明は、インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換方法において、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択ステップと、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択ステップと、
第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定ステップと、
予め学習によって取得され、ラインフリッカーまたはノイズのない入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある入力画像信号に対する第２の予測係数とをクラス情報毎に記憶するステップと、
スイッチ操作に応答して、クラス情報に対応する第１の予測係数および第２の予測係数の一方を選択する選択ステップと、
第１のデータ選択ステップで選択された第１の画素と、選択ステップによって選択された第１および第２の予測係数の内の一方の予測係数との線形予測式によって、出力画像信号の画素値を生成する画素値生成ステップとからなり、
学習は、出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノイズのない入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
第１の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第１の予測係数が取得され、
第２の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第２の予測係数が取得される画像情報変換方法である。
【０００９】
この発明では、インターレス方式の入力画像信号を、プログレッシブ方式の出力画像信号またはより高解像度のインターレス信号へ変換することができる。予め画質劣化のない生徒画像と教師画像から得た第１の予測係数と、画質劣化のある生徒画像と教師画像から得た第２の予測係数を用意しているので、入力画像信号の画質劣化の有無に応じて使用する予測係数を切り換えることによって、画質劣化のない出力画像を得ることが可能となる。
【００１０】
【発明の実施の形態】
以下、この発明の一実施形態について説明する。一実施形態の理解の容易のため、ディジタル入力映像信号例えばライン数が５２５本でインターレス方式の入力映像信号（以下、５２５ｐ信号と称する）を、プログレッシブ方式のディジタル出力映像信号例えばライン数が５２５本でプログレッシブ方式の画像信号（以下、５２５ｐ信号と称する）へ変換するクラス分類適応処理型の画像信号変換装置について説明する。さらに、これらの出力映像信号は、水平方向の画素数が入力映像信号の２倍とされる。
【００１１】
クラス分類適応処理は、入力信号である映像信号レベルの３次元（時空間）分布に応じてクラス分割を行い、クラス毎に予め学習により獲得された予測係数値を格納した記憶手段を持ち、予測式に基づいた演算により最適な推定値を出力する方式であり、クラス分類適応処理によって、解像度を入力映像信号のもの以上に高めることが可能である。
【００１２】
この画像信号変換装置では、図１に示すように、入力映像信号（５２５ｉ信号）が領域切り出し部１に供給され、クラス分類および予測演算に必要とされる複数の画素が含まれる領域が切り出される。領域切り出し部１の出力がクラス検出回路２および１２、予測タップ選択回路３および１３に供給される。クラス検出回路２および１２は、生成すべき出力画素の近傍の入力画素のレベル分布のパターンに対応するクラスを検出する。クラス検出回路２および１２において、動きクラスを検出しても良い。なお、この画像信号変換装置では、現存ライン上の出力画素値（ラインデータＬ１）と生成ライン上の出力画素値（ラインデータＬ２）とを並列構成でもって生成するようにしている。但し、メモリを追加し、回路の動作速度が速ければ、時分割処理でラインデータＬ１およびＬ２を順に生成すると共に、ライン倍速処理を行うことが可能である。
【００１３】
クラス検出回路２および１２のそれぞれにより検出されたクラスが予測タップ選択回路３、１３と予測係数メモリ４、１４とに供給される。予測係数メモリ４、１４からは、クラスに対応する予測係数が読出され、積和演算回路５、１５に読出された予測係数が供給される。予測タップ選択回路３、１３は、クラスに応じて使用する予測タップを選択する構成とされている。予め各クラスの予測係数を学習によって得る時に、予測係数と使用する予測タップ位置情報との両者を得るようにしている。予測タップ選択回路３、１３には、予測タップ位置情報がクラス毎に記憶されたメモリが設けられている。このメモリからクラスに対応して読出された予測タップ位置情報がタップ切り替え用のセレクタに供給され、セレクタが選択的に予測タップを出力する。予測タップ選択回路３、１３からの予測タップが積和演算回路５、１５に供給される。
【００１４】
積和演算回路５、１５では、予測タップ（５２５ｉ信号の画素）と予測係数との線形予測式を用いて出力映像信号（５２５ｐ信号）のデータを算出する。積和演算回路５は、現存ライン上のデータ（ラインデータＬ１）を出力し、積和演算回路１５は、生成ライン上のデータ（ラインデータＬ２）を出力する。同時に、積和演算回路５、１５は、水平方向で２倍の数の画素を出力する。
【００１５】
積和演算回路５からのラインデータＬ１がラインダブラ６に供給され、積和演算回路１５からのラインデータＬ２がラインダブラ１６に供給される。ラインダブラ６、１６は、ライン倍速の処理を行う。積和演算回路５、１５は、５２５ｉ信号から５２５ｐ信号を生成するので、水平周期は、５２５ｉ信号と同一である。ラインダブラ６、１６は、水平周期を２倍とするライン倍速処理を行う。ラインダブラ６、１６の出力が水平周期で切り替えられるスイッチング回路７に入力される。スイッチング回路７は、ラインダブラ６、１６のそれぞれの出力を交互に選択し、出力映像信号（５２５ｐ信号）を発生する。
【００１６】
図２は、ライン倍速処理をアナログ波形を用いて示すものである。積和演算回路５、１５によって、ラインデータＬ１およびＬ２が同時に生成される。ラインデータＬ１には、順にａ１，ａ２，ａ３，・・・のラインが含まれ、ラインデータＬ２には、順にｂ１，ｂ２，ｂ３，・・・のラインが含まれる。ラインダブラ６、１６は、各ラインのデータを時間軸方向に１／２に圧縮し、圧縮されたデータをスイッチング回路７によって交互に選択することによって、線順次出力（ａ０，ｂ０，ａ１，ｂ１，・・・）が形成される。
【００１７】
図示しないが、出力映像信号がＣＲＴディスプレイに供給される。ＣＲＴディスプレイは、出力映像信号（５２５ｐ信号）を表示することが可能なように、その同期系が構成されている。入力映像信号としては、放送信号、またはＶＴＲ等の再生装置の再生信号が供給される。すなわち、この画像信号変換装置をテレビジョン受像機に内蔵することができる。
【００１８】
図３は、１フィールドの画像の一部を拡大することによって、５２５ｉ信号と５２５ｐ信号との画素の配置を示すものである。大きなドットが５２５ｉ信号の画素であり、小さいドットが出力される５２５ｐ信号の画素である。この関係は、図３以外の他の図面においても同様である。図３は、あるフレーム（Ｆ）の奇数（Ｏ）フィールドの画素配置である。他のフィールド（偶数フィールド）では、５２５ｉ信号のラインが空間的に０．５ラインずれたものとなる。図３から分かるように、画像信号変換装置は、５２５ｉ信号のラインと同一位置のラインデータＬ１および５２５ｉ信号の上下のラインの中間位置のラインデータＬ２を形成し、また、各ラインの水平方向の画素数を２倍とする。従って、積和演算回路５、１５によって、５２５ｐ信号の４画素のデータが同時的に生成される。
【００１９】
クラス検出回路２、１２において使用されるクラスタップおよび予測タップ選択回路３、１３において選択される予測タップの具体例について説明する。図４および図５は、クラス検出回路２、１２において使用される空間クラスタップの一例を示す。図４および図５は、時間的に連続するフレームＦ−１の奇数フィールドｏ（Ｆ−１／ｏと表記する）、Ｆ−１の偶数フィールド（Ｆ−１／ｅ）、Ｆ／ｏ、Ｆ／ｅのそれぞれの垂直方向の画素の配列を示す。
【００２０】
図４に示すように、フィールドＦ／ｏのラインデータＬ１およびＬ２を予測する時の空間クラスタップは、このフィールドＦ／ｏの次のフィールドＦ／ｅに含まれ、生成すべき５２５ｐ信号の画素と空間的に近傍位置の入力画素Ｔ１およびＴ２と、フィールドＦ／ｏに含まれ、生成すべき５２５ｐ信号の画素の近傍の入力画素Ｔ３，Ｔ４，Ｔ５と、前のフィールドＦ−１／ｅの入力画素Ｔ６，Ｔ７である。フィールドＦ／ｅのラインデータＬ１およびＬ２を予測する時には、図５に示すように、このフィールドＦ／ｅの次のフィールドＦ／ｏに含まれ、生成すべき５２５ｐ信号の画素と空間的に近傍位置の入力画素Ｔ１およびＴ２と、フィールドＦ／ｅに含まれ、生成すべき５２５ｐ信号の画素の近傍の入力画素Ｔ３，Ｔ４，Ｔ５と、前のフィールドＦ／ｏの入力画素Ｔ６，Ｔ７である。なお、ラインデータＬ１の画素を予測する時には、Ｔ７の画素をクラスタップとして選択せず、ラインデータＬ２の画素を予測する時には、Ｔ４の画素をクラスタップとして選択しないようにしても良い。さらに、空間クラスタップとして、水平方向の複数の入力画素を使用しても良い。
【００２１】
クラス検出回路２、１２は、空間クラスタップのレベル分布のパターンを検出する。この場合、クラス数が膨大となることを防ぐために、各画素８ビットの入力データをより少ないビット数のデータへ圧縮するような処理を行う。一例として、ＡＤＲＣ（Adaptive Dynamic Range Coding ）によって、空間クラスタップの入力画素のデータが圧縮される。なお、情報圧縮手段としては、ＡＤＲＣ以外にＤＰＣＭ（予測符号化）、ＶＱ（ベクトル量子化）等の圧縮手段を用いても良い。
【００２２】
本来、ＡＤＲＣは、ＶＴＲ（Video Tape Recoder）向け高能率符号化用に開発された適応的再量子化法であるが、信号レベルの局所的なパターンを短い語長で効率的に表現できるので、この画像信号変換装置では、ＡＤＲＣを空間クラス分類のコード発生に使用している。ＡＤＲＣは、空間クラスタップのダイナミックレンジをＤＲ、ビット割当をｎ、空間クラスタップの画素のデータレベルをＬ、再量子化コードをＱとして、以下の式（１）により、最大値ＭＡＸと最小値ＭＩＮとの間を指定されたビット長で均等に分割して再量子化を行う。
【００２３】
ＤＲ＝ＭＡＸ−ＭＩＮ＋１
Ｑ＝｛（Ｌ−ＭＩＮ＋０．５）×２／ＤＲ｝ （１）
ただし、｛ ｝は切り捨て処理を意味する。
【００２４】
なお、動きクラスを併用して、空間クラスと動きクラスとを統合してクラスを検出するようにしても良い。この場合、動きクラスに応じて、空間クラスタップを切り替えるようにしても良い。また、予測タップの具体例の説明は省略する。予測タップは、上述した空間クラスタップと同様のものであるが、予測精度を向上させるために、クラスに対応した予測タップ位置情報により選択される。
【００２５】
予測係数メモリ４、１４には、５２５ｉ信号のパターンと５２５ｐ信号の関係を学習することにより、取得された予測係数が各クラス毎に記憶されている。予測係数は、線形予測式により５２５ｉ信号を５２５ｐ信号へ変換するための情報である。なお、予測係数の取得方法については後述する。
【００２６】
予測係数メモリ４、１４のクラスに対応したアドレスから、そのクラスの予測係数が読出される。この予測係数は、積和演算回路５、１５に供給される。積和演算回路５は、予測タップ選択回路３、１３からの予測タップ（画素値）Ｔ１，Ｔ２，・・・Ｔｉと、予測係数ｗ1 ，ｗ2 ，・・・ｗｉとの線形１次結合式（式（２））の演算を行うことにより、ラインデータＬ１を算出する。積和演算回路１５は、同様にしてラインデータＬ２を算出する。但し、ラインデータＬ１およびＬ２との間では、使用する予測係数が相違する。
【００２７】
Ｌ１＝ｗ1 Ｔ１＋ｗ2 Ｔ２＋・・・・＋ｗｉＴｉ （２）
このように、予測係数が各クラス毎に予め学習により求められた上で、予測係数メモリ４、１４に記憶しておき、入力される予測タップおよび読出された予測係数に基づいて演算が行われ、入力されたデータに対応する出力データを形成して出力することにより、入力データを単に補間処理したのとは異なり、高画質のプログレッシブ方式の映像信号を出力することができる。
【００２８】
次に、予測係数の生成（学習）について図６を用いて説明する。予測係数を学習によって得るためには、まず、間引きフィルタ３１によってプログレッシブ信号（例えば５２５ｐ信号）から、水平方向および垂直方向で画素数がそれぞれ１／２とされたインターレス映像信号（例えば５２５ｉ信号）を形成する。この間引きフィルタ３１の入力映像信号と出力映像信号とを学習用の対とする。
【００２９】
図７は、間引きフィルタ３１の入力信号（プログレッシブ画像）とその出力信号（インターレス画像）との画素の空間的関係を示す。プログレッシブ画像の奇数番目のフィールドの画像の偶数番目のラインが間引かれ、また、奇数番目のラインでは、水平方向に画素数が交互に間引かれる。プログレッシブ画像の偶数番目のフィールドでは、奇数番目のラインが間引かれ、また、偶数番目のラインでは、水平方向に画素数が交互に間引かれる。間引きフィルタ３１の特性を変えることによって、学習の特性を変え、それによって、変換して得られる画像の画質を制御することができる。
【００３０】
間引きフィルタ３１からのインターレス映像信号が予測タップ領域切り出し部３２およびクラスタップ領域切り出し部３３に供給される。クラスタップ領域切り出し部３３からのクラスタップがクラス検出回路３４および３５に供給される。予測タップ領域切り出し部３２は、ラインデータＬ１、Ｌ２をそれぞれ生成するための予測タップを出力する。クラス検出回路３４、３５は、図１に示す信号変換装置におけるクラス検出回路２、１２と同様に、空間クラスタップのデータをＡＤＲＣにより圧縮し、クラス情報を発生する。クラス検出回路３４、３５は、ラインデータＬ１およびＬ２のそれぞれに関するクラスを独立に検出する。
【００３１】
予測タップ領域切り出し部３２からの予測タップが正規方程式加算回路３６、３７に供給される。正規方程式加算回路３６、３７の説明のために、複数個の入力画素から出力画素への変換式の学習とその予測式を用いた信号変換について述べる。以下に、説明のために、より一般化してｎ画素による予測を行う場合について説明する。予測タップとして選択される入力画素のレベルをそれぞれｘ1 、‥‥、ｘn とし、出力画素レベルをｙとしたとき、クラス毎に予測係数ｗ1 、‥‥、ｗn によるｎタップの線形予測式を設定する。これを下記の式（３）に示す。学習前は、ｗi が未定係数である。
【００３２】
ｙ＝ｗ1 ｘ1 ＋ｗ2 ｘ2 ＋‥‥＋ｗn ｘn （３）
学習は、クラス毎に複数の信号データに対して行う。データ数がｍの場合、式（３）にしたがって、以下に示す式（４）が設定される。
【００３３】
ｙk ＝ｗ1 ｘk1＋ｗ2 ｘk2＋‥‥＋ｗn ｘkn （４）
（ｋ＝１，２，‥‥ｍ）
ｍ＞ｎの場合、予測係数ｗi 、‥‥ｗn は、一意に決まらないので、誤差ベクトルｅの要素を以下の式（５）で定義して、式（６）を最小にする予測係数を求める。いわゆる、最小自乗法による解法である。
【００３４】
ｅk ＝ｙk −｛ｗ1 ｘk1＋ｗ2 ｘk2＋‥‥＋ｗn ｘkn｝ （５）
（ｋ＝１，２，‥‥ｍ）
【００３５】
【数１】
【００３６】
ここで、式（６）のｗi による偏微分係数を求める。それは以下の式（７）を `０' にするように、各係数ｗi を求めればよい。
【００３７】
【数２】
【００３８】
以下、式（８）、（９）のようにＸij、Ｙi を定義すると、式（７）は、行列を用いて式（１０）へ書き換えられる。
【００３９】
【数３】
【００４０】
【数４】
【００４１】
【数５】
【００４２】
この方程式は、一般に正規方程式と呼ばれている。図６中の正規方程式加算回路３６、３７のそれぞれは、クラス検出回路３４、３５から供給されたクラス情報と、予測タップ領域切り出し部３２から供給された２組の予測タップと、生成しようとするプログレッシブ画像の画素（教師信号）を用いて、この正規方程式の加算を行う。
【００４３】
学習に充分なフレーム数のデータの入力が終了した後、正規方程式加算回路３６、３７は、予測係数決定部３８に正規方程式データを出力する。予測係数決定部３８は、正規方程式を掃き出し法等の一般的な行列解法を用いて、ｗi について解き、予測係数を算出する。予測係数決定部３８は、算出された予測係数を予測係数メモリ３９、４０に書込む。
【００４４】
以上のように学習を行った結果、予測係数メモリ３９、４０のそれぞれには、クラス毎に、プログレッシブ画像の注目画素ｙを推定するための、統計的にもっとも真値に近い推定ができる予測係数が格納される。予測係数メモリ３９、４０に格納された予測係数は、上述の画像情報変換装置において、予測係数メモリ４、１４にロードされる。
【００４５】
また、予測タップ領域切り出し部３２が出力する予測タップの個数は、画像情報変換装置において使用される予測タップの個数より大きいものとされる。従って、予測係数決定部３８は、クラス毎により多くの予測係数が求まる。この求まった予測係数の中で、絶対値が大きいものから順に使用する数の予測係数が選択される。選択された予測係数がメモリ３９、４０のクラスに対応するアドレスにそれぞれ格納される。従って、クラス毎に予測タップが選択されることになり、この予測タップの選択位置情報がクラス毎にメモリ（図示しない）に格納される。このような予測タップ選択処理によって、各クラスに適合した予測タップを選択することが可能となる。
【００４６】
以上の処理により、線形予測式により、インターレス画像のデータからプログレッシブ画像のデータを生成するための予測係数の学習が終了する。
【００４７】
上述した画像情報変換装置では、クラス毎に選択される予測係数は、１種類であった。この発明の一実施形態では、予測係数として２種類使用する。図８は、この発明の一実施形態の概略を示す。図８において、ｓｄ０およびｓｄ１は、入力ＳＤ画像、例えば５２５ｉ信号である。入力ＳＤ画像ｓｄ０は、画質劣化が存在しないか、殆ど目立たない画像であり、入力ＳＤ画像ｓｄ１は、画質劣化が存在する画像である。
【００４８】
ｓｄ０およびｓｄ１の一方の入力画像が画像信号変換装置１０１に供給される。画像信号変換装置１０１は、図１に示し上述したように、クラス検出回路、予測タップ選択回路、積和演算回路等により構成され、予測係数メモリ１０２からの予測係数と予測タップとの線型予測式によって、出力画像ｓｄｐ例えば５２５ｐ信号の画素値を生成するものである。
【００４９】
予測係数メモリ１０２は、予測係数テーブル１０２ａと１０２ｂとを含む。図示しないが、ユーザのスイッチ操作、または入力画像信号中の画質劣化の有無の検出に基づいて、一方の予測係数テーブルが選択される。画質劣化のない入力画像ｓｄ０が入力される時では、一方の予測係数テーブル１０２ａが選択され、クラス情報に応じた予測係数ｐｃｆ０が積和演算回路に対して出力される。画質劣化のある入力画像ｓｄ１が入力される時では、他方の予測係数テーブル１０２ｂが選択され、クラス情報に応じた予測係数ｐｃｆ１が積和演算回路に対して出力される。
【００５０】
このように、入力画像の劣化の有無に応じて使用する予測係数を選択することによって、出力画像ｓｄｆは、画質劣化のない画像となる。勿論、上述したように、インターレス方式からプログレッシブ方式に変換され、またはより画素数の多い画像に変換された出力画像が得られる。
【００５１】
図９は、予測係数ｐｃｆ０およびｐｃｆ１を得るための学習時の構成の概略を示す。学習のために、画質劣化のない教師画像（例えば５２５ｐ信号）ｒｅｆと、画質劣化のない生徒画像（例えば５２５ｉ信号）ｓｒｅ０と、画質劣化のある生徒画像（例えば５２５ｉ信号）ｓｒｅ１とが用意される。画質劣化の一例は、ラインフリッカーである。画質劣化としては、ラインフリッカーに限らず、ランダムノイズのようなノイズであっても良い。
【００５２】
予測係数メモリ１０２は、予測係数テーブル１０２ａと１０２ｂとを含む。図示しないが、ユーザのスイッチ操作に基づいて、一方の予測係数テーブルが選択される。ラインフリッカーは、隣接するラインの明るさの差が大きいインタ−レス方式のテレビジョン画像、例えばグラフィックス画像の場合に発生しやすく、風景のような自然画像の場合には、発生しにくい。したがって、グラフィックス画像か自然画像かをユーザが判断してスイッチを操作する。画質劣化のない入力画像ｓｄ０が入力される時では、一方の予測係数テーブル１０２ａが選択され、クラス情報に応じた予測係数ｐｃｆ０が積和演算回路に対して出力される。画質劣化のある入力画像ｓｄ１が入力される時では、他方の予測係数テーブル１０２ｂが選択され、クラス情報に応じた予測係数ｐｃｆ１が積和演算回路に対して出力される。
【００５３】
このように、使用する予測係数を選択することによって、出力画像ｓｄｆは、画質劣化のない画像となる。勿論、上述したように、インターレス方式からプログレッシブ方式に変換され、またはより画素数の多い画像に変換された出力画像が得られる。
【００５４】
図９は、予測係数ｐｃｆ０およびｐｃｆ１を得るための学習時の構成の概略を示す。学習のために、画質劣化のない教師画像（例えば５２５ｐ信号）ｒｅｆと、画質劣化のない生徒画像（例えば５２５ｉ信号）ｓｒｅ０と、画質劣化のある生徒画像（例えば５２５ｉ信号）ｓｒｅ１とが用意される。画質劣化の一例は、ラインフリッカーである。ラインフリッカーは、前述したように、グラフィックス画像の場合に発生しやすく、風景のような自然画像の場合には、発生しにくい。したがって、教師画像ｒｅｆと、画質劣化のない生徒画像ｓｒｅ０としては、自然画像が使用され、教師画像ｒｅｆと、画質劣化のある生徒画像ｓｒｅ１としては、グラフィックス画像が使用される。画質劣化としては、ラインフリッカーに限らず、ランダムノイズのようなノイズであっても良い。
【図面の簡単な説明】
【図１】この発明が適用される画像情報変換装置の画像信号変換装置のブロック図である。
【図２】線順次変換動作を説明するための波形図である。
【図３】この発明が適用される画像信号変換装置の入力画像の画素と出力画像の画素の位置関係を説明するための略線図である。
【図４】入力画素および出力画素の位置関係と、空間クラスタップの一例を示す略線図である。
【図５】入力画素および出力画素の位置関係と、空間クラスタップの一例を示す略線図である。
【図６】予測係数を取得するための学習時の構成の一例を示すブロック図である。
【図７】学習時の画素間引きの処理を説明するための略線図である。
【図８】この発明による画像情報変換装置の一例の概略を示すブロック図である。
【図９】この発明による画像情報変換装置の予測係数を得るための学習時の説明に用いるブロック図である。
【符号の説明】
２，１２・・・クラス検出回路、３，１３・・・予測タップ選択回路、４，１４・・・予測係数メモリ、５，１５・・・積和演算回路
【発明の属する技術分野】
この発明は、例えば、テレビジョン受像機に用いて好適な画像情報変換装置、変換方法および画像表示装置に関する。
【０００２】
【従来の技術】
インターレス方式の画像信号をプログレッシブ方式（順次走査方式、ノンインターレス方式とも称される）の画像信号へ変換する画像情報変換装置が提案されている。この変換は、インターレス方式であることに起因するラインフリッカを軽減するためになされる。例えばグラフィックスの画像では、ラインフリッカが目立つ問題があり、グラフィックス画像を表示する時には、インターレス方式よりもプログレッシブ方式の方が高画質とできる。また、インターレス方式の標準解像度の画像信号をインターレス方式の高解像度の画像信号へ変換する画像信号変換装置も提案されている。
【０００３】
一例として、画像信号変換装置は、入力される５２５ｉ信号（走査線５２５本のインターレス方式の信号）を５２５ｐ信号（走査線５２５本のプログレッシブ方式の信号）へ変換したり、入力される５２５ｉ信号を１０５０ｉ信号（走査線１０５０本のインターレス方式の信号）へ変換する。この種の画像信号変換装置として、本願出願人は、出力画像信号のある画素値（注目画素値）を予め学習によって得た予測係数と注目画素の近傍の入力画像信号の複数の画素値との線型結合によって生成し、予測係数を注目画素の近傍の複数の画素値のレベル分布（クラス）に応じて切り換える方式のもの（クラス分類適応処理による画像信号変換装置）を提案している。クラス分類適応処理によって、入力画像信号中の画素を使用した補間による信号変換装置と比較して、解像度が向上した出力画像信号を得ることができる。
【０００４】
【発明が解決しようとする課題】
提案されているクラス分類適応処理型の画像信号変換装置は、入力画像信号の画質が劣化している場合に、劣化を考慮して信号変換を行うものではなかった。従って、変換後の出力画像信号において、入力画像信号に存在していた劣化が目立つことがあった。例えば５２５ｉ信号を１０５０ｉ信号へ変換する場合には、水平および垂直方向において、それぞれ２倍に画素数が増加する。その結果、劣化の面積が大きくなり、結果として変換後の出力画像で劣化が目立つ問題があった。
【０００５】
従って、この発明の目的は、クラス分類適応型画像信号変換装置であって、入力画像信号に存在している画質劣化が変換後に目立つことを防止することが可能な画像情報変換装置、変換方法および画像表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を達成するために、請求項１の発明は、インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換装置において、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択手段と、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択手段と、
第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定手段と、
予め学習によって取得され、ラインフリッカーまたはノイズのない入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある入力画像信号に対する第２の予測係数とをクラス情報毎に記憶するメモリ手段と、
スイッチ操作に応答して、クラス情報に対応する第１の予測係数および第２の予測係数の一方を選択する選択手段と、
第１のデータ選択手段で選択された第１の画素と、選択手段によって選択された第１および第２の予測係数の内の一方の予測係数との線形予測式によって、出力画像信号の画素値を生成する画素値生成手段とからなり、
学習は、出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノイズのない入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
第１の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第１の予測係数が取得され、
第２の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第２の予測係数が取得される画像情報変換装置である。
【０００７】
請求項２の発明は、入力画像信号源と表示装置との間に、インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換装置を設け、
画像情報変換装置は、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択手段と、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択手段と、
第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定手段と、
予め学習によって取得され、ラインフリッカーまたはノイズのない入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある入力画像信号に対する第２の予測係数とをクラス情報毎に記憶するメモリ手段と、
スイッチ操作に応答して、クラス情報に対応する第１の予測係数および第２の予測係数の一方を選択する選択手段と、
第１のデータ選択手段で選択された第１の画素と、選択手段によって選択された第１および第２の予測係数の内の一方の予測係数との線形予測式によって、出力画像信号の画素値を生成する画素値生成手段とからなり、
学習は、出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノイズのない入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
第１の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第１の予測係数が取得され、
第２の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第２の予測係数が取得されるものである画像表示装置である。
【０００８】
請求項４の発明は、インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換方法において、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択ステップと、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択ステップと、
第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定ステップと、
予め学習によって取得され、ラインフリッカーまたはノイズのない入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある入力画像信号に対する第２の予測係数とをクラス情報毎に記憶するステップと、
スイッチ操作に応答して、クラス情報に対応する第１の予測係数および第２の予測係数の一方を選択する選択ステップと、
第１のデータ選択ステップで選択された第１の画素と、選択ステップによって選択された第１および第２の予測係数の内の一方の予測係数との線形予測式によって、出力画像信号の画素値を生成する画素値生成ステップとからなり、
学習は、出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノイズのない入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
第１の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第１の予測係数が取得され、
第２の生徒画像信号の第１の画素と対応する複数の画素と線形予測式によって、教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、クラス情報毎に第２の予測係数が取得される画像情報変換方法である。
【０００９】
この発明では、インターレス方式の入力画像信号を、プログレッシブ方式の出力画像信号またはより高解像度のインターレス信号へ変換することができる。予め画質劣化のない生徒画像と教師画像から得た第１の予測係数と、画質劣化のある生徒画像と教師画像から得た第２の予測係数を用意しているので、入力画像信号の画質劣化の有無に応じて使用する予測係数を切り換えることによって、画質劣化のない出力画像を得ることが可能となる。
【００１０】
【発明の実施の形態】
以下、この発明の一実施形態について説明する。一実施形態の理解の容易のため、ディジタル入力映像信号例えばライン数が５２５本でインターレス方式の入力映像信号（以下、５２５ｐ信号と称する）を、プログレッシブ方式のディジタル出力映像信号例えばライン数が５２５本でプログレッシブ方式の画像信号（以下、５２５ｐ信号と称する）へ変換するクラス分類適応処理型の画像信号変換装置について説明する。さらに、これらの出力映像信号は、水平方向の画素数が入力映像信号の２倍とされる。
【００１１】
クラス分類適応処理は、入力信号である映像信号レベルの３次元（時空間）分布に応じてクラス分割を行い、クラス毎に予め学習により獲得された予測係数値を格納した記憶手段を持ち、予測式に基づいた演算により最適な推定値を出力する方式であり、クラス分類適応処理によって、解像度を入力映像信号のもの以上に高めることが可能である。
【００１２】
この画像信号変換装置では、図１に示すように、入力映像信号（５２５ｉ信号）が領域切り出し部１に供給され、クラス分類および予測演算に必要とされる複数の画素が含まれる領域が切り出される。領域切り出し部１の出力がクラス検出回路２および１２、予測タップ選択回路３および１３に供給される。クラス検出回路２および１２は、生成すべき出力画素の近傍の入力画素のレベル分布のパターンに対応するクラスを検出する。クラス検出回路２および１２において、動きクラスを検出しても良い。なお、この画像信号変換装置では、現存ライン上の出力画素値（ラインデータＬ１）と生成ライン上の出力画素値（ラインデータＬ２）とを並列構成でもって生成するようにしている。但し、メモリを追加し、回路の動作速度が速ければ、時分割処理でラインデータＬ１およびＬ２を順に生成すると共に、ライン倍速処理を行うことが可能である。
【００１３】
クラス検出回路２および１２のそれぞれにより検出されたクラスが予測タップ選択回路３、１３と予測係数メモリ４、１４とに供給される。予測係数メモリ４、１４からは、クラスに対応する予測係数が読出され、積和演算回路５、１５に読出された予測係数が供給される。予測タップ選択回路３、１３は、クラスに応じて使用する予測タップを選択する構成とされている。予め各クラスの予測係数を学習によって得る時に、予測係数と使用する予測タップ位置情報との両者を得るようにしている。予測タップ選択回路３、１３には、予測タップ位置情報がクラス毎に記憶されたメモリが設けられている。このメモリからクラスに対応して読出された予測タップ位置情報がタップ切り替え用のセレクタに供給され、セレクタが選択的に予測タップを出力する。予測タップ選択回路３、１３からの予測タップが積和演算回路５、１５に供給される。
【００１４】
積和演算回路５、１５では、予測タップ（５２５ｉ信号の画素）と予測係数との線形予測式を用いて出力映像信号（５２５ｐ信号）のデータを算出する。積和演算回路５は、現存ライン上のデータ（ラインデータＬ１）を出力し、積和演算回路１５は、生成ライン上のデータ（ラインデータＬ２）を出力する。同時に、積和演算回路５、１５は、水平方向で２倍の数の画素を出力する。
【００１５】
積和演算回路５からのラインデータＬ１がラインダブラ６に供給され、積和演算回路１５からのラインデータＬ２がラインダブラ１６に供給される。ラインダブラ６、１６は、ライン倍速の処理を行う。積和演算回路５、１５は、５２５ｉ信号から５２５ｐ信号を生成するので、水平周期は、５２５ｉ信号と同一である。ラインダブラ６、１６は、水平周期を２倍とするライン倍速処理を行う。ラインダブラ６、１６の出力が水平周期で切り替えられるスイッチング回路７に入力される。スイッチング回路７は、ラインダブラ６、１６のそれぞれの出力を交互に選択し、出力映像信号（５２５ｐ信号）を発生する。
【００１６】
図２は、ライン倍速処理をアナログ波形を用いて示すものである。積和演算回路５、１５によって、ラインデータＬ１およびＬ２が同時に生成される。ラインデータＬ１には、順にａ１，ａ２，ａ３，・・・のラインが含まれ、ラインデータＬ２には、順にｂ１，ｂ２，ｂ３，・・・のラインが含まれる。ラインダブラ６、１６は、各ラインのデータを時間軸方向に１／２に圧縮し、圧縮されたデータをスイッチング回路７によって交互に選択することによって、線順次出力（ａ０，ｂ０，ａ１，ｂ１，・・・）が形成される。
【００１７】
図示しないが、出力映像信号がＣＲＴディスプレイに供給される。ＣＲＴディスプレイは、出力映像信号（５２５ｐ信号）を表示することが可能なように、その同期系が構成されている。入力映像信号としては、放送信号、またはＶＴＲ等の再生装置の再生信号が供給される。すなわち、この画像信号変換装置をテレビジョン受像機に内蔵することができる。
【００１８】
図３は、１フィールドの画像の一部を拡大することによって、５２５ｉ信号と５２５ｐ信号との画素の配置を示すものである。大きなドットが５２５ｉ信号の画素であり、小さいドットが出力される５２５ｐ信号の画素である。この関係は、図３以外の他の図面においても同様である。図３は、あるフレーム（Ｆ）の奇数（Ｏ）フィールドの画素配置である。他のフィールド（偶数フィールド）では、５２５ｉ信号のラインが空間的に０．５ラインずれたものとなる。図３から分かるように、画像信号変換装置は、５２５ｉ信号のラインと同一位置のラインデータＬ１および５２５ｉ信号の上下のラインの中間位置のラインデータＬ２を形成し、また、各ラインの水平方向の画素数を２倍とする。従って、積和演算回路５、１５によって、５２５ｐ信号の４画素のデータが同時的に生成される。
【００１９】
クラス検出回路２、１２において使用されるクラスタップおよび予測タップ選択回路３、１３において選択される予測タップの具体例について説明する。図４および図５は、クラス検出回路２、１２において使用される空間クラスタップの一例を示す。図４および図５は、時間的に連続するフレームＦ−１の奇数フィールドｏ（Ｆ−１／ｏと表記する）、Ｆ−１の偶数フィールド（Ｆ−１／ｅ）、Ｆ／ｏ、Ｆ／ｅのそれぞれの垂直方向の画素の配列を示す。
【００２０】
図４に示すように、フィールドＦ／ｏのラインデータＬ１およびＬ２を予測する時の空間クラスタップは、このフィールドＦ／ｏの次のフィールドＦ／ｅに含まれ、生成すべき５２５ｐ信号の画素と空間的に近傍位置の入力画素Ｔ１およびＴ２と、フィールドＦ／ｏに含まれ、生成すべき５２５ｐ信号の画素の近傍の入力画素Ｔ３，Ｔ４，Ｔ５と、前のフィールドＦ−１／ｅの入力画素Ｔ６，Ｔ７である。フィールドＦ／ｅのラインデータＬ１およびＬ２を予測する時には、図５に示すように、このフィールドＦ／ｅの次のフィールドＦ／ｏに含まれ、生成すべき５２５ｐ信号の画素と空間的に近傍位置の入力画素Ｔ１およびＴ２と、フィールドＦ／ｅに含まれ、生成すべき５２５ｐ信号の画素の近傍の入力画素Ｔ３，Ｔ４，Ｔ５と、前のフィールドＦ／ｏの入力画素Ｔ６，Ｔ７である。なお、ラインデータＬ１の画素を予測する時には、Ｔ７の画素をクラスタップとして選択せず、ラインデータＬ２の画素を予測する時には、Ｔ４の画素をクラスタップとして選択しないようにしても良い。さらに、空間クラスタップとして、水平方向の複数の入力画素を使用しても良い。
【００２１】
クラス検出回路２、１２は、空間クラスタップのレベル分布のパターンを検出する。この場合、クラス数が膨大となることを防ぐために、各画素８ビットの入力データをより少ないビット数のデータへ圧縮するような処理を行う。一例として、ＡＤＲＣ（Adaptive Dynamic Range Coding ）によって、空間クラスタップの入力画素のデータが圧縮される。なお、情報圧縮手段としては、ＡＤＲＣ以外にＤＰＣＭ（予測符号化）、ＶＱ（ベクトル量子化）等の圧縮手段を用いても良い。
【００２２】
本来、ＡＤＲＣは、ＶＴＲ（Video Tape Recoder）向け高能率符号化用に開発された適応的再量子化法であるが、信号レベルの局所的なパターンを短い語長で効率的に表現できるので、この画像信号変換装置では、ＡＤＲＣを空間クラス分類のコード発生に使用している。ＡＤＲＣは、空間クラスタップのダイナミックレンジをＤＲ、ビット割当をｎ、空間クラスタップの画素のデータレベルをＬ、再量子化コードをＱとして、以下の式（１）により、最大値ＭＡＸと最小値ＭＩＮとの間を指定されたビット長で均等に分割して再量子化を行う。
【００２３】
ＤＲ＝ＭＡＸ−ＭＩＮ＋１
Ｑ＝｛（Ｌ−ＭＩＮ＋０．５）×２／ＤＲ｝ （１）
ただし、｛ ｝は切り捨て処理を意味する。
【００２４】
なお、動きクラスを併用して、空間クラスと動きクラスとを統合してクラスを検出するようにしても良い。この場合、動きクラスに応じて、空間クラスタップを切り替えるようにしても良い。また、予測タップの具体例の説明は省略する。予測タップは、上述した空間クラスタップと同様のものであるが、予測精度を向上させるために、クラスに対応した予測タップ位置情報により選択される。
【００２５】
予測係数メモリ４、１４には、５２５ｉ信号のパターンと５２５ｐ信号の関係を学習することにより、取得された予測係数が各クラス毎に記憶されている。予測係数は、線形予測式により５２５ｉ信号を５２５ｐ信号へ変換するための情報である。なお、予測係数の取得方法については後述する。
【００２６】
予測係数メモリ４、１４のクラスに対応したアドレスから、そのクラスの予測係数が読出される。この予測係数は、積和演算回路５、１５に供給される。積和演算回路５は、予測タップ選択回路３、１３からの予測タップ（画素値）Ｔ１，Ｔ２，・・・Ｔｉと、予測係数ｗ1 ，ｗ2 ，・・・ｗｉとの線形１次結合式（式（２））の演算を行うことにより、ラインデータＬ１を算出する。積和演算回路１５は、同様にしてラインデータＬ２を算出する。但し、ラインデータＬ１およびＬ２との間では、使用する予測係数が相違する。
【００２７】
Ｌ１＝ｗ1 Ｔ１＋ｗ2 Ｔ２＋・・・・＋ｗｉＴｉ （２）
このように、予測係数が各クラス毎に予め学習により求められた上で、予測係数メモリ４、１４に記憶しておき、入力される予測タップおよび読出された予測係数に基づいて演算が行われ、入力されたデータに対応する出力データを形成して出力することにより、入力データを単に補間処理したのとは異なり、高画質のプログレッシブ方式の映像信号を出力することができる。
【００２８】
次に、予測係数の生成（学習）について図６を用いて説明する。予測係数を学習によって得るためには、まず、間引きフィルタ３１によってプログレッシブ信号（例えば５２５ｐ信号）から、水平方向および垂直方向で画素数がそれぞれ１／２とされたインターレス映像信号（例えば５２５ｉ信号）を形成する。この間引きフィルタ３１の入力映像信号と出力映像信号とを学習用の対とする。
【００２９】
図７は、間引きフィルタ３１の入力信号（プログレッシブ画像）とその出力信号（インターレス画像）との画素の空間的関係を示す。プログレッシブ画像の奇数番目のフィールドの画像の偶数番目のラインが間引かれ、また、奇数番目のラインでは、水平方向に画素数が交互に間引かれる。プログレッシブ画像の偶数番目のフィールドでは、奇数番目のラインが間引かれ、また、偶数番目のラインでは、水平方向に画素数が交互に間引かれる。間引きフィルタ３１の特性を変えることによって、学習の特性を変え、それによって、変換して得られる画像の画質を制御することができる。
【００３０】
間引きフィルタ３１からのインターレス映像信号が予測タップ領域切り出し部３２およびクラスタップ領域切り出し部３３に供給される。クラスタップ領域切り出し部３３からのクラスタップがクラス検出回路３４および３５に供給される。予測タップ領域切り出し部３２は、ラインデータＬ１、Ｌ２をそれぞれ生成するための予測タップを出力する。クラス検出回路３４、３５は、図１に示す信号変換装置におけるクラス検出回路２、１２と同様に、空間クラスタップのデータをＡＤＲＣにより圧縮し、クラス情報を発生する。クラス検出回路３４、３５は、ラインデータＬ１およびＬ２のそれぞれに関するクラスを独立に検出する。
【００３１】
予測タップ領域切り出し部３２からの予測タップが正規方程式加算回路３６、３７に供給される。正規方程式加算回路３６、３７の説明のために、複数個の入力画素から出力画素への変換式の学習とその予測式を用いた信号変換について述べる。以下に、説明のために、より一般化してｎ画素による予測を行う場合について説明する。予測タップとして選択される入力画素のレベルをそれぞれｘ1 、‥‥、ｘn とし、出力画素レベルをｙとしたとき、クラス毎に予測係数ｗ1 、‥‥、ｗn によるｎタップの線形予測式を設定する。これを下記の式（３）に示す。学習前は、ｗi が未定係数である。
【００３２】
ｙ＝ｗ1 ｘ1 ＋ｗ2 ｘ2 ＋‥‥＋ｗn ｘn （３）
学習は、クラス毎に複数の信号データに対して行う。データ数がｍの場合、式（３）にしたがって、以下に示す式（４）が設定される。
【００３３】
ｙk ＝ｗ1 ｘk1＋ｗ2 ｘk2＋‥‥＋ｗn ｘkn （４）
（ｋ＝１，２，‥‥ｍ）
ｍ＞ｎの場合、予測係数ｗi 、‥‥ｗn は、一意に決まらないので、誤差ベクトルｅの要素を以下の式（５）で定義して、式（６）を最小にする予測係数を求める。いわゆる、最小自乗法による解法である。
【００３４】
ｅk ＝ｙk −｛ｗ1 ｘk1＋ｗ2 ｘk2＋‥‥＋ｗn ｘkn｝ （５）
（ｋ＝１，２，‥‥ｍ）
【００３５】
【数１】
ここで、式（６）のｗi による偏微分係数を求める。それは以下の式（７）を `０' にするように、各係数ｗi を求めればよい。
【００３７】
【数２】
以下、式（８）、（９）のようにＸij、Ｙi を定義すると、式（７）は、行列を用いて式（１０）へ書き換えられる。
【００３９】
【数３】
【数４】
【数５】
この方程式は、一般に正規方程式と呼ばれている。図６中の正規方程式加算回路３６、３７のそれぞれは、クラス検出回路３４、３５から供給されたクラス情報と、予測タップ領域切り出し部３２から供給された２組の予測タップと、生成しようとするプログレッシブ画像の画素（教師信号）を用いて、この正規方程式の加算を行う。
【００４３】
学習に充分なフレーム数のデータの入力が終了した後、正規方程式加算回路３６、３７は、予測係数決定部３８に正規方程式データを出力する。予測係数決定部３８は、正規方程式を掃き出し法等の一般的な行列解法を用いて、ｗi について解き、予測係数を算出する。予測係数決定部３８は、算出された予測係数を予測係数メモリ３９、４０に書込む。
【００４４】
以上のように学習を行った結果、予測係数メモリ３９、４０のそれぞれには、クラス毎に、プログレッシブ画像の注目画素ｙを推定するための、統計的にもっとも真値に近い推定ができる予測係数が格納される。予測係数メモリ３９、４０に格納された予測係数は、上述の画像情報変換装置において、予測係数メモリ４、１４にロードされる。
【００４５】
また、予測タップ領域切り出し部３２が出力する予測タップの個数は、画像情報変換装置において使用される予測タップの個数より大きいものとされる。従って、予測係数決定部３８は、クラス毎により多くの予測係数が求まる。この求まった予測係数の中で、絶対値が大きいものから順に使用する数の予測係数が選択される。選択された予測係数がメモリ３９、４０のクラスに対応するアドレスにそれぞれ格納される。従って、クラス毎に予測タップが選択されることになり、この予測タップの選択位置情報がクラス毎にメモリ（図示しない）に格納される。このような予測タップ選択処理によって、各クラスに適合した予測タップを選択することが可能となる。
【００４６】
以上の処理により、線形予測式により、インターレス画像のデータからプログレッシブ画像のデータを生成するための予測係数の学習が終了する。
【００４７】
上述した画像情報変換装置では、クラス毎に選択される予測係数は、１種類であった。この発明の一実施形態では、予測係数として２種類使用する。図８は、この発明の一実施形態の概略を示す。図８において、ｓｄ０およびｓｄ１は、入力ＳＤ画像、例えば５２５ｉ信号である。入力ＳＤ画像ｓｄ０は、画質劣化が存在しないか、殆ど目立たない画像であり、入力ＳＤ画像ｓｄ１は、画質劣化が存在する画像である。
【００４８】
ｓｄ０およびｓｄ１の一方の入力画像が画像信号変換装置１０１に供給される。画像信号変換装置１０１は、図１に示し上述したように、クラス検出回路、予測タップ選択回路、積和演算回路等により構成され、予測係数メモリ１０２からの予測係数と予測タップとの線型予測式によって、出力画像ｓｄｐ例えば５２５ｐ信号の画素値を生成するものである。
【００４９】
予測係数メモリ１０２は、予測係数テーブル１０２ａと１０２ｂとを含む。図示しないが、ユーザのスイッチ操作、または入力画像信号中の画質劣化の有無の検出に基づいて、一方の予測係数テーブルが選択される。画質劣化のない入力画像ｓｄ０が入力される時では、一方の予測係数テーブル１０２ａが選択され、クラス情報に応じた予測係数ｐｃｆ０が積和演算回路に対して出力される。画質劣化のある入力画像ｓｄ１が入力される時では、他方の予測係数テーブル１０２ｂが選択され、クラス情報に応じた予測係数ｐｃｆ１が積和演算回路に対して出力される。
【００５０】
このように、入力画像の劣化の有無に応じて使用する予測係数を選択することによって、出力画像ｓｄｆは、画質劣化のない画像となる。勿論、上述したように、インターレス方式からプログレッシブ方式に変換され、またはより画素数の多い画像に変換された出力画像が得られる。
【００５１】
図９は、予測係数ｐｃｆ０およびｐｃｆ１を得るための学習時の構成の概略を示す。学習のために、画質劣化のない教師画像（例えば５２５ｐ信号）ｒｅｆと、画質劣化のない生徒画像（例えば５２５ｉ信号）ｓｒｅ０と、画質劣化のある生徒画像（例えば５２５ｉ信号）ｓｒｅ１とが用意される。画質劣化の一例は、ラインフリッカーである。画質劣化としては、ラインフリッカーに限らず、ランダムノイズのようなノイズであっても良い。
【００５２】
予測係数メモリ１０２は、予測係数テーブル１０２ａと１０２ｂとを含む。図示しないが、ユーザのスイッチ操作に基づいて、一方の予測係数テーブルが選択される。ラインフリッカーは、隣接するラインの明るさの差が大きいインタ−レス方式のテレビジョン画像、例えばグラフィックス画像の場合に発生しやすく、風景のような自然画像の場合には、発生しにくい。したがって、グラフィックス画像か自然画像かをユーザが判断してスイッチを操作する。画質劣化のない入力画像ｓｄ０が入力される時では、一方の予測係数テーブル１０２ａが選択され、クラス情報に応じた予測係数ｐｃｆ０が積和演算回路に対して出力される。画質劣化のある入力画像ｓｄ１が入力される時では、他方の予測係数テーブル１０２ｂが選択され、クラス情報に応じた予測係数ｐｃｆ１が積和演算回路に対して出力される。
【００５３】
このように、使用する予測係数を選択することによって、出力画像ｓｄｆは、画質劣化のない画像となる。勿論、上述したように、インターレス方式からプログレッシブ方式に変換され、またはより画素数の多い画像に変換された出力画像が得られる。
【００５４】
図９は、予測係数ｐｃｆ０およびｐｃｆ１を得るための学習時の構成の概略を示す。学習のために、画質劣化のない教師画像（例えば５２５ｐ信号）ｒｅｆと、画質劣化のない生徒画像（例えば５２５ｉ信号）ｓｒｅ０と、画質劣化のある生徒画像（例えば５２５ｉ信号）ｓｒｅ１とが用意される。画質劣化の一例は、ラインフリッカーである。ラインフリッカーは、前述したように、グラフィックス画像の場合に発生しやすく、風景のような自然画像の場合には、発生しにくい。したがって、教師画像ｒｅｆと、画質劣化のない生徒画像ｓｒｅ０としては、自然画像が使用され、教師画像ｒｅｆと、画質劣化のある生徒画像ｓｒｅ１としては、グラフィックス画像が使用される。画質劣化としては、ラインフリッカーに限らず、ランダムノイズのようなノイズであっても良い。
【図面の簡単な説明】
【図１】この発明が適用される画像情報変換装置の画像信号変換装置のブロック図である。
【図２】線順次変換動作を説明するための波形図である。
【図３】この発明が適用される画像信号変換装置の入力画像の画素と出力画像の画素の位置関係を説明するための略線図である。
【図４】入力画素および出力画素の位置関係と、空間クラスタップの一例を示す略線図である。
【図５】入力画素および出力画素の位置関係と、空間クラスタップの一例を示す略線図である。
【図６】予測係数を取得するための学習時の構成の一例を示すブロック図である。
【図７】学習時の画素間引きの処理を説明するための略線図である。
【図８】この発明による画像情報変換装置の一例の概略を示すブロック図である。
【図９】この発明による画像情報変換装置の予測係数を得るための学習時の説明に用いるブロック図である。
【符号の説明】
２，１２・・・クラス検出回路、３，１３・・・予測タップ選択回路、４，１４・・・予測係数メモリ、５，１５・・・積和演算回路
Claims (4)
- インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換装置において、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択手段と、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択手段と、
上記第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定手段と、
予め学習によって取得され、ラインフリッカーまたはノイズのない上記入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある上記入力画像信号に対する第２の予測係数とを上記クラス情報毎に記憶するメモリ手段と、
スイッチ操作に応答して、上記クラス情報に対応する上記第１の予測係数および第２の予測係数の一方を選択する選択手段と、
上記第１のデータ選択手段で選択された第１の画素と、上記選択手段によって選択された上記第１および第２の予測係数の内の一方の予測係数との線形予測式によって、上記出力画像信号の画素値を生成する画素値生成手段とからなり、
上記学習は、上記出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノイズのない上記入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある上記入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
上記第１の生徒画像信号の上記第１の画素と対応する複数の画素と上記線形予測式によって、上記教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、上記クラス情報毎に上記第１の予測係数が取得され、
上記第２の生徒画像信号の上記第１の画素と対応する複数の画素と上記線形予測式によって、上記教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、上記クラス情報毎に上記第２の予測係数が取得される画像情報変換装置。 - 入力画像信号源と表示装置との間に、インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換装置を設け、
上記画像情報変換装置は、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択手段と、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択手段と、
上記第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定手段と、
予め学習によって取得され、ラインフリッカーまたはノイズのない上記入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある上記入力画像信号に対する第２の予測係数とを上記クラス情報毎に記憶するメモリ手段と、
スイッチ操作に応答して、上記クラス情報に対応する上記第１の予測係数および第２の予測係数の一方を選択する選択手段と、
上記第１のデータ選択手段で選択された第１の画素と、上記選択手段によって選択された上記第１および第２の予測係数の内の一方の予測係数との線形予測式によって、上記出力画像信号の画素値を生成する画素値生成手段とからなり、
上記学習は、上記出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノ イズのない上記入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある上記入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
上記第１の生徒画像信号の上記第１の画素と対応する複数の画素と上記線形予測式によって、上記教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、上記クラス情報毎に上記第１の予測係数が取得され、
上記第２の生徒画像信号の上記第１の画素と対応する複数の画素と上記線形予測式によって、上記教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、上記クラス情報毎に上記第２の予測係数が取得されるものである画像表示装置。 - 請求項１または２において、
上記画素値生成手段は、垂直および水平方向に上記入力画像信号の２倍の画素数の出力画像信号を生成することを特徴とする装置。 - インターレス信号である入力画像信号からプログレッシブ信号である出力画像信号を形成するようにした画像情報変換方法において、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第１の画素を選択する第１のデータ選択ステップと、
出力画像信号の生成すべき画素の周辺に位置する入力画像信号の複数の第２の画素を選択する第２のデータ選択ステップと、
上記第２のデータ選択手段で選択された第２の画素によって出力画像信号の生成すべき画素の周辺のレベル分布の時空間パターンを表すクラス情報を形成するクラス決定ステップと、
予め学習によって取得され、ラインフリッカーまたはノイズのない上記入力画像信号に対する第１の予測係数と、予め学習によって取得され、ラインフリッカーまたはノイズのある上記入力画像信号に対する第２の予測係数とを上記クラス情報毎に記憶するステップと、
スイッチ操作に応答して、上記クラス情報に対応する上記第１の予測係数および第２の予測係数の一方を選択する選択ステップと、
上記第１のデータ選択ステップで選択された第１の画素と、上記選択ステップによって選択された上記第１および第２の予測係数の内の一方の予測係数との線形予測式によって、上記出力画像信号の画素値を生成する画素値生成ステップとからなり、
上記学習は、上記出力画像信号に相当する教師画像信号と、ラインフリッカーまたはノイズのない上記入力画像信号に相当する第１の生徒画像信号およびラインフリッカーまたはノイズのある上記入力画像信号に相当する第２の生徒画像信号のそれぞれとによってなされ、
上記第１の生徒画像信号の上記第１の画素と対応する複数の画素と上記線形予測式によって、上記教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、上記クラス情報毎に上記第１の予測係数が取得され、
上記第２の生徒画像信号の上記第１の画素と対応する複数の画素と上記線形予測式によって、上記教師画像信号の画素値を生成した時に、生成された値と真値との誤差を最小とするように、上記クラス情報毎に上記第２の予測係数が取得される画像情報変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28004898A JP4131048B2 (ja) | 1998-10-01 | 1998-10-01 | 画像情報変換装置、変換方法および画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28004898A JP4131048B2 (ja) | 1998-10-01 | 1998-10-01 | 画像情報変換装置、変換方法および画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000115717A JP2000115717A (ja) | 2000-04-21 |
| JP4131048B2 true JP4131048B2 (ja) | 2008-08-13 |
Family
ID=17619581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28004898A Expired - Fee Related JP4131048B2 (ja) | 1998-10-01 | 1998-10-01 | 画像情報変換装置、変換方法および画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4131048B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4696388B2 (ja) * | 2000-11-15 | 2011-06-08 | ソニー株式会社 | 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、それに使用される係数種データ生成装置、係数データ生成装置、並びに情報記録媒体 |
| JP4670169B2 (ja) | 2000-11-15 | 2011-04-13 | ソニー株式会社 | 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、それに使用される係数種データ生成装置、並びに情報記録媒体 |
| JP4193495B2 (ja) * | 2001-01-22 | 2008-12-10 | ソニー株式会社 | 画像信号処理装置、画像信号処理方法およびそれを使用した画像表示装置、それに使用される係数種データ生成装置および生成方法、並びにコンピュータ読み取り可能な記憶媒体およびプログラム |
| JP4691831B2 (ja) * | 2001-05-31 | 2011-06-01 | ソニー株式会社 | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法、それに使用する情報の取得装置および取得方法、並びに記録媒体 |
| JP4692800B2 (ja) * | 2001-05-31 | 2011-06-01 | ソニー株式会社 | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法、それに使用する係数種データの生成装置および生成方法、並びに記録媒体 |
| JP4691835B2 (ja) * | 2001-06-12 | 2011-06-01 | ソニー株式会社 | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法、それに使用する係数データの取得装置および取得方法、並びに情報記録媒体 |
| JP4649786B2 (ja) * | 2001-07-05 | 2011-03-16 | ソニー株式会社 | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法、それに使用する係数種データの生成装置および生成方法 |
| JP4691849B2 (ja) * | 2001-08-03 | 2011-06-01 | ソニー株式会社 | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法、それに使用する情報の取得装置および取得方法 |
| JP4055655B2 (ja) * | 2003-05-29 | 2008-03-05 | ソニー株式会社 | 係数の生成装置および生成方法、クラス構成の生成装置および生成方法、情報信号処理装置、並びに各方法を実行するためのプログラム |
| JP4311258B2 (ja) * | 2004-04-02 | 2009-08-12 | ソニー株式会社 | 係数データの生成装置および生成方法、係数種データの生成装置および生成方法、情報信号処理装置、並びにプログラムおよびそれを記録した記録媒体 |
| JP2005311629A (ja) * | 2004-04-20 | 2005-11-04 | Sony Corp | 係数データの生成装置および生成方法、情報信号の処理装置および処理方法、並びにプログラムおよびそれを記録した媒体 |
| JP4470898B2 (ja) * | 2006-03-16 | 2010-06-02 | ソニー株式会社 | 画像処理装置および方法、並びに、プログラム |
-
1998
- 1998-10-01 JP JP28004898A patent/JP4131048B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000115717A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4158232B2 (ja) | 画像情報変換装置および画像表示装置 | |
| JP4131048B2 (ja) | 画像情報変換装置、変換方法および画像表示装置 | |
| JP4147632B2 (ja) | 画像情報変換装置、画像情報変換方法、およびテレビジョン受像機 | |
| JP2002218413A (ja) | 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、それに使用される係数種データ生成装置および生成方法、係数データ生成装置および生成方法、並びに情報提供媒体 | |
| JP4168490B2 (ja) | 動き判定装置、その方法および画像情報変換装置 | |
| JP4193233B2 (ja) | 動き判定装置、その方法および画像情報変換装置 | |
| JP4470323B2 (ja) | 画像変換装置および方法 | |
| JP4078719B2 (ja) | 画像情報変換装置、変換方法および画像表示装置 | |
| JP4470324B2 (ja) | 画像信号変換装置および方法 | |
| JPWO2000065830A1 (ja) | 画像変換装置および方法 | |
| JP2001238185A (ja) | 画像信号変換装置、画像信号変換方法、およびそれを使用した画像表示装置、並びにそれに使用される係数データの生成装置および生成方法 | |
| JP4154768B2 (ja) | 画像情報変換装置および画像表示装置 | |
| JP4174891B2 (ja) | 画像情報変換装置および方法 | |
| JP4099555B2 (ja) | 画像情報変換装置 | |
| JP2000092455A (ja) | 画像情報変換装置および画像情報変換方法 | |
| JPWO2000067480A1 (ja) | 画像信号変換装置および方法 | |
| JP4123587B2 (ja) | 画像情報処理装置および方法 | |
| JP4310847B2 (ja) | 画像情報変換装置および変換方法 | |
| JP3800638B2 (ja) | 画像情報変換装置および方法 | |
| JP3480011B2 (ja) | 画像情報変換装置 | |
| JP4438113B2 (ja) | 画像情報変換装置、画像情報変換方法および表示装置 | |
| JP4193236B2 (ja) | 画像情報変換装置、画像情報変換方法、およびテレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |