JP2000035772A - シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 シフトレジスタの各段から次段へ入力する信
号のレベルの逓減を防止する。 【解決手段】 第１段ＲＳ１（１）は、５つのｎ−ＭＯ
Ｓ２０１、２０２、２０３、２０５、２０６で構成され
ている。信号Φ１がハイレベルになるとｎ−ＭＯＳ２０
１がオンすることによって、外部から供給されるｓｔａ
ｒｔ信号ＩＮがｎ−ＭＯＳ２０５のゲートに供給され、
配線容量Ｃ５がハイレベルとなる。配線容量Ｃ５は、ｎ
−ＭＯＳ２０１が次にオンされるまではハイレベルに維
持される。これにより、ｎ−ＭＯＳ２０５がオン状態を
維持する。このとき、配線容量Ｃ２もハイレベルとなっ
ていることから、ｎ−ＭＯＳ２０２がオン状態となり、
配線容量Ｃ６のレベルは、ローレベルとなり、ｎ−ＭＯ
Ｓ２０６がオフ状態に維持される。このため、信号ＣＫ
１がハイレベルとなっている間、信号ＣＫ１のレベルと
ほぼ等しい出力信号ＯＵＴ１が出力端子ＯＴ１から出力
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シフトレジスタ、
並びにこのシフトレジスタを含むドライバを有する表示
装置及び撮像素子駆動装置、並びに撮像装置に関する。

【０００２】

【従来の技術】近年、静止画像を記録するためのデジタ
ルスチルカメラが普及している。このようなデジタルス
チルカメラは、一般に、撮像素子で捉えた画像を表示す
るためのビューファインダとして機能すると共に、画像
メモリに記録された画像を表示するためのディスプレイ
として機能する液晶表示装置を備えている。

【０００３】このような液晶表示装置としては、視野角
の広さ、応答特性の良さなどから、アクティブマトリク
スタイプのものが一般的に使用されている。アクティブ
マトリクスタイプの液晶表示装置の駆動には、液晶パネ
ルにマトリクス状に配置された画素の行毎に配設された
ゲートラインを選択するためのゲートドライバと、画像
信号をゲートラインの１ライン単位で取り込み、取り込
んだ画像信号を選択されているゲートラインに対応する
画素にドレインラインを介して供給するためのドレイン
ドライバとが必要となる。ゲートドライバ及びドレイン
ドライバは、一般に複数のＴＦＴから構成され、これら
ＴＦＴは、そのドレインに供給された信号をゲート信号
に基づいてソースに出力するが、ゲート信号の電圧値に
応じて出力する電圧値が変わってしまう。

【０００４】ゲートドライバ及びドレインドライバは、
一般に、前段の信号を次段に順次伝達する多段のシフト
レジスタによって構成されている。しかしながら、この
ようなシフトレジスタでは、従来、次段へ信号を出力す
る直前の部分の回路をいわゆるＥＥ構成としなければな
らず、完全なオフ抵抗を得ることが困難であったため、
各段からの出力電圧は、徐々に減衰してしまう。

【０００５】デジタルスチルカメラには、また、カメラ
本体に対して撮像レンズの向きを任意に変えることがで
きるものがあり、例えば、撮像レンズを備えるレンズユ
ニットを本体に対して回転させて撮影者側の画像を撮影
できるようにするものがある。この場合、撮影者にとっ
ては、例えば、自分の顔を液晶表示装置に表示させる場
合に鏡面表示（上下反転表示又は左右反転表示）ができ
る。しかしながら、従来、鏡面表示を行うためには、液
晶表示装置に画像を供給するコントローラにおいて、複
雑な制御を行って画像データの読み出し順序を変えなけ
ればならなかった。

【０００６】さらには、デジタルスチルカメラにおい
て、撮影時の状況などに応じて画像の上下左右を自由に
反転させた画像を液晶表示装置に表示させようとする
と、画像を供給するコントローラにおいて、複雑な制御
を行って画像データの読み出し順序を変えなければなら
なかった。

【０００７】

【発明が解決しようとする課題】本発明は、各段におい
て入力された信号のレベルを減衰させることなく、次段
に伝達することが可能で且つＳ／Ｎ比の高い出力信号を
出力できる、表示装置の駆動回路として好適なシフトレ
ジスタを提供することを目的とする。

【０００８】本発明は、また、簡単な制御で各段の信号
のシフト方向を変えることができる、表示装置の駆動回
路として好適なシフトレジスタを提供することを目的と
する。

【０００９】本発明は、さらに簡単な制御で表示される
画像の方向を任意に変えることができる表示装置及びこ
のような表示装置を備える撮像装置を提供することを目
的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかるシフトレジスタは、複
数段からなるシフトレジスタであって、前記シフトレジ
スタの各段は、制御端子に第１または第２の信号が供給
され、電流路の一端から所定の信号が供給され、前記制
御端子に供給されている前記第１または第２の信号によ
ってオンしているときに前記所定の信号を電流路の他端
に出力する第１のトランジスタと、制御端子に前記第１
のトランジスタの電流路の他端から出力された所定の信
号が供給され、電流路の一端が負荷を介して信号源に接
続され、前記制御端子に供給されている所定の信号によ
ってオンしているときに、信号源から供給された信号を
グラウンドに排出させる第２のトランジスタと、制御端
子に前記第１のトランジスタの電流路の他端から出力さ
れた所定の信号が供給され、該制御端子に供給されてい
る所定の信号によってオンしているときに第３または第
４の信号を電流路の一端から入力し、他端に出力する第
３のトランジスタと、次段の前記第２のトランジスタま
たは前記第３のトランジスタにチャージされた前記第１
のトランジスタの電流路の他端から出力された所定の信
号をグラウンドに排出させる第４のトランジスタとを備
える、ことを特徴とする。

【００１１】上記発明によれば、前記第３のトランジス
タにおいて、その電流路の他端に出力する第３または第
４の信号の電位がこの他端と制御端子の間の蓄積容量に
チャージされ制御端子に印加される電圧が上昇するた
め、第３または第４の信号を減衰することなく供給する
ことができる。

【００１２】上記シフトレジスタにおいて、奇数段にお
いて、前記第１のトランジスタの制御端子には前記第１
の信号が、前記第３のトランジスタの電流路の一端には
前記第３の信号がそれぞれ供給され、偶数段において、
前記第１のトランジスタの制御端子には前記第２の信号
が、前記第３のトランジスタの電流路の一端には前記第
４の信号がそれぞれ供給され、第１段において、外部か
らの信号が前記所定の信号として前記第１のトランジス
タの電流路の一端に供給され、第２段目以降において、
前段の前記第３のトランジスタの電流路の他端から出力
された前記第３または第４の信号が前記所定の信号とし
て前記第１のトランジスタの電流路の一端に供給される
ことにより、各段から信号を順次出力することができ
る。

【００１３】上記シフトレジスタにおいて、前記第１の
トランジスタの電流路の他端から出力された前記所定の
信号は、前記第１のトランジスタの電流路の他端と前記
第２のトランジスタの制御端子及び前記第３のトランジ
スタの制御端子との間に蓄積され、前記第１のトランジ
スタがオフされてから次にオンされるまでの間、前記第
２のトランジスタの制御端子及び前記第３のトランジス
タの制御端子に保持され続けるものとして構成する。

【００１４】上記シフトレジスタにおいて、第３または
第４の信号は、所定の周期でそれぞれレベルが反転して
おり、この場合、第１、第２の信号は、第３または第４
の信号のレベル反転周期の半周期毎に、該半周期内での
一部の期間だけ、いずれか一方の信号のレベルが反転す
るものとすることができる。

【００１５】すなわち、上記シフトレジスタでは、各段
の出力信号とすべき第３または第４の信号がハイレベル
となるタイミングにおいて、第６のトランジスタの制御
端子をオフしておくことができ、その第３または第４の
信号のハイレベルを、ほぼそのまま各段の出力信号とし
て出力することができる。このため、出力信号のＳ／Ｎ
比が高くなる。

【００１６】また、上記シフトレジスタの各段のうちの
奇数段において、制御端子に第５の信号が供給され、後
段の第３のトランジスタの電流路の他端から出力された
前記第３または第４の信号が電流路の一端に供給され、
該供給された信号を制御端子に供給された第５の信号に
よってオンしているときに電流路の他端から出力して、
前段の前記第２のトランジスタの制御端子と該前段の前
記第３のトランジスタの制御端子とに供給する第５のト
ランジスタをさらに備え、前記シフトレジスタの各段の
うちの偶数段において、制御端子に第６の信号が供給さ
れ、電流路の一端に前記第１のトランジスタの電流路の
一端に供給されている所定の信号が供給され、該供給さ
れた所定の信号を制御端子に供給された第６の信号によ
ってオンしているときに電流路の他端から出力して、前
段の前記第２のトランジスタの制御端子と該前段前記第
３のトランジスタの制御端子とに供給する第６のトラン
ジスタをさらに備えるものとしてもよい。

【００１７】この場合、前記第１及び第２の信号と、前
記第５及び第６の信号とのいずれか一方は、常に対応す
るトランジスタをオフするレベルに設定する。

【００１８】上記シフトレジスタにおいて、前記第５の
トランジスタの電流路の他端から出力された第５の信号
は、前記第１のトランジスタの電流路の他端と前記第２
のトランジスタの制御端子及び前記第３のトランジスタ
の制御端子との間に形成された配線に蓄積され、前記第
１のトランジスタがオフされてから次にオンされるまで
の間、前記第２のトランジスタの制御端子及び前記第３
のトランジスタの制御端子に保持され続け、前記第６の
信号に基づき前記第６のトランジスタの電流路の他端か
ら出力された所定の信号は、前段の前記第１のトランジ
スタの電流路の他端と該前段の前記第２のトランジスタ
の制御端子及び該前段の前記第３のトランジスタの制御
端子との間に形成された配線に蓄積され、前記前段の前
記第１のトランジスタがオフされてから次にオンされる
までの間、前記前段の前記第２のトランジスタの制御端
子及び前前記前段の記第３のトランジスタの制御端子に
保持され続けるものとして構成する。

【００１９】すなわち、このように第５、第６のトラン
ジスタを設けた場合には、第１の信号及び第２の信号、
或いは第５の信号及び第６の信号のいずれかを選択して
対応するトランジスタをオフするレベルに設定すること
により、シフト方向を前段に向かってか後段に向かって
かのいずれかの方向に切り替えることができる。

【００２０】また、上記シフトレジスタの各段は、制御
端子に前記第３または第４の信号を反転した信号が供給
され、制御端子に供給された第３または第４の信号を反
転した信号によってオンしているときに、前記第３のト
ランジスタの電流路の他端から出力された信号を電流路
の一端から入力し、他端から出力してグラウンドに排出
させる第７のトランジスタをさらに備えるものとして構
成してもよい。

【００２１】なお、前記第４の信号は、前記第３の信号
のレベルを反転した信号としてもよい。

【００２２】また、上記シフトレジスタの各段は、前記
第３のトランジスタの電流路の他端から出力された信号
を外部に出力するための出力端子をさらに備える。

【００２３】なお、上記シフトレジスタにおいて、前記
各信号は、通常、電圧信号とする。この場合、前記各ト
ランジスタは、互いに同一のチャネル型電界効果トラン
ジスタによってそれぞれ構成することができる。このた
め、Ｃ−ＭＯＳ型トランジスタを製造するよりも効率よ
く製造することができる。

【００２４】上記目的を達成するため、本発明の第２の
観点にかかるシフトレジスタは、複数段からなり、外部
から供給された信号をシフトさせて各段から順次出力さ
せるシフトレジスタであって、外部から供給された選択
信号を、最前段と最後段のいずれかに選択して供給する
第１の選択制御手段と、各段に取り込まれた選択信号を
前段にシフトさせるか後段にシフトさせるかを選択する
第２の選択制御手段とを備えることを特徴とする。

【００２５】ここで、前記第２の選択制御手段は、前記
第１の選択制御手段により最前段に供給された選択信号
または前段から出力された選択信号を第１の制御信号に
従って取り込む第１のスイッチ手段と、前記第２の選択
制御手段により最後段に供給された選択信号または後段
から出力された選択信号を第２の制御信号に従って取り
込む第２のスイッチ手段とから構成されたものとするこ
とができる。

【００２６】すなわち、このシフトレジスタでは、第
１、第２の選択制御手段を適当に制御することにより、
各段の信号をシフトする方向を前段に向けてか或いは後
段に向けてかのいずれかの方向にも設定することができ
る。

【００２７】上記目的を達成するため、本発明の第３の
観点にかかる表示装置は、マトリクス状に画素が配置さ
れた表示素子と、複数段からなる第１のシフトレジスタ
によって構成され、外部から供給された選択信号をシフ
トさせて各段から順次出力させ、該各段から出力させた
選択信号によって前記表示素子の画素をマトリクスの１
ライン毎に選択する選択駆動回路と、外部から供給され
た画像信号を前記表示素子の１ライン分取り込み、取り
込んだ画像信号に対応する信号を前記選択駆動回路によ
って選択されているラインの画素にそれぞれ供給する信
号駆動回路と、前記選択駆動回路及び前記信号駆動回路
を制御する制御回路とを備え、前記選択駆動回路は、外
部から供給された選択信号を前記第１のシフトレジスタ
の最前段と最後段とのいずれかに選択して供給する第１
の選択制御手段と、各段に取り込まれた選択信号を前段
にシフトさせるか後段にシフトさせるかを選択する第２
の選択制御手段とを備えることを特徴とする。

【００２８】上記表示装置では、選択駆動回路に含まれ
る第１、第２の選択制御手段を制御することによって、
画像の上下方向（ラインを横に設定した場合）を入れ替
えることができる。このため、例えば、フレームメモリ
に展開されている画像データの読み出しに複雑な制御を
行わなくても、表示する画像の上下方向を入れ替えるこ
とができる。これにより、上下逆の鏡面画像を容易に表
示することができる。

【００２９】上記表示装置において、前記信号駆動回路
は、前記選択駆動回路による１ライン分の選択期間内に
おいて、外部から１画素分ずつ供給された１ライン分の
画像信号を各段に順次シフトさせながら取り込んでいく
複数段からなる第２のシフトレジスタと、外部から供給
された選択信号を前記第２のシフトレジスタの最前段と
最後段とのいずれかに選択して供給する第３の選択制御
手段と、各段に取り込まれた選択信号を前段にシフトさ
せるか後段にシフトさせるかを選択する第４の選択制御
手段とを備えるものとすることができる。

【００３０】この場合、第３、第４の選択制御手段を制
御することによって、画像の左右方向を入れ替えること
ができる。すなわち、フレームメモリに展開されている
画像データの読み出しに複雑な制御を行わなくても、画
像の左右方向を入れ替えることができる。そして、第
１、第２の選択制御手段の制御との組み合わせにより、
画像の上下左右方向を自由に入れ替えた画像を容易に表
示することができる。

【００３１】なお、上記表示装置において、表示素子に
は、液晶表示パネル、エレクトロルミネッセンス表示パ
ネル、プラズマディスプレイパネル、或いはフィールド
エミッションディスプレイパネルなど、画素がマトリク
ス状に配置された任意のディスプレイパネルを選ぶこと
ができる。

【００３２】本発明の他の表示装置は、複数段からなる
シフトレジスタを備える表示装置であって、前記シフト
レジスタの各段は、制御端子に第１または第２の信号が
供給され、電流路の一端から所定の信号が供給され、前
記制御端子に供給されている前記第１または第２の信号
によってオンしているときに前記所定の信号を電流路の
他端に出力する第１のトランジスタと、制御端子に前記
第１のトランジスタの電流路の他端から出力された所定
の信号が供給され、電流路の一端が負荷を介して信号源
に接続され、前記制御端子に供給されている所定の信号
によってオンしているときに、信号源から供給された信
号をグラウンドに排出させる第２のトランジスタと、制
御端子に前記第１のトランジスタの電流路の他端から出
力された所定の信号が供給され、該制御端子に供給され
ている所定の信号によってオンしているときに第３また
は第４の信号を電流路の一端から入力し、他端に出力す
る第３のトランジスタと、次段の前記第２のトランジス
タまたは前記第３のトランジスタにチャージされた前記
第１のトランジスタの電流路の他端から出力された所定
の信号をグラウンドに排出させる第４のトランジスタと
を備えるシフトレジスタ、並びに前記シフトレジスタの
前記第３のトランジスタの出力に応じて表示される表示
部を、有することを特徴とする。

【００３３】上記発明によれば、シフトレジスタの前記
第３のトランジスタにおいて、その電流路の他端に出力
する第３または第４の信号の電位がこの他端と制御端子
の間の蓄積容量にチャージされ制御端子に印加される電
圧が上昇するため、第３または第４の信号を減衰するこ
となく供給することができる。

【００３４】上記目的を達成するため、本発明の第４の
観点にかかる撮像素子駆動装置は、マトリクス状に画素
が配置され、画素毎に入射した光に応じた画像信号を発
生する撮像素子と、複数段からなる第１のシフトレジス
タによって構成され、外部から供給された選択信号をシ
フトさせて各段から順次出力させ、該各段から出力させ
た選択信号によって前記撮像素子の画素をマトリクスの
１ライン毎に選択する選択駆動手段と、前記選択駆動手
段によって選択されているラインの画素から発生してい
る画像信号を取り込む信号取込手段とを備え、前記選択
駆動手段は、外部から供給された選択信号を前記第１の
シフトレジスタの最前段と最後段とのいずれかに選択し
て供給する第１の選択制御手段と、各段に取り込まれた
選択信号を前段にシフトさせるか後段にシフトさせるか
を選択する第２の選択制御手段とを備えることを特徴と
する。

【００３５】この撮像素子駆動装置では、第１、第２の
選択制御手段を適当に制御することによって、画像の上
下方向（ラインを横方向に設定した場合）を逆向きにし
た鏡面画像を撮影した画像として容易に得ることができ
る。

【００３６】上記目的を達成するため、本発明の第５の
観点にかかる撮像装置は、マトリクス状に画素が配置さ
れている撮像素子と、該撮像素子によって撮影された画
像に対応する画像、或いは前記撮像素子によって撮影さ
れ、画像メモリに記録されている画像に対応する画像を
表示する表示装置とを備え、前記表示装置は、マトリク
ス状に画素が配置された表示素子と、複数段からなる第
１のシフトレジスタによって構成され、外部から供給さ
れた選択信号をシフトさせて各段から順次出力させ、該
各段から出力させた選択信号によって前記表示素子の画
素をマトリクスの１ライン毎に選択する選択駆動回路
と、外部から供給された画像信号を前記表示素子の１ラ
イン分取り込み、取り込んだ画像信号に対応する信号を
前記選択駆動回路によって選択されているラインの画素
にそれぞれ供給する信号駆動回路と、前記選択駆動回路
及び前記信号駆動回路を制御する制御回路とを備え、前
記選択駆動回路は、外部から供給された選択信号を前記
第１のシフトレジスタの最前段と最後段とのいずれかに
選択して供給する第１の選択制御手段と、各段に取り込
まれた選択信号を前段にシフトさせるか後段にシフトさ
せるかを選択する第２の選択制御手段とを備えることを
特徴とする。

【００３７】上記撮像装置は、前記表示素子に表示させ
る画像の上下方向の向きを設定する上下方向設定手段を
さらに備えるものとすることができる。この場合、前記
第１の選択制御手段は、前記上下方向設定手段によって
設定された画像の上下方向の向きに従って、外部から供
給された選択信号を前記第１のシフトレジスタの最前段
と最後段とのいずれかに選択して供給し、前記第２の選
択制御手段は、前記上下方向設定手段によって設定され
た画像の上下方向の向きに従って、各段に取り込まれた
選択信号を前段にシフトさせるか後段にシフトさせるか
を選択するものとすることができる。

【００３８】上記撮像装置では、選択駆動手段に含まれ
る第１、第２の選択制御手段を制御することによって、
表示素子に表示される画像の上下方向（ラインを横に設
定した場合）を入れ替えることができる。このため、例
えば、表示素子が撮像素子に対して回転可能になってい
るような撮像装置では、撮像素子で捉えている画像の上
下方向を入れ替えるため、すなわち撮影者から見た画像
の上下方向を調整して表示するために複雑な制御を行わ
なくてもよい。

【００３９】なお、上下方向設定手段による画像の上下
方向の設定は、ユーザによるキー操作によってもよく、
或いは表示素子の撮像素子に対する回転角によって設定
するものとしてもよい。

【００４０】上記撮像装置において、前記信号駆動回路
は、前記選択駆動回路による１ライン分の選択期間内に
おいて、外部から１画素分ずつ供給された１ライン分の
画像信号を各段に順次シフトさせながら取り込んでいく
複数段からなる第２のシフトレジスタと、外部から供給
された選択信号を前記第２のシフトレジスタの最前段と
最後段とのいずれかに選択して供給する第３の選択制御
手段と、各段に取り込まれた選択信号を前段にシフトさ
せるか後段にシフトさせるかを選択する第４の選択制御
手段とを備えるものとすることがきる。

【００４１】ここで、上記撮像装置は、前記表示素子に
表示させる画像の左右方向の向きを設定する左右方向設
定手段をさらに備えるものとしてもよい。この場合、前
記第３の選択制御手段は、前記上下方向設定手段によっ
て設定された画像の上下方向の向きに従って、外部から
供給された選択信号を前記第１のシフトレジスタの最前
段と最後段とのいずれかに選択して供給し、前記第４の
選択制御回路は、前記上下方向設定手段によって設定さ
れた画像の上下方向の向きに従って、各段に取り込まれ
た選択信号を前段にシフトさせるか後段にシフトさせる
かを選択するものとすることができる。

【００４２】上記撮像装置では、選択駆動手段に含まれ
る第１、第２の選択制御手段を制御することによって、
表示素子に表示される画像の左右方向（ラインを横に設
定した場合）を入れ替えることができる。このため、例
えば、表示素子が撮像素子に対して回転可能になってい
るような撮像装置では、撮像素子で捉えている画像の上
下左右方向を入れ替えるため、すなわち撮影者から見た
画像の上下左右方向を調整して表示するために複雑な制
御を行わなくてもよい。

【００４３】本発明の他のシフトレジスタでは、複数段
からなるシフトレジスタであって、前記シフトレジスタ
の各段は、制御端子に第１または第２の信号が供給さ
れ、電流路の一端から所定の信号が供給され、前記制御
端子に供給されている前記第１または第２の信号によっ
てオンしているときに前記所定の信号を電流路の他端に
出力する第１のトランジスタと、制御端子に前記第１の
トランジスタの電流路の他端から出力された所定の信号
が供給され、電流路の一端が負荷を介して信号源に接続
され、前記制御端子に供給されている所定の信号によっ
てオンしているときに、信号源から供給された信号をグ
ラウンドに排出させる第２のトランジスタと、制御端子
に前記第１のトランジスタの電流路の他端から出力され
た所定の信号が供給され、該制御端子に供給されている
所定の信号によってオンしているときに第３または第４
の信号を電流路の一端から入力し、他端に出力する第３
のトランジスタと、次段の前記第２のトランジスタまた
は前記第３のトランジスタにチャージされた前記第１の
トランジスタの電流路の他端から出力された所定の信号
をグラウンドに排出させる第４のトランジスタとを備え
るシフトレジスタを、有することを特徴とする。

【００４４】したがって、前記第３のトランジスタにお
いて、その電流路の他端に出力する第３または第４の信
号の電位がこの他端と制御端子の間の蓄積容量にチャー
ジされ制御端子に印加される電圧が上昇するため、第３
または第４の信号を減衰することなく供給することがで
きる。

【００４５】

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。以下の第１〜第８の
実施の形態では、本発明をデジタルスチルカメラに適用
した場合を例として、説明する。

【００４６】［第１の実施の形態］図１は、この実施の
形態にかかるデジタルスチルカメラの外観を示す斜視図
である。図示するように、このデジタルスチルカメラ
は、カメラ本体部１とレンズユニット部２とから構成さ
れている。

【００４７】カメラ本体部１は、その正面に表示部１０
と、モード設定キー１２ａとを備える。モード設定キー
１２ａは、画像を撮影し、後述する画像メモリに記録す
る撮影モードと、記録された画像を再生する再生モード
との切り換えを行うためのキーである。表示部１０は、
液晶表示装置によって構成され、撮影モード（モニタリ
ングモード）時には撮影前にレンズで捉えている画像を
表示するためのビューファインダとして機能し、再生モ
ード時には記録された画像を表示するためのディスプレ
イとして機能する。表示部１０の構成については、詳し
く後述する。

【００４８】カメラ本体部１は、また、その上面に電源
キー１１と、シャッターキー１２ｂと、「＋」キー１２
ｃと、「−」キー１２ｄと、シリアル入出力端子２９と
を備える。電源キー１１は、スライド操作することによ
って、デジタルスチルカメラの電源をオン／オフするた
めのキーである。

【００４９】シャッターキー１２ｂは、撮影モード時に
画像の記録を指示すると共に、再生モード時に選択内容
の決定を指示するためのキーである。「＋」キー１２ｃ
及び「−」キー１２ｄは、再生モード時に画像メモリに
記録されている画像データから表示部１０に表示するた
めの画像データを選択したり、記録／再生時の条件設定
のために用いられる。シリアル入出力端子２９は、外部
の装置（パーソナルコンピュータ、プリンタなど）との
データ送信及びデータ受信を行うためのケーブルを挿入
するための端子である。

【００５０】レンズユニット部２は、撮影すべき画像を
結像するレンズを図の背面側に備える。レンズユニット
部２は、カメラ本体部１に結合した軸を中心に上下方向
に３６０°回動可能に取り付けられている。

【００５１】図２は、図１のデジタルスチルカメラの回
路構成を示すブロック図である。図示するように、この
デジタルスチルカメラの回路は、表示部１０と、キー入
力部１２と、ＣＣＤ（Charge Coupled Device）２１
と、サンプルホールド回路２２と、Ａ／Ｄ（アナログ−
デジタル）変換器２３と、垂直ドライバ２４と、タイミ
ングジェネレータ２５と、カラープロセス回路２６と、
ＤＭＡ（Direct Memory Access）コントローラ２７と、
ＤＲＡＭ（Dynamic Random Access Memory）２８と、シ
リアル入出力端子２９と、記録用メモリ３０と、ＣＰＵ
（Central Processing Unit）３１と、画像圧縮伸長回
路３２と、ＶＲＡＭコントローラ３３と、ＶＲＡＭ（Vi
deo Random Access Memory）３４と、デジタルビデオエ
ンコーダ３５と、ＲＯＭ（Read Only Memory）３６とを
備えている。

【００５２】これらのうちで、ＤＭＡコントローラ２７
と、記録用メモリ３０と、ＣＰＵ３１と、画像圧縮伸長
回路３２と、ＶＲＡＭコントローラ３３と、ＲＯＭ３６
とは、データバス４０を介して互いに接続されている。

【００５３】キー入力部１２は、上記したモード設定キ
ー１２ａと、シャッターキー１２ｂと、「＋」キー１２
ｃと、「−」キー１２ｄとからなるものであり、各キー
の操作に応じたコマンドをＣＰＵ３１に投入する。ＣＣ
Ｄ２１は、マトリクス状に配置された複数の画素のそれ
ぞれにおいて、レンズによって結像された光を受光し、
受光した光の強度によって電荷を蓄積する。ＣＰＵ３１
は、ＲＯＭ３６に格納されたプログラムを実行し、この
回路の各部を制御する。シリアル入出力端子２９は、Ｃ
ＰＵ３１が外部機器との間でデータをシリアル転送する
ための入出力端子である。

【００５４】以下、上記回路の動作について簡単に説明
する。まず、撮影モード時の動作について説明する。撮
影モードには、撮影した画像を表示部１０にて表示する
モニタリングモードと、撮影した画像を画像データとし
て記録用メモリ３０に記録する画像記録モードとの２つ
のモードがある。

【００５５】モニタリングモードにおいては、ＣＰＵ３
１は、予め設定された撮像周期毎にタイミングジェネレ
ータ２５及びカラープロセス回路２６を制御してＣＣＤ
２１を駆動し、各画素において受光した光量に応じた電
荷を蓄積させる。ＣＣＤ２１は、垂直ドライバ２４から
供給された駆動信号Ｓｐに基づいて、各画素に蓄積され
た電荷に応じた電気信号Ｓｅを、サンプルホールド回路
２２に順次出力する。

【００５６】サンプルホールド回路２２は、この電気信
号Ｓｅのうちの実効部分Ｓｅ’をＡ／Ｄ変換器２３に出
力する。Ａ／Ｄ変換器２３は、実効部分Ｓｅ’をデジタ
ルデータＳｄに変換し、カラープロセス回路２６に出力
する。カラープロセス回路２６は、デジタルデータＳｄ
に基づいて輝度／色差デジタルデータであるＹＵＶデー
タを生成し、ＤＭＡコントローラ２７に出力する。ＤＭ
Ａコントローラ２７は、ＹＵＶデータをＤＲＡＭ２８に
順次書き込んでいく。

【００５７】ＣＰＵ３１は、１フレーム分のＹＵＶデー
タがＤＲＡＭ２８に書き込まれる毎に、ＤＭＡコントロ
ーラ２７を制御して、１フレーム分のＹＵＶデータをＤ
ＲＡＭ２８からＶＲＡＭコントローラ３３に転送させ、
ＶＲＡＭ３４に書き込ませる。また、デジタルビデオエ
ンコーダ３５は、一定周期毎にＶＲＡＭコントローラ３
３を介してＶＲＡＭ３４から１フレーム分のＹＵＶデー
タを線順次で読み出し、読み出したＹＵＶデータに基づ
いてアナログビデオ信号Ｓａを生成して表示部１０に出
力する。

【００５８】一方、画像記録モードにおいては、ＣＣＤ
２１が上述したようにサンプルホールド回路２２に電気
信号Ｓｅを順次出力している状態で操作者がシャッター
キー１２ｂを押すと、シャッターキー１２ｂからのコマ
ンドに従って、ＣＰＵ３１は、タイミングジェネレータ
２５及びカラープロセス回路２６を制御し、１フレーム
分のＹＵＶデータの転送が終了した時点においてカラー
プロセス回路２６からのＹＵＶデータの転送を停止させ
る。

【００５９】ＹＵＶデータの転送が停止されるまでの１
フレーム分の電気信号Ｓｅはモニタリングモードの場合
と同様に、サンプルホールド回路２２、Ａ／Ｄ変換器２
３、及びカラープロセス回路２６を介してＹＵＶデータ
に変換され、ＤＲＡＭ２８に書き込まれる。ＣＰＵ３１
は、ＤＭＡコントローラ２７を制御してＤＲＡＭ２８に
書き込まれているＹＵＶデータを画像圧縮伸長回路３２
に入力させる。画像圧縮伸長回路３２は、ＪＰＥＧ（Jo
int Photographic Experts Group）などの方式でＹＵＶ
データを圧縮し、記録用メモリ３０に保存する。

【００６０】この圧縮されたデータの記録メモリ３０へ
の保存が終了した後、ＣＰＵ３１は、タイミングジェネ
レータ２５及びカラープロセス回路２６を再び起動す
る。これにより、デジタルスチルカメラのモードは、画
像記録モードからモニタリングモードに自動的に戻る。

【００６１】また、再生モードでは、キー入力部１２の
各キー１２ａ〜１２ｄに対する操作に応じて、ＣＰＵ３
１は、記録用メモリ３０に保存されている圧縮されたデ
ータを画像圧縮伸長回路３２に伸長させる。ＣＰＵ３１
は、さらに、ＤＭＡコントローラ２７を制御して、画像
圧縮伸長回路３２で伸長された１フレーム分のＹＵＶデ
ータを画像圧縮伸長回路３２からＶＲＡＭコントローラ
３３に転送させ、ＶＲＡＭ３４に書き込ませる。

【００６２】デジタルビデオエンコーダ３５は、ＶＲＡ
Ｍ３４に書き込まれた１フレーム分のＹＵＶを線順次で
読み出し、読み出したＹＵＶデータに基づいてアナログ
ビデオ信号Ｓａを生成する。そして、デジタルビデオエ
ンコーダ３５は、生成したアナログビデオ信号Ｓａを表
示部１０に供給する。なお、画像記録モードで画像の撮
影を終了し、記録用メモリ３０に圧縮されたデータが記
録された後、デジタルスチルカメラの動作モードが画像
記録モードから再生モードに切り替わり、表示部１０に
その撮影された画像を表示してもよい。

【００６３】以下、図１、図２の表示部１０の構成につ
いて、図３のブロック図を参照して詳しく説明する。表
示部１０は、液晶表示装置によって構成されるもので、
図３に示すように、クロマ回路１１１と、位相比較器１
１２と、レベルシフタ１１３と、液晶コントローラ１０
１と、液晶パネル１０２と、ゲートドライバ１０３と、
ドレインドライバ１０４とを備える。

【００６４】クロマ回路１１１は、モニタリングモード
及び画像記録モードのいずれ場合においても、デジタル
ビデオエンコーダ３５から出力されたアナログビデオ信
号Ｓａに基づいてアナログＲＧＢ信号ＳＲ１，ＳＧ１，
ＳＢ１を生成する。なお、アナログビデオ信号ＳＲ１，
ＳＧ１，ＳＢ１は、液晶パネル１０２の視覚特性に合わ
せてガンマ補正がされている。クロマ回路１１１は、後
述するコモン電圧ＶＣＯＭも発生する。クロマ回路１１
１は、また、同期分離処理を行ってアナログビデオ信号
Ｓａから垂直同期信号ＶＤと水平同期信号ＨＤとを分離
し、それぞれ位相比較器１１２と液晶コントローラ１０
１とに供給する。

【００６５】レベルシフタ１１３は、液晶パネル１０２
の液晶を交流駆動するため、及び表示される画像の明る
さを調整するため、クロマ回路１１１が生成されたアナ
ログＲＧＢ信号ＳＲ１，ＳＧ１，ＳＢ１の極性を１ライ
ンまたは１フレーム毎に反転し、また、振幅を制御し
て、レベルシフト処理されたアナログＲＧＢ信号ＳＲ
２，ＳＧ２，ＳＢ２を出力する。

【００６６】液晶コントローラ１０１は、発振回路を内
蔵し、クロマ回路１１１から供給された垂直同期信号Ｖ
Ｄにより垂直方向の同期をとる。液晶コントローラ１０
１は、位相比較信号ＣＫＨに基づく位相比較器１１２の
出力によりＰＬＬ（Phase Locked Loop）を構成し、構
成したＰＬＬと水平同期信号ＨＤとに基づいて水平方向
の同期をとる。液晶コントローラ１０１は、また、極性
反転制御用信号ＣＫＦをレベルシフタ１１３に出力し、
ドレインドライバ１０４に制御信号群ＤＣＮＴを出力
し、ゲートドライバ１０３に制御信号群ＧＣＮＴを出力
する。

【００６７】ゲートドライバ１０３に供給される制御信
号群ＧＣＮＴは、後述する信号Φ１、Φ２、ＣＫ１、¬
ＣＫ１（¬は、論理否定を表す。以下、同じ）及びｓｔ
ａｒｔ信号ＩＮを含む。

【００６８】液晶パネル１０２は、（ｍ×ｎ）個の画素
によって構成されるアクティブマトリクス方式のもので
あり、一対の基板間に液晶を封入することによって構成
されている。液晶パネル１０２の一方の基板には、クロ
マ回路１１１で生成され、ＡＣレベル増幅及びＤＣレベ
ル増幅されたコモン電圧ＶＣＯＭ（ＶＣＯＭはその値を
経時的に変位しても可）が印加されている共通電極が形
成されている。

【００６９】液晶パネル１０２の他方の基板には、画素
に対応する画素電極と半導体層をアモルファスシリコン
またはポリシリコンで構成した薄膜トランジスタ（ＴＦ
Ｔ）１０２ａとがマトリクス状に形成されている。液晶
パネル１０２の他方の基板には、画素電極の間にｎ本の
ゲートラインＧＬ１〜ＧＬｎとｍ本のドレインラインＤ
Ｌ１〜ＤＬｍとがそれぞれ直交して形成されて、ゲート
ラインＧＬ１〜ＧＬｎと平行してキャパシタラインＣＬ
１〜ＣＬｎが設けられている。また、液晶パネル１０２
の他方の基板には、アナログＲＧＢ信号ＳＲ２，ＳＧ
２，ＳＢ２のそれぞれに対応する赤（Ｒ）、緑（Ｇ）、
青（Ｂ）のカラーフィルタが所定の配列で形成されてい
る。

【００７０】液晶パネル１０２の等価回路図を図３に示
す。ＴＦＴ１０２ａのゲートはゲートラインＧＬに、ド
レインはドレインラインＤＬに、ソースは画素電極にそ
れぞれ接続されている。画素容量１０２ｂは、画素電
極、共通電極及びその間に封入されている液晶とで構成
される。ドレインラインＤＬからの表示信号は、選択さ
れているゲートラインＧＬに対応するＴＦＴ１０２ａを
介して画素容量１０２ｂに書き込まれる。画素容量１０
２ｂに書き込まれた表示信号に従って画素容量１０２ｂ
を構成する液晶の配向状態が制御され、配向状態によっ
て液晶を透過する光の量が変化することによって、液晶
パネル１０２は画像を表示する。

【００７１】キャパシタ１０２ｃは、キャパシタライン
ＣＬ１〜ＣＬｎ、それに重なるゲート絶縁膜及び画素電
極から構成される。キャパシタラインＣＬ１〜ＣＬｎに
は、キャパシタ電圧ＶＣＳが常時印加されている。そし
て、全ての共通電極にはライン毎に可変のコモン電圧Ｖ
ＣＯＭが常時印加されている。

【００７２】ゲートドライバ１０３は、液晶パネルの垂
直方向の画素数に対応するｎ段構成のシフトレジスタに
よって構成され、液晶コントローラ１０１から供給され
る制御信号群ＧＣＮＴ中の信号Φ１、Φ２、ＣＫ１、¬
ＣＫ１及びｓｔａｒｔ信号ＩＮに従って、ゲートライン
ＧＬ１〜ＧＬｎのいずれかを順次選択して、アクティブ
（ハイレベル）にする。ゲートドライバ１０３の構成に
ついては、詳しく後述する。

【００７３】ドレインドライバ１０４は、図４に示すよ
うに、シフトレジスタ１０４ａと、レベルシフタ１０４
ｂと、サンプルホールドバッファー１０４ｃと、マルチ
プレクサー１０４ｄとから構成される。

【００７４】シフトレジスタ１０４ａは、液晶パネル１
０２の水平方向の画素数に対応するｍ段構成のもので、
制御信号群ＤＣＮＴに含まれるクロック信号ＣＬＫ、反
転クロック信号¬ＣＬＫ及びスタート信号ＩＮＤが入力
されてアナログＲＧＢ信号のサンプリングを行うための
サンプリング信号を生成する。レベルシフタ１０４ｂ
は、サンプリング信号をサンプルホールドバッファー１
０４ｃの動作レベルに変換するための回路である。

【００７５】マルチプレクサー１０４ｄは、制御信号群
ＤＣＮＴのうちの配列信号ＡＲに基づいてレベルシフタ
１１３からのアナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ
２を各ラインの画素のＲＧＢ配列に応じた順番に整列さ
せて出力する。サンプルホールドバッファー１０４ｃ
は、レベルシフタ１０４ｂからのサンプリング信号に基
づいてアナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ２をサ
ンプルホールドし、バッファで増幅させてドレインライ
ンＤＬ１〜ＤＬｍに出力する。

【００７６】以下、図３のゲートドライバ１０３につい
て、図５の回路図を参照して詳しく説明する。ゲートド
ライバ１０３の各段ＲＳ３（ｉ）（ｉ＝１，２，・・
・，ｎ、ただしｎは正の整数）は、５つのｎチャネルＭ
ＯＳ型電界効果トランジスタ（以下、ｎ−ＭＯＳとい
う）２０１、２０２、２０３、２０５、２０６を備え
る。ｎ−ＭＯＳ２０１、２０２，２０３、２０５、２０
６の半導体層は、アモルファスシリコン或いはポリシリ
コンによって構成されている。ｎ−ＭＯＳ２０１、２０
２、２０３、２０５、２０６は、表示部１０のＴＦＴ１
０２ａと一括して形成されてもよい。

【００７７】但し、ゲートドライバ１０３の奇数段ＲＳ
１（ｉ）（ｉ＝１，３，・・・）と偶数段ＲＳ１（ｉ）
（ｉ＝２，４，・・・）とでは、ｎ−ＭＯＳ２０１のゲ
ート及びｎ−ＭＯＳ２０５のドレインに印加される信号
が互いに異なる。すなわち、奇数段においては、ｎ−Ｍ
ＯＳ２０１のゲートには信号Φ１が、ｎ−ＭＯＳ２０５
のドレインには信号ＣＫ１が、それぞれ印加される。偶
数段においては、ｎ−ＭＯＳ２０１のゲートには信号Φ
２が、ｎ−ＭＯＳ２０５のドレインには信号¬ＣＫ１
が、それぞれ印加される。

【００７８】なお、信号Φ１は信号ＣＫ１がローレベル
のとき、信号Φ２は信号ＣＫ１がハイレベル（すなわ
ち、信号¬ＣＫ１がローレベル）のとき、それぞれ交互
に立ち上がり、奇数段のｎ−ＭＯＳ２０１のゲートと偶
数段のｎ−ＭＯＳ２０１のゲートとに印加される。

【００７９】以下、第１段ＲＳ１（１）を例として、奇
数段ＲＳ１（１）の構成及び機能について、説明する。
シフトレジスタの第１段ＲＳ１（１）において、ｎ−Ｍ
ＯＳ２０１のゲートには、信号Φ１が印加され、ドレイ
ンには、ｓｔａｒｔ信号ＩＮが印加される。ｎ−ＭＯＳ
２０１のゲートがオン時にドレイン−ソース間を流れる
電流によってｎ−ＭＯＳ２０１のソースとｎ−ＭＯＳ２
０２、２０５のゲートとの間の配線にそれぞれ形成され
ている配線容量Ｃ２、Ｃ５がチャージされる。配線容量
Ｃ２、Ｃ５は、ｎ−ＭＯＳ２０１がオフされた後、次に
信号Φ１が印加されてｎ−ＭＯＳ２０１がオンされるま
でハイレベルに保持される。

【００８０】ｎ−ＭＯＳ２０３のゲートとドレインに
は、基準電圧Ｖｄｄが印加されており、ｎ−ＭＯＳ２０
３は常にオン状態となっている。配線容量Ｃ２がチャー
ジされておらず、ｎ−ＭＯＳ２０２がオフされていると
きに、ｎ−ＭＯＳ２０６のゲートとの間の配線に形成さ
れている配線容量Ｃ６に基準電圧Ｖｄｄがチャージされ
る。配線容量Ｃ２がチャージされると、ｎ−ＭＯＳ２０
２がオンされ、ｎ−ＭＯＳ２０２のドレイン−ソース間
に貫通電流が流れる。このとき、ｎ−ＭＯＳ２０２、２
０３は、ＥＥ型構成としているため、ｎ−ＭＯＳ２０３
は完全オフ抵抗とならないため、配線容量Ｃ６が完全に
ディスチャージされることとはならない場合があるが、
ｎ−ＭＯＳ２０６の閾値電圧Ｖｔｈより充分低い電圧と
なる。

【００８１】ｎ−ＭＯＳ２０５のドレインには、信号Ｃ
Ｋ１が供給されており、信号ＣＫ１がハイレベルのと
き、２段目のｎ−ＭＯＳ２０１のドレインとの間の配線
に形成されている配線容量Ｃ１をチャージする。これに
より、第１段ＲＳ１（１）の出力端子ＯＴ１からハイレ
ベルの出力信号ＯＵＴ１が出力される。

【００８２】このとき、信号Φ１がローレベルのためｎ
−ＭＯＳ２０１はオフ状態であるので、配線容量Ｃ５
は、ｓｔａｒｔ信号ＩＮによりチャージされている状態
が保持されている。ｎ−ＭＯＳ２０５は、出力端子ＯＴ
１に出力することによりそのゲートとソースとの間の蓄
積容量が増大し、この増大にしたがってｎ−ＭＯＳ２０
５のゲート電圧は、そのドレイン−ソース間を流れる電
流が飽和電流になるまでチャージアップされる。そし
て、ｎ−ＭＯＳ２０５のゲート電圧の上昇に伴い出力信
号ＯＵＴ１の電位が上昇され、ｎ−ＭＯＳ２０５が完全
オン抵抗になり、信号ＣＫ１のレベルが、そのまま出力
信号ＯＵＴ１のレベルとしてほとんど減衰することなく
出力される。そして、出力信号ＯＵＴ１が出力されてい
る間に次段のｎ−ＭＯＳ２０１のゲートに信号Φ２が印
加され、次段の配線容量Ｃ２、Ｃ５をチャージする。信
号ＣＫ１がハイレベルからローレベルに変化すると、出
力端子ＯＴ１から出力される第１段の出力信号ＯＵＴ１
もローレベルとなる。

【００８３】偶数段ＲＳ１（ｉ）については、信号Φ１
を信号Φ２に、信号ＣＫ１を¬ＣＫ１に、信号¬ＣＫ１
をＣＫ１にそれぞれ入れ替えれば、奇数段ＲＳ３（１）
と実質的に同一である。但し、２段目以降（偶数段、奇
数段とも）の段ＲＳ１（ｉ）のｎ−ＭＯＳ２０１には、
前段の出力信号ＯＵＴ１〜ＯＵＴ（ｎ−１）が供給され
る。このように各段のｎ−ＭＯＳ２０５のゲート電圧
は、ｎ−ＭＯＳ２０１、２０５間で保持された配線容量
Ｃ５と、信号ＣＫ１または¬ＣＫ１と、により飽和され
るため、出力信号ＯＵＴ１〜ＯＵＴｎが逓減することは
ない。

【００８４】なお、配線容量Ｃ２、Ｃ５は、次に信号Φ
１（奇数段の場合）、信号Φ２（偶数段の場合）がハイ
レベルになったときに、ｎ−ＭＯＳ２０１及び前段のｎ
−ＭＯＳ２０６を介してディスチャージされる。以降、
各段ＲＳ（ｉ）の配線容量Ｃ２、Ｃ５は、次の垂直期間
内での同一の水平期間において信号Φ１または信号Φ２
がハイレベルになるまでは、チャージされることはな
く、配線容量Ｃ６がディスチャージされることはない。
これにより、そのときまでｎ−ＭＯＳ２０６がオンされ
たままとなるため、信号ＣＫ１または信号¬ＣＫ１がハ
イレベルとなっても、配線容量Ｃ１がディスチャージさ
れることはなく、出力端子ＯＴ１，ＯＴ２，・・・から
出力される出力信号ＯＵＴ１，ＯＵＴ２，・・・がハイ
レベルになることはない。

【００８５】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、説明する。モード設定キー
１２ａにより、デジタルスチルカメラのモードが撮影モ
ード（モニタリングモード及び画像記録モード）に設定
されている場合には、レンズによって結像された画像に
応じてＣＣＤ２１の各画素に電荷が蓄積される。ＣＣＤ
２１は、垂直ドライバ２４から供給される駆動信号に従
って、各画素に蓄積した電荷に対応する電気信号Ｓｅを
生成し、サンプルホールド回路２２に順次供給する。

【００８６】この電気信号Ｓｅのうちの実効部分のアナ
ログ電気信号Ｓｅ’が、サンプルホールド回路２２から
Ａ／Ｄ変換器２３に入力され、Ａ／Ｄ変換器２３によっ
てデジタルデータＳｄに変換されてカラープロセス回路
２６に供給される。カラープロセス回路２６では、デジ
タルデータＳｄから輝度／色差デジタルデータであるＹ
ＵＶデータが生成され、ＤＭＡコントローラ２７に供給
される。そして、ＤＭＡコントローラ２７は、ＹＵＶデ
ータをＤＲＡＭ２８に順次書き込んでいく。

【００８７】１フレーム分のＹＵＶデータが書き込まれ
ると、ＣＰＵ３１により制御されたＤＭＡコントローラ
２７が、その１フレーム毎のＹＵＶデータをＤＲＡＭ２
８からＶＲＡＭコントローラ３３を介してＶＲＡＭ３４
に転送する。さらに、デジタルビデオエンコーダ３５
が、一定周期毎にＶＲＡＭコントローラ３３を介してＶ
ＲＡＭ３４から１フレーム分のＹＵＶデータを線順次で
読み出し、アナログビデオ信号Ｓａを生成して表示部１
０に出力する。このとき、表示部１０は、後述するよう
に動作して、レンズで捉えている画像を表示することと
なる。

【００８８】ここで、ユーザによってシャッターキー１
２ｂが操作されると、対応するコマンドに応答したＣＰ
Ｕ３１の制御によりタイミングジェネレータ２５及びカ
ラープロセス回路２６の転送動作が停止される。最後の
１フレーム分の電気信号Ｓｅが、サンプルホールド回路
２２、Ａ／Ｄ変換器２３、及びカラープロセス回路２６
を通じてＹＵＶデータに変換され、ＤＲＡＭ２８に書き
込まれる。この１フレーム分のＹＵＶデータは、ＤＭＡ
コントローラ２７によって画像圧縮伸長回路３２に入力
され、圧縮される。そして、圧縮されたデータが記録用
メモリ３０に保存される。

【００８９】一方、モード設定キー１２ａによりデジタ
ルスチルカメラのモードが再生モードに設定されている
場合には、ＣＰＵ３１は、ＤＭＡコントローラ２７を制
御して、「＋」キー１２ｃまたは「−」キー１２ｄの操
作によって指示された圧縮データを記録用メモリ３０か
ら画像圧縮伸長回路３２に転送させる。そして、この圧
縮データが画像圧縮伸長回路３２によって伸長され、Ｖ
ＲＡＭコントローラ３３の制御によりＶＲＡＭ３４に書
き込まれる。ＶＲＡＭ３４に書き込まれたＹＵＶデータ
に基づいて、デジタルビデオエンコーダ３５によりアナ
ログビデオ信号Ｓａが生成され、表示部１０に出力され
る。このとき、表示部１０は、後述するように動作し
て、「＋」キー１２ｃまたは「−」キー１２ｄの操作に
より選択された記録されている画像を表示することとな
る。

【００９０】上記の撮影モード、再生モードのいずれに
動作モードが設定されている場合にも、表示部１０にお
いては、アナログビデオ信号Ｓａは、クロマ回路１１１
に入力され、クロマ回路１１１によってガンマ補正され
たアナログＲＧＢ信号ＳＲ１，ＳＧ１，ＳＢ１と、垂直
同期信号ＶＤ及び水平同期信号ＨＤとに分離される。位
相比較器１１２は、クロマ回路１１１からの水平同期信
号ＨＤ及び液晶コントローラ１０１からの位相比較信号
ＣＫＨによって水平方向のタイミングを測り、所定のタ
イミング信号を液晶コントローラ１０１に出力する。

【００９１】液晶コントローラ１０１は、このタイミン
グ信号及び垂直同期信号ＶＤに応じて、ドレインドライ
バ１０４に制御信号群ＤＣＮＴを出力し、ゲートドライ
バ１０３に制御信号群ＧＣＮＴを出力し、さらに極性反
転制御用信号ＣＫＦをレベルシフタ１１３に出力する。
この極性反転制御用信号ＣＫＦに従って、クロマ回路１
１１から出力されたアナログビデオ信号ＳＲ１，ＳＧ
１，ＳＢ１は、レベルシフタ１１３により１ラインまた
は１フレーム毎に極性反転される。この適宜極性を反転
されたアナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ２は、
制御信号群ＤＣＮＴに従ってドレインドライバ１０４に
入力される。

【００９２】ここで、液晶コントローラ１０１が生成す
る制御信号群ＧＣＮＴには、ｓｔａｒｔ信号ＩＮ、信号
Φ１、Φ２、ＣＫ１、¬ＣＫ１が含まれ、それぞれ後述
するタイミングチャートに示すタイミングでゲートドラ
イバ１０３に供給される。液晶コントローラ１０１が生
成した制御信号群ＧＣＮＴ中のｓｔａｒｔ信号ＩＮがゲ
ートドライバ１０３に供給されることによって、ゲート
ドライバ１０３が動作を開始する。

【００９３】図６は、ゲートドライバ１０３の動作を示
すタイミングチャートである。タイミングＴ０からＴ１
の間、ハイレベルのｓｔａｒｔ信号ＩＮが液晶コントロ
ーラ１０１から第１段のｎ−ＭＯＳ２０１のドレインに
供給される。次に、タイミングＴ０からＴ１の間の一定
の期間、信号Φ１が立ち上がり、奇数段のｎ−ＭＯＳ２
０１をオンする。これにより、第１段の配線容量Ｃ２、
Ｃ５がチャージされ、その信号レベルがハイレベルとな
る。

【００９４】このとき、第１段のｎ−ＭＯＳ２０２のゲ
ートの電位がハイレベルとなり、第１段のｎ−ＭＯＳ２
０２がオンする。第１段のｎ−ＭＯＳ２０２がオフのと
き、第１段のｎ−ＭＯＳ２０３を介して供給されている
基準電圧Ｖｄｄによって配線容量Ｃ６の信号レベルはハ
イレベルとなっているが、第１段のｎ−ＭＯＳ２０２が
オンすることによって第１段のｎ−ＭＯＳ２０３を介し
て供給されている基準電圧Ｖｄｄがグラウンドに落とさ
れる。すなわち、第１段の配線容量Ｃ６に蓄積されてい
たチャージがディスチャージされ、その信号レベルがロ
ーレベルとなり、第１段のｎ−ＭＯＳ２０６がオフす
る。

【００９５】また、同時に第１段のｎ−ＭＯＳ２０５の
ゲートの電位がハイレベルとなり、第１段のｎ−ＭＯＳ
２０５もオンする。このように、第１段の配線容量Ｃ
２、Ｃ５の信号レベルがハイレベル、配線容量Ｃ６の信
号レベルがローレベルとなっている状態は、次にタイミ
ングＴ２からＴ３の間で信号Φ１が立ち上がって、第１
段のｎ−ＭＯＳ２０１を介して配線容量Ｃ２、Ｃ５がデ
ィスチャージされるまで続く。

【００９６】次に、タイミングＴ１において、信号ＣＫ
１がハイレベルとなり、同時に信号¬ＣＫ１がローレベ
ルとなる。ここで、第１段のｎ−ＭＯＳ２０５がオン、
第１段のｎ−ＭＯＳ２０６がオフとなっていることか
ら、第１段の出力端子ＯＴ１からハイレベルの出力信号
ＯＵＴ１が出力されると共に、第２段のｎ−ＭＯＳ２０
１のドレインに供給される。ここで信号ＣＫ１のハイレ
ベルの電圧をＶＨとすると、第１段のｎ−ＭＯＳ２０５
のゲート電圧は出力信号ＯＵＴ１の昇圧とともに上昇さ
れ、第１段のｎ−ＭＯＳ２０５に流れるドレイン電流は
飽和され、ほとんど減衰されることなく出力信号ＯＵＴ
１は電圧ＶＨとなる。出力信号ＯＵＴ１は、タイミング
Ｔ２で信号ＣＫ１がローレベルに変化すると、ローレベ
ルとなる。

【００９７】一方、タイミングＴ０からＴ１の間で、信
号Φ１が立ち上がっても、奇数段でも第３段以降のｎ−
ＭＯＳ２０１のドレインにはハイレベルの信号が供給さ
れていないため、第３段以降の奇数段の配線容量Ｃ２、
Ｃ５がこのときチャージされることはない。従って、奇
数段でも第３段以降では、出力信号ＯＵＴ３，５，・・
・は、ローレベルのままである。次に、タイミングＴ１
からＴ２の間の一定の期間、信号Φ２が立ち上がり、偶
数段のｎ−ＭＯＳ２０１をオンする。これにより、出力
信号ＯＵＴ１が第２段の配線容量Ｃ２、Ｃ５にもチャー
ジされ、その信号レベルがハイレベルとなる。

【００９８】このとき、第２段のｎ−ＭＯＳ２０２のゲ
ートの電位がハイレベルとなり、第２段のｎ−ＭＯＳ２
０２がオンする。第２段のｎ−ＭＯＳ２０２がオフのと
き、第２段のｎ−ＭＯＳ２０３を介して供給されている
基準電圧Ｖｄｄによって配線容量Ｃ６の信号レベルはハ
イレベルとなっているが、第２段のｎ−ＭＯＳ２０２が
オンすることによって第２段のｎ−ＭＯＳ２０３を介し
て供給されている基準電圧Ｖｄｄがグラウンドに落とさ
れる。すなわち、第２段の配線容量Ｃ６がディスチャー
ジされ、その信号レベルがローレベルとなり、第２段の
ｎ−ＭＯＳ２０６がオフする。

【００９９】また、同時に第２段のｎ−ＭＯＳ２０５の
ゲートの電位がハイレベルとなり、第２段のｎ−ＭＯＳ
２０５もオンする。このように、第２段の配線容量Ｃ
２、Ｃ５の信号レベルがハイレベル、配線容量Ｃ６の信
号レベルがローレベルとなっている状態は、次にタイミ
ングＴ３からＴ４の間で信号Φ２が立ち上がって、第２
段のｎ−ＭＯＳ２０１及び第１段のｎ−ＭＯＳ２０６を
介して第２段の配線容量Ｃ２、Ｃ５がディスチャージさ
れるまで続く。

【０１００】次に、タイミングＴ２において、信号ＣＫ
１がローレベルとなり、同時に信号¬ＣＫ１がハイレベ
ルとなる。ここで、第２段のｎ−ＭＯＳ２０５がオン、
第２段のｎ−ＭＯＳ２０６がオフとなっていることか
ら、第２段の出力端子ＯＴ２からハイレベルの出力信号
ＯＵＴ２が出力されると共に、第３段のｎ−ＭＯＳ２０
１のドレインに供給される。ここで信号¬ＣＫ１のハイ
レベルの電圧をＶＨとすると、第２段の配線容量Ｃ５に
より保持されていた第２段のｎ−ＭＯＳ２０５のゲート
電圧は出力信号ＯＵＴ２の昇圧とともに上昇され、第２
段のｎ−ＭＯＳ２０５に流れるドレイン電流は飽和さ
れ、ほとんど減衰されることなく出力信号ＯＵＴ２は電
圧ＶＨとなる。出力信号ＯＵＴ２は、タイミングＴ３で
信号ＣＫ１がローレベルとなると、ローレベルになる。

【０１０１】一方、タイミングＴ１からＴ２の間で、信
号Φ２が立ち上がっても、偶数段でも第４段以降のｎ−
ＭＯＳ２０１のドレインにはハイレベルの信号が供給さ
れていないため、配線容量Ｃ２、Ｃ５がチャージされる
ことはない。従って、偶数段でも第４段以降では、出力
信号ＯＵＴ４，６，・・・は、ローレベルのままであ
る。

【０１０２】以下、同様にして、タイミングＴ（ｎ＋
１）まで第１段の出力端子ＯＴ１の出力信号ＯＵＴ１か
ら第ｎ段の出力端子ＯＴｎの出力信号ＯＵＴｎのいずれ
かが順次ハイレベルとなって出力される。出力信号ＯＵ
Ｔ１〜ＯＵＴｎのうちハイレベルとなっているものに対
応して、ゲートラインＧＬ１〜ＧＬｎが選択される。そ
して、次の垂直期間のタイミングＴ０で同様にして液晶
コントローラ１０１からｓｔａｒｔ信号ＩＮが供給さ
れ、同様の処理が繰り返される。

【０１０３】なお、１垂直期間内において、すでに出力
信号ＯＵＴｉがハイレベルとなる期間を過ぎた段ＲＳ１
（ｉ）では、信号Φ１またはΦ２が立ち上がっても、ｎ
−ＭＯＳ２０１のゲートにハイレベルの信号が供給され
ることはない。すなわち、１垂直期間内においては、ゲ
ートラインＧＬ１〜ＧＬｎは、いずれか１本ずつが順次
選択されることとなる。

【０１０４】また、ゲートドライバ１０３によって、ゲ
ートラインＧＬ１〜ＧＬｎのいずれか１つが選択されて
いる期間（１水平期間）に、液晶コントローラ１０１が
生成した制御信号群ＤＣＮＴに従って、ドレインドライ
バ１０４は、次のようにして動作する。

【０１０５】液晶コントローラ１０１からは、クロック
信号ＣＬＫが順次供給され、このとき、ゲートラインＧ
Ｌ１本毎に出力されるスタート信号ＩＮＤにより各段に
サンプリング信号が転送される。転送されたサンプリン
グ信号は、レベルシフタ１０４ｂにより動作レベルに変
換し、順次出力される。アナログビデオ信号ＳＲ２，Ｓ
Ｇ２，ＳＢ２は、マルチプレクサー１０４ｄにパラで入
力され、制御信号群ＤＣＮＴのうちの配列信号ＡＲに基
づいて各ラインの画素のＲＧＢ配列に応じた順番に整列
させて出力される。マルチプレクサー１０４ｄから出力
されたアナログビデオ信号ＳＲ２，ＳＧ２，ＳＢ２は、
レベルシフタ１０４ｂからのサンプリング信号に応じて
サンプルホールドバッファー１０４ｃ内で順次サンプリ
ングされ、内部のバッファーを介してドレインラインＤ
Ｌ１〜ＤＬｍに並列して出力される。

【０１０６】ドレインラインＤＬ１〜ＤＬｍにそれぞれ
供給された表示信号は、ゲートドライバ１０３による選
択に従ってオンされているＴＦＴ１０２ａを介して画素
容量１０２ｂに書き込み、１水平期間の間保持される。

【０１０７】表示部１０は、以上のような動作を繰り返
すことによって、液晶パネル１０２の各画素の画素容量
１０２ｂに表示信号を書き込んでいく。この表示信号に
応じて液晶の配向状態が変化し、「暗」または「明」で
各画素が表されている画像が液晶パネル１０２に表示さ
れる。

【０１０８】以上説明したように、この実施の形態で
は、表示部１０が有するゲートドライバ１０３中の各段
ＲＳ１（ｉ）において、次段の直前をいわゆるＥＥ構成
としていない。このため、信号ＣＫ１及び¬ＣＫ１のハ
イレベルを、ほぼそのまま出力信号ＯＵＴ１〜ＯＵＴｎ
として出力することができる。このため、ゲートライン
ＧＬ１〜ＧＬｎに出力されるゲート電圧が逓減すること
なくＴＦＴ１０２ａに出力できるため、ＴＦＴ１０２ａ
のゲート電圧の変位に起因されるＴＦＴ１０２ａのドレ
イン電流の変位に基づく不良表示が発生することを防止
できる。

【０１０９】［第２の実施の形態］この実施の形態にか
かるデジタルスチルカメラの外観及び回路構成は、第１
の実施の形態のものと実質的に同一である。但し、この
実施の形態のデジタルスチルカメラにおいては、液晶コ
ントローラ１０１からゲートドライバに供給される制御
信号群ＧＣＮＴに信号¬ＣＫ１の代わりに信号ＣＫ２が
含まれており、信号ＣＫ２は、ゲートドライバ１０３の
偶数段ＲＳ１（ｉ）（ｉ＝２，４，６，・・・，ｎ−１
またはｎ）のｎ−ＭＯＳ２０５のドレインに供給されて
いる。

【０１１０】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、説明する。この実施の形態
では、液晶コントローラ１０１が制御信号群ＧＣＮＴに
含まれる信号として信号ＣＫ２を発生することと、制御
信号群ＧＣＮＴに含まれる信号の違いによりゲートドラ
イバ１０３の動作が、第１の実施の形態のものと異な
る。

【０１１１】図７は、この実施の形態におけるゲートド
ライバ１０３の動作を示すタイミングチャートである。

【０１１２】この動作は、図６のタイミングチャートを
参照して説明した第１の実施の形態のものとほぼ同様で
ある。タイミングＴ’１からＴ’２の間において、信号
ＣＫ１がハイレベルとなっている期間が１水平期間１Ｈ
に達しておらず、第１段の出力信号ＯＵＴ１がハイレベ
ルとなる期間も、信号ＣＫ１がハイレベルとなっている
期間に限られる。第３段目以降の奇数段も同様である。

【０１１３】第２段においては、ｎ−ＭＯＳ２０５のド
レインに信号ＣＫ２が供給される。第２段では、タイミ
ングＴ’２からＴ’３の間において、実質的に信号ＣＫ
２がハイレベルとなっているときのみ、出力信号ＯＵＴ
２がハイレベルとなる。第４段目以降の偶数段ＲＳ１
（ｉ）も同様である。

【０１１４】以上説明したように、この実施の形態にか
かるデジタルスチルカメラでは、信号¬ＣＫ１の代わり
に信号ＣＫ２を用いることによって、ゲートドライバ１
０３の奇数段と偶数段とでｎ−ＭＯＳ２０５のドレイン
に信号を供給する期間を１水平期間１Ｈよりも短くして
いる。従って、信号ＣＫ１、ＣＫ２をハイレベルとする
期間を変えることによって、ゲートドライバ１０３によ
るゲートラインＧＬ１〜ＧＬｎの選択期間を任意に選ぶ
ことができる。

【０１１５】［第３の実施の形態］この実施の形態にか
かるデジタルスチルカメラの外観及び回路構成は、第１
の実施の形態のものと実質的に同一である。但し、この
実施の形態のデジタルスチルカメラは、ゲートドライバ
１０３の構成が第１の実施の形態のものと異なる。これ
に合わせて、液晶コントローラ１０１からゲートドライ
バ１０３に供給される制御信号群ＧＣＮＴに、信号Φ３
と、Φ４とが加わっている。

【０１１６】図８は、この実施の形態にかかるデジタル
スチルカメラにおけるゲートドライバ１０３の回路図で
ある。このゲートドライバ１０３の各段には、第１の実
施の形態で示したもの（図５）にｎ−ＭＯＳ２０７が加
えられており、また、ゲートドライバ１０３は、各段と
は別に設けられた１つのｎ−ＭＯＳ２０８を有する。

【０１１７】ｎ−ＭＯＳ２０８は、信号Φ３がハイレベ
ルとなっているときにオンされ、液晶コントローラ１０
１から供給されたｓｔａｒｔ信号ＩＮを最終段ＲＳ２
（ｎ）の配線容量Ｃ２、Ｃ５に供給する。そして、信号
¬ＣＫ１がハイレベルになると信号¬ＣＫ１と実質的に
同レベルの信号ＯＵＴｎが最終段ＲＳ２（ｎ）の出力端
子ＯＴｎからゲートラインＧＬｎに出力される。信号Ｏ
ＵＴｎの出力時に信号Φ４が出力され、段ＲＳ２（ｎ−
１）のｎ−ＭＯＳ２０７がオンし、信号ＯＵＴｎが前段
のＲＳ２（ｎ−１）の配線容量Ｃ２、Ｃ５にチャージさ
れる。液晶コントローラ１０１から出力される信号Φ３
は、偶数段ＲＳ２（２ｋ）（ただしｋは１以上の整数）
のｎ−ＭＯＳ２０７をオンさせて、その後段である奇数
段ＲＳ２（２ｋ＋１）の信号ＯＵＴ（２ｋ＋１）を偶数
段ＲＳ２（２ｋ）の配線容量Ｃ２、Ｃ５にチャージす
る。そして、液晶コントローラ１０１から出力される信
号Φ４は、ｎ−ＭＯＳ２０８のスイッチングと同時に奇
数段ＲＳ２（２ｋ−１）（ただしｋは１以上の整数）の
ｎ−ＭＯＳ２０７をオンさせて、その後段である偶数段
ＲＳ２（２ｋ）の信号ＯＵＴ（２ｋ）を奇数段ＲＳ２
（２ｋ−１）の配線容量Ｃ２、Ｃ５にチャージする。

【０１１８】最終段ＲＳ２（ｎ）が偶数段であれば、液
晶コントローラ１０１は、ｓｔａｒｔ信号ＩＮに対して
後述する順方向の動作時の信号ＣＫ１及び逆方向の動作
時の信号ＣＫ１を互いにそれぞれ反転させるかまたは位
相をずらすように設定され、順方向の動作時の信号¬Ｃ
Ｋ１及び逆方向の動作時の信号信号¬ＣＫ１を互いにそ
れぞれ反転させるかまたは位相をずらすように液晶コン
トローラ１０１が設定されている。最終段ＲＳ２（ｎ）
が奇数段であれば、ｓｔａｒｔ信号ＩＮに対して、順方
向の動作時の信号ＣＫ１及び逆方向の動作時の信号ＣＫ
１は互いにそれぞれ同位相になり、順方向の動作時の信
号¬ＣＫ１及び逆方向の動作時の信号信号¬ＣＫ１は互
いにそれぞれ同位相になるように液晶コントローラ１０
１が設定されている。

【０１１９】なお、この実施の形態にかかるデジタルス
チルカメラのキー入力部１２の各キー１２ａ〜１２ｄを
選択的に操作すると、ゲートドライバ１０３によるゲー
トラインＧＬ１〜ＧＬｎの選択方向を設定することがで
きる。或いは、このようなキーを備える代わりに、レン
ズユニット部２のカメラ本体部１に対する角度に従っ
て、ゲートラインＧＬ１〜ＧＬｎの選択方向を設定して
もよい。

【０１２０】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、説明する。本実施形態で
は、最終段ＲＳ２（ｎ）が偶数段であるときの駆動動作
を示す。この実施の形態にかかるデジタルスチルカメラ
は、図８に示すゲートドライバ１０３の動作及び液晶コ
ントローラ１０１のみが第１の実施の形態のものと異な
り、ゲートドライバ１０３は、設定に従って順方向（Ｇ
Ｌ１、ＧＬ２、……、ＧＬｎ）と逆方向（ＧＬｎ、ＧＬ
（ｎ−１）、……、ＧＬ１）との双方に走査可能にゲー
トラインＧＬ１〜ＧＬｎを順次選択していく。

【０１２１】まず、この実施の形態におけるゲートドラ
イバ１０３の順方向走査の動作について、図９のタイミ
ングチャートを参照して説明する。図示するように、信
号Φ３、Φ４は、常にローレベルとなっている。このた
め、ｎ−ＭＯＳ２０７、２０８は、常にオフされてお
り、この場合のゲートドライバ１０３の動作は、図６に
示した第１の実施の形態におけるものと実質的に同一と
なる。

【０１２２】次に、この実施の形態におけるゲートドラ
イバ１０３の逆方向の動作について、図１０のタイミン
グチャートを参照して説明する。図示するように、信号
Φ１、Φ２は、常にローレベルとなっている。信号Φ
３、Φ４がハイレベルとなるタイミングは、それぞれ順
方向動作での信号Φ１、Φ２と同様に互い違いである。

【０１２３】タイミングＴ０からＴ１の間で信号Φ３が
ハイレベルとなると、最終段（第ｎ段）の配線容量Ｃ
２、Ｃ５にｓｔａｒｔ信号ＩＮがチャージされる。この
とき、第ｎ段内のｎ−ＭＯＳ２０２〜２０６は、第１の
実施の形態で説明したのと同様に動作して、タイミング
Ｔ１からタイミングＴ２の間において、信号¬ＣＫ１が
ハイレベルになると最終段の出力信号ＯＵＴｎがハイレ
ベルとなる。

【０１２４】タイミングＴ１からＴ２の間で信号Φ４が
ハイレベルとなると、第（ｎ−１）段のｎ−ＭＯＳ２０
７がオンし、出力信号ＯＵＴｎが前段である第（ｎ−
１）段の配線容量Ｃ２、Ｃ５にチャージされる。このと
き、第（ｎ−１）段内のｎ−ＭＯＳ２０２〜２０６は、
第１の実施の形態で説明したのと同様に動作して、タイ
ミングＴ２からタイミングＴ３の間において信号ＣＫ１
がハイレベルになると第（ｎ−１）段から出力信号ＯＵ
Ｔ（ｎ−１）がハイレベルとなり出力される。

【０１２５】以降、同様の動作を繰り返すことによっ
て、１水平期間毎にＯＵＴｎ、ＯＵＴ（ｎ−１）、…
…、ＯＵＴ３、ＯＵＴ２、ＯＵＴ１の順にハイレベルと
なっていき、ゲートラインＧＬｎ、ＧＬ（ｎ−１）、…
…、ＧＬ３、ＧＬ２、ＧＬ１の順で選択される。

【０１２６】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、具体例を示して説明する。
ここでは、モード設定キー１２ａを撮影モードに設定し
ている場合を例として説明する。

【０１２７】まず、図１１（ａ）に示すように、撮影者
から見て正面側にある物体の画像を撮影する場合のデジ
タルスチルカメラの動作について説明する。この場合、
撮影者は、レンズユニット部２のレンズ２ａをカメラ本
体部１の表示部１０と同じ側、すなわち、レンズユニッ
ト部２とカメラ本体部１とが互いにほぼ０°の位置に回
動させて、画像の撮影を行う。この状態での、キー入力
部１２のキー１２ａ、１２ｂ、１２ｃ、１２ｄを操作し
て、ゲートドライバ１０３によるゲートラインＧＬ１〜
ＧＬｎの走査方向を順方向に設定する。このとき、図１
１（ａ）に示すように、液晶パネル１０２の画素Ｐ
（１，１）〜Ｐ（ｎ，ｍ）の配置は、液晶パネル１０２
の本来の上下左右の方向と一致している。

【０１２８】この状態では、レンズユニット部２の上下
方向が画像の上下方向と一致する。このため、レンズユ
ニット部２に配置されたレンズ２ａによって結像された
画像に応じた電荷が、図１１（ａ）の左から右に水平走
査され、上から下に垂直走査されるように垂直ドライバ
２４によって駆動されるＣＣＤ２１が駆動されることに
より、ＣＣＤ２１の各画素に取り込まれる。このとき、
サンプルホールド回路２２から出力される各画素の実効
部分の電気信号Ｓｅ’は、この走査順序と同一のものと
なる。

【０１２９】一方、表示部１０においては、デジタルビ
デオエンコーダ３５から供給されたアナログビデオ信号
Ｓａに基づいて生成され、レベルシフタ１１３によって
レベルシフトされたアナログＲＧＢ信号ＳＲ２，ＳＧ
２，ＳＢ２は、マルチプレクサー１０４ｄに順次供給さ
れる。そして、マルチプレクサー１０４ｄから出力され
るアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２は、図１
１（ｂ）に示す表示部１０の水平方向の矢印の方向に沿
って順次サンプルホールドバッファー１０４ｃに取り込
まれ、１水平期間１Ｈ毎にドレインラインＤＬ１〜ＤＬ
ｍに順次表示信号が供給される。

【０１３０】一方、ゲートドライバ１０３は、液晶コン
トローラ１０１からの制御信号群ＧＣＮＴに従って、図
１１（ｂ）に示すように、ゲートラインＧＬ１，ＧＬ
２，・・・，ＧＬｎの順に上から下に順次選択してい
く。このような動作により、液晶パネル１０２が駆動さ
れ、図１１（ｂ）に示すような撮影した画像と同一方向
の画像が表示される。

【０１３１】次に、図１２（ａ）に示すように、例えば
撮影者自体が被写体になるように、被写体が表示部１０
側にある時に画像を撮影する場合のデジタルスチルカメ
ラの動作について説明する。この場合、撮影者は、レン
ズユニット部２のレンズ２ａをカメラ本体部１の表示部
１０と同じ側に、すなわち、順方向の配置に対してレン
ズユニット部２またはカメラ本体部１のいずれかをほぼ
１８０°の位置に上下に回動させて、画像の撮影を行
う。したがって、図１２（ａ）に示すように、液晶パネ
ル１０２の画素Ｐ（１，１）〜画素Ｐ（ｎ，ｍ）は、図
１１（ａ）の上下左右方向と逆になっている。また、キ
ー入力部１２のキー１２ａ、１２ｂ、１２ｃ、１２ｄを
操作して、ゲートドライバ１０３によるゲートラインＧ
Ｌ１〜ＧＬｎの走査方向を逆方向に設定する。

【０１３２】この状態では、図１２（ａ）の右から左に
水平走査され、且つ下から上に垂直走査されるようにＣ
ＣＤ２１が駆動される。これにより、レンズユニット部
２に配置されたレンズ２ａによって結像された画像に応
じて、ＣＣＤ２１の各画素が取り込む電荷は、上下左右
が逆になったものとなっている。そして、順方向駆動時
と同様の動作によりデジタルビデオエンコーダ３５から
アナログビデオ信号Ｓａが供給されると、表示部１０で
は、上下左右方向が逆のアナログＲＧＢ信号ＳＲ２，Ｓ
Ｇ２，ＳＢ２が、レベルシフタ１１３からマルチプレク
サー１０４ｄに供給される。このとき、マルチプレクサ
ー１０４ｄは、図１２（ｂ）の水平方向の矢印で示す順
序でサンプルホールドバッファー１０４ｃにアナログＲ
ＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を出力する。すなわ
ち、サンプルホールドバッファー１０４ｃに供給される
アナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２は、図１１
（ｂ）の場合と同様の方向に出力されると、結果として
図１１（ｂ）の場合と左右方向が逆になっている。そし
て、サンプルホールドバッファー１０４ｃは、左右方向
が逆になっている表示信号を、データラインＤＬ１，Ｄ
Ｌ２，・・・，ＤＬｍに供給する。

【０１３３】一方、ゲートドライバ１０３は、液晶コン
トローラ１０１からの制御信号群ＧＣＮＴに従って、図
１２（ｂ）に示すように、ゲートラインＧＬｎ，・・
・，ＧＬ２，ＧＬ１の順で順次選択していく。このよう
な動作により、液晶パネル１０２が駆動され、図１２
（ｂ）に示すような撮影した画像の鏡面の画像が表示さ
れる。

【０１３４】以上説明したように、この実施の形態にか
かるデジタルスチルカメラでは、液晶コントローラ１０
１がゲートドライバ１０３に供給する信号Φ１〜Φ４を
制御することによって、ゲートラインＧＬ１〜ＧＬｎの
走査順序が逆になる。これだけで、液晶パネル１０２に
画像を上下反転処理された鏡面表示することができる。
従って、この実施の形態にかかるデジタルスチルカメラ
によれば、表示部１０がレンズ２ａに対し反対を向いて
いても、撮影者が被写体を視認するのと同じ画像が表示
部１０に表示でき、また例えば撮影者自身を表示部１０
に表示するために表示部１０がレンズ２ａと同じ側に向
いている場合、画像の上下が反転することなく鏡面表示
を行うことができ、その際に、画像データの読み出しの
ために複雑な制御を行わなくてもよく、画像を鏡面且つ
上下反転表示させるためのマルチプレクサー１０４ｄの
構成を簡単にすることができる。

【０１３５】［第４の実施の形態］この実施の形態にか
かるデジタルスチルカメラの回路構成は、ドレインドラ
イバ１０４の構成が第１、第３の実施の形態のものと異
なり図１３に示すドレインドライバ１０４’の構成とな
る。これに合わせて、液晶コントローラ１０１からドレ
インドライバ１０４’に供給される信号群ＤＣＮＴに、
信号φ１、φ２、φ３、φ４が加わっている。

【０１３６】この実施の形態にかかるシフトレジスタ１
０４ａ’の回路構成は、図１４に示すようにｍ段構成と
なる。各段ｒｓ１（ｉ）（ｉ＝１，２，・・・、ｍ）の
構成は、図８のゲートドライバ１０３の構成と実質的に
同一である。なお、この実施の形態にかかるデジタルス
チルカメラは、キー入力部１２にゲートドライバ１０３
によるゲートラインＧＬ１〜ＧＬｎの選択方向を切り替
えるためのキーと、ドレインドライバ１０４’によるド
レインラインＤＬ１〜ＤＬｍの選択方向を設定するため
のキーを備える。

【０１３７】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、説明する。この実施の形態
にかかるデジタルスチルカメラは、シフトレジスタ１０
４ａ’の動作のみが第３の実施の形態のものと異なり、
液晶コントローラ１０１から供給されるクロック信号Ｃ
ＬＫ、反転クロック信号¬ＣＬＫを、設定に従って順方
向（ｏｕｔ１からｏｕｔｍ）と逆方向（ｏｕｔｍからｏ
ｕｔ１）とのいずれかで順次取り込んでいく。

【０１３８】まず、この実施の形態におけるシフトレジ
スタ１０４ａ’の順方向の動作について、図１５のタイ
ミングチャートを参照して説明する。図示するように、
信号φ３、φ４は、常にローレベルとなっている。この
ため、ｎ−ＭＯＳ３０７、３０８は、常にオフされてお
り、この場合のシフトレジスタ１０４ａ’の動作は、第
３の実施の形態のゲートドライバ１０３で説明した信号
Φ１、Φ２、ＣＫ１、¬ＣＫ１、ｓｔａｒｔ信号ＩＮを
それぞれドレインドライバ１０４’のφ１、φ２、ｃｋ
１、¬ｃｋ１、ｓｔａｒｔ信号ＩＮＤに、また、図６の
１垂直期間を１水平期間に置き換えれば、第３の実施の
形態で示した、ゲートドライバ１０３の順方向の動作と
実質的に同一である。つまり、図６のゲートドライバ１
０３が１垂直期間１Ｖで行っている駆動をシフトレジス
タ１０４ａ’は、１水平期間１Ｈで駆動する。このた
め、シフトレジスタ１０４ａ’のｎ−ＭＯＳ３０１〜３
０８はゲートドライバ１０３より高周波数で駆動される
ためポリシリコンからなる半導体層が望ましい。

【０１３９】次に、この実施の形態におけるシフトレジ
スタ１０４ａ’の逆方向の動作について、図１６のタイ
ミングチャートを参照して説明する。図示するように、
信号φ１、φ２は、常にローレベルとなっている。この
ため、ｎ−ＭＯＳ３０７、３０８は、常にオフされてお
り、この場合のシフトレジスタ１０４ａ’の動作は、第
３の実施の形態で説明したΦ３、Φ４、ＣＫ１、¬ＣＫ
１、ｓｔａｒｔ信号ＩＮをそれぞれφ３、φ４、ｃｋ
１、¬ｃｋ１、ｓｔａｒｔ信号ＩＮＤに、また、順方向
と同様に１垂直期間を１フレーム期間に置き換えれば、
第３の実施の形態で示した、ゲートドライバ１０３の逆
方向の動作と実質的に同一である。

【０１４０】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、具体例を示して説明する。
ここでは、モード設定キー１２ａを撮影モードに設定
し、第３の実施の形態で示した図１２（ａ）の状態で撮
影を行っている場合を例として説明する。このとき、第
３の実施の形態で示した図１２（ｂ）の場合と同様の表
示信号が表示部１０に供給される。

【０１４１】まず、ユーザがキー入力部１２のキー１２
ａ、１２ｂ、１２ｃ、１２ｄを操作することによって、
ゲートドライバ１０３によるゲートラインＧＬ１〜ＧＬ
ｎの走査方向を順方向に、ドレインドライバ１０４’に
よるドレインラインＤＬ１〜ＤＬｍの走査方向を順方向
に設定した場合について、説明する。

【０１４２】この場合、ゲートドライバ１０３及びドレ
インドライバ１０４’の動作は、第３の実施の形態で示
した図１２（ｂ）の場合と実質的に同一となり、図１７
（ａ）に示すような画像が液晶パネル１０２に表示され
る。

【０１４３】次に、レンズユニット部２のレンズ２ａを
カメラ本体部１の表示部１０と反対側に配置した状態で
ユーザがキー入力部１２のキー１２ａ、１２ｂ、１２
ｃ、１２ｄを操作することによって、ゲートドライバ１
０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を逆
方向に、ドレインドライバ１０４’によるドレインライ
ンＤＬ１〜ＤＬｍの走査方向を順方向に設定した場合に
ついては、図１７（ｄ）に示すように、つまり第３の実
施の形態で示した図１２（ｂ）の場合と実質的に同一と
なる。また、レンズユニット部２のレンズ２ａをカメラ
本体部１の表示部１０と同じ側に回動すれば図１２
（ｂ）の上下を逆さにした表示となる。

【０１４４】次に、レンズユニット部２のレンズ２ａを
カメラ本体部１の表示部１０と反対側に配置した状態で
ユーザがキー入力部１２のキー１２ａ、１２ｂ、１２
ｃ、１２ｄを操作することによって、ゲートドライバ１
０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を順
方向に、ドレインドライバ１０４’によるドレインライ
ンＤＬ１〜ＤＬｍの走査方向を逆方向に設定した場合に
ついて、説明する。

【０１４５】この場合、液晶コントローラ１０１から供
給されたアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２の
取り込み方法は、図１７（ｂ）の矢印に示すように右か
ら左であり、マルチプレクサー１０４ｄは、取り込んだ
アナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を図１７
（ａ）のときと同じように順方向に出力する。このと
き、サンプルホールドバッファー１０４ｃは、シフトレ
ジスタ１０４ａ’がＤＬｍからＤＬ１に順次サンプリン
グ信号を出力するため、ＤＬｍからＤＬ１の順にアナロ
グＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を取り込み、１水
平期間毎にドレインラインＤＬ１〜ＤＬｍに供給する。
一方、ゲートドライバ１０３は、液晶コントローラ１０
１からの制御信号群ＧＣＮＴに従って、図１７（ｂ）に
示すように、ゲートラインＧＬ１，ＧＬ２，・・・，Ｇ
Ｌｎの順で順次選択していく。このような動作により、
液晶パネル１０２が駆動され、図１７（ｂ）に示すよう
な撮影した画像と左右対称の画像が表示される。すなわ
ち、被写体が鏡に写る被写体自身を見るのと同じ画像を
撮影者側から見ることができる。

【０１４６】次に、レンズユニット部２のレンズ２ａを
カメラ本体部１の表示部１０と同じ側に配置した状態で
ユーザがキー入力部１２のキー１２ａ、１２ｂ、１２
ｃ、１２ｄを操作することによって、ゲートドライバ１
０３によるゲートラインＧＬ１〜ＧＬｎの走査方向を逆
方向に、ドレインドライバ１０４’によるドレインライ
ンＤＬ１〜ＤＬｍの走査方向を逆方向に設定した場合に
ついて、説明する。

【０１４７】この場合、レベルシフタ１１３から供給さ
れたアナログＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２の取り
込み方法は、図１７（ｃ）の実線矢印に示すように走査
され、ドレインドライバ１０４’は、取り込んだアナロ
グＲＧＢ信号ＳＲ２，ＳＧ２，ＳＢ２を１水平期間１Ｈ
毎にドレインラインＤＬｍ〜ＤＬ１に供給する。一方、
ゲートドライバ１０３は、液晶コントローラ１０１から
の制御信号群ＧＣＮＴに従って、図１７（ｃ）に示すよ
うに、ゲートラインＧＬｎ，・・・，ＧＬ２，ＧＬ１の
順で順次選択していく。このような動作により、液晶パ
ネル１０２が駆動され、図１７（ｃ）に示すような撮影
した画像が表示される。すなわち、撮影者が被写体を見
たときと同じ画像が被写体側から見ることができる。

【０１４８】以上説明したように、この実施の形態にか
かるデジタルスチルカメラでは、液晶コントローラ１０
１がゲートドライバ１０３に供給する信号Φ１〜Φ４を
制御することによってゲートラインＧＬ１〜ＧＬｎの走
査順序を正順、逆順のいずれにもすることができる。ま
た、ドレインドライバ１０４’に供給する信号φ１〜φ
４を制御することによってドレインドライバ１０４’の
シフトレジスタ１０４ａ’がアナログＲＧＢ信号ＳＲ
２，ＳＧ２，ＳＢ２を取り込んでいく方向を順方向、逆
順方向のいずれにもすることができる。これだけで、液
晶パネル１０２に表示する画像の方向を任意に設定する
ことができる。従って、この実施の形態にかかるデジタ
ルスチルカメラによれば、フレームメモリからの画像デ
ータの読み出しのために複雑な制御を行わなくてもよ
く、画像を任意の方向で表示させるための液晶コントロ
ーラ１０１の構成を簡単にすることができる。

【０１４９】［第５の実施の形態］この実施の形態にか
かるデジタルスチルカメラの外観及び回路構成は、第１
の実施の形態のものと実質的に同一である。但し、この
実施の形態のデジタルスチルカメラは、ゲートドライバ
１０３の構成が、第１の実施の形態のものと異なる。

【０１５０】図１８は、この実施の形態におけるゲート
ドライバ１０３の回路図である。ゲートドライバ１０３
の各段ＲＳ３（ｉ）（ｉ＝１，２，・・・，ｎ、ただし
ｎは正の整数）は、６つのｎ−ＭＯＳ２０１〜２０６を
備える。但し、ゲートドライバ１０３の奇数段ＲＳ３
（ｉ）（ｉ＝１，３，・・・）と偶数段ＲＳ３（ｉ）
（ｉ＝２，４，・・・）とでは、ｎ−ＭＯＳ２０１のゲ
ート、ｎ−ＭＯＳ２０４のゲート及びｎ−ＭＯＳ２０５
のドレインに印加される信号が異なる。すなわち、奇数
段においては、ｎ−ＭＯＳ２０１のゲートには信号Φ１
が、ｎ−ＭＯＳ２０４のゲートには信号¬ＣＫ１が、ｎ
−ＭＯＳ２０５のドレインには信号ＣＫ１が、それぞれ
印加される。偶数段においては、ｎ−ＭＯＳ２０１のゲ
ートには信号Φ２が、ｎ−ＭＯＳ２０４のゲートには信
号ＣＫ１が、ｎ−ＭＯＳ２０５のドレインには信号¬Ｃ
Ｋ１が、それぞれ印加される。

【０１５１】なお、信号Φ１は信号ＣＫ１がローレベル
のとき、信号Φ２は信号ＣＫ１がハイレベルのとき、そ
れぞれ交互に立ち上がり、奇数段のｎ−ＭＯＳ２０１の
ゲートと偶数段のｎ−ＭＯＳ２０１のゲートとに印加さ
れる。

【０１５２】以下、第１段ＲＳ３（１）を例として奇数
段ＲＳ３（ｉ）の構成及び機能について、説明する。シ
フトレジスタの第１段ＲＳ３（１）において、ｎ−ＭＯ
Ｓ２０１のゲートには、信号Φ１が印加され、ドレイン
には、ｓｔａｒｔ信号ＩＮが印加される。ｎ−ＭＯＳ２
０１のゲートがオン時にドレイン−ソース間を流れる電
流によってｎ−ＭＯＳ２０１のソースとｎ−ＭＯＳ２０
２、２０５のゲートとの間の配線にそれぞれ形成されて
いる配線容量Ｃ２、Ｃ５がチャージされる。配線容量Ｃ
２、Ｃ５は、ｎ−ＭＯＳ２０１がオフされた後、次に信
号Φ１が印加されてｎ−ＭＯＳ２０１がオンされるまで
ハイレベルに保持される。

【０１５３】ｎ−ＭＯＳ２０３のゲートとドレインに
は、基準電圧Ｖｄｄが印加されており、ｎ−ＭＯＳ２０
３は常にオン状態となっている。配線容量Ｃ２がチャー
ジされておらず、ｎ−ＭＯＳ２０２がオフされていると
きに、ｎ−ＭＯＳ２０６との間の配線に形成されている
配線容量Ｃ６をチャージする。配線容量Ｃ２がチャージ
されると、ｎ−ＭＯＳ２０２がオンされ、ｎ−ＭＯＳ２
０２のドレイン−ソース間に貫通電流が流れる。このと
き、ｎ−ＭＯＳ２０２、２０３は、ＥＥ型構成としてい
るため、ｎ−ＭＯＳ２０３は完全オフ抵抗とならないた
め、配線容量Ｃ６が完全にディスチャージされることと
はならない場合があるが、ｎ−ＭＯＳ２０６の閾値電圧
Ｖｔｈより充分低い電圧となる。

【０１５４】ｎ−ＭＯＳ２０５のドレインには、信号Ｃ
Ｋ１が供給されており、信号ＣＫ１がハイレベルのと
き、信号¬ＣＫ１がローレベルでｎ−ＭＯＳ２０４がオ
フされているため、２段目のｎ−ＭＯＳ２０１のドレイ
ンとの間の配線に形成されている配線容量Ｃ１をチャー
ジする。これにより、第１段ＲＳ３（１）の出力端子Ｏ
Ｔ１からハイレベルの出力信号ＯＵＴ１が出力される。

【０１５５】このとき、信号Φ１がローレベルのためｎ
−ＭＯＳ２０１はオフ状態であるので、配線容量Ｃ５
は、ｓｔａｒｔ信号ＩＮによりチャージされている状態
が保持されている。ｎ−ＭＯＳ２０５は、出力端子ＯＴ
１に出力することによりそのゲートとソースとの間の蓄
積容量が増大し、この増大にしたがってｎ−ＭＯＳ２０
５のゲート電圧は、そのドレイン−ソース間を流れる電
流が飽和電流になるまでチャージアップされる。そし
て、ｎ−ＭＯＳ２０５のゲート電圧の上昇に伴い出力信
号ＯＵＴ１の電位が上昇され、ｎ−ＭＯＳ２０５が完全
オン抵抗になり、信号ＣＫ１のレベルが、そのまま出力
信号ＯＵＴ１のレベルとしてほとんど減衰することなく
出力される。そして、出力信号ＯＵＴ１が出力されてい
る間に次段のｎ−ＭＯＳ２０１のゲートに信号Φ２が印
加され、次段の配線容量Ｃ２、Ｃ５をチャージする。

【０１５６】信号ＣＫ１がハイレベルからローレベルに
変化すると、信号¬ＣＫ１はハイレベルとなり、ｎ−Ｍ
ＯＳ２０４のゲートがオンされる。これにより、配線容
量Ｃ１がディスチャージされて、第１段の出力信号ＯＵ
Ｔ１がローレベルとなる。すなわち、第１の実施の形態
では、信号ＣＫ１がローレベルになることにより出力信
号ＯＵＴ１をローレベルにしていたが、第５の実施の形
態では、それに加えてｎ−ＭＯＳ２０４のゲートに出力
される信号¬ＣＫ１がハイレベルになるため出力信号Ｏ
ＵＴ１を強制的にローレベルにする。

【０１５７】ここで、ｎ−ＭＯＳ２０４、２０５は、Ｅ
Ｅ構成とはしておらず、出力信号ＯＵＴ１がハイレベル
のときには、ｎ−ＭＯＳ２０５を完全なオン抵抗とし、
ｎ−ＭＯＳ２０４をほぼ完全なオフ抵抗とすることがで
きる。このため、信号ＣＫ１のハイレベルが、ほぼその
まま出力信号ＯＵＴ１として出力される。

【０１５８】偶数段ＲＳ３（ｉ）については、信号Φ１
を信号Φ２に、信号ＣＫ１を¬ＣＫ１に、信号¬ＣＫ１
をＣＫ１にそれぞれ入れ替えれば、奇数段ｒｓ（１）と
実質的に同一である。ただし、２段目以降（偶数段、奇
数段とも）の段ｒｓ（ｉ）のｎ−ＭＯＳ２０１には、ｓ
ｔａｒｔ信号ＩＮの代わりに前段の出力信号ＯＵＴ１〜
ＯＵＴ（ｎ−１）のいずれかが供給される。

【０１５９】なお、配線容量Ｃ２、Ｃ５は、次に信号Φ
１（奇数段の場合）、信号Φ２（偶数段の場合）がハイ
レベルになったときに、ｎ−ＭＯＳ２０１及び前段のｎ
−ＭＯＳ２０６を介してディスチャージされる。以降、
各段ＲＳ（ｉ）の配線容量Ｃ２、Ｃ５は、次の垂直期間
内での同一の水平期間において信号Φ１または信号Φ２
がハイレベルになるまでは、チャージされることはな
く、配線容量Ｃ６がディスチャージされることはない。
これにより、そのときまでｎ−ＭＯＳ２０６がオンされ
たままとなるため、信号ＣＫ１または信号¬ＣＫ１がハ
イレベルとなっても、配線容量Ｃ１がディスチャージさ
れることはなく、出力端子ＯＴ１，ＯＴ２，・・・から
出力される出力信号ＯＵＴ１，ＯＵＴ２，・・・がハイ
レベルになることはない。

【０１６０】以下、この実施の形態におけるゲートドラ
イバ１０３の動作について、説明する。この実施の形態
にかかるデジタルスチルカメラでは、ゲートドライバ１
０３の動作のみが第１の実施の形態のものと異なる。し
かしながら結果として、ゲートドライバ１０３への入力
信号及び出力信号のタイミングチャートは、第１の実施
の形態で示した図６に示すものと同一である。

【０１６１】タイミングＴ０からＴ１の間、ハイレベル
のｓｔａｒｔ信号ＩＮが液晶コントローラ１０１から第
１段のｎ−ＭＯＳ２０１のドレインに供給される。次
に、タイミングＴ０からＴ１の間の一定の期間、信号Φ
１が立ち上がり、奇数段のｎ−ＭＯＳ２０１をオンす
る。これにより、第１段の配線容量Ｃ２、Ｃ５がチャー
ジされ、その信号レベルがハイレベルとなる。

【０１６２】このとき、第１段のｎ−ＭＯＳ２０２のゲ
ートの電位がハイレベルとなり、第１段のｎ−ＭＯＳ２
０２がオンする。第１段のｎ−ＭＯＳ２０２がオフのと
き、第１段のｎ−ＭＯＳ２０３を介して供給されている
基準電圧Ｖｄｄによって配線容量Ｃ６の信号レベルはハ
イレベルとなっているが、第１段のｎ−ＭＯＳ２０２が
オンすることによって第１段のｎ−ＭＯＳ２０３を介し
て供給されている基準電圧Ｖｄｄがグラウンドに落とさ
れ、第１段の配線容量Ｃ６に蓄積されていたチャージが
ディスチャージされ、その信号レベルがローレベルとな
り、第１段のｎ−ＭＯＳ２０６がオフする。

【０１６３】また、第１段のｎ−ＭＯＳ２０５のゲート
の電位がハイレベルとなり、第１段のｎ−ＭＯＳ２０５
もオンする。このように、第１段の配線容量Ｃ２、Ｃ５
の信号レベルがハイレベル、配線容量Ｃ６の信号レベル
がローレベルとなっている状態は、次にタイミングＴ２
からＴ３の間で信号Φ１が立ち上がって、第１段のｎ−
ＭＯＳ２０１を介して配線容量Ｃ２、Ｃ５がディスチャ
ージされるまで続く。

【０１６４】次に、タイミングＴ１において、信号ＣＫ
１がハイレベルとなり、同時に信号¬ＣＫ１がローレベ
ルとなる。これにより、第１段のｎ−ＭＯＳ２０４がオ
フすると共に、第１段のｎ−ＭＯＳ２０５のドレインに
ハイレベルの信号ＣＫ１が供給される。ここで、第１段
のｎ−ＭＯＳ２０５がオン、第１段のｎ−ＭＯＳ２０４
がオフ、第１段のｎ−ＭＯＳ２０６がオフとなっている
ことから、ハイレベルの出力信号ＯＵＴ１が第１段の出
力端子ＯＴ１から出力されると共に、第２段のｎ−ＭＯ
Ｓ２０１のドレインに供給される。出力信号ＯＵＴ１
は、タイミングＴ２で信号¬ＣＫ１がハイレベルとな
り、第１段のｎ−ＭＯＳ２０４がオンするまで、ハイレ
ベルに保たれる。ここで信号ＣＫ１のハイレベルの電圧
をＶＨとすると、第１段のｎ−ＭＯＳ２０５のゲート電
圧は出力信号ＯＵＴ１の昇圧とともに上昇され、第１段
のｎ−ＭＯＳ２０５に流れるドレイン電流は飽和され、
ほとんど減衰されることなく出力信号ＯＵＴ１は電圧Ｖ
Ｈとなる。

【０１６５】一方、タイミングＴ０からＴ１の間で、信
号Φ１が立ち上がっても、奇数段でも第３段以降のｎ−
ＭＯＳ２０１のドレインにはハイレベルの信号が供給さ
れていないため、第３段以降の奇数段の配線容量Ｃ２、
Ｃ５がこのときチャージされることはない。従って、奇
数段でも第３段以降では、出力信号ＯＵＴ３，５，・・
・は、ローレベルのままである。次に、タイミングＴ１
からＴ２の間の一定の期間、信号Φ２が立ち上がり、偶
数段のｎ−ＭＯＳ２０１をオンする。これにより、第２
段の配線容量Ｃ２、Ｃ５がチャージされ、その信号レベ
ルがハイレベルとなる。

【０１６６】このとき、第２段のｎ−ＭＯＳ２０２のゲ
ートの電位がハイレベルとなり、第２段のｎ−ＭＯＳ２
０２がオンする。第２段のｎ−ＭＯＳ２０２がオフのと
き、第２段のｎ−ＭＯＳ２０３を介して供給されている
基準電圧Ｖｄｄによって配線容量Ｃ６の信号レベルはハ
イレベルとなっているが、第２段のｎ−ＭＯＳ２０２が
オンすることによって第２段のｎ−ＭＯＳ２０３を介し
て供給されている基準電圧Ｖｄｄがグラウンドに落とさ
れ、第２段の配線容量Ｃ６がディスチャージされ、その
信号レベルがローレベルとなり、第２段のｎ−ＭＯＳ２
０６がオフする。

【０１６７】また、同時に第２段のｎ−ＭＯＳ２０５の
ゲートの電位がハイレベルとなり、第２段のｎ−ＭＯＳ
２０５もオンする。このように、第２段の配線容量Ｃ
２、Ｃ５の信号レベルがハイレベル、配線容量Ｃ６の信
号レベルがローレベルとなっている状態は、次にタイミ
ングＴ３からＴ４の間で信号Φ２が立ち上がって、第２
段のｎ−ＭＯＳ２０１及び第１段のｎ−ＭＯＳ２０６を
介して第２段の配線容量Ｃ２、Ｃ５がディスチャージさ
れるまで続く。

【０１６８】次に、タイミングＴ２において、信号ＣＫ
１がローレベルとなり、同時に信号¬ＣＫ１がハイレベ
ルとなる。これにより、第２段のｎ−ＭＯＳ２０４がオ
フすると共に、第２段のｎ−ＭＯＳ２０５のドレインに
ハイレベルの信号¬ＣＫ１が供給される。ここで、第２
段のｎ−ＭＯＳ２０５がオン、第２段のｎ−ＭＯＳ２０
６がオフとなっていることから、ハイレベルの出力信号
ＯＵＴ２が第２段の出力端子ＯＴ２から出力されると共
に、第３段のｎ−ＭＯＳ２０１のドレインに供給され
る。出力信号ＯＵＴ２は、タイミングＴ３で信号ＣＫ１
がハイレベルとなり、第２段のｎ−ＭＯＳ２０４がオン
するまで、ハイレベルに保たれる。ここで信号¬ＣＫ１
のハイレベルの電圧をＶＨとすると、第２段のｎ−ＭＯ
Ｓ２０５のゲート電圧は出力信号ＯＵＴ２の昇圧ととも
に上昇され、第２段のｎ−ＭＯＳ２０５に流れるドレイ
ン電流は飽和され、ほとんど減衰されることなく出力信
号ＯＵＴ２は電圧ＶＨとなる。

【０１６９】一方、タイミングＴ１からＴ２の間で、信
号Φ２が立ち上がっても、偶数段でも第４段以降のｎ−
ＭＯＳ２０１のドレインにはハイレベルの信号が供給さ
れていないため、配線容量Ｃ２、Ｃ５がチャージされる
ことはない。従って、偶数段でも第４段以降では、出力
信号ＯＵＴ４，６，・・・は、ローレベルのままであ
る。

【０１７０】以下、同様にして、タイミングＴ（ｎ＋
１）まで第１段の出力端子ＯＴ１の出力信号ＯＵＴ１か
ら第ｎ段の出力端子ＯＴｎの出力信号ＯＵＴｎのいずれ
かが順次ハイレベルとなって出力される。出力信号ＯＵ
Ｔ１〜ＯＵＴｎのうちハイレベルとなっているものに対
応して、ゲートラインＧＬ１〜ＧＬｎが選択される。そ
して、次の垂直期間のタイミングＴ０で同様にして液晶
コントローラ１０１からｓｔａｒｔ信号ＩＮが供給さ
れ、同様の処理が繰り返される。

【０１７１】以上説明したように、この実施の形態で
は、表示部１０が有するゲートドライバ１０３中の各段
ＲＳ３（ｉ）において、次段の直前のｎ−ＭＯＳ２０
４、２０５をＥＥ構成としていない。このため、ｎ−Ｍ
ＯＳ２０５のオフ抵抗及びｎ−ＭＯＳ２０４のオン抵抗
をほぼ完全に達成することができる。

【０１７２】また、配線容量Ｃ５は保持されているので
ｎ−ＭＯＳ２０５は、出力端子ＯＴに出力することによ
りそのゲートとソースとの間の蓄積容量が増大し、この
増大にしたがってｎ−ＭＯＳ２０５のゲート電圧は、そ
のドレイン−ソース間を流れる電流が飽和電流になるま
でチャージアップされる。そして、ｎ−ＭＯＳ２０５の
ゲート電圧の上昇に伴い出力信号ＯＵＴの電位が上昇さ
れ、ｎ−ＭＯＳ２０５が完全オン抵抗になり、信号ＣＫ
１のハイレベルを、ほぼそのまま出力信号ＯＵＴとして
出力することができる。このため、ゲートラインＧＬ１
〜ＧＬｎに出力されるゲート電圧が逓減することなくＴ
ＦＴ１０２ａに出力できるため、ゲート電圧の変位を起
因とするＴＦＴ１０２ａのドレイン電流の変位に基づく
不良表示が発生することを防止できる。

【０１７３】また第５の実施の形態では、第２の実施の
形態と同様に、図１８の信号¬ＣＫ１の代わりに信号Ｃ
Ｋ２を出力し、図７に示すような波形チャートで駆動す
ることもできる。

【０１７４】［第６の実施の形態］この実施の形態にか
かるデジタルスチルカメラの外観及び回路構成は、第１
の実施の形態のものと実質的に同一である。但し、この
実施の形態のデジタルスチルカメラは、ゲートドライバ
１０３の構成が第１の実施の形態のものと異なる。これ
に合わせて、液晶コントローラ１０１からゲートドライ
バ１０３に供給される信号群ＧＣＮＴに、ＣＫ２と、¬
ＣＫ２とが加わっている。

【０１７５】図１９は、この実施の形態にかかるデジタ
ルスチルカメラにおけるゲートドライバ１０３の回路図
である。ゲートドライバ１０３の各段ＲＳ４（ｉ）（ｉ
＝１，２，・・・，ｎ、ただしｎは正の整数）は、６つ
のｎ−ＭＯＳ２０１〜２０６を備える。この実施の形態
において、ゲートドライバ１０３は、偶数段ＲＳ４
（ｉ）（ｉ＝２，４，・・・、ｎ−１またはｎ）が第５
の実施の形態のものと異なり、ｎ−ＭＯＳ２０４のゲー
トには信号ＣＫ１の代わりに信号¬ＣＫ２が供給され、
ｎ−ＭＯＳ２０５のドレインには信号¬ＣＫ１の代わり
に信号ＣＫ２が供給されている。

【０１７６】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、説明する。この実施の形態
にかかるデジタルスチルカメラでは、図１９に示すゲー
トドライバ１０３の動作のみが第１の実施の形態のもの
と異なる。この実施の形態にかかるゲートドライバ１０
３の動作を、図２０のタイミングチャートを参照して説
明する。

【０１７７】この動作は、図６のタイミングチャートを
参照して説明した第１の実施の形態のものとほぼ同様で
ある。タイミングＴ’１からＴ’２の間において、信号
ＣＫ１がハイレベルとなっている期間が１水平期間１Ｈ
に達しておらず、第１段の出力信号ＯＵＴ１がハイレベ
ルとなる期間も、信号ＣＫ１がハイレベルとなっている
期間に限られる。第３段目以降の奇数段も同様である。

【０１７８】第２段においては、ｎ−ＭＯＳ２０５のド
レインに信号ＣＫ２が、ｎ−ＭＯＳ２０４のゲートに信
号¬ＣＫ２が供給される。信号ＣＫ１はハイレベルとな
っている期間が１水平期間１Ｈに達してない。第２段で
は、タイミングＴ’２からＴ’３の間において、信号Ｃ
Ｋ２がハイレベルとなっているときに、出力信号ＯＵＴ
２がハイレベルとなる。第４段目以降の偶数段ＲＳ４
（ｉ）も同様である。

【０１７９】以上説明したように、この実施の形態にか
かるデジタルスチルカメラでは、信号ＣＫ１、ＣＫ２
（及びその反転信号）を用いることによって、ゲートド
ライバ１０３の奇数段と偶数段とでｎ−ＭＯＳ２０４の
ゲート及びｎ−ＭＯＳ２０５のドレインに信号を供給す
る期間を１水平期間１Ｈよりも短くしている。従って、
信号ＣＫ１、ＣＫ２をハイレベルとする期間を変えるこ
とによって、ゲートドライバ１０３によるゲートライン
ＧＬ１〜ＧＬｎの選択期間を任意に選ぶことができる。

【０１８０】［第７の実施の形態］この実施の形態にか
かるデジタルスチルカメラの外観及び回路構成は、第３
の実施の形態のものと実質的に同一である。但し、この
実施の形態のデジタルスチルカメラでは、ゲートドライ
バ１０３の構成が、第３の実施の形態のものと異なる。

【０１８１】図２１は、この実施の形態にかかるデジタ
ルスチルカメラにおけるゲートドライバ１０３の回路図
である。このゲートドライバ１０３の各段には、第５の
実施の形態で示したもの（図１８）にｎ−ＭＯＳ２０７
が加えられており、また、ゲートドライバ１０３は、各
段とは別に設けられた１つのｎ−ＭＯＳ２０８を有す
る。

【０１８２】ｎ−ＭＯＳ２０８は、信号Φ３がハイレベ
ルとなっているときにオンされ、液晶コントローラ１０
１から供給されたｓｔａｒｔ信号ＩＮを最終段ＲＳ５
（ｎ）の配線容量Ｃ２、Ｃ５に供給する。そして、信号
¬ＣＫ１がハイレベルになると信号¬ＣＫ１と実質的に
同レベルの信号ＯＵＴｎが最終段ＲＳ５（ｎ）から出力
される。信号ＯＵＴｎの出力時に信号Φ４が出力され、
段ＲＳ５（ｎ−１）のｎ−ＭＯＳ２０７がオンし、信号
ＯＵＴｎが前段のＲＳ５（ｎ−１）の配線容量Ｃ２、Ｃ
５にチャージされる。液晶コントローラ１０１から出力
される信号Φ３は、偶数段ＲＳ５（２ｋ）（ただしｋは
１以上の整数）のｎ−ＭＯＳ２０７をオンさせて、その
後段である奇数段ＲＳ５（２ｋ＋１）の信号ＯＵＴ（２
ｋ＋１）を偶数段ＲＳ５（２ｋ）の配線容量Ｃ２、Ｃ５
にチャージする。そして、液晶コントローラ１０１から
出力される信号Φ４は、ｎ−ＭＯＳ２０８のスイッチン
グと同時に奇数段ＲＳ（２ｋ−１）（ただしｋは１以上
の整数）のｎ−ＭＯＳ２０７をオンさせて、その後段で
ある偶数段ＲＳ５（２ｋ）の信号ＯＵＴ（２ｋ）を奇数
段ＲＳ５（２ｋ−１）の配線容量Ｃ２、Ｃ５にチャージ
する。

【０１８３】最終段ＲＳ５（ｎ）が偶数段であれば、液
晶コントローラ１０１は、ｓｔａｒｔ信号ＩＮに対して
順方向の動作時の信号ＣＫ１及び逆方向の動作時の信号
ＣＫ１を互いにそれぞれ反転させるかまたは位相をずら
すように設定され、順方向の動作時の信号¬ＣＫ１及び
逆方向の動作時の信号¬ＣＫ１を互いにそれぞれ反転さ
せるかまたは位相をずらすように液晶コントローラ１０
１が設定されている。最終段ＲＳ５（ｎ）が奇数段であ
れば、ｓｔａｒｔ信号ＩＮに対して、順方向の動作時の
信号ＣＫ１及び逆方向の動作時の信号ＣＫ１は互いにそ
れぞれ同位相になり、順方向の動作時の信号¬ＣＫ１及
び逆方向の動作時の信号¬ＣＫ１は互いにそれぞれ同位
相になるように液晶コントローラ１０１が設定されてい
る。

【０１８４】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、説明する。この実施の形態
では、ゲートドライバ１０３の動作が、順方向、逆方向
共に、第３の実施の形態の説明中で「第１の実施の形態
で説明したのと同様に動作して」の部分を「第５の実施
の形態で説明したのと同様に動作して」と書き換えたも
のとなる。これ以外は、すべて第３の実施の形態で説明
したものと同じになる。

【０１８５】以上説明したように、この実施の形態にか
かるデジタルスチルカメラでは、液晶コントローラ１０
１がゲートドライバ１０３に供給する信号Φ１〜Φ４を
制御することによって、ゲートラインＧＬ１〜ＧＬｎの
走査順序を正順、逆順のいずれにもすることができる。
これだけで、液晶パネル１０２に画像を上下反転処理さ
れた鏡面表示することができる。従って、この実施の形
態にかかるデジタルスチルカメラによれば、表示部１０
がレンズ２ａに対し反対を向いていても、撮影者が被写
体を視認するのと同じ画像が表示部１０に表示でき、ま
た例えば撮影者自身を表示部１０に表示するために表示
部１０がレンズ２ａと同じ側に向いている場合、画像の
上下が反転することなく鏡面表示を行うことができ、そ
の際に、画像データの読み出しのために複雑な制御を行
わなくてもよく、画像を鏡面且つ上下反転表示させるた
めのマルチプレクサー１０４ｄの構成を簡単にすること
ができる。

【０１８６】［第８の実施の形態］この実施の形態にか
かるデジタルスチルカメラの外観及び回路構成は、第４
の実施の形態のものと実質的に同一である。但し、この
実施の形態のデジタルスチルカメラでは、ゲートドライ
バ１０３の構成が第４の実施の形態のものと異なり、ド
レインドライバ１０４’中のシフトレジスタ１０４ａ’
の構成が第４の実施の形態のものと異なる。

【０１８７】この実施の形態において、ゲートドライバ
１０３の回路構成は、第７の実施の形態に示したもの
（図２１）と同一である。また、シフトレジスタ１０４
ａ’は、図２２に示すようにｍ段構成となる。各段ｒｓ
２（ｉ）（ｉ＝１，２，・・・、ｍ）の構成は、図２１
のゲートドライバ１０３の構成と実質的に同一である。

【０１８８】以下、この実施の形態にかかるデジタルス
チルカメラの動作について、説明する。この実施の形態
では、信号Φ１、Φ２、ＣＫ１、¬ＣＫ１、ｓｔａｒｔ
信号ＩＮをそれぞれドレインドライバ１０４’のφ１、
φ２、ｃｋ１、¬ｃｋ１、ｓｔａｒｔ信号ＩＮＤに、ま
た、１垂直期間を１水平期間に、１水平期間を１垂直期
間に置き換えれば、順方向、逆方向共に第７の実施の形
態で示したゲートドライバ１０３の動作と実質的に同一
である。

【０１８９】以上説明したように、この実施の形態にか
かるデジタルスチルカメラでは、液晶コントローラ１０
１がゲートドライバ１０３に供給する信号Φ１〜Φ４を
制御することによってゲートラインＧＬ１〜ＧＬｎの走
査順序を正順、逆順のいずれにもすることができる。ま
た、ドレインドライバ１０４’に供給する信号φ１〜φ
４を制御することによってドレインドライバ１０４’の
シフトレジスタ１０４ａ’がアナログＲＧＢ信号ＳＲ
２，ＳＧ２，ＳＢ２を取り込んでいく方向を順方向、逆
順方向のいずれにもすることができる。これだけで、液
晶パネル１０２に表示する画像の方向を任意に設定する
ことができる。従って、この実施の形態にかかるデジタ
ルスチルカメラによれば、フレームメモリからの画像デ
ータの読み出しのために複雑な制御を行わなくてもよ
く、画像を任意の方向で表示させるための液晶コントロ
ーラ１０１の構成を簡単にすることができる。

【０１９０】［実施の形態の変形］本発明は、上記の第
１〜第８の実施の形態に限られず、様々な変形、応用が
可能である。以下、上記の第１〜第８の実施の形態の変
形態様について、説明する。

【０１９１】上記の第１〜第８の実施の形態では、ゲー
トドライバ１０３またはドレインドライバ１０４、１０
４’のシフトレジスタ１０４ａ、１０４ａ’の各段にお
いて、ｎ−ＭＯＳ２０３、３０３のゲートとドレインと
に電圧源からの電圧を供給することによって負荷として
いたが、これに変えて抵抗を用いてもよい。

【０１９２】上記の第２、第６の実施の形態では、ゲー
トドライバ１０３のみを第１、第３の実施の形態のもの
と異なる構成とし、信号ＣＫ２（及び信号¬ＣＫ２）を
液晶コントローラ１０１から供給していた。第１、第
２、第５、第６の実施形態のドレインドライバ１０４の
シフトレジスタ１０４ａも、図１４に示すような構成と
してもよい。この場合、シフトレジスタ１０４ａは１水
平期間１Ｈで出力信号ｏｕｔ１〜ｏｕｔｍを出力する。
また、上記の第３、第４、第７、第８の実施の形態で説
明したような順方向と逆方向の双方に動作するゲートド
ライバ１０３及びドレインドライバ１０４のシフトレジ
スタにおいても、第２、第５の実施の形態のように偶数
段と奇数段とでタイミングの異なる信号を供給してもよ
い。なお、本発明において、ゲートドライバ１０３及び
ドレインドライバ１０４のシフトレジスタ１０４ａの組
み合わせは、上記で説明したものを任意に選ぶことがで
きる。

【０１９３】上記の第１〜第８の実施の形態では、ゲー
トドライバ１０３或いはドレインドライバ１０４、１０
４’のシフトレジスタ１０４ａ、１０４ａ’を構成する
素子として、ｎチャネルＭＯＳ型電界効果トランジスタ
を用いたが、制御信号を反転すれば、ｐチャネルＭＯＳ
型電界効果トランジスタを用いてもよい。また、ＭＯＳ
型以外の電界効果トランジスタを用いてもよい。

【０１９４】上記の第１〜第８の実施の形態では、ゲー
トドライバ１０３（第３、第４の実施の形態では、逆方
向を含む）は、ゲートラインＧＬ１〜ＧＬｎを飛び越し
操作することなく、１ラインずつ順次選択していた。こ
れに対して、例えば、１フレームを偶数ゲートライン走
査と奇数ゲートライン走査の２フィールドで構成し、１
フィールド内で飛び越し操作を行う場合には、図５、図
８、図１８或いは図１９に示す回路を２つのフィールド
に対応して設け、フィールドに応じてそれぞれに回路に
スタート信号を供給してインターレース走査をすればよ
い。

【０１９５】上記の第１〜第８の実施の形態では、ＣＣ
Ｄ２１によって取り込まれた画像、或いは記録用メモリ
３０に記録された画像を表示するための表示部１０に、
液晶表示装置を用いていた。しかしながら、表示部１０
には、有機／無機エレクトロルミネッセンス表示装置、
プラズマ表示装置或いはフィールドエミッションディス
プレイなどの他のフラットパネルディスプレイを用いる
こともできる。これらいずれの場合も、上記の第１〜第
８の実施の形態で示したゲートドライバ及びドレインド
ライバを駆動回路として使用することができる。また、
図５、図８、図１８或いは図１９に示す回路は、シフト
レジスタとして表示装置の駆動回路以外の用途でも使用
することができる。

【０１９６】上記の第１〜第８の実施の形態では、本発
明をデジタルスチルカメラに適用した場合について説明
した。しかしながら、本発明は、液晶表示装置などをフ
ァインダとして利用するビデオカメラにも、同様に適用
することができる。この場合も、第３、第７の実施の形
態で示したゲートドライバを使用する場合には、鏡面表
示が可能となり、第４、第８の実施の形態で示したゲー
トドライバ及びドレインドライバ１０４を使用する場合
には、画像の上下左右を任意に設定して表示させること
が可能となる。また、他の装置（携帯端末など）の表示
装置に、本発明を適用してもよい。

【０１９７】上記の第１〜第８の実施の形態では、本発
明を表示部１０が備えるゲートドライバ１０３またはド
レインドライバ１０４のシフトレジスタ１０４ａ、１０
４ａ’に適用した場合について説明した。しかしなが
ら、本発明は、フォトセンサをマトリクス状に配列した
撮像素子から画像データを読み出すためにも使用するこ
とができる。

【０１９８】図２３は、このような撮像素子及びその駆
動系を示す図である。フォトセンサアレイ５００は、受
光素子としてのフォトダイオード５０１と、これに接続
されたｎ−ＭＯＳ５０２とがマトリクス状に配置されて
なり、ｎ−ＭＯＳ５０２のそれぞれのゲートは、行毎に
設けられたゲートラインＧＬを介してゲートドライバに
接続されており、ｎ−ＭＯＳ５０２のドレインは、列毎
に設けられたドレインラインＤＬを介して呼び水転送部
５２０に接続されている。呼び水転送部５２０は、選択
された行のフォトダイオード５０１からｎ−ＭＯＳ５０
２及びドレインラインＤＬを介して供給された電荷を水
平走査用ＣＣＤ５３０に注入する。そして、水平走査用
ＣＣＤ５３０は、ドレインラインＤＬから注入された電
荷を水平走査して、出力端子ＯＴから撮像信号を出力す
る。

【０１９９】ここで、ゲートドライバ５１０には、上記
の第１〜第８の実施の形態で説明した図５、図８、図１
８、図１９或いは図２１に記載のものを適用することが
できる。特に、ゲートドライバ５１０として図８或いは
図２１に記載のものを適用した場合には、ゲートドライ
バ５１０に供給する制御信号を変えるだけで、ゲートラ
インＧＬの選択順序が上下逆になる。このため、出力端
子ＯＴから出力される撮像信号に基づく画像として上下
逆の鏡面画像を容易に得ることができ、例えば、撮影し
た画像と予めメモリに記憶されている画像とを比較する
パターンマッチングなどに適用することができる。

【０２００】

【発明の効果】以上説明したように、本発明によれば、
表示装置のゲートドライバ及びドレインドライバとし
て、或いは撮像素子のラインを選択するゲートドライバ
として用いるのに好適なシフトレジスタを提供すること
ができる。

【０２０１】また、本発明のシフトレジスタは、さらに
２種類のトランジスタを構成として加え、これら２種類
のトランジスタを含む４種類のトランジスタの制御端子
に供給する信号を制御することによって、各段の信号の
シフト方向を変えることができる。

【０２０２】さらに、本発明の表示装置及び撮像装置に
よれば、例えば、フレームメモリからの画像の読み出し
に複雑な制御を行わずに、簡単な制御で表示される画像
の方向を任意に変えることができる。

【０２０３】さらに、本発明の撮像素子駆動装置によれ
ば、簡単な制御で撮像素子で捉えられている画像を反転
した画像を容易に得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかるデジタルス
チルカメラの外観を示す斜視図である。

【図２】図１のデジタルスチルカメラの回路構成を示す
ブロック図である。

【図３】図１、図２の表示部の構成を示すブロック図で
ある。

【図４】図３のドレインドライバの構成を示すブロック
図である。

【図５】図３のゲートドライバの回路図である。

【図６】本発明の第１の実施の形態にかかるゲートドラ
イバの動作を示すタイミングチャートである。

【図７】本発明の第２の実施の形態にかかるゲートドラ
イバの動作を示すタイミングチャートである。

【図８】本発明の第３の実施の形態にかかるデジタルス
チルカメラにおけるゲートドライバの構成を示す回路図
である。

【図９】本発明の第３の実施の形態にかかるゲートドラ
イバの順方向動作を示すタイミングチャートである。

【図１０】本発明の第３の実施の形態にかかるゲートド
ライバの逆方向動作を示すタイミングチャートである。

【図１１】本発明の第３の実施の形態におけるデジタル
スチルカメラの順方向の動作例を示す図であり、（ａ）
は撮影状態を、（ｂ）は撮影時の走査手順及び表示時の
走査手順に沿った表示部の表示状態をそれぞれ示す。

【図１２】本発明の第３の実施の形態におけるデジタル
スチルカメラの逆方向の動作例を示す図であり、（ａ）
は撮影状態を、（ｂ）は撮影時の走査手順及び表示時の
走査手順に沿った表示部の表示状態をそれぞれ示す。

【図１３】本発明の第４の実施の形態のドレインドライ
バの構成を示すブロック図である。

【図１４】本発明の第４の実施の形態にかかるシフトレ
ジスタを示す回路図である。

【図１５】本発明の第４の実施の形態にかかるドレイン
ドライバのシフトレジスタの順方向動作を示すタイミン
グチャートである。

【図１６】本発明の第４の実施の形態にかかるドレイン
ドライバのシフトレジスタの逆方向動作を示すタイミン
グチャートである。

【図１７】本発明の第４の実施の形態におけるデジタル
スチルカメラの動作例を示す図であり、（ａ）はゲート
ドライバ及びドレインドライバがいずれも順方向での表
示部の表示状態を、（ｂ）はゲートドライバが順方向、
ドレインドライバが逆方向の撮影時の走査手順及び表示
時の走査手順に沿った表示部の表示状態を、（ｃ）はゲ
ートドライバ及びドレインドライバが逆方向の撮影時の
走査手順及び表示時の走査手順に沿った表示部の表示状
態を、（ｄ）はゲートドライバが逆方向、ドレインドラ
イバが順方向の撮影時の走査手順及び表示時の走査手順
に沿った表示部の表示状態を、それぞれ示す。

【図１８】本発明の第５の実施の形態にかかるゲートド
ライバを示す回路図である。

【図１９】本発明の第６の実施の形態にかかるゲートド
ライバを示す回路図である。

【図２０】本発明の第６の実施の形態にかかるゲートド
ライバの動作を示すタイミングチャートである。

【図２１】本発明の第７の実施の形態にかかるゲートド
ライバを示す回路図である。

【図２２】本発明の第８の実施の形態にかかるシフトレ
ジスタを示す回路図である。

【図２３】本発明の実施の形態の変形にかかる撮像素子
及びその駆動系を示す図である。

【符号の説明】

１・・・カメラ本体部、２・・・レンズユニット部、２ａ・・・
レンズ、１０・・・表示部、１１・・・電源キー、１２・・・キ
ー入力部、１２ａ・・・モード設定キー、１２ｂ・・・シャッ
ターキー、１２ｃ・・・「＋」キー、１２ｄ・・・「−」キ
ー、２１・・・ＣＣＤ、２２・・・サンプルホールド回路、２
３・・・Ａ／Ｄ変換器、２４・・・垂直ドライバ、２５・・・タ
イミングジェネレータ、２６・・・カラープロセス回路、
２７・・・ＤＭＡコントローラ、２８・・・ＤＲＡＭ、２９・・
・シリアル入出力端子、３０・・・記録用メモリ、３１・・・
ＣＰＵ、３２・・・画像圧縮伸長回路、３３・・・ＶＲＡＭコ
ントローラ、３４・・・ＶＲＡＭ、３５・・・ビデオエンコー
ダ、１０１・・・液晶コントローラ、１０２・・・液晶パネ
ル、１０２ａ・・・薄膜トランジスタ、１０２ｂ・・・画素容
量、１０２ｃ・・・補償容量、１０３・・・ゲートドライバ、
１０４・・・ドレインドライバ、１０４ａ、１０４ａ’・・・
シフトレジスタ、１０４ｂ・・・レベルシフタ、１０４ｃ・
・・サンプルホールドバッファー、２０１〜２０８・・・ｎ
チャネルＭＯＳ型電界効果トランジスタ、３０１〜３０
８・・・ｎチャネルＭＯＳ型電界効果トランジスタ、５０
０・・・フォトセンサアレイ、５０１・・・フォトダイオー
ド、５０２・・・ｎチャネルＭＯＳ型電界効果トランジス
タ、５１０・・・ゲートドライバ、５２０・・・呼び水転送
部、５３０・・・水平走査用ＣＣＤ、Ｃ２、Ｃ５、Ｃ６、
ｃ２、ｃ５、ｃ６・・・配線容量、ＧＬ，ＧＬ１〜ＧＬｎ・
・・ゲートライン、ＤＬ，ＤＬ１〜ＤＬｍ・・・ドレインラ
イン、ＯＴ，ＯＴ１〜ＯＴｎ・・・出力端子、ｏｔ１〜ｏ
ｔｍ・・・出力端子

Claims (21)

【特許請求の範囲】
1. 【請求項１】複数段からなるシフトレジスタであって、
   前記シフトレジスタの各段は、 制御端子に第１または第２の信号が供給され、電流路の
   一端から所定の信号が供給され、前記制御端子に供給さ
   れている前記第１または第２の信号によってオンしてい
   るときに前記所定の信号を電流路の他端に出力する第１
   のトランジスタと、 制御端子に前記第１のトランジスタの電流路の他端から
   出力された所定の信号が供給され、電流路の一端が負荷
   を介して信号源に接続され、前記制御端子に供給されて
   いる所定の信号によってオンしているときに、信号源か
   ら供給された信号をグラウンドに排出させる第２のトラ
   ンジスタと、 制御端子に前記第１のトランジスタの電流路の他端から
   出力された所定の信号が供給され、該制御端子に供給さ
   れている所定の信号によってオンしているときに第３ま
   たは第４の信号を電流路の一端から入力し、他端に出力
   する第３のトランジスタと、 次段の前記第２のトランジスタまたは前記第３のトラン
   ジスタにチャージされた前記第１のトランジスタの電流
   路の他端から出力された所定の信号をグラウンドに排出
   させる第４のトランジスタとを備える、 ことを特徴とするシフトレジスタ。
2. 【請求項２】奇数段において、前記第１のトランジスタ
   の制御端子には前記第１の信号が、前記第３のトランジ
   スタの電流路の一端には前記第３の信号がそれぞれ供給
   され、 偶数段において、前記第１のトランジスタの制御端子に
   は前記第２の信号が、前記第３のトランジスタの電流路
   の一端には前記第４の信号がそれぞれ供給され、 第１段において、外部からの信号が前記所定の信号とし
   て前記第１のトランジスタの電流路の一端に供給され、 第２段目以降において、前段の前記第３のトランジスタ
   の電流路の他端から出力された前記第３または第４の信
   号が前記所定の信号として前記第１のトランジスタの電
   流路の一端に供給されることを特徴とする請求項１に記
   載のシフトレジスタ。
3. 【請求項３】前記第１のトランジスタの電流路の他端か
   ら出力された前記所定の信号は、前記第１のトランジス
   タの電流路の他端と前記第２のトランジスタの制御端子
   及び前記第３のトランジスタの制御端子との間に形成さ
   れた配線に蓄積され、前記第１のトランジスタがオフさ
   れてから次にオンされるまでの間、前記第２のトランジ
   スタの制御端子及び前記第３のトランジスタの制御端子
   に保持され続けることを特徴とする請求項１または２に
   記載のシフトレジスタ。
4. 【請求項４】前記第３または第４の信号は、所定の周期
   でそれぞれレベルが反転しており、 前記第１、第２の信号は、前記第３または第４の信号の
   レベル反転周期の半周期毎に、該半周期内での一部の期
   間だけ、いずれか一方の信号のレベルが反転することを
   特徴とする請求項１乃至３のいずれか１項に記載のシフ
   トレジスタ。
5. 【請求項５】前記シフトレジスタの各段のうちの奇数段
   において、制御端子に第５の信号が供給され、後段の第
   ３のトランジスタの電流路の他端から出力された前記第
   ３または第４の信号が電流路の一端に供給され、該供給
   された信号を制御端子に供給された第５の信号によって
   オンしているときに電流路の他端から出力して、前段の
   前記第２のトランジスタの制御端子と該前段の前記第３
   のトランジスタの制御端子とに供給する第５のトランジ
   スタをさらに備え、 前記シフトレジスタの各段のうちの偶数段において、制
   御端子に第６の信号が供給され、電流路の一端に前記第
   １のトランジスタの電流路の一端に供給されている所定
   の信号が供給され、該供給された所定の信号を制御端子
   に供給された第６の信号によってオンしているときに電
   流路の他端から出力して、前段の前記第２のトランジス
   タの制御端子と該前段前記第３のトランジスタの制御端
   子とに供給する第６のトランジスタをさらに備える、 ことを特徴とする請求項１乃至４のいずれかの項に記載
   のシフトレジスタ。
6. 【請求項６】前記第５の信号に基づき前記第５のトラン
   ジスタの電流路の他端から出力された所定の信号は、前
   段の前記第１のトランジスタの電流路の他端と該前段の
   前記第２のトランジスタの制御端子及び該前段の前記第
   ３のトランジスタの制御端子との間に形成された配線に
   蓄積され、前記前段の前記第１のトランジスタがオフさ
   れてから次にオンされるまでの間、前記前段の前記第２
   のトランジスタの制御端子及び前前記前段の記第３のト
   ランジスタの制御端子に保持され続け、 前記第６の信号に基づき前記第６のトランジスタの電流
   路の他端から出力された所定の信号は、前段の前記第１
   のトランジスタの電流路の他端と該前段の前記第２のト
   ランジスタの制御端子及び該前段の前記第３のトランジ
   スタの制御端子との間に形成された配線に蓄積され、前
   記前段の前記第１のトランジスタがオフされてから次に
   オンされるまでの間、前記前段の前記第２のトランジス
   タの制御端子及び前前記前段の記第３のトランジスタの
   制御端子に保持され続ける、 ことを特徴とする請求項５に記載のシフトレジスタ。
7. 【請求項７】前記シフトレジスタの各段は、制御端子に
   前記第３または第４の信号を反転した信号が供給され、
   制御端子に供給された第３または第４の信号を反転した
   信号によってオンしているときに、前記第３のトランジ
   スタの電流路の他端から出力された信号を電流路の一端
   から入力し、他端から出力してグラウンドに排出させる
   第７のトランジスタをさらに備えることを特徴とする請
   求項１乃至６のいずれかの項に記載のシフトレジスタ。
8. 【請求項８】前記第４の信号は、前記第３の信号のレベ
   ルを反転した信号であることを特徴とする請求項１乃至
   ６のいずれかの項に記載のシフトレジスタ。
9. 【請求項９】前記シフトレジスタの各段は、前記第３の
   トランジスタの電流路の他端から出力された信号を外部
   に出力するための出力端子をさらに備えることを特徴と
   する請求項１乃至８のいずれかの項に記載のシフトレジ
   スタ。
10. 【請求項１０】前記各信号は、電圧信号であり、 前記各トランジスタは、互いに同一のチャネル型電界効
    果トランジスタによってそれぞれ構成されることを特徴
    とする請求項１乃至９のいずれかの項に記載のシフトレ
    ジスタ。
11. 【請求項１１】複数段からなり、外部から供給された信
    号をシフトさせて各段から順次出力させるシフトレジス
    タであって、 外部から供給された選択信号を、最前段と最後段のいず
    れかに選択して供給する第１の選択制御手段と、 各段に取り込まれた選択信号を前段にシフトさせるか後
    段にシフトさせるかを選択する第２の選択制御手段とを
    備えることを特徴とするシフトレジスタ。
12. 【請求項１２】前記第２の選択制御手段は、前記第１の
    選択制御手段により最前段に供給された選択信号または
    前段から出力された選択信号を第１の制御信号に従って
    取り込む第１のスイッチ手段と、前記第２の選択制御手
    段により最後段に供給された選択信号または後段から出
    力された選択信号を第２の制御信号に従って取り込む第
    ２のスイッチ手段とから構成されていることを特徴とす
    る請求項１１に記載のシフトレジスタ。
13. 【請求項１３】マトリクス状に画素が配置された表示素
    子と、 複数段からなる第１のシフトレジスタによって構成さ
    れ、外部から供給された選択信号をシフトさせて各段か
    ら順次出力させ、該各段から出力させた選択信号によっ
    て前記表示素子の画素をマトリクスの１ライン毎に選択
    する選択駆動回路と、 外部から供給された画像信号を前記表示素子の１ライン
    分取り込み、取り込んだ画像信号に対応する信号を前記
    選択駆動回路によって選択されているラインの画素にそ
    れぞれ供給する信号駆動回路と、 前記選択駆動回路及び前記信号駆動回路を制御する制御
    回路とを備え、 前記選択駆動回路は、外部から供給された選択信号を前
    記第１のシフトレジスタの最前段と最後段とのいずれか
    に選択して供給する第１の選択制御手段と、各段に取り
    込まれた選択信号を前段にシフトさせるか後段にシフト
    させるかを選択する第２の選択制御手段とを備える、 ことを特徴とする表示装置。
14. 【請求項１４】前記信号駆動回路は、前記選択駆動手段
    による１ライン分の選択期間内において、外部から１画
    素分ずつ供給された１ライン分の画像信号を各段に順次
    シフトさせながら取り込んでいく複数段からなる第２の
    シフトレジスタと、外部から供給された選択信号を前記
    第２のシフトレジスタの最前段と最後段とのいずれかに
    選択して供給する第３の選択制御手段と、各段に取り込
    まれた選択信号を前段にシフトさせるか後段にシフトさ
    せるかを選択する第４の選択制御手段とを備えることを
    特徴とする請求項１３に記載の表示装置。
15. 【請求項１５】複数段からなるシフトレジスタを備える
    表示装置であって、前記シフトレジスタの各段は、 制御端子に第１または第２の信号が供給され、電流路の
    一端から所定の信号が供給され、前記制御端子に供給さ
    れている前記第１または第２の信号によってオンしてい
    るときに前記所定の信号を電流路の他端に出力する第１
    のトランジスタと、 制御端子に前記第１のトランジスタの電流路の他端から
    出力された所定の信号が供給され、電流路の一端が負荷
    を介して信号源に接続され、前記制御端子に供給されて
    いる所定の信号によってオンしているときに、信号源か
    ら供給された信号をグラウンドに排出させる第２のトラ
    ンジスタと、 制御端子に前記第１のトランジスタの電流路の他端から
    出力された所定の信号が供給され、該制御端子に供給さ
    れている所定の信号によってオンしているときに第３ま
    たは第４の信号を電流路の一端から入力し、他端に出力
    する第３のトランジスタと、 次段の前記第２のトランジスタまたは前記第３のトラン
    ジスタにチャージされた前記第１のトランジスタの電流
    路の他端から出力された所定の信号をグラウンドに排出
    させる第４のトランジスタとを備えるシフトレジスタ、
    並びに前記シフトレジスタの前記第３のトランジスタの
    出力に応じて表示される表示部を、 有することを特徴とする表示装置。
16. 【請求項１６】マトリクス状に画素が配置され、画素毎
    に入射した光に応じた画像信号を発生する撮像素子と、 複数段からなる第１のシフトレジスタによって構成さ
    れ、外部から供給された選択信号をシフトさせて各段か
    ら順次出力させ、該各段から出力させた選択信号によっ
    て前記撮像素子の画素をマトリクスの１ライン毎に選択
    する選択駆動手段と、 前記選択駆動手段によって選択されているラインの画素
    から発生している画像信号を取り込む信号取込手段とを
    備え、 前記選択駆動手段は、外部から供給された選択信号を前
    記第１のシフトレジスタの最前段と最後段とのいずれか
    に選択して供給する第１の選択制御手段と、各段に取り
    込まれた選択信号を前段にシフトさせるか後段にシフト
    させるかを選択する第２の選択制御手段とを備えること
    を特徴とする撮像素子駆動装置。
17. 【請求項１７】マトリクス状に画素が配置されている撮
    像素子と、該撮像素子によって撮影された画像に対応す
    る画像、或いは前記撮像素子によって撮影され、画像メ
    モリに記録されている画像に対応する画像を表示する表
    示装置とを備え、 前記表示装置は、 マトリクス状に画素が配置された表示素子と、 複数段からなる第１のシフトレジスタによって構成さ
    れ、外部から供給された選択信号をシフトさせて各段か
    ら順次出力させ、該各段から出力させた選択信号によっ
    て前記表示素子の画素をマトリクスの１ライン毎に選択
    する選択駆動回路と、 外部から供給された画像信号を前記表示素子の１ライン
    分取り込み、取り込んだ画像信号に対応する信号を前記
    選択駆動回路によって選択されているラインの画素にそ
    れぞれ供給する信号駆動回路と、 前記選択駆動回路及び前記信号駆動回路を制御する制御
    回路とを備え、 前記選択駆動回路は、外部から供給された選択信号を前
    記第１のシフトレジスタの最前段と最後段とのいずれか
    に選択して供給する第１の選択制御手段と、各段に取り
    込まれた選択信号を前段にシフトさせるか後段にシフト
    させるかを選択する第２の選択制御手段とを備えること
    を特徴とする撮像装置。
18. 【請求項１８】前記表示素子に表示させる画像の上下方
    向の向きを設定する上下方向設定手段をさらに備え、 前記第１の選択制御手段は、前記上下方向設定手段によ
    って設定された画像の上下方向の向きに従って、外部か
    ら供給された選択信号を前記第１のシフトレジスタの最
    前段と最後段とのいずれかに選択して供給し、 前記第２の選択制御手段は、前記上下方向設定手段によ
    って設定された画像の上下方向の向きに従って、各段に
    取り込まれた選択信号を前段にシフトさせるか後段にシ
    フトさせるかを選択することを特徴とする請求項１７に
    記載の撮像装置。
19. 【請求項１９】前記信号駆動回路は、前記選択駆動回路
    による１ライン分の選択期間内において、外部から１画
    素分ずつ供給された１ライン分の画像信号を各段に順次
    シフトさせながら取り込んでいく複数段からなる第２の
    シフトレジスタと、外部から供給された選択信号を前記
    第２のシフトレジスタの最前段と最後段とのいずれかに
    選択して供給する第３の選択制御手段と、各段に取り込
    まれた選択信号を前段にシフトさせるか後段にシフトさ
    せるかを選択する第４の選択制御手段とを備えることを
    特徴とする請求項１７または１８に記載の撮像装置。
20. 【請求項２０】前記表示素子に表示させる画像の左右方
    向の向きを設定する左右方向設定手段をさらに備え、 前記第３の選択制御手段は、前記上下方向設定手段によ
    って設定された画像の上下方向の向きに従って、外部か
    ら供給された選択信号を前記第１のシフトレジスタの最
    前段と最後段とのいずれかに選択して供給し、 前記第４の選択制御手段は、前記上下方向設定手段によ
    って設定された画像の上下方向の向きに従って、各段に
    取り込まれた選択信号を前段にシフトさせるか後段にシ
    フトさせるかを選択することを特徴とする請求項１９に
    記載の撮像装置。
21. 【請求項２１】複数段からなるシフトレジスタであっ
    て、前記シフトレジスタの各段は、 制御端子に第１または第２の信号が供給され、電流路の
    一端から所定の信号が供給され、前記制御端子に供給さ
    れている前記第１または第２の信号によってオンしてい
    るときに前記所定の信号を電流路の他端に出力する第１
    のトランジスタと、 制御端子に前記第１のトランジスタの電流路の他端から
    出力された所定の信号が供給され、電流路の一端が負荷
    を介して信号源に接続され、前記制御端子に供給されて
    いる所定の信号によってオンしているときに、信号源か
    ら供給された信号をグラウンドに排出させる第２のトラ
    ンジスタと、 制御端子に前記第１のトランジスタの電流路の他端から
    出力された所定の信号が供給され、該制御端子に供給さ
    れている所定の信号によってオンしているときに第３ま
    たは第４の信号を電流路の一端から入力し、他端に出力
    する第３のトランジスタと、 次段の前記第２のトランジスタまたは前記第３のトラン
    ジスタにチャージされた前記第１のトランジスタの電流
    路の他端から出力された所定の信号をグラウンドに排出
    させる第４のトランジスタとを備えるシフトレジスタ
    を、 有することを特徴とするシフトレジスタ。