JP2000021908A - 樹脂封止型電子部品の製造方法 - Google Patents

樹脂封止型電子部品の製造方法

Info

Publication number
JP2000021908A
JP2000021908A JP20430698A JP20430698A JP2000021908A JP 2000021908 A JP2000021908 A JP 2000021908A JP 20430698 A JP20430698 A JP 20430698A JP 20430698 A JP20430698 A JP 20430698A JP 2000021908 A JP2000021908 A JP 2000021908A
Authority
JP
Japan
Prior art keywords
resin
molding
sealing
electronic component
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20430698A
Other languages
English (en)
Other versions
JP3594489B2 (ja
Inventor
Akira Yoshizumi
章 善積
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Chemical Corp
Original Assignee
Toshiba Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Chemical Corp filed Critical Toshiba Chemical Corp
Priority to JP20430698A priority Critical patent/JP3594489B2/ja
Publication of JP2000021908A publication Critical patent/JP2000021908A/ja
Application granted granted Critical
Publication of JP3594489B2 publication Critical patent/JP3594489B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明の目的は樹脂封止型電子部品を信頼
性高く封止できる成形法を開発することである。すなわ
ち、樹脂封止型電子部品の信頼性は、成形品の欠陥の影
響を受ける。従来の成形法では、金型内への樹脂供給量
が不揃いで成形不良を防止することが困難であった。本
発明は、特に上下の樹脂厚が異なる場合にも高い信頼性
を得ることを目的とする。 【解決手段】 半導体素子もしくは電子部品を樹脂封止
した樹脂封止型電子部品を製造するにあたり、半導体素
子もしくは電子部品を金型内に配置した後、粒状のエポ
キシ樹脂成形材料を封止樹脂とし、金型内を減圧下にし
つつ、圧縮成形をして樹脂封止することを特徴とする樹
脂封止型電子部品の製造方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、樹脂封止型電子部
品の製造方法に関し、特に樹脂封止において成形欠陥の
ない良好な成形品が得られ、かつその成形品が優れた信
頼性を有する樹脂封止型電子部品の製造方法に係るもの
である。
【0002】
【従来の技術】従来の樹脂封止型電子部品は、半導体素
子もしくは電子部品を損傷させないために、低圧トラン
スファ成形法で封止されてきた。図2はトランスファー
金型の掘り込み面をみた平面図である。低圧トランスフ
ァ成形法では、図2に示すように、予備加熱された封止
樹脂のタブレットを高温のトランスファー金型のシリン
ダ21内に投入し、溶融した封止樹脂に対してトランス
ファ成形機の油圧ラム先端に連なるプランジャ(図示せ
ず)で圧力を加えて、封止樹脂をシリンダ21に続く成
形金型内のランナ22、ゲート23を経てキャビティ2
4に導き、半導体素子もしくは電子部品を搭載したフレ
ームもしくは基板を配置固定したキャビティ24内を充
填することにより、半導体素子もしくは電子部品を樹脂
封止する方法である。
【0003】
【発明が解決しようとする課題】しかし、最近はパッケ
ージデザインの多様化により、(1 )リードフレームの
上下の樹脂厚が大きく異なる、(2 )基板の上下の樹脂
厚が異なる、(3 )基板上の部品配置が異なる、(4 )
基板の片側しか樹脂封止しない(例:BGAパッケー
ジ)など、成形しずらいパッケージが増加している。
【0004】具体的には、リードフレームや基板の上下
の樹脂厚がアンバランスな場合、リードフレーム・基板
の上下で封止樹脂の注入速度が異なり、未充填、ウェル
ド、ボイド等の不具合が生じる。図3(a )は、リード
フレームの上下の樹脂厚がアンバランスな場合を説明す
る概念図である。31は半導体チップ32を搭載したリ
ードフレームであり、リードフレーム31は上下型によ
りキャビティ33内に固定され、ランナー34、ゲート
35から樹脂がリードフレーム上下のキャビティ内に分
配導入される。リードフレーム21上部のキャビティの
厚さが下部のキャビティの厚さのかりに1.5 倍となって
いると、それぞれの抵抗を受けた上下の樹脂流れの先端
は曲線r1 ,r2 で示され、その結果リードフレーム3
1はf1,f2 のような応力を受ける。また、ゲートか
らリードフレームの上下に分配されて導入されたそれぞ
れの樹脂流れは、樹脂流れがリードフレームに平行に流
れるために上下の再分配がおこりにくい。したがって、
半導体チップ32がリードフレーム上面にのみ配置され
ていると、図3(b )に示すように、チップ32やボン
ディングワイヤ36に当たる樹脂流れuは、リードフレ
ーム31が一点鎖線で示される変形を起こすように応力
をあたえることになる。これら未充填、ウェルド、ボイ
ド等の不具合が生じた半導体装置ならびに電子部品装置
はその信頼性を低下させるのである。
【0005】この問題を解決するために、減圧トランス
ファー成形法等が検討されている。しかし、減圧トラン
スファー成形法によって、不具合として挙げたうちのボ
イドは低減するが、上下流路のアンバランスに起因する
未充填ならびにウェルドの低減には効果が少ない。本発
明は、上記多くの問題点を解決するためになされたもの
である。
【0006】本発明の目的は樹脂封止型電子部品を信頼
性高く封止できる成形法を開発することである。すなわ
ち、樹脂封止型電子部品の信頼性は、成形品の欠陥の影
響を受ける。従来の成形法では、金型内への樹脂供給量
が不揃いで成形不良を防止することが困難であった。本
発明は、特に上下の樹脂厚が異なる場合にも高い信頼性
を得ることを目的とするのである。
【0007】
【課題を解決するための手段】本発明者は、上記の目的
について鋭意検討を進めた結果、基板もしくはリードフ
レームで分割された上下の樹脂封止部の樹脂量を簡単に
コントロールできるように成形方法として圧縮成形法を
採用し、上下樹脂量がさらに容易に分配されるように粒
状のエポキシ封止樹脂を採用し、加えて粒状樹脂間のエ
アを脱気するために減圧成形を採用して、半導体素子も
しくは電子部品を樹脂封止することにより、成形性上の
不具合がなく、また電子デバイスとして高い信頼性を有
する樹脂封止型電子部品を製造できることを見いだし
て、本発明を完成した。
【0008】即ち、本発明は、半導体素子もしくは電子
部品を樹脂封止した樹脂封止型電子部品を製造するにあ
たり、半導体素子もしくは電子部品を金型内に配置した
後、粒状のエポキシ樹脂成形材料を封止樹脂とし、金型
内を減圧下にしつつ、圧縮成形をして樹脂封止すること
を特徴とする樹脂封止型電子部品の製造方法であり、そ
の樹脂封止する半導体素子もしくは電子部品が基板もし
くはフレームに搭載されており、圧縮成形金型内で基板
もしくはフレームの上下に成形される封止樹脂の重量比
が、上下いずれか一方を1 としたとき他方が1.5 以上で
ある樹脂封止型電子部品の製造方法である。また、半導
体素子もしくは電子部品をエポキシ樹脂成形材料で圧縮
成形する際に、成形温度を160 ℃以下に制御する上記の
樹脂封止型電子部品の製造方法である。
【0009】以下、本発明を詳細に説明する。
【0010】本発明に用いるエポキシ封止樹脂は、適当
な大きさの粒状のエポキシ樹脂で、粉砕して微細粉をカ
ットした粗粉、または微細粉を固めた顆粒を用い、好ま
しくは球状に近い形の粒状のものが好ましい。それは、
後述する減圧成形時のエア抜きを容易に行え、かつ上下
樹脂量を簡便に切り替えられるようにするためである。
【0011】本発明における成形方法は、圧縮成形法で
あり、かつ減圧成形法である。即ち、基板(樹脂基板、
セラミック基板)もしくはリードフレーム(金属板、耐
熱フィルム)で分割された上下の樹脂封止部に、樹脂厚
さや部品密度に応じて容易に分配されそれぞれの最適充
填が制御できるようにするためである。そのように圧縮
成形法を採用することでトランスファ成形法の課題であ
る上下樹脂の注入のアンバランスが防止できる。また、
キャビティ内を減圧して成形する減圧成形を採用するこ
とにより、成形品に発生する内部ボイドならびに外部ボ
イドの発生を防止することができる。
【0012】上述したように、球状に近い形の粒状の封
止樹脂を用い、圧縮成形(上下から圧力を加える成形
法)、減圧成形(脱気によりボイド等の空間発生による
不良を防止する)の各技術を合わせて適用することで、
従来の封止方法では不可能であった樹脂封止型電子部品
の成形性と信頼性の両立ができた。すなわち、以上の成
形条件の導入により、圧縮成形金型内で基板もしくはフ
レームの上下に成形される樹脂の重量比(上部樹脂量:
下部樹脂量または上部樹脂量:下部樹脂量)が、1 :1.
5 以上であったとしても良好な成形品が得られた。
【0013】さらに、圧縮成形法の導入により、成形時
に必要な樹脂の流動長が短くてよくなり、従来とくらべ
て低温成形が可能となった。低温成形温度として、トラ
ンスファー成形では困難であった160 ℃以下での成形が
可能となった。
【0014】
【発明の効果】本発明による樹脂封止型電子部品の製造
方法は、、従来法(低圧トランスファ成形法)に比べて
以下の利点を有する。 (1 )成形特に廃棄を要する樹脂が殆ど出ない。すなわ
ち、トランスファ成形で発生するカル、ランナなどの無
駄な樹脂が殆ど出ない。 (2 )未充填の発生を防止できる。すなわち、トランス
ファ成形のように上下の樹脂厚が樹脂の流動のアンバラ
ンスを発生させないため、未充填、ウェルド等の不良を
発生させない。 (3 )ボイドの発生を防止できる。すなわち、減圧成形
と粒状封止樹脂の適用により内部ボイドならびに外部ボ
イドの発生を防止できる。 (4 )成形装置を小型化できる。機構の簡単な圧縮成形
法の採用により成形装置を小型化できる。 (5 )信頼性を向上できる。本特許の封止法で半導体素
子または電子部品を樹脂封止することで、成形時の欠陥
の発生を防止できる。成形欠陥は熱サイクル試験、高温
昇温試験等で不良発生の原因となる。
【0015】
【発明の実施の形態】以下に実施例と比較例を記述して
本発明を具体的に説明する。いずれも上下樹脂厚の異な
るモデルパッケージで成形試験ならびに信頼性試験を行
ったものである。
【0016】実施例1〜5 成形材料には、フェノール樹脂硬化タイプのエポキシ樹
脂であって、ほぼ球状で平均粒径約2 mmの顆粒とした
ものを使用した。
【0017】半導体素子(シリコンチップ)をモデルパ
ッケージとした封止試験は、アルミ配線腐食テスト用の
シリコンチップで、表面に櫛形のアルミ配線とアルミ電
極を形成したものを用意した。チップ面積は、13.5×1
3.5mm2 、チップ厚さは300μmである。使用したリー
ドフレームは42アロイ、パッケージの大きさは21×47
mm2 である。
【0018】成形条件は、チップ裏面の樹脂厚さ(計
画)を1 mmに統一し、チップ上面の厚さ(計画)を表
1に示すように段階的に変化させた。また、成形温度、
成形圧力、減圧度は表1に示す所定条件にして、12個の
テスト用チップをそれぞれ圧縮成形により樹脂封止し
た。圧縮成形に使用した金型は、図1に示すように、上
型1、下型2、上プランジャ3、下プランジャ4で構成
され、5はシリコンチップ6を搭載したリードフレーム
である。金型は、減圧脱気できるように、金型部材の隙
間にシール材7を、また、ガイド部の金型に減圧口8を
設けたものである。上記の実施例1〜5の成形品につい
て、充填性、ウェルド、外部巣、内部巣、その他の外観
の試験を行った。その後、吸湿率および耐湿信頼性を評
価した。それらの結果を表1に示す。
【0019】実施例6〜10 実施例6〜10は、実施例1〜5におけると同じ顆粒の
エポキシ樹脂成形材料を用い、半導体素子(シリコンチ
ップ)の封止試験も、実施例1〜5の試験と同じシリコ
ンチップとリードフレームと金型を用い、チップ裏面の
樹脂厚さ(計画)を1 mm、チップ上面の厚さ(計画)
を1.7 mmと統一して、表2に示すように成形温度を変
化させた。また、成形圧力、減圧度も表2に示す所定条
件として12個のテスト用チップをそれぞれ圧縮成形によ
り樹脂封止した。
【0020】上記の実施例6〜10の成形品について、
充填性、ウェルド、外部巣、内部巣、その他の外観の試
験を行った。その後、吸湿率および耐湿信頼性を評価し
た。それらの結果を表2に示す。
【0021】実施例11〜15 成形材料の材質は、実施例1〜10と同じフェノール樹
脂硬化タイプのエポキシ樹脂であって、混練品を粉砕
し、粉砕品の粒径1 mm以下の微粉をカットして平均粒
径約3 mmの粗粉とした成形材料を使用した。
【0022】半導体素子(シリコンチップ)の封止試験
は、実施例1〜10の試験と同じシリコンチップとリー
ドフレームと金型を用い、チップ裏面の樹脂厚さ(計
画)を1 mmに統一し、チップ上面の厚さ(計画)を表
3に示すように段階的に変化させた。また、成形温度、
成形圧力、減圧度も表1に示す所定条件で12個のテスト
用チップをそれぞれ圧縮成形により樹脂封止した。
【0023】上記の実施例11〜15の成形品につい
て、充填性、ウェルド、外部巣、内部巣、その他の外観
の試験を行った。その後、吸湿率および耐湿信頼性を評
価した。それらの結果を表3に示す。
【0024】実施例16〜20 実施例16〜20は、実施例1〜5におけると同じ顆粒
のエポキシ樹脂成形材料を用いた。
【0025】電子部品をモデルパッケージとした封止試
験は、部品としてコイル部品(12×12×4 mm3 )、小
型半導体パッケージ、抵抗部品等を用意した。使用した
基板はセラミツク基板で、大きさは20×45mm2 、厚さ
は0.7 mmである。パッケージの大きさは半導体素子と
同様で、21×47mm2 である。
【0026】成形条件は、基板裏面の樹脂厚さ(計画)
を1 mmに統一し、基板上面の厚さ(計画)を表4に示
すように7 mm、10mmと段階的に変化させた。また、
成形温度、成形圧力、減圧度も表4に示す所定条件で、
セラミツク基板上の電子部品を封止し、それぞれ3 個の
テスト用成形品を成形した。
【0027】上記の実施例16〜20の成形品につい
て、充填性、ウェルド、外部巣、内部巣、その他の外観
の試験を行った。それらの結果を表4に示す。
【0028】比較例1〜5 微粉の成形材料は、材質が実施例1〜15と同じフェノ
ール樹脂硬化タイプのエポキシ樹脂であって、混練品を
粉砕して平均粒径が約3 mmのものであるが、粉砕品の
粒径1 mm以下の微粉をカットしない、微粉を含む成形
材料である。
【0029】半導体素子(シリコンチップ)の封止試験
は、実施例1〜15と同じシリコンチップとリードフレ
ームと金型を用い、チップ裏面の樹脂厚さ(計画)を1
mmに統一し、チップ上面の厚さ(計画)を表5に示す
ように変化させた。また、成形温度、成形圧力、減圧度
も表5に示すような所定条件で12個のテスト用チップを
それぞれ封止した。
【0030】なお、比較例5は、微粉の成形材料を成形
するために必要な高圧成形条件を顆粒の成形材料に適用
したもので、顆粒の成形材料にとっては不適切な成形条
件のものである。
【0031】上記の比較例1〜5の成形品について、充
填性、ウェルド、外部巣、内部巣、その他の外観の試験
を行った。その後、吸湿率および耐湿信頼性を評価し
た。それらの結果を表5に示す。
【0032】比較例6〜10 比較例1〜4と同じ微粉を含む成形材料を用いて、電子
部品(コイル部品等)の封止試験を行なった比較例であ
る。
【0033】電子部品の封止試験には、実施例16〜2
0におけると同じテスト用コイル部品(12×12×4 mm
3 )、小型半導体パッケージ、抵抗部品等を用意し
た。使用した基板はセラミツク基板で、大きさは20×45
mm2 、厚さは0.7 mmである。パッケージの大きさは
半導体素子と同様で、21×47mm2 である。
【0034】成形条件は、基板裏面の樹脂厚さ(計画)
を1 mmに統一し、基板上面の厚さ(計画)を表6に示
すように7 mmとした。また、成形温度、成形圧力、減
圧度も表6に示すような所定条件でセラミツク基板上の
電子部品を封止し、それぞれ3 個のテスト用成形品を得
た。
【0035】なお、比較例7、8、10は、微粉の成形
材料を成形するために必要な高圧成形条件を、粗粉、顆
粒の成形材料に適用したもので、粗粉、顆粒の成形材料
にとっては不適切な成形条件のものである。
【0036】上記の比較例6〜10の成形品について、
充填性、ウェルド、外部巣、内部巣、その他の外観の試
験を行った。その結果を表6に示す。
【0037】外観試験および特性試験の方法は次のとお
りである。 充填性:金型どおりに樹脂が成形できているか検査し
た。OK…合格、NG…欠陥あり。 ウエルド:金型内で樹脂先端同士が合体するところにウ
ェルド線が残っていないか検査した。無…ウエルド線が
みえない、有…残りあり。 外部巣:目視と低倍率の拡大鏡で巣の存在を検査し、約
0.05mm以上のボイドがあるか検査した。無…ボイドな
し、有…ボイドあり。 内部巣:縦面と横面でカットして巣の存在を検査し、約
0.05mm以上の大きさのボイドがあるか検査した。無…
ボイドなし、有…ボイドあり。 その他外観:目視で汚れ、かすれ、異物等の不具合を検
査した。無…不具合なし、有…かすれあり。 吸湿率:PCT(2 atm)で24時間後の吸湿量から計
算した。 PCT:テスト素子を成形し、アフターキュア後にPC
Tに投入して所定時間経過後のテスト素子数に対する不
良数。
【0038】以上、実施例1〜20、比較例1〜6にお
ける試験の結果から、本発明の実施例が優れていること
が確認された。
【0039】
【表1】 *1 :フェノール樹脂硬化タイプのエポキシ樹脂で、ほぼ球状の顆粒で平均粒径 約2 mmのものである。
【0040】
【表2】 *1 :フェノール樹脂硬化タイプのエポキシ樹脂で、ほぼ球状の顆粒で平均粒径 約2 mmのものである。
【0041】
【表3】 *1 :フェノール樹脂硬化タイプのエポキシ樹脂で、混練品を粉砕し、微粉(1 mm以下)をカットした平均粒径約3 mmのものである。
【0042】
【表4】 *1 :フェノール樹脂硬化タイプのエポキシ樹脂で、ほぼ球状の顆粒で平均粒径 約2 mmのものである。
【0043】
【表5】 *1 :フェノール樹脂硬化タイプのエポキシ樹脂で、顆粒は、ほぼ球状の顆粒で 平均粒径約2 mmのもの、微粉は、封止樹脂粉砕品、微粉を含み(カットなし) 、平均粒径約3 mmのものである。
【0044】
【表6】 *1 :フェノール樹脂硬化タイプのエポキシ樹脂で、顆粒は、ほぼ球状の顆粒で 平均粒径約2 mmのもの、粗粉は、封止樹脂粉砕品、微粉(1 mm以下)をカッ トした平均粒径約3 mmのもの、微粉は、封止樹脂粉砕品、微粉を含み(カット なし)、平均粒径約3 mmのものである。
【図面の簡単な説明】
【図1】 本発明の減圧、圧縮成形に使用した金型の断
面を示す概念図である。
【図2】 従来のトランスファー成形金型における堀込
み面を示す平面図である。
【図3】 従来のトランスファー成形における問題点を
説明するキャビティの部分断面図である。
【符号の説明】 1 上型 2 下型 3 上プランジャ 4 下プランジャ 5 リードフレーム 6 シリコンチップ 7 シール材 8 減圧口

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子もしくは電子部品を樹脂封止
    した樹脂封止型電子部品を製造するにあたり、半導体素
    子もしくは電子部品を金型内に配置した後、粒状のエポ
    キシ樹脂成形材料を封止樹脂とし、金型内を減圧下にし
    つつ、圧縮成形をして樹脂封止することを特徴とする樹
    脂封止型電子部品の製造方法。
  2. 【請求項2】 樹脂封止する半導体素子もしくは電子部
    品が基板もしくはフレームに搭載されており、圧縮成形
    金型内で基板もしくはフレームの上下に成形される封止
    樹脂の重量比が、上下いずれか一方を1 としたとき他方
    が1.5 以上である請求項1記載の樹脂封止型電子部品の
    製造方法。
  3. 【請求項3】 半導体素子もしくは電子部品をエポキシ
    樹脂成形材料で圧縮成形する際に、成形温度を160 ℃以
    下に制御する請求項1記載の樹脂封止型電子部品の製造
    方法。
JP20430698A 1998-07-03 1998-07-03 樹脂封止型電子部品の製造方法 Expired - Lifetime JP3594489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20430698A JP3594489B2 (ja) 1998-07-03 1998-07-03 樹脂封止型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20430698A JP3594489B2 (ja) 1998-07-03 1998-07-03 樹脂封止型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2000021908A true JP2000021908A (ja) 2000-01-21
JP3594489B2 JP3594489B2 (ja) 2004-12-02

Family

ID=16488307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20430698A Expired - Lifetime JP3594489B2 (ja) 1998-07-03 1998-07-03 樹脂封止型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3594489B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414400B1 (ko) * 2001-12-28 2004-01-07 최록일 반도체칩 성형프레스의 진공장치
JP2008303367A (ja) * 2007-06-11 2008-12-18 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JP2008303366A (ja) * 2007-06-11 2008-12-18 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物、その製造方法及びそれを用いた半導体装置
WO2010067546A1 (ja) * 2008-12-10 2010-06-17 住友ベークライト株式会社 半導体封止用樹脂組成物、半導体装置の製造方法及び半導体装置
WO2010067538A1 (ja) * 2008-12-10 2010-06-17 住友ベークライト株式会社 顆粒状の半導体封止用エポキシ樹脂組成物ならびにそれを用いた半導体装置及び半導体装置の製造方法
WO2012053757A2 (ko) * 2010-10-19 2012-04-26 신한다이아몬드공업(주) 봉지재 성형장치 및 방법
KR20160117316A (ko) 2015-03-31 2016-10-10 스미토모 베이클라이트 가부시키가이샤 반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치
TWI601573B (zh) * 2012-02-28 2017-10-11 Towa Corp Resin sealing material and its manufacturing method
KR20170122120A (ko) 2016-04-26 2017-11-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 봉지용 에폭시 수지 조성물 및 반도체 장치의 제조 방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414400B1 (ko) * 2001-12-28 2004-01-07 최록일 반도체칩 성형프레스의 진공장치
JP2008303367A (ja) * 2007-06-11 2008-12-18 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JP2008303366A (ja) * 2007-06-11 2008-12-18 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物、その製造方法及びそれを用いた半導体装置
KR20110094216A (ko) 2008-12-10 2011-08-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치
WO2010067538A1 (ja) * 2008-12-10 2010-06-17 住友ベークライト株式会社 顆粒状の半導体封止用エポキシ樹脂組成物ならびにそれを用いた半導体装置及び半導体装置の製造方法
JP2010159400A (ja) * 2008-12-10 2010-07-22 Sumitomo Bakelite Co Ltd 顆粒状の半導体封止用エポキシ樹脂組成物ならびにそれを用いた半導体装置及び半導体装置の製造方法
WO2010067546A1 (ja) * 2008-12-10 2010-06-17 住友ベークライト株式会社 半導体封止用樹脂組成物、半導体装置の製造方法及び半導体装置
US8410619B2 (en) 2008-12-10 2013-04-02 Sumitomo Bakelite Co., Ltd. Granular epoxy resin composition for encapsulating semiconductor, semiconductor device using the same and method for producing semiconductor device
JP2013166961A (ja) * 2008-12-10 2013-08-29 Sumitomo Bakelite Co Ltd 顆粒状の半導体封止用エポキシ樹脂組成物ならびにそれを用いた半導体装置及び半導体装置の製造方法
US8546959B2 (en) 2008-12-10 2013-10-01 Sumitomo Bakelite Co., Ltd. Resin composition for encapsulating semiconductor, method for producing semiconductor device and semiconductor device
WO2012053757A2 (ko) * 2010-10-19 2012-04-26 신한다이아몬드공업(주) 봉지재 성형장치 및 방법
WO2012053757A3 (ko) * 2010-10-19 2012-06-14 신한다이아몬드공업(주) 봉지재 성형장치 및 방법
TWI601573B (zh) * 2012-02-28 2017-10-11 Towa Corp Resin sealing material and its manufacturing method
KR20160117316A (ko) 2015-03-31 2016-10-10 스미토모 베이클라이트 가부시키가이샤 반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치
KR20170122120A (ko) 2016-04-26 2017-11-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 봉지용 에폭시 수지 조성물 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP3594489B2 (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
US6157086A (en) Chip package with transfer mold underfill
JP2000208540A (ja) 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
KR20150126360A (ko) 수지 몰드 금형, 수지 몰드 장치, 수지 몰드 방법, 및 수지 몰드 금형의 평가 방법
US7371618B2 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
JP2003174124A (ja) 半導体装置の外部電極形成方法
JPS597008A (ja) 高密度タブレツトおよびそれを使用した半導体樹脂封止方法
JP3594489B2 (ja) 樹脂封止型電子部品の製造方法
WO2017081882A1 (ja) 樹脂封止装置及び樹脂封止方法
US6969641B2 (en) Method and system for integrated circuit packaging
JP2007036273A (ja) 半導体集積回路装置の製造方法
TW201628107A (zh) 半導體裝置之製造方法
JPWO2005106942A1 (ja) 樹脂封止型半導体パッケージ並びにその製造方法及び製造装置
JP3305842B2 (ja) 半導体部品の樹脂封止方法、半導体封止装置および樹脂封止半導体部品
Kuhnlein A design and manufacturing solution for high-reliable, non-leaded CSPs like QFN
JP4300878B2 (ja) モールド金型及びそれを用いたウェルドの評価方法
JP6986539B2 (ja) 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
Sukantharat et al. Effect of Molding Compound Material and Roughness Leadframe to Integrated Circuit Package for Automotive Devices
US20060284340A1 (en) Method for preventing the overflowing of molding compound during fabricating package device
JP3303162B2 (ja) 半導体装置及びその製造方法
JP2002151632A (ja) 樹脂封止型半導体装置の製造方法
JP2001168121A (ja) 電子部品の樹脂封止成形方法
KR20060134602A (ko) 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법
JP2644551B2 (ja) 半導体装置製造方法及びその実施装置
Kooi et al. Underfilling flip chip packages with transfer molding technologies
JP3990814B2 (ja) 電子部品の製造方法および電子部品の製造装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term