KR20160117316A - 반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20160117316A
KR20160117316A KR1020160037900A KR20160037900A KR20160117316A KR 20160117316 A KR20160117316 A KR 20160117316A KR 1020160037900 A KR1020160037900 A KR 1020160037900A KR 20160037900 A KR20160037900 A KR 20160037900A KR 20160117316 A KR20160117316 A KR 20160117316A
Authority
KR
South Korea
Prior art keywords
epoxy resin
semiconductor
semiconductor encapsulation
semiconductor device
resin composition
Prior art date
Application number
KR1020160037900A
Other languages
English (en)
Inventor
유스케 이토
이타루 와타나베
히로유키 하야시
타케시 사이토
세이야 히가시노
야스히로 미즈노
타카후미 스미요시
Original Assignee
스미토모 베이클라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클라이트 가부시키가이샤 filed Critical 스미토모 베이클라이트 가부시키가이샤
Publication of KR20160117316A publication Critical patent/KR20160117316A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29B—PREPARATION OR PRETREATMENT OF THE MATERIAL TO BE SHAPED; MAKING GRANULES OR PREFORMS; RECOVERY OF PLASTICS OR OTHER CONSTITUENTS OF WASTE MATERIAL CONTAINING PLASTICS
    • B29B9/00—Making granules
    • B29B9/02—Making granules by dividing preformed material
    • B29B9/06—Making granules by dividing preformed material in the form of filamentary material, e.g. combined with extrusion
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J3/00—Processes of treating or compounding macromolecular substances
    • C08J3/12—Powdering or granulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29B—PREPARATION OR PRETREATMENT OF THE MATERIAL TO BE SHAPED; MAKING GRANULES OR PREFORMS; RECOVERY OF PLASTICS OR OTHER CONSTITUENTS OF WASTE MATERIAL CONTAINING PLASTICS
    • B29B11/00—Making preforms
    • B29B11/06—Making preforms by moulding the material
    • B29B11/10—Extrusion moulding
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Polymers & Plastics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Processes Of Treating Macromolecular Substances (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에 의하면, 압축 성형에 의하여 반도체 소자를 밀봉하여 이루어지는 반도체 장치에 이용하는 반도체 밀봉용 에폭시 수지 입상체의 제조 방법으로서, 반도체 밀봉용 에폭시 수지 조성물을 준비하는 공정과, 상기 반도체 밀봉용 에폭시 수지 조성물을 압출성형기에 설치하는 공정과, 상기 압출성형기로부터 압출된 상기 반도체 밀봉용 에폭시 수지 조성물로 이루어지는 수지 덩어리의 선단부를 핫컷법에 의하여 절단하여 반도체 밀봉용 에폭시 수지 입상체를 얻는 공정을 포함하고, 상기 반도체 밀봉용 에폭시 수지 조성물의, 고화식 플로 테스터를 이용하여 측정되는 175℃에 있어서의 융해 점도가, 0.5Pa·S 이상 20Pa·S 이하인 방법이 제공된다.

Description

반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치{METHOD FOR PRODUCING EPOXY RESIN GRANULE FOR ENCAPSULATING SEMICONDUCTOR DEVICE, EPOXY RESIN GRANULE FOR ENCAPSULATING SEMICONDUCTOR DEVICE, METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
과립 형상의 반도체 밀봉용 에폭시 수지 조성물(이하, "에폭시 수지 조성물" 또는 "수지 조성물"이라고도 칭함)을 이용하여 압축 성형을 행함으로써 반도체 소자를 밀봉하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 기술로서는, 예를 들면, 이하의 것이 있다.
특허문헌 1에는, 금형 내를 감압하로 하면서 압축 성형하여 반도체 소자를 수지로 밀봉하는 방법이 기재되어 있다. 특허문헌 2에는, 두께 3.0mm 이하의 펠릿 형상 또는 시트 형상의 밀봉용 성형 재료를 이용하는 방법이 기재되어 있다. 특허문헌 3에는, 과립 형상의 수지 조성물을 캐비티에 공급하고, 수지 조성물을 용융시켜, 이것에 반도체 소자를 침지시킨 후, 수지 조성물을 경화시키는 것에 의한 밀봉 방법이 기재되어 있다.
단, 종래의 압축 성형에 의한 반도체 소자의 밀봉 프로세스에서는, 밀봉용 수지 조성물이, 반송 및 계량 중에 막히거나, 고착되는 경우가 있었다. 이와 같은 문제가 발생한 경우에 우려되는 점으로서, 이하에 2개가 있다. 제1은, 막히거나 고착된 수지 조성물이, 압축 성형 장치의 가동부에 부착되어 고화(固化)됨으로써, 당해 장치의 동작 불량이 발생한다는, 생산성의 문제이다. 제2는, 막히거나 고착된 수지 조성물이, 성형품에 부착됨으로써, 해당 성형품이 오염된다는, 신뢰성의 문제이다.
따라서, 상기 문제가 발생하는 것을 억제하는 수법으로서는, 예를 들면, 막힘의 발생을 억제하기 위하여, 입도 분포를 제어하는 프로세스(특허문헌 4)나, 고착의 발생을 억제하기 위하여, 수지 특성을 제어하는 프로세스(특허문헌 5) 등이 제안되고 있다.
일본 공개특허공보 2000-021908호 일본 공개특허공보 2006-216899호 일본 공개특허공보 2004-216558호 일본 특허공보 제3135926호 일본 공개특허공보 2008-121003호
그렇지만, 본 발명자들은, 압축 성형에 의한 반도체 소자의 밀봉 프로세스 중에서도, 최근, 시장에 유통되고 있는 극박형의 반도체 패키지 성형이나 대면적의 패널 성형을 행하는 제조 프로세스에 있어서는, 상기 배경기술의 항에서 설명한 종래의 대책을 시행했다고 해도, 사용되는 수지 조성물의 미세한 분산 불균일에 의한 영향에 의하여, 반도체 장치의 생산성이라는 관점에 있어서 문제가 발생할 가능성이 있는 것을 발견했다. 본 발명자들은 또한, 종래의 밀봉 프로세스에 있어서, 고착의 발생 방지라는 관점에서 사용 가능한 수지를 한정한 경우, 재료 설계의 자유도가 작아져, 대상이 되는 반도체 장치가 제한된다는 문제가 발생하는 것을 발견했다.
이상을 근거로 하여, 본 발명은, 생산성이 우수하고, 또한 신뢰성이 우수한 반도체 장치를 실현할 수 있는 반도체 밀봉용 에폭시 수지 입상체의 제조 방법과, 상기 제조 방법에 의하여 얻어지는 반도체 밀봉용 에폭시 수지 입상체를 제공하는 것이다.
본 발명자들은, 분산 불균일에 기인하는 생산성의 문제에 대하여 예의 검토한 결과, 수지 입상체의 형상이 부정형인 경우, 당해 수지 입상체의 상호부착(互着), 즉, 수지 입상체끼리의 고착이 발생하기 쉬운 것을 발견했다. 이러한 수지 입상체의 상호부착을 억제하기 위한 설계 지침에 대하여 본 발명자들이 예의 검토한 결과, 고화식 플로 테스터를 이용하여 측정되는 175℃에 있어서의 융해 점도가 소정의 값인 수지 조성물을, 압출성형기로부터 압출하여 그 수지 덩어리의 선단부를 핫컷법에 의하여 절단하는 수법을 이용하여 수지 입상체를 제작하는 것이 유효한 것을 발견하여, 본 발명에 이르렀다.
본 발명에 의하면, 압축 성형에 의하여 반도체 소자를 밀봉하여 이루어지는 반도체 장치에 이용하는 반도체 밀봉용 에폭시 수지 입상체의 제조 방법으로서,
반도체 밀봉용 에폭시 수지 조성물을 준비하는 공정과,
상기 반도체 밀봉용 에폭시 수지 조성물을 압출성형기에 설치하는 공정과,
상기 압출성형기로부터 압출된 상기 반도체 밀봉용 에폭시 수지 조성물로 이루어지는 수지 덩어리의 선단부를 핫컷법에 의하여 절단하여 반도체 밀봉용 에폭시 수지 입상체를 얻는 공정
을 포함하고,
상기 반도체 밀봉용 에폭시 수지 조성물의, 고화식 플로 테스터를 이용하여 측정되는 175℃에 있어서의 융해 점도가, 0.5Pa·S 이상 20Pa·S 이하인, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법이 제공된다.
또한, 본 발명에 의하면, 상기 반도체 밀봉용 에폭시 수지 입상체의 제조 방법에 의하여 얻어지는, 반도체 밀봉용 에폭시 수지 입상체가 제공된다.
또한, 본 발명에 의하면, 상기 반도체 밀봉용 에폭시 수지 입상체의 제조 방법에 의하여, 반도체 밀봉용 에폭시 수지 입상체를 준비하는 공정과,
상기 반도체 밀봉용 에폭시 수지 입상체를 이용하여, 압축 성형에 의하여 반도체 소자를 밀봉하는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 의하면, 상기 반도체 장치의 제조 방법에 의하여 얻어지는, 반도체 장치가 제공된다.
본 발명에 의하면, 생산성이 우수하고, 또한 신뢰성이 우수한 반도체 장치를 실현할 수 있는 반도체 밀봉용 에폭시 수지 입상체의 제조 방법과, 상기 제조 방법에 의하여 얻어지는 반도체 밀봉용 에폭시 수지 입상체를 제공할 수 있다.
도 1은 본 실시형태에 관한 반도체 밀봉용 에폭시 수지 입상체의 입체 형상의 일례를 설명하기 위한 도이다.
도 2는 본 실시형태에 관한 반도체 밀봉용 에폭시 수지 입상체의 단면 형상의 일례를 설명하기 위한 도이다.
도 3은 안식각(φ)의 측정 방법을 나타낸 개략도이다.
도 4는 본 실시형태에 관한 반도체 장치의 일례에 대하여, 단면 구조를 나타낸 도이다.
도 5는 본 실시형태에 관한 반도체 장치의 일례에 대하여, 단면 구조를 나타낸 도이다.
도 6은 실시예 1의 반도체 밀봉용 에폭시 수지 입상체의 외관 형상을 나타내는 도이다.
도 7은 비교예 1의 반도체 밀봉용 에폭시 수지 입상체의 외관 형상을 나타내는 도이다.
도 8은 충전성의 평가에 있어서, 반도체 밀봉용 에폭시 수지 입상체를 압축 성형 금형에 공급하는 방법을 나타내는 개략도이다.
<반도체 밀봉용 에폭시 수지 입상체의 제조 방법>
본 실시형태에 관한 에폭시 수지 입상체의 제조 방법은, 압축 성형에 의하여 반도체 소자를 밀봉하여 이루어지는 반도체 장치의 제조에 있어서 밀봉재로서 이용하는 에폭시 수지 입상체를 제조하기 위한 방법이다. 이 방법은, 이하에 3공정을 포함한다. 제1 공정은, 고화식 플로 테스터를 이용하여 측정되는 175℃에 있어서의 융해 점도가 0.5Pa·S 이상 20Pa·S 이하인 에폭시 수지 조성물을 준비하는 공정이다. 제2 공정은, 에폭시 수지 조성물을 압출성형기에 설치하는 공정이다. 제3 공정은, 압출성형기로부터 압출된 에폭시 수지 조성물로 이루어지는 수지 덩어리의 선단부를 핫컷법에 의하여 절단하여 에폭시 수지 입상체를 얻는 공정이다. 상기 방법으로 얻어지는 에폭시 수지 입상체를 이용함으로써, 상기 발명이 해결하고자 하는 과제의 항에서 설명한, 분산 불균일에 기인하는 반도체 장치의 생산성 문제를 해소할 수 있다. 본 실시형태에 관한 제조 방법에 의하면, 종래의 제조 방법과 비교하여, 생산성이 우수하고, 또한 신뢰성이 우수한 반도체 장치를 제조하기 위하여 사용할 수 있는 반도체 밀봉용 에폭시 수지 입상체를 제조할 수 있다.
여기에서, 상기 "핫컷법"이란, 압출성형기를 이용하여 수지 조성물을 형성하여 수지 입자를 제작할 때에, 압출성형기로부터 압출되는 수지 덩어리를 냉각수에 의하여 냉각하지 않고, 가열된 상태의 수지 덩어리를 절단하여 수지 입자를 제작하는 방법을 가리킨다. 구체적으로는, "핫컷법"이란, 스크루 선단부에 복수의 소형 구멍이 마련된 다이를 구비하는 압출성형기를 이용하여, 상기 다이에 마련된 소형 구멍으로부터 스트랜드 형상으로 압출되는 용융 수지를, 다이면에 대략 평행하게 슬라이딩 회전하는 커터로 절단하는 방법을 가리킨다.
본 발명자들은, 최근, 시장에 유통되고 있는 극박형의 반도체 패키지나, 대면적의 패널 성형을 행하는 대형 반도체 패키지 제조 프로세스는, 사용하는 밀봉용 수지 조성물의 미세한 분산 불균일에 의한 영향을 받기 쉽고, 반도체 장치의 생산성이라는 관점에 있어서 문제가 발생할 가능성이 있는 것을 발견했다. 여기에서, 상술한 생산성이라는 관점에 있어서 발생하는 문제로서는, 반도체 소자의 와이어 변형이나, 수지 조성물의 양이 적은 장소에 기포나 공극 등이 발생하는 충전 불량과 같은 문제를 들 수 있다. 구체적으로는, 극박형의 반도체 패키지 성형을 행하는 제조 프로세스나, 대면적의 패널 성형을 행하는 대형 반도체 패키지 제조 프로세스에 있어서는, 종래의 압축 성형에 의하여 반도체 소자를 밀봉하는 프로세스와 비교하여 사용되는 수지 조성물의 양이 매우 적어지거나, 종래에 비하여 대폭으로 성형 면적이 커지는 등의 요인으로부터 압축 성형 금형의 하형 캐비티로의 분산 불균일의 영향이 현저해져, 와이어 변형이나 충전 부족의 문제가 더 발생하기 쉬워지는 경향이 있었다.
본 발명자들은, 이와 같은 분산 불균일에 기인하는 생산성의 문제를 일으키는 원인에 대하여 예의 검토한 결과, 과립 형상의 수지 조성물의 형상이 부정형인 경우, 해당 입자끼리의 고착이 발생하기 쉬운 것을 발견했다.
본 실시형태에 관한 제조 방법은, 상술한 바와 같이, 소정의 융해 점도를 갖는 수지 조성물을 이용하고, 또한 압출성형기로부터 압출된 상기 수지 조성물의 수지 덩어리의 선단부를, 핫컷법이라는 특정한 수법으로 절단하는 공정을 포함한다. 이와 같은 공정을 이용함으로써, 종래의 방법에 의하여 얻어지는 입자 형상과 상이하며, 원하는 형상을 갖는 수지 입상체를 얻을 수 있다. 이로 인하여, 압축 성형 금형의 하형 캐비티의 바닥면에 수지 입상체를 분산했을 때, 당해 수지 입상체끼리의 접촉 면적을, 종래의 방법에 의하여 얻어진 수지 입자와 비교하여 저감시킬 수 있다. 이와 같이, 본 실시형태에 관한 제조 방법에 의하면, 수지 조성물 입자의 상호부착을 억제하는 것이 가능해지기 때문에, 분산 불균일에 기인하는 반도체 장치의 생산성 저하를 방지할 수 있다.
수지 분립체의 형상은, 수지 덩어리의 선단부를 절단할 때에 이용하는 핫컷법의 조건을 적절하게 설정함으로써 조정할 수 있다. 수지 분립체는, 원기둥 형상, 원뿔 형상, 구체 형상, 쌀알 형상, 커피콩 형상 등의 형상을 가질 수 있다. 핫컷법의 조건으로서는, 압출성형기에 의한 수지 덩어리의 토출량, 압출성형기에 의한 수지 덩어리의 토출 온도, 절단 블레이드의 회전수, 수지 조성물의 조성과 블레이드의 재질의 조합, 절단 블레이드의 수지 덩어리로의 삽입 각도, 압출성형기에 구비되는 스크루축의 온도 등을 들 수 있다. 특히, 원하는 형상을 갖는 수지 입상체를 재현성 좋게 얻기 위해서는, 상술한 압출성형기에 의한 수지 덩어리의 토출량, 압출성형기에 의한 수지 덩어리의 토출 온도, 및 압출성형기에 구비되는 스크루축의 온도에 관한 조건을 적절하게 설정하는 것이 중요해진다. 특히, 압출성형기에 구비된 스크루축의 온도는, 냉풍을 이용하여 80℃ 이하로 제어하는 것이 바람직하고, 70℃ 이하로 제어하면 더 바람직하며, 50℃ 이하로 제어하면 더 바람직하다. 또한, 압출성형기에 의한 수지 덩어리의 토출 온도는, 90℃ 이하로 제어하는 것이 바람직하고, 80℃ 이하로 제어하면 더 바람직하며, 70℃ 이하로 제어하면 더 바람직하다.
상술한 바와 같이, 본 실시형태에 관한 수지 입상체의 입체 형상은, 구체 형상(도 1(a)), 원기둥 형상(도 1(b)), 쌀알과 같은 방추 형상(도 1(c)), 또는 원뿔 형상일 수 있다. 그 중에서도, 충전 불량의 문제가 발생하지 않고, 또한 반도체 장치의 생산성을 개선하는 관점에서, 쌀알과 같은 방추 형상인 것이 바람직하다.
여기에서, 본 실시형태에 관한 제조 방법에 사용하는 에폭시 수지 조성물은, 고화식 플로 테스터를 이용하여 측정되는 175℃에 있어서의 융해 점도가 0.5Pa·S 이상 20Pa·S 이하이다. 원하는 형상을 갖는 수지 입상체를 재현성 좋게 얻는 관점에서, 이 융해 점도는, 바람직하게는, 1Pa·S 이상 17Pa·S 이하이며, 더 바람직하게는 3Pa·S 이상 15Pa·S 이하이다.
도 2는, 본 실시형태에 관한 반도체 밀봉용 에폭시 수지 입상체의 단면 형상의 일례를 설명하기 위한 도이다.
도 2에 나타내는 바와 같이, 본 실시형태에 관한 반도체 밀봉용 에폭시 수지 입상체는, 대략 원형의 형상을 포함하는 다양한 단면 형상을 취할 수 있다. 이 수지 입상체는, 해당 수지 입상체의 상호부착을 저감시키기 위하여, 애스펙트비(장경/단경)가, 바람직하게는, 1 이상 3 이하이며, 더 바람직하게는, 1 이상 2.5 이하이다.
본 실시형태에 관한 제조 방법에 의하여 제작되는 반도체 밀봉용 에폭시 수지 입상체는, 안정된 반송성, 생산성, 안정된 칭량 정밀도를 얻기 위하여, JIS 표준 체를 이용하여 체가름에 의하여 측정한 입도 분포에 있어서의, 100μm 미만의 미분의 비율이, 수지 입상체 전체 양에 대하여 5질량% 이하인 것이 바람직하고, 3질량% 이하인 것이 보다 바람직하며, 1질량% 이하이면 특히 바람직하다. 100μm 미만의 미분은, 수지 입상체의 보관 중에 있어서의 고착, 반송 경로 상에서의 입자 사이의 고착이나 반송 장치로의 부착을 발생시키고, 그 결과, 반도체 장치의 연속 생산성이나 생산의 택타임에 지장을 초래한다. 100μm 미만의 미분의 비율이 상기 상한값 이하이면, 입자 사이의 고착이나 반송 장치로의 부착이 거의 없고, 반도체 장치의 양호한 연속 생산성이나 안정된 생산성이 얻어진다. 또, 입경 100μm 미만의 미분의 비율의 하한값에 대해서는, 특별히 한정되는 것이 아니며, 0질량%여도 된다.
여기에서, 100μm 미만의 미분의 비율이 상술한 조건을 만족시키는 수지 입상체를 얻기 위해서는, 사용하는 수지 조성물의 조성과, 상술한 수지 덩어리의 선단부를 핫컷법으로 절단하는 조건의 조합을 고도로 제어하는 것이 중요하다. 상술한 수지 덩어리의 선단부를 핫컷법으로 절단하는 조건은, 사용하는 수지 조성물의 조성(첨가제의 종류, 첨가제의 배합 비율, 열경화성 수지의 종류 등)에 근거하여 적절히 조정할 수 있다.
또한, 반도체 밀봉용 에폭시 수지 입상체의 입도 분포를 측정하는 방법으로서는, 로우 탭형 체 진동기에 구비한 그물눈 구멍 2.00mm 및 106μm의 JIS 표준 체를 이용하여, 이들 체를 20분간에 걸쳐 진동(해머 타수: 120회/분)시키면서, 40g의 시료를 체에 통과시켜 분급하고, 분급 전의 시료 질량에 대한 2.00mm의 체에 남는 굵은 입자의 질량%, 및 106μm의 체를 통과하는 미분의 질량%를 구하는 방법을 들 수 있다. 또한, 이 방법을 이용하는 경우, 애스펙트비가 높은 입자(단경은 체의 그물눈 구멍보다 작고, 장경은 큰 것)는, 각각의 체를 통과할 가능성이 있지만, 편의상, 상기 방법에 의하여 분급한 성분의 질량%를, 과립 형상의 수지 조성물의 입도 분포로 정의한다.
또, 종래의 압축 성형용 반도체 밀봉용 수지 조성물은, 각 원료 성분을 믹서로 예비 혼합한 후, 롤, 니더 또는 압출기 등의 혼련기에 의하여 가열 혼련하여, 냉각, 분쇄 공정을 거친 분쇄물이다. 이와 같은 분쇄물은, JIS 표준 체를 이용하여 체가름에 의하여 측정한 입도 분포에 있어서의 106μm 미만의 미분량이, 전체 수지 조성물에 대하여, 10질량%를 초과하고, 2mm 이상의 굵은 입자량은 4~6질량% 정도이며, 넓은 입도 분포를 갖는다.
본 실시형태에 관한 제조 방법에 의하여 제작되는 반도체 밀봉용 에폭시 수지 입상체의 평균 입경(D50)은, 바람직하게는, 100μm 이상 1000μm 이하이며, 더 바람직하게는, 200μm 이상 500μm 이하이다. 이와 같은 범위의 평균 입경을 갖는 수지 입상체를 이용함으로써, 분산 불균일에 기인하는 생산성의 저하를 방지할 수 있다.
본 실시형태에 관한 제조 방법에 의하여 제작되는 반도체 밀봉용 에폭시 수지 입상체는, 진동 피더 등의 반송 수단에 의한 반송성의 관점에서, 안식각이, 바람직하게는, 20° 이상 60° 이하이며, 더 바람직하게는, 30° 이상 50° 이하이다. 상기 수치 범위 내의 수지 입상체는, 진동 피더 등의 반송 수단을 이용하여 반송될 때, 고착이나 막힘 등을 일으키기 어렵다. 안식각의 측정 방법으로서는, 도 3에 나타내는 바와 같이, 반도체 밀봉용 에폭시 수지 입상체(202)를, 깔때기(201)의 구멍으로부터 일정 면적의 수평판(205) 상에 투하하여, 원뿔형으로 퇴적시킨다. 붕괴되지 않고 일정한 형상을 유지하는 입상체(204)의 앙각을 안식각이라고 한다. 이어서, 수평판(205)과 동일한 대좌(206) 상에 있는 소정 무게의 분동(203)을 낙하시킴으로써, 과립체(204)에 충격을 부여한다. 붕괴된 후의 입상체(204)의 앙각을 붕괴각이라고 한다. 안식각 및 붕괴각의 측정 장치로서는, 파우더 테스터(호소카와 미크론(주)제)를 들 수 있다.
이하, 상술한 반도체 밀봉용 에폭시 수지 입상체를 제작하기 위하여 이용하는, 압출성형기에 설치하는 에폭시 수지 조성물에 대하여 설명한다.
본 실시형태에 관한 제조 방법에 있어서 준비하는 반도체 밀봉용 에폭시 수지 조성물(이하, "에폭시 수지 조성물"이라고도 함)은, 그 이름대로, 에폭시 수지를 포함한다. 상기 에폭시 수지는, 1분자 내에 에폭시기를 2개 이상 갖는 모노머, 올리고머, 폴리머이며, 그 분자량, 분자 구조는 한정되지 않는다. 상기 에폭시 수지로서는, 바이페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 스틸벤형 에폭시 수지, 하이드로퀴논형 에폭시 수지 등의 결정성 에폭시 수지; 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프톨 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 페닐렌 골격 함유 페놀아랄킬형 에폭시 수지, 바이페닐렌 골격 함유 페놀아랄킬형 에폭시 수지, 페닐렌 골격 함유 나프톨아랄킬형 에폭시 수지 등의 페놀아랄킬형 에폭시 수지; 트라이페놀메테인형 에폭시 수지, 알킬 변성 트라이페놀메테인형 에폭시 수지 등에 3관능형 에폭시 수지; 다이사이클로펜타다이엔 변성 페놀형 에폭시 수지, 터펜 변성 페놀형 에폭시 수지 등의 변성 페놀형 에폭시 수지; 트라이아진 핵 함유 에폭시 수지 등의 복소환 함유 에폭시 수지를 들 수 있으며, 이들은 1종류를 단독으로 이용해도 되고 2종류 이상을 조합하여 이용해도 된다.
또, 상기 에폭시 수지 조성물에는, 경화제를 함유시켜도 된다. 이 경화제는, 에폭시 수지와 반응하여 경화시키는 것이면 된다. 상기 경화제로서는, 예를 들면, 에틸렌다이아민, 트라이메틸렌다이아민, 테트라메틸렌다이아민, 헥사메틸렌다이아민 등의 탄소수 2~20의 직쇄 지방족 다이아민, 메타페닐렌다이아민, 파라페닐렌다이아민, 파라자일렌다이아민, 4,4'-다이아미노다이페닐메테인, 4,4'-다이아미노다이페닐프로페인, 4,4'-다이아미노다이페닐에터, 4,4'-다이아미노다이페닐설폰, 4,4'-다이아미노다이사이클로헥세인, 비스(4-아미노페닐)페닐메테인, 1,5-다이아미노나프탈렌, 메타자일렌다이아민, 파라자일렌다이아민, 1,1-비스(4-아미노페닐)사이클로헥세인, 다이사이아노다이아마이드 등의 아미노류; 아닐린 변성 레졸 수지나 다이메틸에터레졸 수지 등의 레졸형 페놀 수지; 페놀 노볼락 수지, 크레졸 노볼락 수지, tert-뷰틸페놀 노볼락 수지, 노닐페놀 노볼락 수지 등의 노볼락형 페놀 수지; 페닐렌 골격 함유 페놀아랄킬 수지, 바이페닐렌 골격 함유 페놀아랄킬 수지 등의 페놀아랄킬 수지; 나프탈렌 골격이나 안트라센 골격과 같은 축합 다환 구조를 갖는 페놀 수지; 폴리파라옥시스타이렌 등의 폴리옥시스타이렌; 헥사하이드로 무수 프탈산(HHPA), 메틸테트라하이드로 무수 프탈산(MTHPA) 등의 지환족산 무수물, 무수 트라이멜리트산(TMA), 무수 파이로멜리트산(PMDA), 벤조페논테트라카복실산(BTDA) 등의 방향족산 무수물 등을 포함하는 산무수물 등; 폴리설파이드, 싸이오에스터, 싸이오에터 등의 폴리머캅테인 화합물; 아이소사이아네이트프리폴리머, 블록화 아이소사이아네이트 등의 아이소사이아네이트 화합물; 카복실산 함유 폴리에스터 수지 등의 유기산류를 들 수 있다. 이들은 1종류를 단독으로 이용해도 되고 2종류 이상을 조합하여 이용해도 된다. 또, 이들 중, 반도체 밀봉 재료에 이용하는 경화제로서는, 내습성, 신뢰성 등의 점에서, 1분자 내에 적어도 2개의 페놀성 수산기를 갖는 화합물을 이용하는 것이 바람직하다. 이와 같은 경화제로서는, 페놀 노볼락 수지, 크레졸 노볼락 수지, tert-뷰틸페놀 노볼락 수지, 노닐페놀 노볼락 수지 등의 노볼락형 페놀 수지; 레졸형 페놀 수지; 폴리파라옥시스타이렌 등의 폴리옥시스타이렌; 페닐렌 골격 함유 페놀아랄킬 수지, 바이페닐렌 골격 함유 페놀아랄킬 수지를 들 수 있다.
상기 에폭시 수지 조성물에는, 무기 충전제를 함유시켜도 된다. 무기 충전제로서는, 일반적으로 반도체 밀봉 재료에 이용되고 있는 무기 충전제를 사용할 수 있다. 상기 무기 충전제로서는, 예를 들면, 용융 파쇄 실리카, 용융 구상 실리카, 결정 실리카, 2차 응집 실리카 등의 실리카; 알루미나; 타이타늄 화이트; 수산화 알루미늄; 탈크; 클레이; 마이카; 유리섬유를 들 수 있다. 이들 중에서도, 용융 구상 실리카가 바람직하다. 또, 입자 형상은 실질적으로 진구 형상인 것이 바람직하다. 또, 입자의 크기가 상이한 것을 혼합함으로써 무기 충전량을 많게 할 수 있고, 그 입경으로서는, 금형 캐비티 내에서의 반도체 소자 주변으로의 충전성을 고려하면 0.01μm 이상, 150μm 이하인 것이 바람직하다.
상기 에폭시 수지 조성물에는, 경화 촉진제를 함유시켜도 된다. 이 경화 촉진제는, 에폭시기와 경화제의 경화 반응을 촉진시키는 것이면 된다. 상기 경화 촉진제로서는, 예를 들면, 1,8-다이아자바이사이클로(5,4,0)운데센-7 등의 다이아자바이사이클로알켄 및 그 유도체; 트라이뷰틸아민, 벤질다이메틸아민 등의 아민계 화합물; 2-메틸이미다졸 등의 이미다졸 화합물; 트라이페닐포스핀, 메틸다이페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄·테트라페닐 보레이트, 테트라페닐포스포늄·테트라벤조산 보레이트, 테트라페닐포스포늄·테트라나프토익 애시드 보레이트, 테트라페닐포스포늄·테트라나프토일옥시 보레이트, 테트라페닐포스포늄·테트라나프틸옥시 보레이트 등의 테트라 치환 포스포늄·테트라 치환 보레이트; 벤조퀴논을 어덕트한 트라이페닐포스핀을 들 수 있다. 이들은 1종류를 단독으로 이용해도 되고 2종류 이상을 조합하여 이용해도 된다. 반도체 밀봉용 에폭시 수지 입상체가 금형 캐비티 내에서 용융된 후의 급격한 증점이 적은 경화 촉진제를 이용하는 것이 바람직하다.
상기 에폭시 수지 조성물에는, 상술한 각종 성분의 이외에, 필요에 따라, γ-글라이시독시프로필트라이메톡시실레인 등의 커플링제; 카본 블랙 등의 착색제; 천연 왁스, 합성 왁스, 고급 지방산 혹은 그 금속염류, 파라핀, 산화 폴리에틸렌 등의 이형제; 실리콘 오일, 실리콘 고무 등의 저응력제; 하이드로탈사이트 등의 이온 포착제; 수산화 알루미늄 등의 난연제; 산화 방지제 등의 첨가제를 배합할 수 있다.
<반도체 장치의 제조 방법>
본 실시형태에 관한 반도체 장치의 제조 방법은, 상술한 방법에 의하여 반도체 밀봉용 에폭시 수지 입상체를 준비하는 공정과, 얻어진 반도체 밀봉용 에폭시 수지 입상체를 이용하여, 압축 성형에 의하여 반도체 소자를 밀봉하는 공정을 포함한다. 본 발명의 에폭시 수지 입상체를 이용함으로써, 극박형의 반도체 패키지나 대면적의 패널 성형을 행하는 대형 반도체 패키지 제조 프로세스에 있어서도, 신뢰성이 우수한 반도체 장치를 제조할 수 있다.
반도체 밀봉용 에폭시 수지 입상체로 밀봉되는 반도체 소자로서는, 예를 들면, 집적 회로, 대규모 집적 회로, 트랜지스터, 사이리스터, 다이오드, 고체 촬상 소자를 들 수 있다. 본 실시형태의 제조 방법에 의하여 얻어지는 반도체 장치로서는, 예를 들면, 볼·그리드·어레이(BGA), MAP 타입의 BGA를 들 수 있다. 본 발명의 방법은, 예를 들면, 칩·사이즈·패키지(CSP), 쿼드·플랫·논 리디드·패키지(QFN), 스몰 아웃라인·논 리디드·패키지(SON), 리드 프레임·BGA(LF-BGA)에 적용할 수 있다.
또, 본 실시형태에 관한 제조 방법에 의하여 얻어지는 반도체 장치는, 그대로, 혹은 80℃에서 200℃ 정도의 온도에서, 10분에서 10시간 정도의 시간 동안 완전 경화시킨 후, 전자 기기 등에 탑재할 수 있다.
이하에, 본 실시형태에 관한 제조 방법에 의하여 얻어지는 반도체 장치에 대하여, 리드 프레임 또는 회로 기판과, 리드 프레임 또는 회로 기판 상에 적층 또는 병렬되어 탑재된 1개 이상의 반도체 소자와, 리드 프레임 또는 회로 기판과 반도체 소자를 전기적으로 접속하는 본딩 와이어와, 반도체 소자와 본딩 와이어를 밀봉하는 밀봉재를 구비한 반도체 장치를 예로 들어 설명하지만, 본 발명은 본딩 와이어를 이용한 것에 한정되는 것이 아니다.
도 4 및 5는, 본 실시형태에 관한 반도체 장치의 일례에 대하여, 단면 구조를 나타낸 도이다.
도 4에 나타내는 반도체 장치는, 리드 프레임에 탑재한 반도체 소자를 밀봉하여 얻어진다. 상세하게는, 다이패드(403) 상에, 다이본드재 경화체(402)를 통하여 반도체 소자(401)가 고정된다. 반도체 소자(401)의 전극 패드(도시하지 않음)와 리드 프레임(405)의 사이는 와이어(404)에 의하여 접속된다. 상기 반도체 소자(401)는, 반도체 밀봉용 에폭시 수지 입상체의 경화체로 구성되는 밀봉재(406)에 의하여 밀봉된다.
도 5에 나타내는 반도체 장치는, 회로 기판에 탑재된 반도체 소자를 밀봉하여 얻어진다. 상세하게는, 회로 기판(408) 상에 다이본드재 경화체(402)를 통하여 반도체 소자(401)가 고정된다. 이 반도체 소자(401)의 전극 패드(도시하지 않음)와 회로 기판(408) 상의 전극 패드(407)의 사이는 와이어(404)에 의하여 접속되어 있다. 반도체 밀봉용 에폭시 수지 입상체의 경화체로 구성되는 밀봉재(406)에 의하여, 회로 기판(408)의 반도체 소자(401)가 탑재된 면만이 밀봉되어 있다. 회로 기판(408) 상의 전극 패드(407)는 회로 기판(408) 상의 비밀봉면측의 솔더 볼(409)과 내부에서 접합되어 있다.
또한, 본 발명은 상술한 실시형태에 한정되는 것이 아니며, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
이상, 도면을 참조하여 본 발명의 실시형태에 대하여 설명했지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
실시예
이하, 본 발명을, 실시예를 참조하여 상세하게 설명하지만, 본 발명은, 이 실시예의 기재에 한정되는 것이 아니다. 특별히 기재하지 않는 한, 이하에 기재된 "부"는 "질량부", "%"는 "질량%"를 나타낸다.
각 실시예 및 각 비교예에서 이용한 원료 성분을 하기에 나타냈다.
<에폭시 수지>
·에폭시 수지 1: 페닐렌 골격 함유 페놀아랄킬형 에폭시 수지(닛폰 가야쿠사제, NC-3000. 연화점 58℃, 에폭시 당량 277)
·에폭시 수지 2: 바이페닐형 에폭시 수지(재팬 에폭시 레진사제, YX4000. 융점 45℃, 에폭시 당량 172)
<경화제>
·경화제 1: 바이페닐렌 골격 함유 페놀아랄킬 수지 MEH7851S(메이와 가세이사제, MEH7851S)
·경화제 2: 페닐렌 골격 함유 페놀아랄킬 수지(미쓰이 가가쿠사제, XLC-4L. 연화점 65℃, 수산기 당량 165)
<기타 성분>
·경화 촉진제: 트라이페닐포스핀
·무기 충전제: 평균 입경 16μm의 용융 구상 실리카
·카나우바 왁스
·카본 블랙
·커플링제
<반도체 밀봉용 에폭시 수지 입상체의 제조>
(실시예 1~4)
표 1에 나타내는 배합량의 각 성분을, 2축 혼련기에 투입하여 용융 혼련하여 수지 조성물을 얻었다. 이어서, 얻어진 수지 조성물을 1축 압출성형기를 이용하여 압출하고, 이 압출된 수지 덩어리의 선단부를, 표 1에 나타내는 회전수의 절단 블레이드에 의하여 절단하여 수지 입상체를 얻었다. 이용한 1축 압출성형기의 조건은, 이하의 표 1에 나타낸다. 또한, 1축 압출성형기는, 구멍 직경 1mm, 회전수 94rpm, 다이스 온도 65℃, 토출 온도 64℃, 토출량 7.8kg/hr이 되도록 설정했다. 또한, 1축 압출성형기에 구비되는 스크루축은, 냉풍을 이용하여 스크루축 온도가 30℃가 되도록 냉각시켰다.
(비교예 1)
표 1에 나타내는 배합량의 각 성분을 슈퍼 믹서에 의하여 5분간 분쇄 혼합한 후, 얻어진 혼합물을 직경 65mm의 실린더 내경을 구비하는 동방향 회전 2축 압출기에서, 스크류 회전수 30rpm, 수지 온도 100℃의 조건하에서 용융 혼련하여 수지 조성물을 얻었다. 다음으로, 얻어진 수지 조성물을, 직경 20cm의 회전자의 상방으로부터, 2kg/hr로 공급하고, 회전자를 3000rpm으로 회전시켜 얻어지는 원심력에 의하여, 115℃로 가열된 원통 형상 외주부의 복수의 소형 구멍(구멍 직경 2.5mm)을 통과시켰다. 그 후, 냉각시킴으로써 과립 형상의 에폭시 수지 조성물을 얻었다. 얻어진 과립 형상의 에폭시 수지 조성물을, 온도 15℃, 상대 습도 55%RH의 조건하, 공기 기류하에서 3시간 교반했다.
(비교예 2)
비교예 1과 동일한 수법으로 얻어진 과립 형상의 에폭시 수지 조성물을, 마쇄식 분쇄기(마스코 산교(주)제 슈퍼 매스콜로이더)에 의하여, 1800rpm 회전으로 10회 미세화 처리를 행하고, 얻어진 분쇄물을, 로우 탭형 체 진동기(마루비시 가가쿠 기카이 세이사쿠쇼제, 형식-SS-100A)에 구비한 그물눈 구멍 1000μm의 JIS 표준 체를 이용하며, 이들 체를 20분간에 걸쳐 진동(해머 타수: 120회/분)시키면서 체에 통과시켜 분급하여, 입상의 수지 조성물을 얻었다. 비교예 2에 있어서는, 이와 같이 하여, 입상의 밀봉용 에폭시 수지 조성물을 얻었다.
여기에서, 상술한 실시예 및 비교예의 반도체 밀봉용 에폭시 수지 입상체를 제조하기 위하여 이용한 수지 조성물에 대하여, 고화식 플로 테스터(시마즈 세이사쿠쇼사제, CFT-500)를 이용하여, 175℃, 압력 40kgf/cm2, 캐필러리 직경 0.5mm의 조건으로 융해 점도를 측정한 결과, 어느 수지 조성물에 대해서도 175℃에 있어서의 융해 점도의 값은, 3Pa·s 이상 8Pa·s 이하였다.
얻어진 반도체 밀봉용 에폭시 수지 입상체에 대하여, 하기에 나타내는 측정 및 평가를 행했다.
·애스펙트비(장경/단경): 얻어진 수지 입상체의 투사 영상으로부터 측정되는 장경을 단경으로 나눈 값을 산출했다.
·1mm 이상의 입자의 비율: 얻어진 수지 입상체 40g을, 1mg까지 칭량한 것을 시료로 했다. 로우 탭형 체 진동기(마루비시 가가쿠 기카이 세이사쿠쇼제, 형식-SS-100A)에 구비한 그물눈 구멍 1000μm 및 100μm의 JIS 표준 체를 이용하고, 이들 체를 20분간에 걸쳐 진동(해머 타수: 120회/분)시키면서 시료를 체에 통과시켜 분급했다. 이어서, 1000μm의 체 상의 남은 입자의 질량을 측정하고, 분급 전의 전체 시료 질량에 대한 질량비를 구했다.
·100μm 미만의 미분량: 얻어진 수지 입상체 40g을, 1mg까지 칭량한 것을 시료로 했다. 로우 탭형 체 진동기(마루비시 가가쿠 기카이 세이사쿠쇼제, 형식-SS-100A)에 구비한 그물눈 구멍 106μm의 JIS 표준 체를 이용하고, 이들 체를 20분간에 걸쳐 진동(해머 타수: 120회/분)시키면서 시료를 체에 통과시켜 분급했다. 이어서, 100μm의 체를 통과한 미분의 질량을 측정하여, 분급 전의 전체 시료 질량에 대한 질량비를 구했다.
·안식각: 도 3에 나타낸 바와 같이, 파우더 테스터(호소카와 미크론(주)제, 형식-PT-E)에 구비한 직경 80mm의 원판 형상 수평판(205)의 중심을 향하여, 깔때기(201)를 이용하여 수직 방향으로부터 수지 입상체를 투하하고, 수평판(205) 상에 원뿔 형상의 수지 입상체(204)를 형성시켰다. 수지 입상체의 투하는 원뿔이 일정 형상이 될 때까지 계속되고, 이어서, 분도기를 이용하여 도 3과 같이, 이 원뿔의 앙각(φ)을 구하여 안식각으로 했다. 또한, 단위는 , °이다.
·입자 형상: 얻어진 수지 입상체의 형상을 육안으로 확인했다. 또한, 실시예 1 및 비교예 1의 에폭시 수지 입상체의 형상은, 각각, 도 6 및 도 7에 나타낸다.
·충전성: 도 8에 나타내는 바와 같이, 진동 피더를 이용하여 소정량 반송시킴으로써, 수지 입상체(606)가 든 수지 재료 공급 용기(607)를 준비했다. 이 공급 용기(607)를, 압축 성형 금형의 상형(601)과 하형(609)의 사이에 배치했다. 또한, 두께 0.15mm, 평방 4mm인 반도체 소자(604)가 12개 은 페이스트로 접착된 회로 기판(603)(두께 0.1mm, 폭 77.5mm, 길이 240mm. 내열성 그레이드가 FR-4의 유리 기재 에폭시 수지 구리 부착 적층판으로 이루어짐)을, 반도체 소자(604)를 탑재한 면이 하향이 되도록 하여, 기판 고정 수단(602)에 의하여 상형(601)에 고정했다. 이어서, 수지 재료 공급 용기(607)의 바닥면에 마련된 셔터(608)를 가로 방향으로 슬라이드시킴으로써, 수지 입상체(606)를 하형 캐비티(610) 내에 공급하고, 그 후, 수지 재료 공급 용기(607)를 금형 밖으로 반출했다. 이어서, 상형(601)과 하형(609)을 맞추어, 금형 내를 감압으로 하면서, 압축 성형기(TOWA 가부시키가이샤제)에 의하여, 192개의 반도체 소자(604)를 패널 성형하여, 성형품을 얻었다. 이 성형 조건은, 금형 온도 175℃, 성형 압력 3.9MPa, 경화 시간 120초였다. 얻어진 성형품을 개편화(個片化)하지 않고, 그대로, 초음파 탐상 장치(히타치 겐키 파인텍 가부시키가이샤제, mi-scope hyper II)를 이용하여 충전성을 평가했다. 모든 모의 소자의 주변이 완전히 수지 조성물로 충전되어 있는 것을 ○, 어느 하나의 소자 주변에 있어서 기포나 공극 등의 충전 불량이 일어나고 있는 것을 ×라고 판정했다. 얻어진 결과를 표 1에 나타냈다.
상기 평가 항목에 관한 결과를, 수지 조성물에 이용한 재료와 함께, 이하의 표 1에 나타낸다.
[표 1]
Figure pat00001
도 6에 나타낸 바와 같이, 실시예 1의 수지 입상체는, 그 입체 형상이 방추 형상이며, 또한 형상에 편차가 없어 균일성이 있는 것이었다. 또한, 실시예 2~4의 수지 입상체에 대해서도, 실시예 1과 마찬가지로, 균일성이 있는 방추 형상의 입자였다. 또, 이러한 수지 입상체를 이용하여 상기 실시형태에서 설명한 방법으로 제작한 반도체 장치는, 생산성 및 신뢰성이 우수한 것이었다. 또한, 실시예의 수지 입상체를 이용하여 대면적의 패널 성형을 행한 경우, 압축 성형 시에 분산 불균일이 발생하는 경우도 없었고 수지 입상체의 상호부착이 발생하는 경우도 없었다. 한편, 비교예 1의 수지 입상체는, 도 7에 나타낸 바와 같이, 그 형상이 부정형인 것이었다. 또, 비교예 2의 수지 입상체도 또, 그 형상이 부정형인 것이었다. 비교예의 수지 입상체를 이용하여 대면적의 패널 성형을 행한 경우, 압축 성형 시에 미세한 분산 불균일이나, 수지 입상체의 상호부착이 발생했다. 이로 인하여, 비교예의 수지 입상체는, 생산성이 우수하며 또한 신뢰성이 우수한 반도체 장치의 제조에 사용 가능한 수준을 만족시키는 것이 아니었다.
이 출원은, 2015년 3월 31일에 출원된 일본 출원 특허출원 2015-071554호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 원용한다.

Claims (13)

  1. 압축 성형에 의하여 반도체 소자를 밀봉하여 이루어지는 반도체 장치에 이용하는 반도체 밀봉용 에폭시 수지 입상체의 제조 방법으로서,
    반도체 밀봉용 에폭시 수지 조성물을 준비하는 공정과,
    상기 반도체 밀봉용 에폭시 수지 조성물을 압출성형기에 설치하는 공정과,
    상기 압출성형기로부터 압출된 상기 반도체 밀봉용 에폭시 수지 조성물로 이루어지는 수지 덩어리의 선단부를 핫컷법에 의하여 절단하여 반도체 밀봉용 에폭시 수지 입상체를 얻는 공정을 포함하고,
    상기 반도체 밀봉용 에폭시 수지 조성물의, 고화식 플로 테스터를 이용하여 측정되는 175℃에 있어서의 융해 점도가, 0.5Pa·S 이상 20Pa·S 이하인, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  2. 청구항 1에 있어서,
    상기 반도체 밀봉용 에폭시 수지 입상체의 안식각이, 20° 이상 60° 이하인, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  3. 청구항 1에 있어서,
    상기 반도체 밀봉용 에폭시 수지 입상체가, 구형, 원기둥형, 방추형, 또는 원뿔형의 형상을 갖는, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  4. 청구항 3에 있어서,
    상기 반도체 밀봉용 에폭시 수지 입상체가, 방추형의 형상을 갖는, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  5. 청구항 1에 있어서,
    상기 반도체 밀봉용 에폭시 수지 입상체의 애스펙트비(장경/단경)가, 1 이상 3 이하인, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  6. 청구항 1에 있어서,
    상기 반도체 밀봉용 에폭시 수지 입상체의 JIS 표준 체를 이용하여 체가름에 의하여 측정한 입도 분포에 있어서, 100μm 미만의 미분의 비율이, 당해 반도체 밀봉용 에폭시 수지 입상체 전체에 대하여 5질량% 이하인, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  7. 청구항 1에 있어서,
    상기 반도체 밀봉용 에폭시 수지 입상체가, 100μm 이상, 1000μm 이하의 평균 입경을 갖는, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  8. 청구항 1에 있어서,
    상기 반도체 밀봉용 에폭시 수지 조성물이, 에폭시 수지, 경화제, 경화 촉진제, 및 무기 충전제를 포함하는, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  9. 청구항 8에 있어서,
    상기 무기 충전제가, 0.01μm 이상, 150μm 이하의 입경을 갖는, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  10. 청구항 1에 있어서,
    상기 압출성형기로부터 압출된 상기 반도체 밀봉용 에폭시 수지 조성물로 이루어지는 수지 덩어리의 선단부를 핫컷법에 의하여 절단하는 상기 공정이, 스크루축을 구비하는 압출성형기를 이용하여, 상기 스크루축의 온도가 80℃ 이하에서 실시되는, 반도체 밀봉용 에폭시 수지 입상체의 제조 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 따른 반도체 밀봉용 에폭시 수지 입상체의 제조 방법에 의하여 얻어지는, 반도체 밀봉용 에폭시 수지 입상체.
  12. 청구항 1 내지 청구항 10 중 어느 한 항에 따른 반도체 밀봉용 에폭시 수지 입상체의 제조 방법에 의하여, 반도체 밀봉용 에폭시 수지 입상체를 준비하는 공정과,
    상기 반도체 밀봉용 에폭시 수지 입상체를 이용하여, 압축 성형에 의하여 반도체 소자를 밀봉하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  13. 청구항 12에 따른 반도체 장치의 제조 방법에 의하여 얻어지는, 반도체 장치.
KR1020160037900A 2015-03-31 2016-03-29 반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치 KR20160117316A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015071554 2015-03-31
JPJP-P-2015-071554 2015-03-31

Publications (1)

Publication Number Publication Date
KR20160117316A true KR20160117316A (ko) 2016-10-10

Family

ID=57081981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037900A KR20160117316A (ko) 2015-03-31 2016-03-29 반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (4)

Country Link
JP (1) JP6520779B2 (ko)
KR (1) KR20160117316A (ko)
CN (1) CN106003459A (ko)
TW (1) TWI692066B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236052A1 (ko) * 2017-06-21 2018-12-27 삼성에스디아이 주식회사 정제 상의 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6804625B1 (ja) * 2019-12-17 2020-12-23 住友化学株式会社 リチウム金属複合酸化物粉末、リチウム二次電池用正極活物質、リチウム二次電池用正極及びリチウム二次電池

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135926A (ja) 1989-07-18 1991-06-10 Mitsubishi Kasei Corp 芳香族ハロゲン化合物の二量化法
JP2000021908A (ja) 1998-07-03 2000-01-21 Toshiba Chem Corp 樹脂封止型電子部品の製造方法
JP2004216558A (ja) 2003-01-09 2004-08-05 Towa Corp 電子部品の樹脂封止成形方法及び装置
JP2006216899A (ja) 2005-02-07 2006-08-17 Kyocera Chemical Corp コンプレッション成形用成形材料及び樹脂封止型半導体装置
JP2008121003A (ja) 2006-10-17 2008-05-29 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及びこれを用いた電子部品装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243099A (ja) * 1997-12-02 1999-09-07 Toray Ind Inc 半導体封止用樹脂ペレット、その製造方法、製造装置、及び半導体装置
JP3846825B2 (ja) * 1998-04-01 2006-11-15 住友ベークライト株式会社 顆粒状半導体封止用エポキシ樹脂組成物の製造方法
JP2000040708A (ja) * 1998-05-21 2000-02-08 Toray Ind Inc 半導体封止用樹脂ペレット、その製造方法および半導体装置
MY152342A (en) * 2008-12-10 2014-09-15 Sumitomo Bakelite Co Granular epoxy resin composition for encapsulating semiconductor, semiconductor device using the same and method for producing semiconductor device
JP5663250B2 (ja) * 2010-09-17 2015-02-04 京セラケミカル株式会社 半導体封止用樹脂組成物および樹脂封止型半導体装置
JP5899498B2 (ja) * 2011-10-13 2016-04-06 パナソニックＩｐマネジメント株式会社 半導体封止用エポキシ樹脂組成物とその製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135926A (ja) 1989-07-18 1991-06-10 Mitsubishi Kasei Corp 芳香族ハロゲン化合物の二量化法
JP2000021908A (ja) 1998-07-03 2000-01-21 Toshiba Chem Corp 樹脂封止型電子部品の製造方法
JP2004216558A (ja) 2003-01-09 2004-08-05 Towa Corp 電子部品の樹脂封止成形方法及び装置
JP2006216899A (ja) 2005-02-07 2006-08-17 Kyocera Chemical Corp コンプレッション成形用成形材料及び樹脂封止型半導体装置
JP2008121003A (ja) 2006-10-17 2008-05-29 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及びこれを用いた電子部品装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236052A1 (ko) * 2017-06-21 2018-12-27 삼성에스디아이 주식회사 정제 상의 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 장치
US11702537B2 (en) 2017-06-21 2023-07-18 Samsung Sdi Co., Ltd. Tablet-type epoxy resin composition for sealing semiconductor device, and semiconductor device sealed using the same

Also Published As

Publication number Publication date
JP2016194051A (ja) 2016-11-17
TW201705399A (zh) 2017-02-01
CN106003459A (zh) 2016-10-12
TWI692066B (zh) 2020-04-21
JP6520779B2 (ja) 2019-05-29

Similar Documents

Publication Publication Date Title
JP5672335B2 (ja) 半導体装置の製造方法
KR101712216B1 (ko) 반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치
KR20160117316A (ko) 반도체 밀봉용 에폭시 수지 입상체의 제조 방법, 반도체 밀봉용 에폭시 수지 입상체, 반도체 장치의 제조 방법 및 반도체 장치
JP2007077333A (ja) 封止用エポキシ樹脂成形材料の製造方法、封止用エポキシ樹脂成形材料及び電子部品装置
US11702537B2 (en) Tablet-type epoxy resin composition for sealing semiconductor device, and semiconductor device sealed using the same
JP6555000B2 (ja) 半導体封止用エポキシ樹脂粒状体の製造方法、及び、半導体装置の製造方法
KR101900549B1 (ko) 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자
US11655363B2 (en) Tableted epoxy resin composition for encapsulation of semiconductor device and semiconductor device encapsulated using the same
KR20210021049A (ko) 플레이크 형상 밀봉용 수지 조성물, 및 반도체 장치
JP2020139070A (ja) 封止用樹脂組成物及びその製造方法、並びに半導体装置
JP7510843B2 (ja) 光半導体封止用樹脂成形物、光半導体封止材及び光半導体装置
JP2017193636A (ja) 熱硬化性樹脂組成物、樹脂封止基板、および電子装置
JP2005097350A (ja) 封止用エポキシ樹脂成形材料の製造方法、封止用エポキシ樹脂成形材料及び電子部品装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application