KR101900549B1 - 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자 - Google Patents

과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자 Download PDF

Info

Publication number
KR101900549B1
KR101900549B1 KR1020160056686A KR20160056686A KR101900549B1 KR 101900549 B1 KR101900549 B1 KR 101900549B1 KR 1020160056686 A KR1020160056686 A KR 1020160056686A KR 20160056686 A KR20160056686 A KR 20160056686A KR 101900549 B1 KR101900549 B1 KR 101900549B1
Authority
KR
South Korea
Prior art keywords
epoxy resin
resin composition
encapsulating
particles
weight
Prior art date
Application number
KR1020160056686A
Other languages
English (en)
Other versions
KR20170003379A (ko
Inventor
임수미
양승용
엄태신
이은정
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to PCT/KR2016/004988 priority Critical patent/WO2017003087A1/ko
Priority to CN201680036870.1A priority patent/CN107810551B/zh
Priority to TW105120234A priority patent/TWI618733B/zh
Publication of KR20170003379A publication Critical patent/KR20170003379A/ko
Application granted granted Critical
Publication of KR101900549B1 publication Critical patent/KR101900549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J3/00—Processes of treating or compounding macromolecular substances
    • C08J3/12—Powdering or granulating
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2190/00—Compositions for sealing or packing joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 에폭시 수지 조성물 200g을 격자눈의 크기가 각각 150㎛, 250㎛, 355㎛, 500㎛, 600㎛, 850㎛, 1000㎛, 1700㎛, 및 2000㎛인 체(sieve)들이 상기 순서대로 적층되어 있는 체진동기에 투입한 후, 80rpm으로 10분간 분급시킨 다음, 하기 식 1에 따라 측정한 에폭시 수지 조성물의 평균 입도가 500 내지 1,200㎛인 과립상 반도체 소자 봉지용 에폭시 수지 조성물에 관한 것이다.
<식 1>
Figure 112016044180187-pat00005

상기 식 1에서, Ii는 i번째로 적층된 체 상에 남은 에폭시 수지 조성물의 중량(g)이며, Di는 i번째로 적층된 체의 격자눈의 크기(㎛)이며, Di+1는 i+1번째로 적층된 체의 격자눈의 크기(㎛)임.

Description

과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자{GRANULE TYPE EPOXY RESIN COMPOSITION FOR ENCAPSULATING A SEMICONDUCTOR DEVIECE AND SEMICONDUCTOR DEVICE ENCAPSULED BY USING THE SAME}
본 발명은 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자에 관한 것이다.
최근 모바일 제품용 반도체 소자개발이 주류를 이루며, 이를 충족시키기 위해 소자 내의 웨이퍼 칩(wafer chip) 크기가 커지고, 반도체 소자의 두께도 얇아지고 있다. 이에 따라, 반도체 소자 상의 봉지재의 두께도 얇아지는 추세이며, 그로 인해 단위 소자당 봉지재의 사용량도 줄어들고 있다. 여기서, 반도체 소자 상의 봉지재의 두께란, 반도체 소자의 리드 프레임 또는 회로 기판 탑재면의 반대측의 표면을 덮는 봉지재의 두께를 의미하는 것이고, 1 이상의 반도체 소자가 리드 프레임 또는 회로 기판상에 적층하여 탑재되고 있는 경우에는, 리드 프레임 또는 회로 기판 탑재면의 반대측의 최상면의 반도체 소자의 표면을 덮는 봉지재의 두께를 의미한다.
한편, 최근 몰드 캡(Mold cap)을 최소화하고 와이어 스위프(wire sweep) 등의 문제를 해소하기 위해 압축성형(compression mold)을 이용한 반도체 봉지 기술이 활발히 검토되고 있다. 압축성형(compression mold) 설비에는 과립/분말 상의 봉지재가 주로 사용되고 있다. 그러나 현재 사용되고 있는 과립/분말 상의 봉지재의 경우, 투입량이 줄어들면, 금형 캐비티 내에서 수지가 불균일하게 분포하여 스프링클링 불균일이나 미충진, 보이드 등과 같은 표면 성형 불량이 발생하기 쉽다는 문제가 있다. 또한, 진동 피더의 투입정밀도가 떨어져 수지 계량오류 및 deviation 오류발생으로 생산성이 저하되고, 봉지재가 낭비되는 문제가 발생한다.
또한, 과립상/분말상의 봉지재가 피더 내에 부착되어 연속 생산성이 저하되고, 비산되는 미분에 의해 발생한 얼룩이 PCB 인식마크를 가리는 등의 문제도 발생하고 있다.
따라서, 상기와 같은 문제점을 개선할 수 있는 과립상 반도체 소자 봉지용 에폭시 수지 조성물의 개발이 요구되고 있다.
관련 선행기술이 일본 공개특허공보 특개2008-121003호에 개시되어 있다.
본 발명의 목적은 설비계량오류, 인식마크 가림문제, 및 연속생산성 저하를 방지할 수 있는 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상기 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 이용한 반도체 소자 봉지방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 과립상 반도체 소자 봉지용 에폭시 수지 조성물로 봉지된 반도체 소자를 제공하는 것이다.
일 측면에서, 본 발명은 에폭시 수지 조성물 200g을 격자눈의 크기가 각각 150㎛, 250㎛, 355㎛, 500㎛, 600㎛, 850㎛, 1000㎛, 1700㎛, 및 2000㎛인 체(sieve)들이 상기 순서대로 적층되어 있는 체진동기에 투입한 후, 80rpm으로 10분간 분급시킨 다음, 하기 식 1에 따라 측정한 에폭시 수지 조성물의 평균 입도가 500 내지 1,200㎛인 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 제공한다.
<식 1>
Figure 112016044180187-pat00001
상기 식 1에서, Ii는 i번째로 적층된 체 상에 남은 에폭시 수지 조성물의 중량(g)이며, Di는 i번째로 적층된 체의 격자눈의 크기(㎛)이며, Di+1는 i+1번째로 적층된 체의 격자눈의 크기(㎛)임.
바람직하게는, 상기 식 1에 따라 측정한 에폭시 수지 조성물의 평균 입도는 700 ㎛ 내지 1100 ㎛일 수 있다.
상기 에폭시 수지 조성물은 입경이 150㎛ 미만인 입자를 5 중량% 미만, 바람직하게는 3중량% 미만으로 포함하고, 입경이 500㎛ 이상 1,000㎛ 미만인 입자를 60 중량% 이상, 바람직하게는 65중량% 이상으로 포함할 수 있다.
상기 에폭시 수지 조성물은 입경이 150㎛ 미만인 입자를 포함하지 않을 수 있다.
상기 에폭시 수지 조성물은 입경이 1,000㎛ 이상인 입자를 20 중량% 미만으로 포함할 수 있으며, 바람직하게는 입경이 1,000㎛ 이상인 입자를 포함하지 않을 수 있다.
상기 에폭시 수지 조성물은 입경이 500㎛ 이상 1,000㎛ 미만인 입자 중 하기 식 2를 만족하는 입자를 20% 이하, 바람직하게는 15% 이하의 개수 비율로 포함할 수 있다.
<식 2>
L/2≤H<L
상기 식 2에서, 상기 L은 상기 입자의 외부 방향 윤곽을 형성하는 점과 상기 입자의 양 말단에 접하는 접선(A)을 연결한 수직선 길이의 최대값이고, 상기 H는 상기 입자의 내부 방향 윤곽을 형성하는 점과 상기 입자의 양 말단에 접하는 접선(A)를 연결한 수직선 길이의 최대값임.
다른 측면에서, 본 발명은 상기한 본 발명에 따른 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 압축 성형하는 단계를 포함하는 반도체 소자 봉지 방법을 제공한다.
또 다른 측면에서, 본 발명은, 상기한 본 발명에 따른 과립상 반도체 소자 봉지용 에폭시 수지 조성물로 봉지된 반도체 소자를 제공한다.
본 발명에 따른 과립상 에폭시 수지 조성물을 사용하면, 설비계량오류, 인식마크 가림 문제, 및 연속생산성 저하 등을 최소화할 수 있다.
도 1은 본 발명에 따른 과립상 에폭시 수지 조성물 입자 형상의 일례를 도시한 도면이다.
도 2은 본 발명의 일 실시예의 반도체 소자의 단면도이다.
도 3는 본 발명의 다른 실시예의 반도체 소자의 단면도이다.
도 4는 본 발명의 또 다른 실시예의 반도체 소자의 단면도이다.
도 5는 본 발명의 또 다른 실시예의 반도체 소자의 단면도이다.
이하, 본 발명에 대해 보다 구체적으로 설명한다.
과립상 반도체 소자 봉지용 에폭시 수지 조성물
본 발명의 과립상 반도체 소자 봉지용 에폭시 수지 조성물은 하기 식 1에 따라 측정되는 평균입도가 500 내지 1,200㎛일 수 있으며, 예를 들면 700 내지 1100 ㎛, 구체적으로 700 내지 1000㎛일 수 있다.
상기 평균입도는 에폭시 수지 조성물 200g을 격자눈의 크기가 각각 150㎛, 250㎛, 355㎛, 500㎛, 600㎛, 850㎛, 1000㎛, 1700㎛, 및 2000㎛인 체(sieve)들이 상기 순서대로 적층되어 있는 체진동기에 투입한 후, 80rpm으로 10분간 분급시킨 다음, 하기 식 1에 따라 계산한 값을 의미한다.
<식 1>
Figure 112016044180187-pat00002
상기 식 1에서, Ii는 i번째로 적층된 체 상에 남은 에폭시 수지 조성물의 중량(g)이며, Di는 i번째로 적층된 체의 격자눈의 크기(㎛)이며, Di+1는 i+1번째로 적층된 체의 격자눈의 크기(㎛)이다.
이때, 상기 체로는 JIS 표준체를 사용하였으며, 체진동기로는 로탑형 체진동기를 사용하였다. 또한, 격자눈의 크기가 가장 작은 체가 가장 아래에 위치하고, 격자눈의 크기가 가장 큰 체가 가장 위에 위치하도록 체들을 적층하였다. 즉, 격자눈의 크기가 150㎛인 체가 1번째, 250㎛인 체가 2번째, 355㎛인 체가 3번째, 500㎛인 체가 4번째, 600㎛인 체가 5번째, 850㎛인 체가 6번째, 1000㎛인 체가 7번째, 1700㎛인 체가 8번째, 2000㎛인 체가 9번째에 오도록 적층하였다. 이러한 방법의 경우, 어스펙트 비가 높은 입자(단경은 체의 눈보다 작고, 장경은 큰 것)는 각각의 체를 통과할 가능성이 있지만, 편의상, 일정한 방법에 의해 분급한 성분의 질량 %를 과립상의 수지 조성물의 입도 분포로 정의한다.
본 발명자들의 연구에 따르면, 과립상 에폭시 수지 조성물의 평균 입도가 상기 범위를 만족할 경우, 충전 불량, 입자끼리의 고착이나 피더 내 부착 및 분말 비산에 의한 인식마크 가림 현상이 억제되어, 안정된 생산성 및 성형성을 확보할 수 있는 것으로 나타났다.
일 구체예에 따르면, 본 발명에 따른 과립상 반도체 소자 봉지용 에폭시 수지 조성물은, 입경이 150㎛ 미만인 입자를 5 중량% 미만, 바람직하게는 3중량% 미만으로 포함할 수 있다. 입경이 150㎛ 미만인 입자의 비율이 5 중량%를 초과할 경우, 조성물 내의 미세 분말에 의해 설비오류가 있을 수 있고, 비산되는 봉지재 양이 증가하여 인식마크 가림 문제가 발생할 수 있다. 또한 피더 내에 막힘 현상 및 봉지재 부착 현상이 발생하는 원인이 된다. 한편, 입경이 150㎛ 미만인 입자 비율의 하한값에 대해서는 특별히 한정되는 것이 아니고, 0 중량% 이어도 된다. 즉, 본 발명의 에폭시 수지 조성물은 입경이 150㎛ 미만인 입자를 포함하지 않을 수 있다.
또한, 본 발명에 따른 에폭시 수지 조성물은, 입경이 500㎛ 이상 1,000㎛ 미만인 입자를 60 중량% 이상, 예를 들면, 65중량% 이상으로 포함할 수 있으며, 구체적으로는 65중량% 내지 90중량%로 포함하는 것이 바람직하다. 상기 범위에서, 보다 안정된 생산성 및 성형성을 얻을 수 있다. 입경이 500㎛ 이상 1,000㎛ 미만인 입자의 비율이 60 중량% 미만인 경우, 표면성형불량이 발생할 수 있고, 진동 피더의 투입정밀도가 떨어져 수지 계량오류 및 편차(deviation)오류 발생으로 생산성이 저하되고, 봉지재가 낭비되는 문제가 발생할 수 있다.
또한, 본 발명에 따른 과립상 반도체 소자 봉지용 에폭시 수지 조성물은 입경이 1,000㎛ 이상인 입자를 20 중량% 미만, 바람직하게는, 10 중량% 이하, 더 바람직하게 3 중량% 이하로 포함할 수 있다. 상기 범위에서 피더의 공급구 막힘을 방지할 수 있ㅇ며, 양호한 칭량 정밀도를 얻을 수 있다. 입경이 1,000㎛ 이상인 입자(조립)의 비율의 하한값에 대해서는 특별히 한정되는 것이 아니며, 0 중량% 이어도 된다. 즉, 본 발명에 따른 과립상 에폭시 수지 조성물은 입경이 1,000㎛ 이상인 입자를 포함하지 않을 수 있다.
한편, 상기한 각 입경 범위를 만족하는 입자의 중량 비율은, 에폭시 수지 조성물 200g을 격자눈의 크기가 각각 150㎛, 500㎛ 및 1000㎛인 체들이 이 순서대로 적층된 체진동기에 투입한 후, 80rpm으로 10분간 분급시킨 후, 체 상에 남아있는 에폭시 수지 조성물의 중량 또는 체를 통과한 에폭시 수지 조성물의 중량을 측정한 후, 이를 투입된 에폭시 수지 조성물의 함량(200g)으로 나눈 후 100을 곱하여 계산하였다. 이때, 상기 체로는 JIS 표준체를 사용하였으며, 체진동기로는 로탑형 체진동기를 사용하였고, 격자눈의 크기가 150㎛인 체가 가장 아래, 격자눈의 크기가 500㎛인 체가 가운데, 격자눈의 크기가 1000㎛인 체가 가장 위에 오도록 체들을 적층하였다.
구체적으로는, 입경이 150㎛ 미만인 입자의 중량 비율은, 상기 분급 과정을 거친 후에 격자눈의 크기가 150㎛인 체를 통과해 나온 에폭시 수지 조성물의 중량을 측정한 후, 이를 투입된 에폭시 수지 조성물의 함량(200g)으로 나누고, 100을 곱하여 계산된 값이다.
또한, 입경에 입경이 500㎛ 이상 1,000㎛ 미만인 입자의 중량 비율은, 상기 분급 과정을 거친 후, 격자눈의 크기가 500㎛인 체 상에 남아 있는 에폭시 수지 조성물의 중량을 측정한 후, 이를 투입된 에폭시 수지 조성물의 함량(200g)으로 나누고, 100을 곱하여 계산된 값이다.
또한, 입경이 1,000㎛ 이상인 입자의 중량 비율은, 상기 분급 과정을 거친 후, 격자눈의 크기가 1000㎛인 체 상에 남아 있는 에폭시 수지 조성물의 중량을 측정한 후, 이를 투입된 에폭시 수지 조성물의 함량(200g)으로 나누고, 100을 곱하여 계산된 값이다.
한편, 본 발명에 따른 과립상 반도체 봉지용 에폭시 수지 조성물은 입경이 500㎛ 이상 1,000㎛ 미만인 입자 중에 하기 식 2를 만족하는 입자를 20% 이하, 예를 들면 15% 이하의 개수 비율로 포함할 수 있다. 가장 바람직하게는, 상기 식 2를 만족하는 입자의 함량은 0%일 수 있다.
<식 2>
L/2≤H<L
도 1을 참조하며, 상기 식 2에서, 상기 L은 상기 입자의 외부 방향 윤곽을 형성하는 점과 상기 입자의 양 말단에 접하는 접선 A을 연결한 수직선 길이의 최대값이고, 상기 H는 상기 입자의 내부 방향 윤곽을 형성하는 점과 상기 입자의 양 말단에 접하는 접선A를 연결한 수직선 길이의 최대값이다. 이때, 상기 "입자의 외부 방향 윤곽"은 상기 접선 A와 먼 쪽에 형성되는 입자의 윤곽을 의미하며, 상기 "입자의 내부 방향 윤곽"은 상기 접선 A와 가까운 쪽에 형성되는 입자의 윤곽을 의미한다.
한편, 상기 개수 비율은 격자눈의 크기가 각각 150㎛, 500㎛ 및 1000㎛인 체들이 이 순서대로 적층된 체진동기에 에폭시 수지 조성물 10g을 투입한 후, 80rpm으로 10분간 분급시킨 후, 격자눈의 크기가 500㎛인 체 상에 남아있는 에폭시 수지 조성물 입자의 개수와, 상기 식 2를 만족하는 입자의 개수로 측정하여 하기 식 3에 따라 계산하였다.
<식 3>
개수 비율 = {500㎛인 체 상에 남아있는 에폭시 수지 조성물 입자 중 식 2를 만족하는 입자의 개수/500㎛인 체 상에 남아있는 에폭시 수지 조성물 입자 전체의 개수}×100
상기와 같이, 입경이 500㎛ 이상 1,000㎛ 미만인 입자 중에 상기 식 2를 만족하는 입자의 개수 비율이 20% 이하인 경우, 입자 간의 뭉침이 억제되어 피더 막힘 방지에 보다 효과적이다.
과립상 반도체 소자 봉지용 에폭시 수지 조성물의 성분
본 발명의 과립상 반도체 소자 봉지용 에폭시 수지 조성물은 에폭시 수지, 경화제, 무기충전제, 경화촉매 중 하나 이상을 포함할 수 있다.
에폭시수지
본 발명의 과립상 반도체 소자 봉지용 에폭시 수지 조성물은 에폭시 수지를 포함한다.
상기 에폭시 수지는 분자 중에 2개 이상의 에폭시기를 갖는 것으로, 당해 기술 분야에서 일반적으로 사용되는 에폭시 수지들이 제한없이 사용될 수 있다. 예를 들면, 상기 에폭시 수지는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페놀노볼락형 에폭시 수지, tert-부틸 카테콜형 에폭시 수지, 나프탈렌형 에폭시 수지, 글리시딜아민형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 선형 지방족 에폭시 수지, 지환식 에폭시 수지, 복소환식 에폭시 수지, 스피로환 함유 에폭시 수지, 시클로헥산디메탄올형 에폭시 수지, 트리메틸올형 에폭시 수지, 할로겐화 에폭시 수지 등일 수 있고, 이들은 단독 또는 2종 이상 혼합하여 포함될 수도 있다. 예를 들면, 에폭시 수지는 분자 중에 2개 이상의 에폭시기 및 1개 이상의 수산기를 갖는 에폭시 수지일 수 있다. 에폭시 수지는 고상의 에폭시 수지, 액상의 에폭시 수지, 중 하나 이상을 포함할 수 있고 바람직하게는 고상의 에폭시 수지를 사용할 수 있다.
경화제
본 발명의 과립상 반도체 소자 봉지용 에폭시 수지 조성물은 경화제를 포함할 수 있다.
상기 경화제로는, 당해 기술 분야에서 일반적으로 사용되는 경화제들이 제한 없이 사용될 수 있으며, 예를 들면, 페놀아랄킬형 페놀수지, 페놀노볼락형 페놀수지, 자일록형 페놀수지, 크레졸 노볼락형 페놀수지, 나프톨형 페놀수지, 테르펜형 페놀수지, 다관능형 페놀수지, 디시클로펜타디엔계 페놀수지, 비스페놀 A와 레졸로부터 합성된 노볼락형 페놀수지; 트리스(하이드록시페닐)메탄, 디하이드록시바이페닐을 포함하는 다가 페놀 화합물; 무수 말레인산 및 무수 프탈산을 포함하는 산무수물; 메타페닐렌디아민, 디아미노디페닐메탄, 디아미노디페닐설폰 등의 방향족 아민 등을 단독 또는 2종 이상 혼합하여 사용할 수 있다. 바람직하게는, 경화제는 1개 이상의 수산기를 갖는 페놀수지일 수 있다.
무기충전제
본 발명의 과립상 반도체 소자 봉지용 에폭시 수지 조성물에는 무기충전제를 사용할 수 있다.
무기충전제는 조성물의 기계적 물성의 향상과 저응력화를 높일 수 있다. 무기충전제의 예로는 용융실리카, 결정성실리카, 탄산칼슘, 탄산마그네슘, 알루미나, 마그네시아, 클레이(clay), 탈크(talc), 규산칼슘, 산화티탄, 산화안티몬, 유리섬유 중 하나 이상을 포함할 수 있다.
바람직하게는 저응력화를 위해서 선팽창계수가 낮은 용융실리카를 사용한다. 용융실리카는 진비중이 2.3 이하인 비결정성 실리카를 의미하는 것으로 결정성 실리카를 용융하여 만들거나 다양한 원료로부터 합성한 비결정성 실리카도 포함된다. 용융실리카의 형상 및 입경은 특별히 한정되지는 않지만, 구상 용융실리카를 사용하는 것이 바람직하다. 평균 입경 0.001 내지 30㎛의 구상 용융실리카를 포함하는 것이 좋다. 또한, 용도에 맞춰 그 최대 입경을 45㎛, 55㎛, 및 75㎛ 중 어느 하나로 조정해서 사용할 수가 있다. 상기 구상 용융실리카에는 도전성의 카본이 실리카 표면에 이물질로서 포함되는 경우가 있으나 극성 이물질의 혼입이 적은 물질을 선택하는 것도 중요하다.
경화촉매
본 발명의 과립상 반도체 소자 봉지용 에폭시 수지 조성물에는 경화촉매를 사용할 수 있다.
경화촉매로는 포스포늄계 경화촉매 및 비-포스포늄계 경화촉매는 3급 아민, 유기금속화합물, 유기인화합물, 이미다졸, 및 붕소화합물 등이 사용 가능하다.
포스포늄계 경화촉매로는 테트라페닐 포스포늄, 테트라페닐포스포늄-테트라페닐 보레이트 등이 있다.
3급 아민에는 벤질디메틸아민, 트리에탄올아민, 트리에틸렌디아민, 디에틸아미노에탄올, 트리(디메틸아미노메틸)페놀, 2-2-(디메틸아미노메틸)페놀, 2,4,6-트리스(디아미노메틸)페놀과 트리-2-에틸헥실산염 등이 있다.
유기 금속화합물에는 크로뮴아세틸아세토네이트, 징크아세틸아세토네이트, 니켈아세틸아세토네이트 등이 있다.
유기인화합물에는 트리스-4-메톡시포스핀, 트리페닐포스핀, 트리페닐포스핀트리페닐보란, 트리페닐포스핀-1,4-벤조퀴논 부가물 등이 있다. 이미다졸류에는 2-메틸이미다졸, 2-페닐이미다졸, 2-아미노이미다졸, 2-메틸-1-비닐이미다졸, 2-에틸-4-메틸이미다졸, 2-헵타데실이미다졸 등이 있다. 붕소화합물에는 트리페닐포스핀 테트라페닐보레이트, 테트라페닐보론염, 트리플루오로보란-n-헥실아민, 트리플루오로보란모노에틸아민, 테트라플루오로보란트리에틸아민, 테트라플루오로보란아민 등이 있다.
이외에도 1,5-디아자바이시클로[4.3.0]논-5-엔(1,5-diazabicyclo[4.3.0]non-5-ene: DBN), 1,8-디아자바이시클로[5.4.0]운덱-7-엔(1,8-diazabicyclo[5.4.0]undec-7-ene: DBU) 및 페놀노볼락 수지염 등을 사용할 수 있다. 특히 바람직한 경화촉매로는 유기인화합물, 붕소화합물, 아민계, 또는 이미다졸계 경화 촉진제를 단독 혹은 혼합하여 사용하는 것을 들 수 있다. 경화촉매는 에폭시수지 또는 경화제와 선반응하여 만든 부가물을 사용하는 것도 가능하다.
첨가제
본 발명의 과립상 반도체 소자 봉지용 에폭시 수지 조성물에는 통상의 첨가제를 더 포함할 수 있다. 구체예에서, 첨가제는 커플링제, 이형제, 응력 완화제, 가교 증진제, 레벨링제, 착색제 중 하나 이상을 포함할 수 있다.
커플링제는 에폭시실란, 아미노실란, 머캡토실란, 알킬실란 및 알콕시실란으로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있지만, 이에 제한되지 않는다.
이형제는 파라핀계 왁스, 에스테르계 왁스, 고급 지방산, 고급 지방산 금속염, 천연 지방산 및 천연 지방산 금속염으로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있다.
응력 완화제는 변성 실리콘 오일, 실리콘 엘라스토머, 실리콘 파우더 및 실리콘 레진으로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있지만, 이에 제한되지 않는다.
착색제로는 카본블랙 등을 사용할 수 있다.
과립상 반도체 소자 봉지용 에폭시 수지 조성물 제조 방법
다음으로, 본 발명의 과립상 반도체 봉지용 에폭시 수지 조성물을 제조하는 방법에 대해서 설명한다.
본 발명의 반도체 봉지용 에폭시 수지 조성물은 상술한 에폭시 수지, 경화제, 무기충전제, 경화촉매 및/또는 첨가제 성분들을 혼합하여 용융 혼련하고, 분쇄, 조립, 압출 절단, 및/또는 체분 등과 같은 방법을 이용하여 평균 입도를 조절하는 방법으로 제조될 수 있다. 이때, 상기 입도 조절은, 당해 기술 분야에 잘 알려진 다양한 입도 조절 방법, 예를 들면, 원심제분법, 분쇄체분법 또는 핫컷법 등을 이용하여 수행될 수 있다.
원심제분법은 원반형의 회전하는 회전자; 회전자의 상부에 설치된 원통체(펀칭 철망)로 구성된 제분 장치를 이용하여 분말의 입도를 조절하는 방법이다. 이때, 상기 제분 장치는 용융 혼련된 수지 조성물을 공급할 수 있는 개구부를 갖는 원통체를 포함한다. 상기 회전자는 열 전도율이 높은 비자성 재료로 형성될 수 있으며, 수지 조성물을 절단하기 위한 메쉬 구멍을 포함하는 펀칭 철망을 포함한다. 또한, 상기 회전자의 상부 및/또는 하부에 회전자를 회전시키기 위한 수단 및 상기 회전자를 가열하기 위한 수단이 구비될 수 있다. 또한, 필요에 따라, 상기 제분 장치에는 제분 장치 내기를 냉각시키기 위한 냉각 수단이 추가로 구비될 수 있다.
원심 제분법을 이용하여 본 발명에 따른 과립상 반도체 봉지용 에폭시 수지 조성물을 제조하는 방법은 다음과 같다. 먼저, 에폭시 수지 조성물의 각 성분들을 혼합하고, 용융 혼련하여 에폭시 수지 조성물을 제조한다. 그런 다음, 제조된 에폭시 수지를 제분 장치의 개구부를 통해 투입하고, 회전자를 가열하면서 회전시킨다. 상기 회전자의 회전에 의해 발생하는 원심력에 의해 에폭시 수지 조성물이 펀칭 철망을 통과하게 되고, 이 과정에서 에폭시 수지 조성물의 평균 입도가 조절된다. 에폭시 수지 조성물의 평균 입도는 펀칭 철망의 메쉬 크기, 회전자의 회전 속도 및/또는 회전자의 온도에 따라 조절될 수 있다. 원심제분법을 이용할 경우, 입도 분포를 안정적으로 발현할 수 있고, 입자 표면을 상대적으로 매끄럽게 형성할 수 있다는 장점이 있다.
다음으로, 분쇄체분법은 체를 이용하여 분말의 입도를 조절하는 방법이다. 분쇄 체분법을 이용하여 본 발명에 따른 과립상 반도체 봉지용 에폭시 수지 조성물을 제조하는 방법은 다음과 같다. 먼저, 에폭시 수지 조성물의 성분들을 믹서로 예비 혼합한 후, 롤, 니더 또는 압출기 등의 혼련기에 의해 가열 혼련한 후, 냉각 및 분쇄 공정을 거쳐 분쇄된 에폭시 수지 조성물을 형성한다, 그런 다음, 상기 분쇄된 에폭시 수지 조성물을 체를 이용하여 분급하여 조립과 미세 분말의 제거한다. 이때, 체분 조건을 적절하게 선택함으로써, 원하는 평균 입도를 갖는 에폭시 수지 조성물을 제조할 수 있다. 분쇄 체분법은 별도의 장비 추가 없이 종래의 제조 라인을 그대로 사용할 수 있다는 점에서 바람직하다. 또한, 분쇄 체분법은 분쇄 전에 용융 수지를 시트화할 때, 시트 두께의 선택, 분쇄시의 분쇄 조건이나 스크린의 선택, 체분시의 체의 선택 등, 본 발명의 입도 분포를 발현시키기 위해 독립적으로 제어 가능한 인자가 많기 때문에, 원하는 입도 분포로 조정하기 위한 수단의 선택사항이 많은 점에서 바람직하다.
다음으로, 핫컷법은 용융 상태의 수지를 커터로 절단하여 입도를 조절하는 방법이다. 핫컷법을 이용하여 본 발명에 따른 과립상 반도체 봉지용 에폭시 수지 조성물을 제조하는 방법은 다음과 같다. 먼저, 에폭시 수지 조성물의 각 성분들을 믹서로 예비 혼합한 후, 스크루 선단부에 작은 구멍을 복수 배치한 다이를 설치한 압출기를 이용하여, 가열 혼련을 실시함과 동시에, 다이에 배치된 작은 구멍으로부터 스트랜드 형태로 밀려 나오는 용융 수지를 다이 면에 거의 평행하게 슬라이딩 회전하는 커터로 절단한다. 이때, 혼련 조건 및/또는 절단 조건을 적절하게 선택함으로써, 원하는 평균 입도를 갖는 에폭시 수지 조성물을 제조할 수 있다. 핫컷법을 이용하는 경우, 압출기의 선단에 핫 컷 기구를 부가하면 되기 때문에, 종래의 제조 라인을 그대로 이용할 수 있다는 점에서 바람직하다.
본 발명의 과립상 반도체 소자 봉지용 에폭시 수지 조성물은 반도체 소자 봉지, 접착필름, 프리프레그 등의 절연수지시트, 회로기판, 솔더레지스트, 언더필제, 다이본딩재, 부품 보충 수지 등과 같이 에폭시 수지 조성물을 필요로 하는 다양한 용도에 적용될 수 있으며, 그 용도가 특별히 제한되는 것은 아니다.
반도체 소자 봉지
본 발명의 반도체 소자는 상기 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 사용하여 봉지될 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 단면도이다. 도 2를 참조하면, 본 발명 일 실시예에 따른 반도체 소자(100)는 배선기판(10), 배선기판(10) 위에 형성된 범프(30), 범프(30) 위에 형성된 반도체칩(20)을 포함하고, 배선기판(10)과 반도체칩(20) 간의 갭과 반도체칩(30) 상부면 전체가 에폭시 수지 조성물(40)로 봉지된 것일 수 있다. 이때, 상기 에폭시 수지 조성물은 본 발명에 따른 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 포함할 수 있다.
도 3은 본 발명의 다른 실시예의 반도체 소자의 단면도이다. 도3을 참조하면, 본 발명 다른 실시예에 따른 반도체 소자(200)는 배선기판(10), 배선기판(10) 위에 형성된 범프(30), 범프(30) 위에 형성된 반도체칩(20)을 포함하고, 배선기판(10)과 반도체칩(20) 간의 갭, 및 반도체칩(30)의 상부면을 제외한 반도체칩(30) 측면 전체가 에폭시수지 조성물(40)로 봉지된 것일 수 있다. 이때, 상기 에폭시수지 조성물은 본 발명에 따른 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 포함할 수 있다.
도 4는 본 발명의 또 다른 실시예의 반도체 소자의 단면도이다. 도 4을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 소자(300)는 반도체칩(20)이 다이본딩재 경화물(60)에 의해 다이패드(50)의 상부에 고정되고 반도체칩(20)과 리드프레임(80)은 와이어(70)를 통해 연결이 되고, 상기 반도체칩(20), 다이패드(50) 및 다이본딩재 경화물(60)이 에폭시 수지 조성물(40)로 봉지된 것일 수 있다. 이때, 상기 에폭시 수지 조성물은 본 발명에 따른 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 포함할 수 있다.
도 5는 본 발명의 또 다른 실시예의 반도체 소자의 단면도이다. 도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 소자(400)는 배선기판(10)상에 다이본딩재 경화물(60)에 의해 반도체칩(20)이 고정되어 있다. 반도체칩(20)은 배선기판(10) 상부에 형성된 전극 패드(90)와 와이어(70)에 의해서 접속되어 있다. 배선기판(10)의 하부에는 솔더볼(100)이 형성될 수 있다. 한편, 상기 배선기판(10)의 반도체칩(20)이 탑재된 한 측면이 에폭시 수지 조성물(40)로 봉지될 수 있으며, 이때, 상기 에폭시 수지 조성물은 본 발명에 따른 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 포함할 수 있다.
도 2 내지 도 5에서 배선기판, 다이패드, 범프, 및 반도체 칩의 각각의 크기, 다이본딩재 경화물 층의 두께, 범프의 개수, 솔더볼의 개수, 와이어 및 리드 프레임의 길이 및 크기는 임의의 도시된 것으로서, 변경될 수 있다.
본 발명의 조성물을 이용하여 반도체 소자를 봉지하는 방법은, 상기 본 발명에 따른 과립상 반도체 봉지용 에폭시 수지 조성물을 압축 성형 하는 단계를 포함할 수 있다. 보다 구체적으로는, 상기 압축 성형은, 예를 들면, 과립상의 에폭시 수지 조성물을 금형 캐비티에 공급하고 에폭시 수지 조성물을 용융시켜 반도체 소자를 침지하고 경화하여 봉지하는 방법이 사용될 수 있다.
이하, 본 발명을 실시예에 의거 더욱 상세히 설명하나, 실시예에 의거 본 발명이 한정되는 것은 아니다.
실시예
실시예 및 비교예에서 사용된 에폭시 수지 조성물 구성 성분의 구체적인 사양 및 함량은 다음과 같다.
(1) 에폭시 수지
비페닐형 노볼락 에폭시수지인 NC-3000(Nippon Kayaku社) 7.4 중량% 및 비페닐형 에폭시 수지 YX-4000(Japan Epoxy Resin社) 1.8 중량%를 사용하였다.
(2) 경화제
페놀 노볼락 수지 DL-92(메이와社) 3.3중량% 및 비페닐 노볼락 수지인 MEH-7851S(메이와社) 0.8 중량%를 사용하였다.
(3) 경화촉매
트리페닐 포스핀 (Triphenyl phosphine) (Hokko Chemical社) 0.7 중량%를 사용하였다.
(4) 무기 충전제
평균입경 20㎛의 구상 용융실리카 85 중량% 를 사용하였다.
(5) 커플링제
에폭시 실란 KBM-303(Shin Etsu社) 0.2 중량% 및 아미노 실란 KBM-573(Shin Etsu社) 0.2 중량%를 사용하였다.
(6) 착색제
카본 블랙 MA-600B(미츠비시 화학社) 0.3 중량%를 사용하였다.
(7) 이형제
카르나우바 왁스 0.3 중량%를 사용하였다.
실시예 1 내지 5 및 비교예 1 내지 3
상기 각 성분들을 평량한 후 헨셀 믹서를 이용하여 균일하게 혼합하여 분말 상태의 1차 조성물을 제조하였다. 그런 다음, 상기 1차 조성물을 압출기에 투입하여 혼련한 후, 원심 제분 장치에 투입하여 과립상 에폭시 수지 조성물을 제조하였다. 이때, 상기 혼련 온도 및 원심 제분 조건은 하기 표 1에 개시된 바와 같다.
상기와 같이 제조된 에폭시 수지 조성물에 대해 이하에서 서술하는 측정방법을 통하여 하기 표 1 의 평균입도, 입도분급, 형상 및 물성을 평가하였다.
(1) 평균입도(㎛): 제조된 에폭시 수지 조성물 200g을 격자눈의 크기가 각각 150㎛, 250㎛, 355㎛, 500㎛, 600㎛, 850㎛, 1000㎛, 1700㎛, 및 2000㎛인 체(sieve)들이 상기 순서대로 적층되어 있는 체진동기에 투입한 후, 80rpm으로 10분간 분급시킨 다음, 하기 식 1에 따라 에폭시 수지 조성물의 평균 입도를 측정하였다.
<식 1>
Figure 112016044180187-pat00003
상기 식 1에서, Ii는 i번째로 적층된 체 상에 남은 에폭시 수지 조성물의 중량(g)이며, Di는 i번째로 적층된 체의 격자눈의 크기(㎛)이며, Di+1는 i+1번째로 적층된 체의 격자눈의 크기(㎛)임.
(2) 입도분급(중량%): 격자눈의 크기가 각각 150㎛, 500㎛ 및 1000㎛인 체들이 이 순서대로 적층된 체진동기에 에폭시 수지 조성물 200g을 투입한 후, 80rpm으로 10분간 분급시킨 후, 격자눈 크기가 150㎛인 체를 통과한 에폭시 수지 조성물의 중량, 격자눈 크기가 500㎛인 체 상에 남아있는 에폭시 수지 조성물의 중량, 격자눈 크기가 1000㎛인 체 상에 남아있는 에폭시 수지 조성물의 중량을 각각 측정하고, 상기 측정된 값들을 투입된 에폭시 수지 조성물의 함량으로 나눈 후 100을 곱하여 각각의 입경 범위를 만족하는 입자의 중량 비율을 계산하였다.
(3) 형상 특성(%): 격자눈의 크기가 각각 150㎛, 500㎛ 및 1000㎛인 체들이 이 순서대로 적층된 체진동기에 에폭시 수지 조성물 10g을 투입한 후, 80rpm으로 10분간 분급시킨 후, 격자눈의 크기가 500㎛인 체 상에 남아있는 에폭시 수지 조성물 입자의 개수와, 하기 식 2를 만족하는 입자의 개수로 측정하여 하기 식 3에 따라 식 2를 만족하는 입자의 개수 비율을 계산하였다.
<식 2>
L/2≤H<L
상기 식 2에서, 상기 L은 상기 입자의 외부 방향 윤곽을 형성하는 점과 상기 입자의 양 말단에 접하는 접선(A)을 연결한 수직선 길이의 최대값이고, 상기 H는 상기 입자의 내부 방향 윤곽을 형성하는 점과 상기 입자의 양 말단에 접하는 접선(A)를 연결한 수직선 길이의 최대값이다.
<식 3>
개수 비율(%) = {500㎛인 체 상에 남아있는 에폭시 수지 조성물 입자 중 식 2를 만족하는 입자의 개수/500㎛인 체 상에 남아있는 에폭시 수지 조성물 입자 전체의 개수}×100
(4)설비오류 (계량 및 Deviation오류): Compression mold설비(TOWA사)를 이용하여 110㎛ 두께로 20회 몰딩을 수행하였을 때, 계량오류 및 Resin Deviation오류가 1회 이상 발생한 경우를 X, 발생하지 않은 경우를 로 판정하였다.
(5) 충전성: 56개의 유닛(크기:15X15(mm))을 갖는 FBGA기판 위에 12X12 (mm) 크기의 웨이퍼 칩을 페이스트를 이용하여 실장한 PKG 조립품의 반도체 칩 상에 실시예 및 비교예의 에폭시 수지 조성물을 컴프레션 몰드 설비(TOWA사)를 이용하여 몰딩하였다. 이때, 에폭시 수지 조성물의 몰딩 두께는 110㎛이었으며, 몰딩 온도는 165, 몰딩 시간은 60초였다. 몰딩 후 봉지된 PKG외관을 육안으로 살펴본 뒤, 전체 unit의 몰딩이 양호하다면, Unit 충전불량이 5개 미만 발견되면, Unit 충전불량이 5개 이상 발견되면 X로 판정하였다.
(6) 피더 막힘: 컴프레션 몰드 설비(TOWA사)를 이용하여 실시예 및 비교예의 에폭시 수지 조성물을 110㎛ 두께로 20회 몰딩하였을 때, 피더 막힘 발생 횟수가 1회 이상이면 X로 판정하였고, 0회이면 ○로 판정하였다.
(7) 피더 내 에폭시 수지 조성물 부착 유무: 컴프레션 몰드 설비(TOWA사)의 진동 피더를 이용하여, 실시예 및 비교예의 에폭시 수지 조성물 3.3g을 공급 속도 0.2g/sec로 일정하게 투입하는 작동을 20회 반복하고, 투입완료 후 피더를 분리하여 벽면에 부착된 에폭시 수지 조성물의 무게를 측정하였다. 부착된 에폭시 수지 조성물의 무게가 총 150mg미만(육안으로 피더 내관의 부착상태가 거의 안보임)인 경우 , 150mg이상(육안으로 피더 내관이 검게 변해 에폭시 수지 조성물의 부착이 현저하게 발생하는 경우)인 경우 X로 판정하였다.
(8) 인식마크 가림 불량
컴프레션 몰드 설비(TOWA사)를 이용하여 실시예 및 비교예의 에폭시 수지 조성물을 110㎛ 두께로 20회 몰딩하였을 때, PCB 자재 1개당 인식마크영역에 비산된 얼룩 개수가 평균 1개 이상이면 X, 1개 미만이면 로 판정하였다.
실시예 비교예
1 2 3 4 5 1 2 3
제조조건 압출기 혼련온도(℃) 100 100 105 100 95 100 100 100
펀칭철망 구멍 지름(mm) 1.0 1.5 1.0 1.0 1.5 1.5 2.5 0.8
펀칭철망 가열온도(℃) 110 110 100 110 105 110 110 120
펀칭철망 회전속도(rpm) 5000 5000 5000 4000 5000 5000 5000 5500
냉각장치 on on on on on off on on
평균입도(㎛) 803 1039 880 935 986 1352 1232 435
입도분급
(중량%)		 (A)150㎛ 미만 1.5 0 2 0 0 0 3 3
(B) 500 이상 1000미만 65 80 65 90 90 55 50 40
(C) 1000㎛ 이상 5 10 0 0 3 40 40 0
형상 특성(%) 6% 14% 2% 11% 9% 22% 37% 2%
설비오류 ○ ○ ○ ○ ○ X X ○
충전성 ○ ○ ○ ○ ○ X △ ○
피더 막힘 ○ ○ ○ ○ ○ X ○ ○
피더 내 봉지 부착 ○ ○ ○ ○ ○ ○ ○ X
인식 마크 가림 ○ ○ ○ ○ ○ ○ X X

본 발명의 입도분포를 갖는 실시예 1 내지 5는 식 2를 만족하는 입자 비율이 20%이하이고, 설비오류, 충전불량, 피더 막힘, 피너 내 봉지 부착, 및 인식마크 가림의 문제가 발생하지 않았다.
반면에, 본 발명의 입도분포를 갖지 않는 비교예 1 내지 3에서, 비교예 1은 설비오류, 충전불량, 및 피더 막힘 문제가 발생하였고, 비교예 2는 설비오류, 충전불량 및 인식마크 가림의 문제가 발생하였고, 비교예 3은 피더 내 봉지 부착, 및 인식마크 가림의 문제가 발생하여, 본 발명의 효과를 구현할 수 없음을 확인하였다.
이상 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.

Claims (11)

  1. 과립상 반도체 소자 봉지용 에폭시 수지 조성물이며,
    상기 에폭시 수지 조성물 200g을 격자눈의 크기가 각각 150㎛, 250㎛, 355㎛, 500㎛, 600㎛, 850㎛, 1000㎛, 1700㎛, 및 2000㎛인 체(sieve)들이 상기 순서대로 적층되어 있는 체진동기에 투입한 후, 80rpm으로 10분간 분급시킨 다음, 하기 식 1에 따라 측정한 에폭시 수지 조성물의 평균 입도가 500 내지 1,200㎛이고,
    <식 1>
    Figure 112018055033313-pat00011

    (상기 식 1에서, Ii는 i번째로 적층된 체 상에 남은 에폭시 수지 조성물의 중량(g)이며, Di는 i번째로 적층된 체의 격자눈의 크기(㎛)이며, Di+1는 i+1번째로 적층된 체의 격자눈의 크기(㎛)임),
    상기 과립상 반도체 소자 봉지용 에폭시 수지 조성물은 입경이 1,000㎛ 이상인 입자를 20 중량% 미만으로 포함하는 것인 과립상 반도체 소자 봉지용 에폭시 수지 조성물.
  2. 제1항에 있어서,
    상기 식 1에 따라 측정한 에폭시 수지 조성물의 평균 입도가 700 내지 1100 ㎛인 과립상 반도체 소자 봉지용 에폭시 수지 조성물.
  3. 제1항에 있어서,
    상기 에폭시 수지 조성물은 입경이 150㎛ 미만인 입자를 5 중량% 미만으로 포함하고, 입경이 500㎛ 이상 1,000㎛ 미만인 입자를 60 중량% 이상으로 포함하는 것인 과립상 반도체 소자 봉지용 에폭시 수지 조성물.
  4. 제1항에 있어서,
    상기 에폭시 수지 조성물은 입경이 150㎛ 미만인 입자를 3 중량% 미만으로 포함하고, 입경이 500㎛ 이상 1,000㎛ 미만인 입자를 65 중량% 이상으로 포함하는 것인 과립상 반도체 소자 봉지용 에폭시 수지 조성물.
  5. 제1항에 있어서,
    상기 에폭시 수지 조성물은 입경이 150㎛ 미만인 입자를 포함하지 않는 과립상 반도체 소자 봉지용 에폭시 수지 조성물.
  6. 삭제
  7. 제1항에 있어서,
    상기 에폭시 수지 조성물은 입경이 1,000㎛이상인 입자를 포함하지 않는 것인 과립상 반도체 소자 봉지용 에폭시 수지 조성물.
  8. 삭제
  9. 삭제
  10. 제1항 내지 제5항, 제7항 중 어느 한 항의 과립상 반도체 소자 봉지용 에폭시 수지 조성물을 압축 성형하는 단계를 포함하는 반도체 소자 봉지 방법.
  11. 제1항 내지 제5항, 제7항 중 어느 한 항의 과립상 반도체 소자 봉지용 에폭시 수지 조성물로 봉지된 반도체 소자.
KR1020160056686A 2015-06-30 2016-05-09 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자 KR101900549B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2016/004988 WO2017003087A1 (ko) 2015-06-30 2016-05-12 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자
CN201680036870.1A CN107810551B (zh) 2015-06-30 2016-05-12 粒状环氧树脂组成物、半导体装置及其封装方法
TW105120234A TWI618733B (zh) 2015-06-30 2016-06-28 用於封裝半導體裝置的粒狀環氧樹脂組成物及使用其封裝的半導體裝置與半導體裝置的封裝方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150093814 2015-06-30
KR20150093814 2015-06-30

Publications (2)

Publication Number Publication Date
KR20170003379A KR20170003379A (ko) 2017-01-09
KR101900549B1 true KR101900549B1 (ko) 2018-09-19

Family

ID=57811049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160056686A KR101900549B1 (ko) 2015-06-30 2016-05-09 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자

Country Status (3)

Country Link
KR (1) KR101900549B1 (ko)
CN (1) CN107810551B (ko)
TW (1) TWI618733B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102643484B1 (ko) * 2021-10-19 2024-03-06 주식회사 케이씨씨 과립형 반도체 소자 봉지용 수지 조성물

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008303366A (ja) 2007-06-11 2008-12-18 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物、その製造方法及びそれを用いた半導体装置
JP2011009394A (ja) * 2009-06-25 2011-01-13 Nitto Denko Corp 光半導体封止用樹脂タブレットの製法およびそれによって得られる光半導体封止用樹脂タブレット、並びにそれを用いた光半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134791B2 (ja) * 1996-06-28 2001-02-13 松下電工株式会社 粒状半導体封止材料、及びその製造方法、及びその材料を用いた半導体装置
JP2000178414A (ja) * 1998-12-16 2000-06-27 Tokuyama Corp 半導体封止材用球状シリカ
JP4289720B2 (ja) * 1999-04-30 2009-07-01 三洋化成工業株式会社 真球状樹脂粒子分散物の製造方法および真球状樹脂粒子
JP2008303368A (ja) * 2007-06-11 2008-12-18 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
WO2010067538A1 (ja) * 2008-12-10 2010-06-17 住友ベークライト株式会社 顆粒状の半導体封止用エポキシ樹脂組成物ならびにそれを用いた半導体装置及び半導体装置の製造方法
CN102246296B (zh) * 2008-12-10 2014-02-05 住友电木株式会社 半导体封装用树脂组合物、半导体装置的制造方法及半导体装置
WO2010073457A1 (ja) * 2008-12-22 2010-07-01 電気化学工業株式会社 粉末、その製造方法、及びその粉末を含む樹脂組成物
EP2705090A1 (en) * 2011-05-02 2014-03-12 Dow Global Technologies LLC Trimethyl borate in epoxy resins

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008303366A (ja) 2007-06-11 2008-12-18 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物、その製造方法及びそれを用いた半導体装置
JP2011009394A (ja) * 2009-06-25 2011-01-13 Nitto Denko Corp 光半導体封止用樹脂タブレットの製法およびそれによって得られる光半導体封止用樹脂タブレット、並びにそれを用いた光半導体装置

Also Published As

Publication number Publication date
CN107810551A (zh) 2018-03-16
TW201700553A (zh) 2017-01-01
TWI618733B (zh) 2018-03-21
CN107810551B (zh) 2020-07-14
KR20170003379A (ko) 2017-01-09

Similar Documents

Publication Publication Date Title
KR101712216B1 (ko) 반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치
SG172031A1 (en) Granulated epoxy resin composition for semiconductor encapsulation, semiconductor device using same, and method for manufacturing semiconductor device
KR102097798B1 (ko) 과립상 반도체 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
KR101900549B1 (ko) 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자
JP2014133830A (ja) 半導体封止用エポキシ樹脂組成物および片面封止型半導体装置
US11702537B2 (en) Tablet-type epoxy resin composition for sealing semiconductor device, and semiconductor device sealed using the same
JP6520779B2 (ja) 半導体封止用エポキシ樹脂粒状体の製造方法、および半導体装置の製造方法
KR102264929B1 (ko) 정제 상의 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 장치
JP2020139070A (ja) 封止用樹脂組成物及びその製造方法、並びに半導体装置
JP6555000B2 (ja) 半導体封止用エポキシ樹脂粒状体の製造方法、及び、半導体装置の製造方法
KR101980948B1 (ko) 과립상 반도체 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
JP6941737B2 (ja) フレーク状封止用樹脂組成物、および半導体装置
JP6351927B2 (ja) 封止用樹脂組成物及び半導体装置の製造方法
KR20190034031A (ko) 반도체 소자 밀봉용 에폭시 수지 조성물, 이를 이용한 반도체 소자 밀봉 방법 및 반도체 소자
WO2017003087A1 (ko) 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자
KR20180038836A (ko) 반도체 봉지용 에폭시 수지 조성물
JP2001072743A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant