KR20110094216A - 반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20110094216A
KR20110094216A KR1020117015968A KR20117015968A KR20110094216A KR 20110094216 A KR20110094216 A KR 20110094216A KR 1020117015968 A KR1020117015968 A KR 1020117015968A KR 20117015968 A KR20117015968 A KR 20117015968A KR 20110094216 A KR20110094216 A KR 20110094216A
Authority
KR
South Korea
Prior art keywords
resin composition
semiconductor
less
semiconductor device
measurement
Prior art date
Application number
KR1020117015968A
Other languages
English (en)
Other versions
KR101712216B1 (ko
Inventor
게이이치 츠쿠리미치
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20110094216A publication Critical patent/KR20110094216A/ko
Application granted granted Critical
Publication of KR101712216B1 publication Critical patent/KR101712216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982—Particulate matter [e.g., sphere, flake, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Processes Of Treating Macromolecular Substances (AREA)

Abstract

압축 성형에 의해 반도체 소자를 봉지하여 이루어지는 반도체 장치에 이용되는 과립상의 반도체 봉지용 수지 조성물에 있어서, 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때, 아래와 같은 a)∼c)를 만족하는 것을 특징으로 하는 반도체 봉지용 수지 조성물을 제공한다. a) 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이다. b) 최저 이온 점도값이 6.5 이하이다. c) 상기 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격이 10초 이상이다.

Description

반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치{SEMICONDUCTOR-SEALING RESIN COMPOSITION, METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
본 발명은 압축 성형에 의해 반도체 소자를 봉지하는데 적합한 과립상의 반도체 봉지용 수지 조성물, 그것을 이용한 반도체 장치의 제조 방법 및 그것에 의해 제조된 반도체 장치에 관한 것이다.
반도체 장치(이하, 「패키지」라고도 한다.)의 트랜스퍼 성형에 의한 봉지에서의 와이어 스윕(wire sweep)의 문제는 지금까지도 지적되고 있고, 패키지 형태의 변천에 따라서 성형 조건의 최적화, 반도체 봉지용 수지 조성물(이하, 「수지 조성물」이라고도 한다)의 저점도화 등으로 대응되어 왔다. 그러나 최근의 경향은 반도체 장치에서 고기능화 및 저비용화를 목적으로, 반도체 소자(이하, 「소자」 또는 「칩」이라고도 한다.)를 미세 배선화하고, 따라서 와이어 본딩의 파인 피치화, 및 와이어의 미세 배선화가 진전되며, 이에 따라서 지금까지 이상으로 와이어 스윕이 쉽게 발생하고 있다. 한편, 수지 조성물의 저점도화는 반도체 장치의 신뢰성 향상, 또는 BGA(볼·그리드·어레이)에 있어서 휩(warpage)의 저감을 목적으로 필러 고충전화가 진행되는 가운데, 더욱 저점도화가 어려워지고 있어, 와이어 스윕에 대한 대응이 유래 없이 곤란해 지고 있다. 나아가, 패키지의 박형화 및 소자의 다단화에 의해 칩의 바로 상부 갭에서의 얇은 갭화 및 성형의 MAP(몰드·어레이·패키지)화에 의해 융착(weld) 등의 성형성 불량이 쉽게 발생하고 있다.
압축 성형 기술은 반도체 봉지에 있어서 널리 행해지고 있는 트랜스퍼 성형에 비하여, 수지의 유속이 현격히 낮고 또한 횡방향의 유동이 적어서 와이어 스윕이 발생하기 어렵기 때문에 상기 파인 피치화에 따른 유력한 대응책이다. 나아가 칩 바로 상부의 얇은 갭 부분의 충전에 있어서도 그 성형 방식보다 융착이 발생하기 어려운 뛰어난 성형법이며, 향후 진전하는 반도체 장치의 파인 피치화 및 박형화에 적합한 성형법이며, 향후 적용의 확대가 기대된다.
반도체 봉지용 수지 조성물을 이용하고 압축 성형에 의해 반도체 소자를 봉지하여 반도체 장치를 제조하는 방법으로는 과립상의 수지 조성물을 이용하는 방법(예를 들면, 특허 문헌 1 참조)이나, 시트상의 수지 조성물을 이용하는 방법(예를 들면, 특허 문헌 2, 3 참조)이 제안되고 있다.
과립상의 수지 조성물을 이용하는 방법의 경우, 압축 성형 장치 내에 설치된 압축 성형 금형의 캐비티 내에 과립상의 수지 조성물을 투입하기 전에, 수지 조성물의 반송(搬送) 및 칭량을 실시할 필요가 있지만, 특허 문헌 1에 기재된 방법에서는 2mm 정도의 비교적 큰 과립상으로 하고 있기 때문에 칭량 정밀도가 불충분하게 되는 경우가 있었다.
또한, 압축 성형 장치 내에 설치된 압축 성형 금형의 캐비티 내에 투입된 과립상의 수지 조성물은 압축 성형 장치에 의해 금형이 닫혀짐으로써, 캐비티 내에서 용융되어 캐비티 전체에 충전되지만, 이 경우, 와이어 스윕의 정도 또는 칩 바로 상부의 얇은 갭 부분의 충전성은 용융된 수지 조성물의 용융 점도나 경화의 진행 방법에 의해 좌우된다.
특허 문헌 3에는 와이어 스윕의 저감을 목적으로 수지의 용융 점도, 겔 타임을 특정 범위로 하는 것이 제안되고 있지만, 본 방법은 수지를 시트상에 가공하여 이용하는 방법에 관한 것일 뿐, 과립상의 수지 조성물을 이용한 압축 성형에 관한 것으로 용융된 수지 조성물의 용융 점도나 경화의 진행 방법에 대해서 제안된 것은 없었다.
특허 문헌 1 : 일본 특개2000-021908호 공보 특허 문헌 2 : 일본 특개2006-216899호 공보 특허 문헌 3 : 일본 특개2006-070197호 공보
본 발명은 과립상의 반도체 봉지용 수지 조성물을 이용하고 압축 성형에 의해 반도체 소자를 봉지하여 반도체 장치를 제조하는 경우에 있어서, 양호한 충전성을 얻고, 와이어의 쇼트 불량은 발생하기 어렵고, 압축 성형시의 제품 수율이나 반도체 장치의 품질을 높일 수 있는 반도체 봉지용 수지 조성물 및 그것을 이용한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 반도체 봉지용 수지 조성물은 압축 성형에 의해 반도체 소자를 봉지하여 이루어지는 반도체 장치에 이용되는 과립상의 반도체 봉지용 수지 조성물 로서, 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때, 아래와 같이 a) ∼c)를 만족하는 것을 특징으로 한다.
a) 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이다.
b) 최저 이온 점도값이 6.5 이하이다.
c) 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격이 10초 이상이다.
본 발명의 반도체 봉지용 수지 조성물은 JIS 표준 체를 이용한 체분(篩分) 에 의해 측정한 입도 분포에 의하여, 입자 직경 106㎛ 미만인 미세 분말을 상기 반도체 봉지용 수지 조성물 전체의 5 질량% 이하로 포함할 수 있다.
본 발명의 반도체 봉지용 수지 조성물은 JIS 표준 체를 이용한 체분에 의해 측정한 입도 분포에 의하여, 입자 직경 2mm 이상인 조립을 상기 반도체 봉지용 수지 조성물 전체의 3 질량% 이하로 포함할 수 있다.
본 발명의 반도체 봉지용 수지 조성물은 직접 또는 간접적인 가열 수단에 의해 온도가 조절되는 복수의 작은 구멍을 가지는 원통형 외주부와 원반형 밑면으로 구성된 회전자의 내측으로, 용융 혼련된 상기 반도체 봉지용 수지 조성물을 용융 상태로 공급하고, 상기 회전자를 회전시켜 얻을 수 있는 원심력에 의해서 상기 반도체 봉지용 수지 조성물을 상기 작은 구멍을 통과시켜 얻어지는 것으로 할 수 있다.
본 발명의 반도체 장치의 제조 방법은 전술한 과립상의 반도체 봉지용 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하는 것을 특징으로 한다.
본 발명의 반도체 장치의 제조 방법은 과립상의 반도체 봉지용 수지 조성물을 반송, 칭량하는 공정을 압축 성형 공정의 직전에 실시하는 것일 수 있다.
본 발명의 반도체 장치의 제조 방법은 압축 성형 금형의 캐비티 내의 공기를 탈기하면서 압축 성형을 실시하는 것일 수 있다.
본 발명의 반도체 장치는 리드 프레임의 다이 패드 상에 또는 기판에 반도체 소자를 접착시켜 고정하고, 상기 반도체 소자의 와이어 본딩 패드와 상기 리드 프레임의 이너 리드 또는 상기 기판 상의 와이어 본딩 패드를 와이어에 의해 접속한 후, 전술한 반도체 봉지용 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하여 이루어지는 반도체 장치로서 상기 와이어의 직경이 18㎛ 이하이며, 또한 상기 와이어의 스윕율이 2.5% 이하인 것을 특징으로 한다.
본 발명의 반도체 장치는 상기 반도체 소자 상의 상기 반도체 봉지용 수지 조성물의 경화물 두께가 150㎛ 이하인 것일 수 있다.
본 발명에 따르면, 압축 성형에 의해 반도체 소자를 봉지하여 반도체 장치를 제조하는 경우에, 압축 성형시의 제품 수율이나 반도체 장치의 품질을 높일 수 있는 반도체 봉지용 수지 조성물을 얻을 수 있다.
앞서 말한 목적 및 그 외의 목적, 특징 및 이점은 이하에 설명하는 바람직한 실시의 형태, 및 이에 부수하는 이하의 도면에 의해서 한층 더 명확해진다.
도 1은 과립상의 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하여 반도체 장치를 제조하는 방법에 있어서, 반송에서부터 칭량까지의 하나의 실시예를 나타내는 개략도이다.
도 2는 과립상의 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하여 반도체 장치를 제조하는 방법에 있어서, 금형의 하형 캐비티로의 공급 방법에 관한 하나의 실시예을 나타내는 개략도이다.
도 3은 본 발명에 따르는 반도체 봉지용 수지 조성물을 유전분석 장치로 측정했을 때의 이온 점도 및 슬로프의 프로파일을 나타낸 그림이다.
도 4는 본 발명의 과립상의 반도체 봉지용 에폭시 수지 조성물을 제조하기 위한 수지 조성물의 용융 혼련부터 과립상의 수지 조성물의 포집까지 하나의 실시예를 나타내는 개략도이다.
도 5는 본 발명에 사용되는 회전자 및 회전자의 원통형 외주부를 가열하기 위한 여자(勵磁) 코일의 하나의 실시예를 나타내는 단면도이다.
도 6은 용융 혼련된 수지 조성물을 회전자에 공급하는 2중 관식 원통체의 하나의 실시예를 나타내는 단면도이다.
도 7은 본 발명에 따르는 반도체 봉지용 에폭시 수지 조성물을 이용하고, 리드 프레임에 탑재된 반도체 소자를 봉지하여 얻을 수 있는 반도체 장치의 일례에 관하여 그 단면 구조를 나타낸 그림이다.
도 8은 본 발명에 따르는 반도체 봉지용 에폭시 수지 조성물을 이용하고, 회로 기판에 탑재된 반도체 소자를 봉지하여 얻을 수 있는 반도체 장치의 일례에 관하여 그 단면 구조를 나타낸 그림이다.
본 발명의 반도체 봉지용 수지 조성물은 압축 성형에 의해 반도체 소자를 봉지하여 이루어지는 반도체 장치에 이용되는 과립상의 반도체 봉지용 수지 조성물 로서 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이고, 최저 이온 점도값이 6.5 이하이며, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격이 10초 이상인 것을 특징으로 한다. 또한, 본 발명의 반도체 장치의 제조 방법은 전술한 과립상의 반도체 봉지용 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하는 것을 특징으로 한다. 이러한 구성에 의해, 과립상의 반도체 봉지용 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하여 반도체 장치를 제조하는 경우에, 양호한 충전성을 얻을 수 있어서 와이어의 쇼트 불량이 발생하기 어렵고, 압축 성형시의 제품 수율이나 반도체 장치의 품질을 높일 수 있는 반도체 봉지용 수지 조성물 및 이를 이용한 반도체 장치의 제조 방법을 제공할 수 있다. 이하에서, 본 발명에 대하여 자세하게 설명한다.
먼저, 본 발명의 과립상의 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하여 반도체 장치를 제조하는 방법의 일례와 관련하여, 과립상의 수지 조성물의 칭량 및 금형 캐비티로의 공급 방법의 개념도를 나타낸 도 1 및 2를 이용하여 보다 자세한 내용에 대해 설명한다. 수지 조성물을 순간적으로 하형 캐비티(104) 내로 공급할 수 있는 셔터 등의 수지 재료 공급 기구를 구비한 수지 재료 공급 용기(102) 상에, 진동 피더(101) 등의 반송(搬送) 수단을 이용하여 과립상의 수지 조성물(103)을 일정량 반송하여, 과립상의 수지 조성물(103)이 넣어진 수지 재료 공급 용기(102)를 준비한다(도 1 참조). 이때, 수지 재료 공급 용기(102)에서의 과립상의 수지 조성물(103)의 계량은 수지 재료 공급 용기(102) 아래에 설치된 계량 수단에 의해 실시할 수 있다. 이후에, 압축 성형 금형의 상형과 하형 사이에, 과립상의 수지 조성물(103)이 담겨진 수지 재료 공급 용기(102)를 설치하고, 동시에 반도체 소자를 탑재한 리드 프레임 또는 회로 기판을 클램프, 흡착 등의 고정 수단에 의해 압축 성형 금형의 상형에 반도체 소자 탑재면이 아래를 향하도록 고정한다(도시하지 않음). 이후에, 수지 재료 공급 용기(102)의 밑면을 구성하는 셔터 등의 수지 재료 공급 기구에 의하여 칭량된 과립상의 수지 조성물(103)을 하형 캐비티(104) 내에 공급하면(도 2 참조), 과립상의 수지 조성물(103)은 하형 캐비티(104) 내에서 소정 온도에서 용융된다. 나아가 수지 재료 공급 용기(102)를 금형 바깥으로 반출한 후, 필요에 따라 캐비티 내를 감압하면서, 압축 성형기에 의해 금형을 닫고, 용융된 수지 조성물이 반도체 소자를 둘러싸도록 캐비티 내에 충전시키고, 나아가 소정 시간 수지 조성물을 경화시킴으로써, 반도체 소자를 봉지 성형한다. 소정 시간 경과 후, 금형을 열고 반도체 장치를 얻는다. 또한, 캐비티 내를 감압하면서 수행하는 탈기(脫氣)성형이 필수적인 것은 아니지만, 수지 조성물의 경화물 내의 보이드를 감소시킬 수 있기 때문에 바람직하다. 또한, 리드 프레임 또는 회로 기판에 탑재되는 반도체 소자는 복수일 수 있고, 적층 또는 병렬하여 탑재되어 있을 수 있다.
상기의 예에 한정되는 것은 아니며, 과립상의 수지 조성물을 이용하여 반도체 소자를 봉지하는 압축 성형법의 경우, 이용되는 과립상의 수지 조성물은 압축 성형시의 제품 수율이나 반도체 장치의 품질을 향상시키기 위하여, 과립상의 수지 조성물의 압축 성형 금형의 하형 캐비티에의 균질한 투입과 압축 성형 금형의 하형 캐비티에 투입되는 과립상의 수지 조성물의 칭량 정밀도, 및 성형시의 적절한 유동성과 경화성이 요구된다. 또한, 과립상의 수지 조성물의 투입 준비와 칭량을 진동 피더 등의 반송 수단에 의해 실시하는 경우에는, 진동에 의해 과립상의 수지 조성물이 균질하게 내보내지는 것(이하, 「반송성」이라고도 함)이 요구된다.
압축 성형은 사출 성형이나 트랜스퍼 성형과 달리 혼련이나 유동 등에 의한 전단력이 수지 조성물에 별로 가해지지 않는 성형 방법으로서, 또한, 이용하는 재료가 과립상의 수지 조성물인 경우에는 입도 분포에 의해서도 점도, 경화성이 변화하게 된다. 이와 같은 이유로, 본 발명에는 반도체 봉지용 수지 조성물의 점도 특성 및 유동성을 평가하는 방법으로서 유전분석 장치로 측정하는 최저 이온 점도에 도달할 때까지의 시간, 최저 이온 점도, 및 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 최대값(이하, 단지 「최대값」라고도 한다)에 대하여 90%의 이온 점도값에 도달할 때까지의 시간 사이의 간격을 이용한다. 이에 의하여, 과립상의 수지 조성물을 이용한 압축 성형에 있어서의 성형시의 상황을 적절히 재현할 수 있게 된다. 종래, 반도체 봉지용 수지 조성물의 점도 특성 및 유동성을 평가하는 방법으로서는, 스파이럴 플로우(spiral flow), 고화식 플로우, 브라벤다(Brabender), 라보 프라스트밀(Labo Plastomill) 등이 이용되어 왔다. 그렇지만, 어느 평가 수단도 유동 중의 수지 점도 거동을 나타내는 수단으로서 압축 성형으로의 실질, 무전단에서의 점도 거동을 올바르게 나타낼 수 없었고, 즉, 수지에 걸리는 전단력에 의하여 분자끼리 충돌에 의한 반응의 촉진 및 분자의 절단에 의한 경화의 지연이 발생하여 압축 성형으로의 상태를 올바르게 파악할 수 없었다.
반도체 봉지용 수지 조성물을 유전분석 장치로 측정했을 때의 이온 점도 특성은 과립상의 반도체 봉지용 수지 조성물의 점도 특성 및 경화 거동을 나타내는 특성이며, 또한, 압축 성형에 있어서의 성형시 상황에 가까운 실질적 무전단 상태로 과립상의 수지 조성물의 점도 특성, 경화 거동을 평가하는데 적합한 것이다. 도 3은 본 발명에 따르는 반도체 봉지용 수지 조성물을 유전분석 장치로 측정했을 때의 이온 점도 및 슬로프의 프로파일을 나타내는 그림이다. 수지 전체가 녹은 상태가 된 단계에서 이온 점도가 최소값이 되고, 경화가 진행됨에 따라 이온 점도는 상승한다. 최저 이온 점도에 도달할 때까지의 시간(이하, 「최저 이온 점도 도달시간」이라고도 함)은 과립상의 수지 조성물로서의 잘 녹는 정도를 나타내는 것이고, 최저 이온 점도의 값은 과립상의 수지 조성물로서 최저 점도를 나타내는 것이다. 또한, 최저 이온 점도에 도달할 때까지의 시간과 최대값에 대한 90%의 이온 점도값에 도달할 때까지의 시간 사이의 간격(이하, 「안정 시간」이라고도 함)은 과립상의 수지 조성물이 유동성을 가지는 시간 폭을 나타내는 것이다.
본 발명의 반도체 봉지용 수지 조성물은 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하인 것이 바람직하고, 15초 이하인 것이 더욱 바람직하다. 최저 이온 점도에 도달할 때까지의 시간이 상기 상한값 이하인 경우에, 반도체 장치의 와이어에 수지가 접촉할 때의 수지 점도가 충분히 낮게 됨으로써, 와이어 직경이 18㎛ 이하의 경우에도 와이어 스윕이 발생하는 일이 거의 없고(와이어 스윕율로 2.5% 이하), 결과적으로 파인 피치 와이어의 쇼트 불량의 발생을 억제할 수 있다. 또한, 최저 이온 점도에 도달할 때까지의 시간의 하한값에 대하여는 특별히 한정되는 것은 아니지만, 압축 성형 금형의 캐비티에 접촉한 수지 부분만이 선행하여 용융, 경화하는 것 등에 수반한 부분적 겔화나 불균일한 경화의 발생을 고려한다면 2초 이상인 것이 바람직하고, 5초 이상인 것이 더욱 바람직하다.
본 발명의 반도체 봉지용 수지 조성물은 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 최저 이온 점도값이 6.5 이하인 것이 바람직하고, 6.3 이하인 것이 더욱 바람직하다. 최저 이온 점도값이 상기 상한값 이하인 경우, 와이어 직경이 18㎛ 이하이어도 와이어 스윕이 거의 발생하지 않고(와이어 스윕율로 2.5% 이하), 결과적으로 파인 피치 와이어의 쇼트 불량 발생을 억제할 수 있다. 또한, 최저 이온 점도값의 하한값에 대하여는, 특별히 한정되는 것은 아니지만, 수지 점도가 너무 낮아짐에 따라서 에어 벤트부 또는 파팅 라인(parting line)에 버(burr)가 발생하는 것을 고려한다면, 1 이상인 것이 바람직하고, 3 이상인 것이 더욱 바람직하다. 여기서, 최저 이온 점도값이란 측정 개시 후로부터 300초 후에 이르기까지에 있어서 이온 점도값의 최소값을 말한다.
본 발명의 반도체 봉지용 수지 조성물은 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격이 10초 이상인 것이 바람직하고, 14초 이상인 것이 더욱 바람직하다. 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격이 상기 하한값 이상인 경우, 성형 중의 수지의 점도 증가에 따른 충전 불량 또는 보이드의 발생 우려가 거의 없다. 또한, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격의 상한값에 대하여 특별히 한정되는 것은 아니지만, 경화성이 저하됨에 따라, 금형의 오염이 심해져서, 클리닝 회수 증가에 의한 생산성의 저하가 발생하거나 경화물의 내열성이나 내습성 등이 저하하는 것을 고려한다면, 120초 이하인 것이 바람직하고, 60초 이하인 것이 더욱 바람직하다.
또한, 유전분석 장치 본체로서는 NETZSCH 사제의 DEA231/1 cure analyzer를, 프레스로서는 NETZSCH 사제의 MP235 Mini-Press를 사용할 수 있다. 또한, 측정 방법으로서는, ASTM E2039에 준거하여 측정할 수 있다.
본 발명의 반도체 봉지용 수지 조성물이 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이고, 최저 이온 점도값이 6.5 이하이며, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격을 10초 이상으로 하기 위하여, 에폭시 수지와 경화제 및 경화 촉진제의 종류와 배합량 및 과립상의 반도체 봉지용 수지 조성물의 입도 분포 등을 조정함으로써 달성된다.
본 발명의 과립상의 반도체 봉지용 수지 조성물은 JIS 표준 체를 이용한 체분에 의해 측정한 입도 분포에 의하여, 입자 직경 106㎛ 미만인 미세 분말을 수지 조성물 전체의 5 질량% 이하로 포함하는 것인 것이 바람직하고, 3 질량% 이하로 포함하는 것이 더욱 바람직하다. 입자 직경 106㎛ 미만인 미세 분말의 함량이 상기 상한값 이하이면, 반송, 칭량 단계에서 진동 피더 등의 반송 수단의 반송 경로 상에서 응집 또는 고착하거나 반송 수단에 부착하는 일이 없고, 안정된 반송성과 양호한 칭량 정밀도를 얻을 수 있다. 나아가, 입자 직경이 106㎛ 미만인 미세 분말의 함량이 상기 상한값 이하이면, 미세 분말의 용융, 경화가 상대적으로 선행되지 않고, 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 최저 이온 점도에 도달할 때까지의 시간과 최대값에 대한 90%의 이온 점도값에 도달할 때까지의 시간 사이의 간격을 적절한 범위로 하는 것이 용이하다는 점에서도 바람직하다. 또한, 입자 직경이 106㎛ 미만인 미세 분말의 함량이 상기 상한값 이하이면, 성형 단계에 있어서 입자 직경이 106㎛ 미만인 미세 분말의 용융, 경화가 상대적으로 선행됨에 따른 부분적인 겔화나 불균일한 경화가 발생할 우려가 적다. 또한, 입자 직경이 106㎛ 미만인 미세 분말의 함량의 하한값은 특별히 한정되는 것이 아니고 0 질량%이어도 된다.
본 발명의 과립상의 반도체 봉지용 수지 조성물은 JIS 표준 체를 이용한 체분에 의해 측정한 입도 분포에 의하여, 2mm 이상인 조립의 함량이 수지 조성물 전체에 대해서 3 질량% 이하인 것이 바람직하고, 2 질량% 이하인 것이 더욱 바람직하다. 2mm 이상인 조립의 함량이 상기 상한값 이하이면, 반송, 칭량 단계에서 질량이 큰 입자의 혼입에 따른 칭량 불균형이 발생하지 않고, 양호한 칭량 정밀도를 얻을 수 있어서 무엇보다도 성형 후의 반도체 장치의 품질을 안정화시킬 수 있다. 나아가 2mm 이상인 조립의 함량이 상기 상한값 이하이면 조립의 용융, 경화가 상대적으로 지연되지 않고, 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간을 적절한 범위로 하는 것이 용이하다는 점에서도 바람직하다. 또한, 2mm 이상인 조립의 함량이 상기 상한값 이하이면, 성형 단계에서, 2mm 이상인 조립의 용융, 경화가 상대적으로 지연됨에 따른 분균일한 경화이나 부분적인 와이어 스윕이 발생할 우려가 적다. 또한, 2mm 이상인 조립의 함량의 하한값에 대하여는 특별히 한정되는 것이 아니고 0 질량%이어도 된다.
과립상의 수지 조성물의 입도 분포를 측정하는 방법으로서는, 로탑형 체 진동기에 구비된 눈 격자 2.00 mm, 1.00 mm 및 106㎛의 JIS 표준 체를 이용하고, 이러한 체를 20분간에 걸쳐 진동(해머 타수: 120회/분)시키면서 40 g의 시료를 체에 통과시켜 분급하고, 분급 전의 전체 시료 질량에 대하여 2.00 mm, 1.00 mm의 체에 남는 입자의 질량%, 및 106㎛의 체를 통과하는 미세 분말의 질량%를 구하는 방법이 실제의 압축 성형에 필요한 특성을 재현할 수 있으므로 바람직하다. 또한 이러한 방법의 경우, 어스펙트 비가 높은 입자는 각각의 체를 통과할 가능성이 있지만, 편의상, 상기 일정 조건에 의해 분급한 성분의 질량%를 본 발명의 과립상의 수지 조성물의 각 입도 분포라고 정의한다.
또한, 종래 이용되어 온 압축 성형용의 반도체 봉지용 수지 조성물은 각 원료 성분을 믹서로 예비 혼합한 후, 롤, 니더 또는 압출기 등의 혼련기에 의해 가열혼련한 이후, 냉각, 분쇄 공정을 거쳐 분쇄한 것이어서, 전체 수지 조성물에 대해서, JIS 표준 체를 이용한 체분에 의해 측정한 입도 분포에 의하여, 106㎛ 미만인 미세 분말량은 10 질량%를 넘고, 2mm 이상인 조립량은 4∼6 질량% 정도로서 넓은 입도 분포를 가지는 것이었다. 또한, 종래의 압축 성형용 반도체 봉지용 수지 조성물의 분쇄물의 일례에 대하여는, 특개2000-021908(특허 문헌 1)에 기재된 바와 같이, 「에폭시 수지 성형 재료는 분쇄한 미세 가루를 커트한 조립, 또는 미세 가루를 굳힌 과립」이라고 기재되어 있다(특허 문헌 1의 단락 0010). 같은 문헌의 실시예를 보면, 과립상의 반도체 봉지용 수지 조성물은 예를 들면, 거의 구상으로 평균 입자 직경이 약 2mm인 것, 혼련품을 분쇄하고 분쇄품의 입자 직경 1 mm 이하인 미세 분말을 커트하여 평균 입자 직경이 약 3 mm인 조분 등이었다. 즉, 특허 문헌 1에 기재된 에폭시 수지 성형 재료에 대하여는 2mm 이상인 조립을 상당한 양으로 포함하고 있는 것이었다. 또한, 같은 문헌에는 2mm 이상인 조립을 커트하는 기재가 없고, 생산성의 관점으로부터도 이러한 커트 공정을 추가할 것도 없다고 생각된다.
또한, 압축 성형은 트랜스퍼 성형처럼 칩 상의 수지 충전을 위하여 수지를 유동 주입시킬 필요가 없고, 캐비티 내에서 횡방향으로 수지의 유동이 적기 때문에, 트랜스퍼 성형에는 곤란한 칩 상의 수지 두께가 얇은 갭 구조의 패키지, 예를 들면, 칩 상의 수지 두께가 80∼150㎛의 얇은 갭 구조의 패키지에서도 적절한 압축 성형용의 수지 조성물을 선택함으로써, 와이어 스윕이나 충전 불량이 발생하지 않고, 제품 수율이 양호하게 성형할 수 있다. 이와 같은 얇은 갭 구조의 패키지에도 적용할 수 있는 압축 성형용의 수지 조성물로는 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 15초 이하이고, 최저 이온 점도값이 6.3 이하이며, 또한 최저 이온 점도에 도달할 때까지의 시간과 최대값에 대하여 90%의 이온 점도값에 도달할 때까지의 시간 사이의 간격이 14초 이상인 것을 이용하는 것이 더욱 바람직하다. 또한, 칩 상의 갭이 80㎛ 이하의 경우는 와이어가 노출할 우려가 있다.
본 발명의 반도체 봉지용 수지 조성물에는 에폭시 수지를 이용한다. 본 발명의 수지 조성물에 이용되는 에폭시 수지는 예를 들면, 1 분자 내에 에폭시기를 2개 이상 가지는 모노머, 올리고머, 폴리머 전반이며, 그 분자량, 분자 구조를 특별히 한정하는 것은 아니지만, 예를 들면, 바이페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 스틸벤형 에폭시 수지, 하이드로퀴논형 에폭시 수지 등의 결정성 에폭시 수지; 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프톨 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 페닐렌 골격 함유 페놀 아랄킬형 에폭시 수지, 바이페닐렌 골격 함유 페놀 아랄킬형 에폭시 수지, 페닐렌 골격 함유 나프톨 아랄킬형 에폭시 수지 등의 페놀 아랄킬형 에폭시 수지; 트리페놀 메탄형 에폭시 수지, 알킬 변성 트리페놀 메탄형 에폭시 수지 등의 3 관능형 에폭시 수지; 디시클로펜타디엔 변성 페놀형 에폭시 수지, 테르펜 변성 페놀형 에폭시 수지 등의 변성 페놀형 에폭시 수지; 트리아진 핵 함유 에폭시 수지 등의 복소환 함유 에폭시 수지 등을 들 수 있고, 이들은 1 종류를 단독으로 이용해도 되고, 2 종류 이상을 조합하여 이용해도 된다. 이 중에서 바이페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 바이페니렌 골격 함유 페놀 아랄킬형 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지가 매우 적합하게 이용된다. 또한, 수지 조성물이 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이고, 최저 이온 점도값이 6.5 이하이며, 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간과 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간 사이의 간격을 10초 이상으로 한다는 점에서 분자 구조에 바이페닐 골격을 가지며 에폭시 당량이 180 이상인 것을 이용하는 것이 바람직하다.
에폭시 수지 전체의 배합 함량의 하한값에 대하여는 특별히 한정되는 것은 아니지만, 전체 수지 조성물 중에 2 질량% 이상인 것이 바람직하고, 4 질량% 이상인 것이 더욱 바람직하다. 배합량의 하한값이 상기 범위 내인 경우, 유동성의 저하 등을 발생시킬 우려가 적다. 또한, 에폭시 수지 전체의 배합량의 상한값에 대하여도, 특별히 한정되는 것은 아니지만, 전체 수지 조성물 중에 15 질량% 이하인 것이 바람직하고, 13 질량% 이하인 것이 더욱 바람직하다. 배합량의 상한값이 상기 범위 내인 경우, 솔더 저항의 열화 등을 일으킬 우려가 적다. 또한, 유전분석 장치로 측정되는 최저 이온 점도에 도달할 때까지의 시간, 최저 이온 점도 및 최대값에 대한 90%의 이온 점도값에 도달할 때까지의 시간과 최저 이온 점도에 도달할 때까지의 시간 사이의 간격을 고려하면, 이용하는 에폭시 수지의 종류에 따라 배합량을 적절히 조정하는 것이 바람직하다.
본 발명의 반도체 봉지용 수지 조성물에는 경화제를 이용한다. 본 발명의 수지 조성물에 이용되는 경화제로서는, 에폭시 수지와 반응하여 경화시킬 수 있는 것이면 특별히 한정되지 않고, 예를 들면, 에틸렌디아민, 트리메틸렌디아민, 테트라메틸렌디아민, 헥사메틸렌디아민 등의 탄소수 2~20의 직쇄 지방족 디아민, 메타페닐렌디아민, 파라페닐렌디아민, 파라크실렌디아민, 4,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐프로판, 4,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐술폰, 4,4'-디아미노디시클로헥산, 비스(4-아미노페닐)페닐메탄, 1,5-디아미노나프탈렌, 메타크실렌디아민, 파라크실렌디아민, 1,1-비스(4-아미노페닐)시클로헥산, 디시아노디아미드 등의 아미노류; 아닐린 변성 레졸 수지나 디메틸에테르 레졸 수지 등의 레졸형 페놀 수지; 페놀 노볼락 수지, 크레졸 노볼락 수지, tert-부틸 페놀 노볼락 수지, 노닐 페놀 노볼락 수지 등의 노볼락형 페놀 수지;폴리파라옥시스티렌 등의 폴리옥시스틸렌; 페놀 아랄킬 수지 등의 페놀 수지나 산무수물 등을 들 수 있고, 이들을 1 종류를 단독으로 이용할 수 있고, 2 종류 이상을 조합하여 이용할 수 있다. 이 중에는, 페놀 노볼락 수지, 페닐렌 골격을 가지는 페놀 아랄킬 수지, 바이페니렌 골격을 가지는 페놀 아랄킬 수지 등이 매우 적합하게 이용된다. 또한, 수지 조성물이 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이고, 최저 이온 점도값이 6.5 이하이며, 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간과 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간 사이의 간격이 10초 이상인 범위로 한다는 관점에서, 분자 구조에 페닐렌 및/또는 바이페닐 골격을 가지고 수산기 당량이 160 이상인 것을 이용하는 것이 바람직하다.
경화제 전체의 배합량의 하한값에 대하여는, 특별히 한정되는 것은 아니지만, 전체 수지 조성물 중에 0.8 질량% 이상인 것이 바람직하고, 1.5 질량% 이상인 것이 더욱 바람직하다. 배합량의 하한값이 상기 범위 내인 경우, 충분한 유동성을 얻을 수 있다. 또한, 경화제 전체의 배합량의 상한값에 대하여도 특별히 한정되는 것은 아니지만, 전체 수지 조성물 중에, 10 질량% 이하인 것이 바람직하고, 8 질량% 이하인 것이 더욱 바람직하다. 배합량의 상한값이 상기 범위 내인 경우, 양호한 솔더 저항을 얻을 수 있다. 또한, 유전분석 장치로 측정하는, 최저 이온 점도에 도달할 때까지의 시간, 최저 이온 점도 및 최대값에 대한 90%의 이온 점도값에 도달할 때까지의 시간과 최저 이온 점도에 도달할 때까지의 시간 사이의 간격을 고려하면, 이용하는 경화제의 종류에 따라 배합량을 적절히 조정하는 것이 바람직하다.
또한, 경화제로서 페놀 수지계 경화제를 이용하는 경우에 에폭시 수지 전체와 페놀 수지계 경화제 전체의 배합량로는, 에폭시 수지 전체의 에폭시기 수(EP)와 페놀 수지계 경화제 전체의 페놀성 수산기 수(OH)의 당량비(EP)/(OH)가 0.8 이상, 1.3 이하인 것이 바람직하다. 당량비가 이와 같은 범위 내인 경우, 수지 조성물의 성형시에 충분한 경화성을 얻을 수 있다. 또한, 당량비가 이러한 범위 내인 경우, 수지 경화물에 있어서의 양호한 물성을 얻을 수 있다. 또한, 면적(area) 표면 실장 형태의 반도체 장치에 있어서 휨(warpage)의 저감을 고려하면, 수지 조성물의 경화성 및 수지 경화물의 유리 전이 온도 또는 열시(thermal time) 탄성률을 높일 수 있도록, 이용하는 경화 촉진제의 종류에 따라 에폭시 수지 전체의 에폭시기 수(Ep)와 경화제 전체의 페놀성 수산기 수(Ph)와의 당량비(Ep/Ph)를 조정하는 것이 바람직하다. 또한, 유전분석 장치로 측정하는 최저 이온 점도에 도달할 때까지의 시간, 최저 이온 점도 및 최대값에 대한 90%의 이온 점도값에 도달할 때까지의 시간과 최저 이온 점도에 도달할 때까지의 시간 사이의 간격을 고려하면, 이용하는 에폭시 수지, 페놀 수지계 경화제의 종류에 따른 당량비를 적절히 조정하는 것이 바람직하다.
본 발명의 반도체 봉지용 수지 조성물에는 경화 촉진제를 이용한다. 본 발명의 반도체 봉지용 수지 조성물에 이용되는 경화 촉진제로는, 에폭시기와 페놀성 수산기와의 경화 반응을 촉진시키는 것이면 되고, 일반적으로 봉지 재료에 사용되는 것을 이용할 수 있다. 예를 들면, 1,8-디아자비시클로(5,4,0)운데센-7 등의 디아자비시클로알켄 및 그 유도체; 트리부틸아민, 벤질디메틸아민 등의 아민계 화합물; 2-메틸 이미다졸 등의 이미다졸 화합물; 트리페닐포스핀, 메틸디페닐포스핀 등의 유기 포스핀류; 테트라페닐 포스포늄·테트라페닐 보레이트, 테트라페닐 포스포늄·테트라안식향산 보레이트, 테트라페닐 포스포늄·테트라나프토산 보레이트, 테트라페닐 포스포늄· 테트라나프토일옥시 보레이트, 테트라페닐 포스포늄·테트라나프틸옥시 보레이트 등의 테트라 치환 포스포늄·테트라 치환 보레이트; 벤조퀴논을 아닥트 한 트리페닐 포스핀 등을 들 수 있다. 이들은 1 종류를 단독으로 이용해도 되고, 2 종류 이상을 조합하여 이용해도 된다. 이 중에서, 테트라 치환 포스포늄 화합물, 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물, 포스포늄 화합물과 실란 화합물의 부가물 등의 인 원자 함유 화합물이 매우 적합하게 이용된다. 또한, 수지 조성물이 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이고, 최저 이온 점도값이 6.5 이하이며, 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간과 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간 사이의 간격이 10초 이상의 범위로 한다는 관점에서 저점도, 열 안정성과 경화성의 균형이 양호해지는 잠복성(latency)을 가지는 경화 촉진제를 이용하는 것이 바람직하다.
경화 촉진제 전체의 배합량의 하한값은 전체 수지 조성물 중 0.1 질량% 이상인 것이 바람직하다. 경화 촉진제 전체의 배합량의 하한값이 상기 범위 내인 경우, 충분한 경화성을 얻을 수 있다. 또한, 경화 촉진제 전체의 배합량의 상한값은 전체 수지 조성물 중 1 질량% 이하인 것이 바람직하다. 경화 촉진제 전체의 배합량의 상한값이 상기 범위 내인 경우, 충분한 유동성을 얻을 수 있다. 또한, 유전분석 장치로 측정하는, 최저 이온 점도에 도달할 때까지의 시간, 최저 이온 점도 및 최대값에 대한 90%의 이온 점도값에 도달할 때까지의 시간과 최저 이온 점도에 도달할 때까지의 시간 사이의 간격을 고려하면, 이용하는 경화 촉진제의 종류에 따라 배합량을 적절히 조정하는 것이 바람직하다.
본 발명의 반도체 봉지용 수지 조성물에는 무기 충전제를 이용한다. 본 발명의 반도체 봉지용 수지 조성물에 이용되는 무기 충전제로는, 일반적으로 반도체 봉지 재료에 이용되고 있는 것이면 특별히 제한은 없고, 용융 파쇄 실리카, 용융 구상 실리카, 결정 실리카, 2차 응집 실리카 등의 실리카; 알루미나, 티탄 화이트, 수산화 알루미늄, 탈크, 진흙, 마이카, 유리 섬유 등을 들 수 있다. 이 중에서도, 특히 용융 구상 실리카가 바람직하다. 또한, 입자 형상은 제한이 없으나 진구상인 것이 바람직하고, 또한, 입자의 크기가 다른 것을 혼합함으로써 충전량을 크게 할 수 있다. 또한, 수지 조성물이 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때의, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이고, 최저 이온 점도값이 6.5 이하이며, 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간과 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간 사이의 간격이 10초 이상으로 한다는 관점에서 용융 구상 실리카를 이용하는 것이 바람직하다.
무기 충전제의 함유량의 하한값으로는, 수지 조성물 전체의 78 질량% 이상인 것이 바람직하고, 80 질량% 이상인 것이 더욱 바람직하고, 83 질량% 이상인 것이 특히 바람직하다. 무기 충전제의 함유량의 하한값이 상기 범위 내인 경우, 수지 조성물의 경화물 물성으로 흡습량이 증가하거나 강도가 저하되지 않고, 양호한 솔더 크랙 저항을 얻을 수 있다. 또한, 무기 충전제의 함유량의 상한값으로서, 수지 조성물 전체의 93 질량% 이하인 것이 바람직하고, 91 질량% 이하인 것이 더욱 바람직하고, 90 질량% 이하인 것이 특히 바람직하다. 무기 충전제의 함유량의 상한값이 상기 범위 내인 경우, 유동성이 저하되지 않고 양호한 성형성을 얻을 수 있다. 또한, 수지 조성물이 유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때, 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이고, 최저 이온 점도값이 6.5 이하이며, 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간과 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간 사이의 간격을 10초 이상으로 한다는 관점에서, 양호한 솔더 저항을 얻을 수 있는 범위 내에서, 무기 충전제의 함유량을 낮게 설정하는 것이 바람직하다.
본 발명의 반도체 봉지용 수지 조성물에는 상기의 성분 이외에, 필요에 따라서, γ-글리시드옥시프로필트리메톡시실란 등의 커플링제; 카본 블랙 등의 착색제; 천연 왁스, 합성 왁스, 고급 지방 또는 그 금속 염류, 파라핀 등의 이형제; 실리콘 오일, 실리콘 고무 등의 저응력 성분; 산화 방지제 등의 각종 첨가제를 배합할 수 있다.
다음으로, 본 발명의 반도체 봉지용 수지 조성물을 제조하는 방법에 대해서 설명한다. 본 발명의 반도체 봉지용 수지 조성물은 전술한 성분 및 그 외의 첨가제 등을 예를 들면, 믹서 등을 이용하여 상온에서 균일하게 혼합한 후 가열 롤, 니더 또는 압출기 등의 혼련기를 이용하여 용융 혼련한 후, 냉각, 분쇄한 것을 체를 이용하여 조립과 미세 분말의 제거를 실시하여 제조하는 방법(이하, 「분쇄 체분법」이라고도 말한다.), 용융 혼련된 수지 조성물을 과립 상태가 되도록 조립화하는 방법 등에 의해 얻을 수 있다. 수지 조성물의 제조에 있어서의 제품 수율 등의 관점에서 조립화하는 방법이 바람직하다. 조립화하는 방법으로는 예를 들면, 추진기(screw) 선단부에 작은 구멍을 복수 배치한 다이를 설치한 압출기를 이용하여, 다이에 배치된 작은 구멍으로부터 스트랜드 형태으로 밀려나오는 용융 수지를 다이 면에 거의 평행하게 슬라이딩(摺動) 회전하는 커터로 절단하여 제조하는 방법(이하, 「핫 컷법」이라고도 말한다.) 등도 있지만, 마모 금속가루 등의 혼입 문제 등을 고려하면, 직접 또는 간접적인 가열 수단에 의해 온도가 조절되는 복수의 작은 구멍을 가지는 원통형 외주부와 원반형 밑면으로 구성된 회전자의 내측으로, 용융 혼련된 수지 조성물을 용융 상태로 공급하고, 회전자를 회전시켜 얻을 수 있는 원심력에 의해서 그 수지 조성물을 작은 구멍을 통과시킴으로써, 과립상의 반도체 봉지용 수지 조성물을 얻는 방법(이하, 「원심 제분법」이라고도 말한다.)이 바람직하다. 이 제조 방법에 대하여 적절한 제조 조건을 조정함으로써, JIS 표준 체를 이용한 체분에 의해 측정한 입도 분포에 의하여, 입자 직경 106㎛ 미만인 미세 분말의 반도체 봉지용 수지 조성물 전체에 대한 함량이 5 질량% 이하이며, 입자 직경이 2mm 이상인 조립의 반도체 봉지용 수지 조성물 전체에 대한 함량이 3 질량% 이하인 과립상의 반도체 봉지용 수지 조성물을 얻을 수 있다.
다음으로, 본 발명의 반도체 봉지용 에폭시 수지 조성물을 얻기 위한 제조 방법의 일례인 원심 제분법에 대하여 도면을 이용하여 보다 자세하게 설명한다. 도 4에서는 과립상의 반도체 봉지용 에폭시 수지 조성물을 얻기 위한 수지 조성물의 용융 혼련으로부터 과립상의 수지 조성물의 포집까지의 하나의 실시예에 대한 개략도를, 도 5에서 회전자 및 회전자의 원통형 외주부를 가열하기 위한 여자 코일의 하나의 실시예에 대한 단면도를, 도 6에서 용융 혼련된 수지 조성물을 회전자에 공급하는 2중 관식 원통체의 하나의 실시예에 대한 단면도를 각각 나타낸다.
2축 압출기(209)로 용융 혼련된 에폭시 수지 조성물은 내벽과 외벽의 사이에 냉매를 통해 냉각된 2중 관식 원통체(205)를 통해 회전자(201)의 안쪽으로 공급된다. 이때, 2중 관식 원통체(205)는 용융 혼련된 에폭시 수지 조성물이 2중 관식 원통체(205)의 벽에 부착하지 않도록 냉매를 이용하여 냉각되고 있는 것이 바람직하다. 2중 관식 원통체(205)를 통하여 에폭시 수지 조성물을 회전자(201)에 공급함으로써, 에폭시 수지 조성물이 연속한 필라멘트 형태로 공급되는 경우라도, 회전자(201)가 고속 회전하고 있으므로, 에폭시 수지 조성물이 회전자(201)로부터 흘러넘쳐내리지 않고 안정적인 공급이 가능하다.
회전자(201)은 모터(210)에 접속되어 있어서 임의의 회전수로 회전시킬 수 있다. 회전자(201)의 외주 상에 설치한 복수의 작은 구멍을 가지는 원통형 외주부(202)는 자성 재료(203)을 구비하고 있어 그 근방에 구비된 여자 코일(204)에 교류 전원 발생 장치(206)에 의해 발생시킨 교류 전원을 통전시킴으로써 발생하는 교번 자속의 통과에 수반된 와상 전류 손실이나 히스테리시스 손실에 의해 가열된다. 또한, 이 자성 재료(203)로서 예를 들면, 철재나 규소강 등을 들 수 있고, 1 종류 또는 2 종류 이상의 자성 재료(203)을 복합하여 사용할 수 있다. 복수의 작은 구멍을 가지는 원통형 외주부(202)의 작은 구멍 부근은 자성 재료(203)와 동일한 재질로 형성되어 있지 않아도 된다. 예를 들어, 열전도율이 높은 비자성 재료로 형성되고 그 상하에 자성 재료(203)를 구비함으로써, 가열된 자성 재료(203)을 열원으로 하여 열전도에 의해 원통형 외주부(202)의 작은 구멍 부근을 가열할 수도 있다. 비자성 재료로는 동이나 알루미늄 등을 들 수 있고, 1 종류 또는 2 종류 이상의 비자성 재료를 복합하여 사용할 수 있다. 에폭시 수지 조성물은 회전자(201)의 안쪽으로 공급된 후, 모터(210)에 의해 회전자(201)을 회전시켜 얻을 수 있는 원심력에 의해서, 가열된 원통형 외주부(202)로 비행(飛行) 이동한다.
가열된 복수의 작은 구멍을 가지는 원통형 외주부(202)에 접촉한 에폭시 수지 조성물은 용융 점도가 상승하지 않고, 용이하게 원통형 외주부(202)의 작은 구멍을 통과하여 토출된다. 가열 온도는 적용되는 에폭시 수지 조성물의 특성에 의해 임의로 설정할 수 있다. 일반적으로는 가열 온도가 너무 높으면 에폭시 수지 조성물의 경화가 진행되어, 유동성이 저하되거나 원통형 외주부(202)의 작은 구멍에 막힐 수 있지만, 적절한 온도 조건의 경우에는, 수지 조성물과 원통형 외주부(202)의 접촉 시간이 극히 짧기 때문에 유동성에의 영향은 매우 적다. 또한, 복수의 작은 구멍을 가지는 원통형 외주부(202)는 균일하게 가열되고 있기 때문에, 국소적인 유동성의 변화는 매우 적다. 또한, 원통형 외주부(202)의 복수의 작은 구멍에 있어서, 사용하는 수지 조성물의 입자 형상이나 입도 분포에 따라 구멍 직경을 임의로 조정할 수 있다.
원통형 외주부(202)의 작은 구멍을 통과하여 토출된 과립상의 수지 조성물은 예를 들면, 회전자(201)의 주위에 설치한 외부 탱크(208)로 포집된다. 외부 탱크(208)는 과립상의 에폭시 수지 조성물의 내벽으로의 부착, 과립상의 에폭시 수지 조성물끼리의 융착을 방지하기 위해서, 원통형 외주부(202)의 작은 구멍을 통과하여 비행해 오는 과립상의 에폭시 수지 조성물이 충돌하는 충돌면이 과립상의 에폭시 수지 조성물의 비행 방향에 대해서 10∼80도, 바람직하게는 25∼65도의 경사를 가지고 설치되는 것이 바람직하다. 에폭시 수지 조성물의 비행 방향에 대한 충돌면의 경사가 상기 상한값 이하인 경우, 과립상의 에폭시 수지 조성물의 충돌 에너지를 충분히 분산시킬 수 있어 벽면으로의 부착이 발생될 우려가 적다. 또한, 에폭시 수지 조성물의 비행 방향에 대한 충돌면의 경사가 상기 하한값 이상인 경우, 과립상의 에폭시 수지 조성물의 비행 속도를 충분히 감소시킬 수 있어서, 외부 탱크 벽면에 2차 충돌했을 경우에도 그 외장 벽면에 부착할 우려가 적다.
또한, 과립상의 에폭시 수지 조성물이 충돌하는 충돌면의 온도가 높아지면, 과립상의 에폭시 수지 조성물이 부착하기 쉬워지기 때문에, 충돌면 외주에는 냉각 쟈켓(207)을 마련하여 충돌면을 냉각하는 것이 바람직하다. 외부 탱크(208)의 내경은 과립상의 에폭시 수지 조성물이 충분히 냉각되어 과립상의 에폭시 수지 조성물의 내벽에의 부착이나, 과립상의 에폭시 수지 조성물끼리의 융착이 생기지 않는 정도의 크기로 하는 것이 바람직하다. 일반적으로, 회전자(201)의 회전에 의해 공기의 흐름이 발생하여 냉각 효과를 얻을 수 있지만, 필요에 따라서 찬 바람을 도입할 수 있다. 외부 탱크(208)의 크기는 처리하는 수지량에 따라 다양할 수 있고, 예를 들면 회전자(201)의 직경이 20cm인 경우, 외부 탱크(208)의 내경은 100cm 정도이면 부착이나 융착을 막을 수 있다.
다음으로, 과립상의 반도체 봉지용 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하여 이루어지는 본 발명의 반도체 장치에 대해서 설명한다. 또한, 본 발명의 과립상의 수지 조성물을 이용하고 압축 성형에 의하여 반도체 소자를 봉지하여 반도체 장치를 제조하는 방법은 앞서 말한 바와 같다. 본 발명의 반도체 장치로 봉지되는 반도체 소자로는, 특별히 한정되는 것이 아니고, 예를 들면, 집적회로, 대규모 집적회로, 트랜지스터, 사이리스터, 다이오드 등을 들 수 있다.
본 발명의 반도체 장치의 형태로서는, 특별히 한정되지 않지만, 예를 들면, 볼 그리드 어레이(BGA), MAP 타입의 BGA 등을 들 수 있다. 또한, 듀얼 인라인 패키지(DIP), 플라스틱 리드 칩 캐리어(PLCC), 쿼드 플랫 패키지(QFP), 로우 프로파일 쿼드 플랫 패키지(LQFP), 스몰 아웃라인 패키지(SOP), 스몰 아웃라인 J-리디드 패키지(SOJ), 박형 스몰 아웃라인 패키지(TSOP), 박형 쿼드 플랫 패키지(TQFP), 테이프 캐리어 패키지(TCP), 칩사이즈 패키지(CSP), 쿼드 플랫 노리디드 패키지(QFN), 스몰 아웃라인 노리디드 패키지(SON), 리드프레임 BGA(LF-BGA) 등에도 적용 가능하다.
압축 성형으로 수지 조성물의 경화물에 의해 반도체 소자를 봉지한 본 발명의 반도체 장치는 그대로, 또는 80℃ 내지 200℃ 정도의 온도로, 10분 내지 10시간 정도의 시간을 들여 완전 경화시킨 후, 전자기기 등에 탑재된다.
이하에서, 리드 프레임 또는 회로 기판과 리드 프레임 또는 회로 기판 상에 적층 또는 병렬하여 탑재된 1 이상의 반도체 소자와 리드 프레임 또는 회로 기판과 반도체 소자를 전기적으로 접속하는 본딩 와이어와 반도체 소자와 본딩 와이어를 봉지하는 봉지재를 구비한 반도체 장치에 대해서, 그림을 이용하여 자세히 설명하지만, 본 발명은 본딩 와이어를 이용한 것으로 한정되는 것은 아니다.
도 7은 본 발명에 관한 반도체 봉지용 에폭시 수지 조성물을 이용하고, 리드 프레임의 다이 패드에 탑재된 반도체 소자를 봉지하여 제조되는 반도체 장치의 일례에 대한 단면 구조를 나타낸 그림이다. 다이 패드(303) 상에 다이 본드 물질 경화체(302)를 통하여 반도체 소자(301)가 고정되어 있다. 반도체 소자(301)의 전극 패드와 리드 프레임(305)은 와이어(304)에 의해 접속되어 있다. 반도체 소자(301)는 반도체 봉지용 수지 조성물의 경화체로 구성되는 봉지재(306)에 의해서 봉지되어 있다.
도 8은 본 발명에 관한 반도체 봉지용 에폭시 수지 조성물을 이용하고, 회로 기판에 탑재된 반도체 소자를 봉지하여 얻을 수 있는 반도체 장치의 일례에 대한 단면 구조를 나타낸 그림이다. 회로 기판(308) 상에 다이 본드 물질 경화체(302)를 통하여 반도체 소자(301)가 고정되어 있다. 반도체 소자(301)의 전극 패드(307)와 회로 기판(308) 상의 전극 패드(307)는 와이어(304)에 의해 접속되고 있다. 반도체 봉지용 에폭시 수지 조성물의 경화체로 구성되는 봉지재(306)에 의해서, 회로 기판(308)의 반도체 소자(301)가 탑재된 한 면 측만이 봉지되어 있다. 회로 기판(308) 상의 전극 패드(307)는 회로 기판(308) 상의 비봉지면 측의 솔더볼(309)과 내부에서 접합되어 있다.
실시예
본 발명을 실시예에 의해 더욱 자세하게 설명하지만, 본 발명이 아래의 실시예로 한정되는 것은 아니다.
실시예 1
에폭시 수지 1: 바이페닐렌 골격을 가지는 페놀 아랄킬형 에폭시 수지(일본 화약 주식회사제, NC-3000. 연화점 52℃, 에폭시 당량 270.) 8.53 질량부
페놀 수지 1: 바이페닐렌 골격을 가지는 페놀 아랄킬 수지(메이와 화성 주식회사제, MEH-7851. 연화점 67℃, 수산기 당량 203.) 6.42 질량부
경화 촉진제 1(홋쿄 화학공업 주식회사제, TPPBQ) 0.55 질량부
구상 용융 실리카(덴키화학공업 주식회사제, FB-560. 평균 입자 직경 30㎛.) 84 질량부
커플링제(신에츠 화학공업 주식회사제, KBM-803) 0.2 질량부
카르나바왁스 0.3 질량부
상기 배합의 반도체 봉지용 수지 조성물의 원재료를 슈퍼 믹서에 의해 5분간 분쇄 혼합한 후, 이 혼합 원료를 직경 65 mm의 실린더 내경을 가지는 동일 방향 회전의 2축 압출기에서 추진기 회전수 30 RPM, 100℃의 수지 온도로 용융 혼련함으로써 용융 혼련된 수지 조성물을 준비하였다. 이후에, 직경 20 cm의 회전자의 윗쪽에서 용융 혼련된 수지 조성물을 2 kg/hr의 비율로 공급하고, 회전자를 3000 RPM으로 회전시켜 얻을 수 있는 원심력에 의해서, 115℃로 가열된 원통형 외주부의 복수의 작은 구멍(구멍 직경 2.5mm)을 통과시킴으로써, 과립상의 반도체 봉지용 수지 조성물을 얻었다.
실시예 2∼4, 비교례 1∼6
표 1에 나타내는 배합에 따라서, 실시예 1과 동일한 방법으로 실시예 2∼4 및 비교예 1∼6의 과립상의 반도체 봉지용 수지 조성물을 얻었다.
실시예 5∼7
실시예 1과 동일한 배합으로, 원재료를 슈퍼 믹서에 의해 5분간 분쇄 혼합한 후, 이 혼합 원료를 직경 65 mm의 실린더 내경을 가지는 동일 방향 회전의 2축 압출기에서 추진기 회전수 30 RPM, 100℃의 수지 온도로 용융 혼련한 후, 시트 롤러(sheeting roller)에서 시트상으로 한 후 이를 냉각 후 분쇄하였다. 그 후, 표 2에서 기재한 미세 분말량과 조립량이 되도록, 체를 이용하여 입도 분포를 조정하고, 실시예 5∼7의 과립상의 반도체 봉지용 수지 조성물을 얻었다.
비교예 7
실시예 2와 동일한 배합으로, 원재료를 슈퍼 믹서에 의해 5분간 분쇄 혼합한 후, 이 혼합 원료를 직경 65 mm의 실린더 내경을 가지는 동일 방향 회전의 2축 압출기에서 추진기 회전수 30 RPM, 100℃의 수지 온도로 용융 혼련한 후, 시트 롤러에서 시트상으로 한 다음, 이를 냉각 후 분쇄하였다. 그 다음에, 표 2에서 기재한 미세 분말량과 조립량이 되도록, 체를 이용하여 입도 분포를 조정하고, 비교예 7의 과립상의 반도체 봉지용 수지 조성물을 얻었다.
실시예 1 이외에서 사용된 원재료는 아래와 같다.
에폭시 수지 2: 트리페닐 메탄형 에폭시 수지(재팬 에폭시 레진 주식회사제, 1032H60. 연화점 59℃, 에폭시 당량 171.)
에폭시 수지 3: 바이페닐형 에폭시 수지(재팬 에폭시 레진 주식회사제, YX-4000. 융점 107℃, 에폭시 당량 190.)
에폭시 수지 4: 디시클로펜타디엔 변성 에폭시 수지(DIC 주식회사제, HP-7200. 연화점 64℃, 에폭시 당량 265.)
에폭시 수지 5: 크레졸 노볼락 에폭시 수지(DIC 주식회사제, N660. 연화점 60℃, 에폭시 당량 200.)
페놀 수지 2: 트리페닐 메탄형 페놀 수지(메이와 화성 주식회사제, MEH-7500. 연화점 110℃, 수산기 당량 97.)
페놀 수지 3: 페놀 노볼락 수지(스미토모 베이클라이트 주식회사제, PR-51714. 연화점 110℃, 수산기 당량 104.)
페놀 수지 4: 페닐렌 골격 함유 페놀 아랄킬 수지(미츠이 화학 주식회사제, XL-225-3L. 연화점 80℃, 수산기 당량 175.)
파쇄 실리카(덴키화학공업 주식회사제, FS-784. 평균 입자 직경 13㎛.)
경화 촉진제 2: 하기의 화학식 (1)로 표현되는 경화 촉진제
[화학식 (1)]
Figure pct00001
경화 촉진제 3: 트리페닐 포스핀
실시예 및 비교예에 있어서의 반도체 봉지용 수지 조성물을 하기의 방법으로 평가하고, 그 평가 결과를 표 1 및 표 2에 나타냈다.
평가방법
106㎛ 미만인 미세 분말량 및 2mm 이상인 조립량: 얻어진 과립상의 수지 조성물 40g을 1mg까지 칭량한 것을 시료로 하였다. 로탑형 체 진동기(마루비시 과학 기계 제작소제, 형식-SS-100A)에 구비된 눈 격자 2.00 mm 및 106㎛의 JIS 표준 체를 이용하고 이러한 체를 20분간에 걸쳐 진동(해머 타수: 120회/분)시키면서 시료를 체를 통과시켜 분급하였다. 이후에, 106㎛의 체를 통과한 미세 분말의 질량 및 체 상에 남은 2 mm인 조립의 질량을 측정하고, 분급 전의 시료 질량을 기준으로 상기 106㎛ 미만인 미세 분말량 및 2mm 이상인 조립량의 질량비를 산출하였다.
스파이럴 플로우: 저압 트랜스퍼 성형기(코타키세이키 주식회사제, KTS-15)를 이용하고, EMMI-1-66에 기준한 스파이럴 플로우 측정용 금형에, 금형 온도 175℃, 주입 압력 6.9 MPa, 압력 유지 시간 120초의 조건으로 수지 조성물을 주입하고 유동 길이(flow length)를 측정하였다. 스파이럴 플로우는 유동성의 파라미터이며, 수치가 큰 것이 유동성이 양호하다. 단위는 cm이다.
최저 이온 점도 도달시간, 최저 이온 점도, 안정 시간: 유전분석 장치 본체는 NETZSCH 사제의 DEA231/1 cure analyzer, 프레스는 NETZSCH 사제의 MP235 Mini-Press를 사용하였다. 측정 방법으로서는 ASTM E2039에 준거하여, 측정 온도 175℃, 측정 주파수 100Hz에서 과립상의 반도체 봉지용 수지 조성물 약 3g을 프레스 내의 전극부 상면으로 도입하고 프레스하여, 이온 점도의 변화를 측정하였다. 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간(최저 이온 점도 도달시간), 최저 이온 점도 및 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격(안정 시간)을 표에 나타냈다. 최저 이온 점도 도달시간은 과립상의 수지 조성물의 잘 녹는 정도와 관련된 파라미터이며, 수치가 작은 것이 잘 녹는 것을 의미한다. 단위는 초이다. 최저 이온 점도는 유동성과 관련된 파라미터이며, 수치가 작은 것이 유동성이 양호한 것이다. 단위는 없다. 안정 시간은 과립상의 수지 조성물이 유동성을 가지고 있는 시간 폭과 관련된 파라미터이며, 수치가 작은 것이 유동성을 가지고 있는 시간 폭이 짧은 것이다. 단위는 초이다.
반송 경로상에서의 고착, 부착: 수지 조성물의 시료 100g을 진동 피더(450 mm 길이×5 mm 폭)의 호퍼에 공급한 후, 반송량이 18 g/분이 되도록 진동의 세기를 조정하여, 10g을 반송한 후, 3분간 정지하는 것을 반복하면서 100g 전량을 반송하였다. 반송 후에 입자끼리의 고착이나 진동 피더에의 부착 상황을 관찰하여, 고착이나 부착의 유무를 확인하였다.
칭량 정밀도: 수지 조성물의 시료 100g을 진동 피더(450 mm 길이×5 mm 폭)의 호퍼에 공급한 후, 반송량이 18g/분이 되도록 진동의 세기를 조정하여, 1분 반송 후, 3분간 정지하는 것을 반복하면서, 각 반송량의 평균값 및 표준 편차를 구하였다.
와이어 스윕율: 수지 기판(사이즈 150×5mm)에, 칩 사이즈 7×7×0.4mm의 칩을 탑재하고, φ18㎛의 금 와이어에 의해 전기적으로 접속한 것을 압축 성형 금형 상형 캐비티에 설치하고, 진동 피더를 이용하여 칭량된 수지 조성물을 압축 성형 금형의 하형 캐비티에 투입한 후, 압축 성형기를 이용하여 금형 온도 175℃, 경화 시간 120초, 성형 압력 9.8 MPa의 조건으로, MAPBGA의 반도체 장치를 성형하고, 나아가 패널을 절단하여 반도체 장치를 얻었다. 절단 후의 반도체 장치의 사이즈는 22×22 mm, 수지부의 두께는 550㎛, 칩 상의 수지부의 두께는 150㎛ 이었다. 얻어진 패키지를 연한(soft) X선 투시 장치(소후텍스 주식회사제 PRO-TEST 100)로 관찰하여 패키지의 대각선 상에 있는 가장 긴 금 와이어 4개(길이 5mm)의 평균의 스윕율을(와이어 스윕량)/(와이어 길이)의 비율로 나타냈다. 단위는 %이다.
보이드: 상기 와이어 스윕율 평가용의 절단 후의 반도체 장치를 샘플로 하였다. 연한 X선을 이용해 내부 보이드를 평가하고, 사이즈 0.5mm 이상의 보이드를 계수하였다. 반도체 장치의 수 n=6의 평균값를 구하여 3.0개 이하의 수준을 양호(○), 3.0개를 넘는 수준을 불량(×)으로 판정하였다.
[표 1]
Figure pct00002
[표 2]
Figure pct00003
먼저, 제조 방법을 동일하게 수행한 실시예 1∼4와 비교예 1∼6의 대비를 실시한다. 에폭시 수지, 경화제, 경화 촉진제의 종류 및 배합량이 다르지만, 모두 최저 이온 점도 도달시간이 20초 이하이고, 최저 이온 점도가 6.5 이하이며, 안정 시간이 10초 이상을 보이는 실시예 1∼4는 모두 와이어 스윕율이 작고, 보이드의 발생도 발견되지 않았다. 또한, 실시예 1∼4는 106㎛ 미만인 미세 분말량이 5 질량% 이하이며, 2mm 이상인 조립량이 3 질량% 이하이기 때문에, 반송 경로 상에서의 고착이나 부착이 없고, 칭량 정밀도에 있어서도 양호한 결과를 얻을 수 있었다. 한편, 최저 이온 점도 도달시간이 20초를 넘는 것 및/또는 최저 이온 점도가 6.5를 넘는 것인 비교예 1∼3, 6에 대하여는 와이어 스윕이 떨어지는 결과를 보였다. 또한, 안정 시간이 10초를 밑도는 비교예 4, 5에 대하여는 보이드의 발생을 볼 수 있었다.
다음으로 실시예 1과 배합을 동일하게 수행한 실시예 5∼7과 실시예 2와 배합을 동일하게 수행한 비교예 7의 대비를 실시한다. 입도 분포는 약간 다르지만, 모두 최저 이온 점도 도달시간이 20초 이하이고, 최저 이온 점도가 6.5 이하이며, 안정 시간이 10초 이상인 실시예 5∼7는 모두 와이어 스윕율이 작고, 보이드의 발생도 볼 수 없었다. 한편, 2mm 이상인 조립량이 많아서 최저 이온 점도 도달시간이 20초를 넘는 비교예 7에 대하여는, 와이어 스윕이 떨어지는 결과를 보였다. 나아가 특허 문헌 1에 기재된 에폭시 수지 성형 재료에 대하여는 비교예 7과 마찬가지로 2mm 이상인 조립을 상당량 포함하고 있다. 이 때문에, 특허 문헌 1에 기재된 에폭시 수지 성형 재료를 이용했을 경우에도, 비교예 7과 마찬가지로 와이어 스윕이 떨어진다고 추측할 수 있다.
본 발명의 과립상의 반도체 봉지용 수지 조성물은 와이어 본딩의 파인 피치화, 와이어의 미세 배선화, 패키지의 박형화, 소자의 다단화에 의한 칩 바로 상부의 얇은 갭화, 및/또는 성형의 MAP화가 된 반도체 장치에 매우 적합하게 이용할 수 있다.
이 출원은, 2008년 12월 10일에 출원된 일본 특허 출원 특원2008-314066을 기초로 하는 우선권을 주장하며, 그 공개된 전부가 본 출원에 포함된다.

Claims (9)

  1. 압축 성형에 의해 반도체 소자를 봉지하여 이루어지는 반도체 장치에 이용되는 과립상의 반도체 봉지용 수지 조성물에 있어서,
    유전분석 장치로 측정 온도 175℃, 측정 주파수 100Hz의 조건에서 측정했을 때, 하기 a)∼c)를 만족하는 것을 특징으로 하는 반도체 봉지용 수지 조성물.
    a) 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간이 20초 이하이다.
    b) 최저 이온 점도값이 6.5 이하이다.
    c) 상기 측정 개시로부터 최저 이온 점도에 도달할 때까지의 시간과 측정 개시로부터 300초 후에서의 이온 점도값의 90%인 이온 점도값에 도달할 때까지의 시간 사이의 간격이 10초 이상이다.
  2. 청구항 1에 있어서,
    상기 반도체 봉지용 수지 조성물은 JIS 표준 체를 이용한 체분(篩分)에 의해 측정한 입도 분포에 의하여, 입자 직경이 106㎛ 미만인 미세 분말을 상기 반도체 봉지용 수지 조성물 전체의 5 질량% 이하로 포함하는 것을 특징으로 하는 반도체 봉지용 수지 조성물.
  3. 청구항 1 또는 2에 있어서,
    상기 반도체 봉지용 수지 조성물은 JIS 표준 체를 이용한 체분에 의해 측정한 입도 분포에 의하여, 입자 직경이 2mm 이상인 조립(粗粒)을 상기 반도체 봉지용 수지 조성물 전체의 3 질량% 이하로 포함하는 것을 특징으로 하는 반도체 봉지용 수지 조성물.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 반도체 봉지용 수지 조성물은, 직접 또는 간접적인 가열 수단에 의해 온도가 조절되는 복수의 작은 구멍을 가지는 원통형 외주부와 원반형 밑면으로 구성된 회전자의 내측으로, 용융 혼련된 상기 반도체 봉지용 수지 조성물을 용융 상태로 공급하고, 상기 회전자의 회전에 의해 발생하는 원심력에 의해서 상기 반도체 봉지용 수지 조성물을 상기 작은 구멍에 통과시켜 얻어지는 것을 특징으로 하는 반도체 봉지용 수지 조성물.
  5. 청구항 1 내지 청구항 4 중 어느 한 항의 과립상의 반도체 봉지용 수지 조성물을 이용하고, 압축 성형에 의해 반도체 소자를 봉지하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 청구항 5에 있어서,
    과립상의 상기 반도체 봉지용 수지 조성물을 반송, 칭량하는 공정을 압축 성형 공정의 직전에 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 청구항 5 또는 6에 있어서,
    압축 성형 금형의 캐비티 내의 공기를 탈기하면서 상기 압축 성형을 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 리드 프레임의 다이 패드 상에 또는 기판에 반도체 소자를 접착시켜 고정하고, 상기 반도체 소자의 와이어 본딩 패드와 상기 리드 프레임의 이너 리드 또는 상기 기판 상의 와이어 본딩 패드를 와이어에 의해 접속한 후, 청구항 1 내지 청구항 4 중 어느 한 항의 반도체 봉지용 수지 조성물을 이용하여 압축 성형에 의해 상기 반도체 소자를 봉지하여 이루어지는 반도체 장치로서, 상기 와이어의 직경이 18㎛ 이하이며, 상기 와이어의 스윕율이 2.5% 이하인 것을 특징으로 하는 반도체 장치.
  9. 청구항 8에 있어서,
    상기 반도체 소자 상의 상기 반도체 봉지용 수지 조성물의 경화물 두께가 150㎛ 이하인 것을 특징으로 하는 반도체 장치.
KR1020117015968A 2008-12-10 2009-12-02 반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치 KR101712216B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-314066 2008-12-10
JP2008314066 2008-12-10
PCT/JP2009/006562 WO2010067546A1 (ja) 2008-12-10 2009-12-02 半導体封止用樹脂組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20110094216A true KR20110094216A (ko) 2011-08-22
KR101712216B1 KR101712216B1 (ko) 2017-03-03

Family

ID=42242543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117015968A KR101712216B1 (ko) 2008-12-10 2009-12-02 반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (8)

Country Link
US (1) US8546959B2 (ko)
JP (1) JP5736643B2 (ko)
KR (1) KR101712216B1 (ko)
CN (1) CN102246296B (ko)
MY (1) MY152389A (ko)
SG (1) SG172036A1 (ko)
TW (1) TWI477545B (ko)
WO (1) WO2010067546A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180038836A (ko) * 2016-10-07 2018-04-17 주식회사 케이씨씨 반도체 봉지용 에폭시 수지 조성물

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546959B2 (en) * 2008-12-10 2013-10-01 Sumitomo Bakelite Co., Ltd. Resin composition for encapsulating semiconductor, method for producing semiconductor device and semiconductor device
WO2012121377A1 (ja) * 2011-03-10 2012-09-13 住友ベークライト株式会社 半導体装置および半導体装置の製造方法
JP2012214743A (ja) * 2011-04-01 2012-11-08 Hitachi Chemical Co Ltd 圧縮成形用固形封止樹脂組成物及び半導体装置
JP6044137B2 (ja) * 2011-07-08 2016-12-14 日立化成株式会社 コンプレッション成形用半導体封止樹脂材料及び半導体装置
JP5906550B2 (ja) * 2011-07-28 2016-04-20 株式会社Moresco ハイバリア性を有する封止材
JP6071216B2 (ja) * 2012-02-28 2017-02-01 Ｔｏｗａ株式会社 樹脂封止用材料の製造方法及び樹脂封止装置
JP5627619B2 (ja) * 2012-02-28 2014-11-19 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止体の製造方法
BR112014020987B1 (pt) * 2012-03-01 2021-05-04 Sumitomo Bakelite Co., Ltd composição de resina para fixação de rotor, rotor e veículo automotivo
JP6044096B2 (ja) * 2012-03-29 2016-12-14 住友ベークライト株式会社 封止用エポキシ樹脂組成物および電子機器の製造方法
JP2013234303A (ja) * 2012-05-11 2013-11-21 Panasonic Corp 半導体封止用エポキシ樹脂組成物と半導体装置
JP2014133831A (ja) * 2013-01-10 2014-07-24 Panasonic Corp 圧縮成形用エポキシ樹脂組成物と半導体装置
KR102367126B1 (ko) * 2015-03-23 2022-02-25 스미토모 베이클리트 컴퍼니 리미티드 압축 성형용 몰드 언더필 재료, 반도체 패키지, 구조체 및 반도체 패키지의 제조 방법
KR101900549B1 (ko) * 2015-06-30 2018-09-19 삼성에스디아이 주식회사 과립상 반도체 소자 봉지용 에폭시 수지 조성물 및 이를 사용하여 봉지된 반도체 소자
US9704767B1 (en) * 2015-12-23 2017-07-11 Intel Corporation Mold compound with reinforced fibers
JP2018024832A (ja) * 2016-07-29 2018-02-15 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物および半導体装置
JP6414373B1 (ja) * 2018-03-06 2018-10-31 日立化成株式会社 樹脂組成物の流動性評価方法、樹脂組成物の選別方法及び半導体装置の製造方法
JP7089995B2 (ja) * 2018-09-14 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20200168557A1 (en) * 2018-11-28 2020-05-28 Chung-Che Tsai Semiconductor package and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
KR102577534B1 (ko) 2018-12-21 2023-09-13 교세라 가부시키가이샤 반도체 밀봉용 성형 재료, 반도체 밀봉용 성형 재료의 제조 방법 및 그것을 사용한 반도체 장치
KR102643484B1 (ko) * 2021-10-19 2024-03-06 주식회사 케이씨씨 과립형 반도체 소자 봉지용 수지 조성물

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246671A (ja) * 1998-02-26 1999-09-14 Shin Etsu Chem Co Ltd 顆粒状エポキシ樹脂組成物の製造方法
JP2000021908A (ja) 1998-07-03 2000-01-21 Toshiba Chem Corp 樹脂封止型電子部品の製造方法
JP2006070197A (ja) 2004-09-03 2006-03-16 Kyocera Chemical Corp 圧縮成形用樹脂組成物と樹脂封止型半導体装置およびその製造方法
JP2006216899A (ja) 2005-02-07 2006-08-17 Kyocera Chemical Corp コンプレッション成形用成形材料及び樹脂封止型半導体装置
JP2008121003A (ja) * 2006-10-17 2008-05-29 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及びこれを用いた電子部品装置
JP2008266611A (ja) * 2007-03-23 2008-11-06 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999008321A1 (en) 1997-08-07 1999-02-18 Matsushita Electric Works, Ltd. Epoxy resin sealing material for molding semiconductor chip and method for manufacturing the same
JP3695686B2 (ja) * 1999-04-30 2005-09-14 住友ベークライト株式会社 熱硬化性樹脂組成物の造粒装置
JP2001055432A (ja) * 1999-08-20 2001-02-27 Fujitsu Ltd 半導体装置封止用樹脂組成物及びこれを用いた半導体装置、並びに半導体装置製造方法及び製造装置
JP2003285319A (ja) 2002-03-28 2003-10-07 Sumitomo Bakelite Co Ltd 樹脂組成物の製粉装置および製粉方法
JP2004027168A (ja) * 2002-05-08 2004-01-29 Hitachi Chem Co Ltd エポキシ樹脂組成物及び電子部品装置
WO2005106942A1 (ja) * 2004-04-30 2005-11-10 Sumitomo Bakelite Co., Ltd. 樹脂封止型半導体パッケージ並びにその製造方法及び製造装置
US20080029933A1 (en) * 2004-06-25 2008-02-07 Mitsubishi Engineering-Plastics Corporation Aromatic Polycarbonate Resin Composition, And Substrate For Optical Information-Recording Media, Transparent Optical Article, Lighting Appliance Cover And Transparent Member For Vehicles Comprising It
US20100193972A1 (en) * 2006-06-06 2010-08-05 Nitto Denko Corporation Spherical sintered ferrite particles, resin composition for semiconductor encapsulation comprising them and semiconductor devices produced by using the same
CN101641388B (zh) 2007-03-23 2012-11-21 住友电木株式会社 半导体密封树脂组合物和使用该树脂组合物的半导体器件
MY148755A (en) 2007-03-23 2013-05-31 Sumitomo Bakelite Co Semiconductor-encapsulating resin composition and semiconductor device
US8546959B2 (en) * 2008-12-10 2013-10-01 Sumitomo Bakelite Co., Ltd. Resin composition for encapsulating semiconductor, method for producing semiconductor device and semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246671A (ja) * 1998-02-26 1999-09-14 Shin Etsu Chem Co Ltd 顆粒状エポキシ樹脂組成物の製造方法
JP2000021908A (ja) 1998-07-03 2000-01-21 Toshiba Chem Corp 樹脂封止型電子部品の製造方法
JP2006070197A (ja) 2004-09-03 2006-03-16 Kyocera Chemical Corp 圧縮成形用樹脂組成物と樹脂封止型半導体装置およびその製造方法
JP2006216899A (ja) 2005-02-07 2006-08-17 Kyocera Chemical Corp コンプレッション成形用成形材料及び樹脂封止型半導体装置
JP2008121003A (ja) * 2006-10-17 2008-05-29 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及びこれを用いた電子部品装置
JP2008266611A (ja) * 2007-03-23 2008-11-06 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180038836A (ko) * 2016-10-07 2018-04-17 주식회사 케이씨씨 반도체 봉지용 에폭시 수지 조성물

Also Published As

Publication number Publication date
CN102246296A (zh) 2011-11-16
KR101712216B1 (ko) 2017-03-03
US20110260342A1 (en) 2011-10-27
US8546959B2 (en) 2013-10-01
JP5736643B2 (ja) 2015-06-17
TWI477545B (zh) 2015-03-21
JP2010159401A (ja) 2010-07-22
SG172036A1 (en) 2011-07-28
CN102246296B (zh) 2014-02-05
TW201030077A (en) 2010-08-16
WO2010067546A1 (ja) 2010-06-17
MY152389A (en) 2014-09-15

Similar Documents

Publication Publication Date Title
KR101712216B1 (ko) 반도체 봉지용 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치
KR101872556B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5672335B2 (ja) 半導体装置の製造方法
JP5742723B2 (ja) 流動特性測定用金型、流動特性測定方法、半導体封止用樹脂組成物及び半導体装置の製造方法
US6656996B2 (en) Semiconductor-sealing resin composition and semiconductor device using it
JP2007077333A (ja) 封止用エポキシ樹脂成形材料の製造方法、封止用エポキシ樹脂成形材料及び電子部品装置
US11702537B2 (en) Tablet-type epoxy resin composition for sealing semiconductor device, and semiconductor device sealed using the same
JP6520779B2 (ja) 半導体封止用エポキシ樹脂粒状体の製造方法、および半導体装置の製造方法
CN107810551B (zh) 粒状环氧树脂组成物、半导体装置及其封装方法
JP2020158694A (ja) 粉体および封止用樹脂組成物の製造方法
CN111349315B (zh) 锭化环氧树脂组合物和使用其来包封的半导体装置
KR100384273B1 (ko) 반도체 소자 봉지용 에폭시 수지 조성물
JP6555000B2 (ja) 半導体封止用エポキシ樹脂粒状体の製造方法、及び、半導体装置の製造方法
WO2020026818A1 (ja) フレーク状封止用樹脂組成物、および半導体装置
JPH04188855A (ja) 半導体装置
JP2020113745A (ja) 半導体装置の製造方法及び封止用エポキシ樹脂組成物
JP2021011542A (ja) 半導体封止用組成物及び電子部品装置
JP2001278955A (ja) 半導体封止用エポキシ樹脂組成物、その製造方法および半導体装置
JP2005336362A (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 4