CN102246296A - 半导体封装用树脂组合物、半导体装置的制造方法及半导体装置 - Google Patents

半导体封装用树脂组合物、半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN102246296A
CN102246296A CN2009801497983A CN200980149798A CN102246296A CN 102246296 A CN102246296 A CN 102246296A CN 2009801497983 A CN2009801497983 A CN 2009801497983A CN 200980149798 A CN200980149798 A CN 200980149798A CN 102246296 A CN102246296 A CN 102246296A
Authority
CN
China
Prior art keywords
semiconductor
resin composition
ion viscosity
resin
sealing semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801497983A
Other languages
English (en)
Other versions
CN102246296B (zh
Inventor
作道庆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN102246296A publication Critical patent/CN102246296A/zh
Application granted granted Critical
Publication of CN102246296B publication Critical patent/CN102246296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982—Particulate matter [e.g., sphere, flake, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Processes Of Treating Macromolecular Substances (AREA)

Abstract

本发明涉及半导体封装用树脂组合物，其特征在于，是在经压缩成型来封装半导体元件而成的半导体装置中使用的颗粒状半导体封装用树脂组合物，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，满足下述a)～c)。a)从测定开始至达到最低离子粘度的时间为20秒以下。b)最低离子粘度值为6.5以下。c)从测定开始至达到最低离子粘度的时间、和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔为10秒以上。

Description

半导体封装用树脂组合物、半导体装置的制造方法及半导体装置
技术领域
本发明涉及适合于经压缩成型来封装半导体元件的颗粒状半导体封装用树脂组合物、使用其的半导体装置的制造方法及利用其得到的半导体装置。
背景技术
在半导体装置(以下也称为“封装体”。)利用传递成型而进行的封装中，一直被指出有引线偏移的问题，为了配合封装体形态的变化，采用了成型条件的最佳化、半导体封装用树脂组合物(也称为“树脂组合物”。)的低粘度化等对策。但是，最近的状况是，对于半导体装置而言，出于高功能化和低成本化的目的而采用半导体元件(以下也称为“元件”或“芯片”。)的微细配线化，由此引线接合的精细间距化、和引线的微细配线化取得进展，与之相伴的是比以往更易产生引线偏移。另一方面，对于树脂组合物的低粘度化而言，为了提高半导体装置的可靠性或者降低BGA(球栅阵列)的翘曲而进行的填料高填充化中，不仅难以实现进一步的低粘度化，而且引线偏移的对策也比以往更加困难。而且，由于封装体的薄型化和元件的多级化所致的芯片正上方的窄间隙化、和成型的MAP(铸造阵列封装体)化，容易发生焊接(ウエルド)等的成型性的不良。
压缩成型技术与在半导体封装中广泛采用的传递成型相比，树脂的流速非常低，且横向的偏移少，因此不易引起引线偏移，是有效应对上述精细间距化的方法。进而，对于芯片正上方的窄间隙部的填充而言，用这种成型方式难以发生焊接，是优异的成型方法，是适合今后推进的半导体装置的精细间距化、薄型化的成型方法，期待在今后扩大应用。
作为使用半导体密封用树脂组合物经压缩成型而将半导体元件封装从而获得半导体装置的方法，提出了使用颗粒状树脂组合物的方法(例如参照专利文献1)、使用制成片状的树脂组合物的方法(例如参照专利文献2、3)。
在使用颗粒状树脂组合物的方法时，在将颗粒状树脂组合物投入设置在压缩成型装置内的压缩成型模具的型腔内之前，有必要进行树脂组合物的运送以及称量，但在专利文献1记载的方法中，由于采用2mm左右的比较大的颗粒状，因此有时称量精度不够。
另外，投入设置在压缩成型装置内的压缩成型模具型腔内的颗粒状树脂组合物，通过采用压缩成型装置而关闭模具，从而在型腔内熔融而填充整个型腔，但此时芯片正上方的窄间隙部的填充性受到熔融树脂组合物的熔融粘度、固化的进行方式的左右。
专利文献3中提出了以降低引线偏移为目的，将树脂的熔融粘度、凝胶时间设在特定范围的方案，但是该方法涉及将树脂加工成片状来使用的方法，对于在使用颗粒状树脂组合物的压缩成型中，熔融的树脂组合物的熔融粘度、固化进行方式并没有提出方案。
现有技术
专利文献1：日本特开2000-021908号公报
专利文献2：日本特开2006-216899号公报
专利文献3：日本特开2006-070197号公报
发明内容
本发明提供在使用颗粒状半导体封装用树脂组合物经压缩成型来封装半导体元件而获得半导体装置时，可得到良好的填充性，不易产生引线的短路不良，可以提高压缩成型时的成品率、半导体装置的品质的半导体封装用树脂组合物及使用其的半导体装置的制造方法。
本发明的半导体封装用树脂组合物，其特征在于，是在经压缩成型来封装半导体元件而成的半导体装置中使用的颗粒状半导体封装用树脂组合物，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，满足下述a)～c)，
a)从测定开始至达到最低离子粘度的时间为20秒以下，
b)最低离子粘度值为6.5以下，
c)从测定开始至达到最低离子粘度的时间、和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔为10秒以上。
本发明的半导体封装用树脂组合物可以以所述半导体封装用树脂组合物整体的5质量％以下的比例，含有利用JIS标准筛经筛分而测得的粒度分布中的、粒径小于106μm的微粉。
本发明的半导体封装用树脂组合物可以以所述半导体封装用树脂组合物整体的3质量％以下的比例，含有利用JIS标准筛经筛分而测得的粒度分布中的、粒径2mm以上的粗粒。
本发明的半导体封装用树脂组合物，所述半导体封装用树脂组合物可以是通过如下得到的，即，向利用直接或间接的加热机构调节了温度的、由具有多个小孔的圆筒状外周部和圆盘状的底面构成的转子的内侧，以熔融状态供给经熔融混炼的所述半导体封装用树脂组合物，利用使所述转子旋转而得到的离心力使该半导体封装用树脂组合物通过所述小孔。
本发明的半导体装置的制造方法，其特征在于，使用上述的颗粒状半导体封装用树脂组合物，经压缩成型而封装半导体元件。
本发明的半导体装置的制造方法，可以在即将进行压缩成型工序之前进行运送、称量颗粒状半导体封装用树脂组合物的工序。
本发明的半导体装置的制造方法，可以边将压缩成型模具的型腔内的空气脱气，边进行压缩成型。
本发明的半导体装置，其特征在于，是在引线框(lead frame)的裸片焊盘(die pad)上或基板上粘接固定半导体元件，利用引线连接所述半导体元件的引线接合焊盘(wire bonding pad)和所述引线框的内部引线(inner lead)或所述基板上的引线接合焊盘，然后使用上述的半导体封装用树脂组合物经压缩成型来封装半导体元件而成，所述引线的直径在18μm以下，且所述引线的偏移率在2.5％以下。
本发明的半导体装置，可以使所述半导体元件上的所述半导体封装用树脂组合物的固化物的厚度在150μm以下。
根据本发明，可以获得在经压缩成型来封装半导体元件而得到半导体装置时，可以提高压缩成型时的成品率和半导体装置中的品质的半导体封装用树脂组合物。
附图说明
通过以下说明的优选实施方式、及其附带的以下附图进一步明确上述目的、及其他目的、特点和优点。
图1是使用颗粒状树脂组合物经压缩成型来封装半导体元件而得到半导体装置的方法中的、从运送到称量的一个实施例的示意图。
图2是使用颗粒状树脂组合物经压缩成型来封装半导体元件而得到的半导体装置的方法中的、向模具的下模型腔供给的方法一个实施例的示意图。
图3是表示在采用介电分析仪测定本发明涉及的半导体封装用树脂组合物时的离子粘度和斜率的曲线的图。
图4是用于得到本发明的颗粒状半导体封装用环氧树脂组合物的、从树脂组合物的熔融混炼到颗粒状树脂组合物的捕获为止的一个实施例的示意图。
图5是用于加热在本发明中使用的转子和转子的圆筒状外周部的励磁线圈的一个实施例的示意图。
图6是将熔融混炼的树脂组合物供给转子的套管式圆筒体的一个实施例的剖面图。
图7是示出了使用本发明的半导体封装用环氧树脂组合物来封装在引线框上搭载的半导体元件而得到的半导体装置的一例的剖面结构的图。
图8是示出了使用本发明的半导体封装用环氧树脂组合物来封装在电路基板上搭载的半导体元件而得到的半导体装置的一例的剖面结构的图。
具体实施方式
本发明的半导体封装用树脂组合物，其特征在于，是在经压缩成型来封装半导体元件而成的半导体装置中使用的颗粒状半导体封装用树脂组合物，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间为20秒以下；最低离子粘度值为6.5以下；从测定开始至达到最低离子粘度的时间和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔为10秒以上。另外，本发明的半导体装置的制造方法，其特征在于，使用上述的颗粒状半导体封装用树脂组合物经压缩成型来封装半导体元件。通过采用这些构成，可以提供在使用颗粒状半导体封装用树脂组合物经压缩成型来封装半导体元件而得到半导体装置时，可获得良好的填充性，不易发生引线短路不良的情况，可以提高压缩成型时的成品率、半导体装置的品质的半导体封装用树脂组合物及使用其半导体装置的制造方法。
首先，对于使用本发明的颗粒状树脂组合物经压缩成型来封装半导体元件而得到半导体装置的方法的一例，采用表示颗粒状树脂组合物的称量及对模具型腔的供给方法的示意图的图1、2进行详细说明。使用振动加料器101等的运送装置将一定量的颗粒状树脂组合物103运送至具备闸门等的树脂材料供给机构的树脂材料供给容器102上，准备加入有颗粒状树脂组合物103的树脂材料供给容器102，其中所述闸门是可以将树脂组合物瞬间供给至下模型腔104内的机构(参照图1。)。此时，树脂材料供给容器102中的颗粒状树脂组合物103的计量可以采用在树脂材料供给容器102下方设置的计量装置来进行。然后，在压缩成型模具的上模和下模之间设置加入有颗粒状树脂组合物103的树脂材料供给容器102，并且通过夹板、吸附等固定方法将搭载了半导体元件的引线框或电路基板以半导体元件搭载面位于下侧的方式固定在压缩成型模具的上模上(未图示。)。然后，通过构成树脂材料供给容器102底面的闸门等树脂处理供给机构，将称量后的颗粒状树脂组合物103向下模型腔104内供给(参照图2)，颗粒状树脂组合物103在下模型腔104内被以规定温度熔融。进而，在将树脂材料供给容器102运出模具外后，根据需要边使型腔内减压边通过压缩成型机进行合模，以熔融的树脂组合物包围半导体元件的方式使其填充在型腔内，然后使树脂组合物固化规定时间，从而对半导体元件进行封装成型。在经过规定时间后，打开模具，将半导体装置取出。应予说明的是，将型腔内在减压下进行脱气成型并不是必须的，但由于可以减少树脂组合物的固化物中的气泡因而优选。另外，在引线框或电路基板上搭载的半导体元件可以是多个，并且可以层叠或并列地搭载。
不限于上述例子，在采用利用颗粒状树脂组合物封装半导体元件的压缩成型法时，为了提高压缩成型时的成品率、半导体装置的品质，要求所使用的颗粒状树脂组合物有如下性质，颗粒状树脂组合物匀质地投入压缩成型模具的下模型腔，在压缩成型模具的下模型腔中投入的颗粒状树脂组合物的称量精度、以及成型时的恰当的流动性和固化性。另外，在利用振动加料器等运送装置进行颗粒状树脂组合物的投入准备及称量时，要求通过振动将颗粒状树脂组合物匀质地送出(以下也称为“运送性”)。
压缩成型与注射成型、传递成型不同，是基本不对树脂组合物施加由混炼、流动等产生的剪切力的成型方法，另外，在使用的材料为颗粒状树脂组合物时，根据粒度分布不同，粘度、固化性也发生变化。因此，在本发明中，作为评价半导体封装用树脂组合物的粘度特性、流动性的方法，采用了用介电分析仪测定的达到最低离子粘度的时间、最低离子粘度、以及达到最低离子粘度的时间与从测定开始至离子粘度值达到300秒后的离子粘度值最大值(以下有时也简称为最大值)的90％的时间之间的间隔。由此，可以很好地再现使用颗粒状树脂组合物的压缩成型中成型时的状况。以往，作为评价半导体封装用树脂组合物的粘度特性、流动性的方法，采用了螺旋流量、高化式流量、布拉班德粘度仪、转矩流变仪(LABO PLASTOMILL)等。但是，所有的评价手段都是显示流动中的树脂粘度动向的手段，无法正确地显示压缩成型中实质上无剪切时的粘度动向，即，由于对树脂施加剪切力，因而发生由分子彼此撞击所致的反应促进、以及由于分子切断所致的固化延迟，无法准确地把握压缩成型时的状态。
使用介电分析仪测定半导体封装用树脂组合物时的离子粘度特性，是表征颗粒状半导体封装用树脂组合物的粘度特性和固化动向的特性，并且，适合对在接近于压缩成型中成型时的状况的实质上无剪切状态下的颗粒状树脂组合物的粘度特性和固化动向进行评价。图3是表示采用介电分析仪测定本发明的半导体封装用树脂组合物时的离子粘度和斜率的曲线的图。在树脂整体处于熔化状态的阶段，离子粘度达到最低值，随着固化的进行离子粘度逐渐上升。达到最低离子粘度的时间(以下也称为“最低离子粘度达到时间”。)显示颗粒状树脂组合物的易熔性，最低离子粘度值表示作为颗粒状树脂组合物的最低粘度。另外，达到最低离子粘度的时间和离子粘度值达到最大值的90％的时间之间的间隔(以下也称为“稳定时间”。)表示颗粒状树脂组合物具有流动性的时间范围。
本发明的半导体封装用树脂组合物，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间优选为20秒以下，更优选为15秒以下。如果达到最低离子粘度的时间为上述上限值以下，则由于树脂与半导体装置的引线接触时的树脂粘度充分地降低，由此即使在引线直径为18μm以下时，也几乎不发生引线偏移(引线偏移率在2.5％以下)，其结果是可以抑制精细间距引线发生短路不良。另外，对于达到最低离子粘度的时间的下限值，没有特别限定，但是考虑到随着仅与压缩成型模具的型腔接触的那部分树脂先行熔融、固化等，发生部分凝胶、固化不均，因此优选为2秒以上，更优选为5秒以上。
本发明的半导体封装用树脂组合物，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，最低离子粘度值优选为6.5以下，更优选为6.3以下。最低粘度值为上述上限值以下时，即使在引线直径为18μm以下时，也几乎不发生引线偏移(引线偏移率在2.5％以下)，其结果是可以抑制精细间距引线发生短路不良。另外，对于最低离子粘度值的下限值，没有特别限定，但是考虑到随着树脂粘度变得过低，通气口部、合模口发生溢料，优选为1以上，更优选为3以上。此处，所谓最低离子粘度值，是指从测定开始后至300秒后的离子粘度值的最低值。
本发明的半导体封装用树脂组合物，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间、和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔优选为10秒以上，更优选为14秒以上。如果从测定开始至达到最低离子粘度的时间、和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔为上述下限值以上，则基本不用担心发生由于成型中的树脂增稠导致的填充不良、气泡。另外，对于从测定开始至达到最低离子粘度的时间、和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔的上限值没有特别限定，但考虑到随着固化性降低，模具污染变得剧烈，从而会产生因清洁次数增加导致的生产率降低，或者固化物的耐热性、耐湿性等降低，因此优选为120秒以下，更优选为60秒以下。
应予说明的是，作为介电分析仪，可以使用NETZSCH公司制的DEA231/1cure analyzer，作为加压机使用NETZSCH公司制的MP235Mini-Press。另外，作为测定方法，可以根据ASTM E2039进行测定。
本发明的半导体封装用树脂组合物，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间为20秒以下，最低离子粘度值为6.5以下，从测定开始至达到最低离子粘度的时间、和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔为10秒以上，上述特征是通过调整环氧树脂与固化剂和固化促进剂的种类及配合比例、以及颗粒状半导体封装用树脂组合物的粒度分布等来实现的。
本发明的颗粒状半导体封装用树脂组合物，优选以树脂组合物整体的5质量％以下的比例，含有利用JIS标准筛经筛分而测得的粒度分布中的粒径小于106μm的微粉，更优选以3质量％以下的比例含有。若粒径小于106μm的微粉的比例在上述上限值以下，则在运送、称量阶段，就不会发生在振动加料器等运送装置的运送路径上凝聚、固着，或者向运送装置附着的情况，可以获得稳定的运送性和良好的称量精度。进而，若粒径小于106μm的微粉的比例在上述上限值以下，则微粉的熔融、固化就不会相对地先进行，容易将用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时的、达到最低离子粘度的时间和离子粘度值达到最大值的90％的时间之间的间隔设为最适范围，从这一点出发也是优选的。另外，若粒径小于106μm的微粉的比例在上述上限值以下，则在成型阶段，也很少会随着粒径小于106μm的微粉先行熔融、固化而发生部分凝胶、固化不均的情况。另外，对于粒径小于106μm的微粉的比例的下限值，没有特别限定，可以是0质量％。
本发明的颗粒状半导体封装用树脂组合物，利用JIS标准筛经筛分而测得的粒度分布中的粒径2mm以上的粗粒相对于树脂组合物整体优选为3质量％以下，更优选在2质量％以下。若2mm以上的粗粒的比例在上述上限值以下，则在运送、称量阶段，就不会由质量大的粒子的混入与否而发生称量不均，可以获得良好的称量精度，由此可以使成型后的半导体装置的品质稳定化。进而，若2mm以上的粗粒的比例在上述上限值以下，则粗粒的熔融、固化不会相对地延迟，容易将用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时的、从测定开始至达到最低离子粘度的时间设为最适范围，从这一点出发也是优选的。另外，若粒径2mm以上的粗粒的比例在上述上限值以下，则在成型阶段，也很少会随着2mm以上的粗粒的熔融、固化相对延迟而发生固化不均、部分引线偏移的情况。另外，对于2mm以上的粗粒的比例的下限值，没有特别限定，可以是0质量％。
作为测定颗粒状树脂组合物的粒度分布的方法，下面的方法由于可以体现出实际压缩成型时必需的特性而优选，即，使用在罗太普(Ro-tap)型振筛机上安装的孔径2.00mm、1.00mm以及106μm的JIS标准筛，边振动(捶打数：120次/分钟)这些筛20分钟，边使40g试样过筛进行分级，求出相对于分级前的试样的总质量，残留在2.00mm、1.00mm的筛上的粒子的质量％、以及通过106μm的筛的微粉的质量％。应予说明的是，采用该方法时，长宽比大的粒子可能通过各个筛，但从方便上来讲，采用上述经一定条件分级的成分的质量％来定义本发明的颗粒状树脂组合物的各粒度分布。
应予说明的是，以往一直使用的压缩成型用半导体封装用树脂组合物，是在用混合器将各原料成分预混后，采用辊、捏合机、或挤出机等混炼机进行加热混炼后，经过冷却、粉碎工序制成粉碎物，相对于树脂组合物整体，利用JIS标准筛经筛分而测得的粒度分布中的小于106μm的微粉量超过10质量％，2mm以上的粗粒量为4～6质量％左右，具有宽的粒度分布。另外，以往的压缩成型用半导体封装用树脂组合物的粉碎物的一例中，如特开2000-021908(专利文献1)所示，记载了“环氧树脂成型材料是经粉碎除去微细粉末而得到的粗粒、或凝结微细粉末而成的颗粒”(专利文献1的段落0010)。参看同一文献的实施例，颗粒状半导体封装用树脂组合物是，例如大致为球形且平均粒径约为2mm的颗粒，粉碎混炼品并除去粉碎品的粒径1mm以下的微粉而得到的平均粒径约3mm的粗粉等。即，对于专利文献1中记载的环氧树脂成型材料，含有相当量的2mm以上的粗粒。另外，在该文献中，没有记载将2mm以上的粗粒除去，从生产率的观点出发，认为也没有增加该去除工序。
另外，对于压缩成型而言，没有必要如传递成型那样为了在芯片上填充树脂而将树脂流动注入，在型腔内横向的树脂流动少，因而即使是传递成型很难得到的、芯片上的树脂厚度薄的窄间隙结构的封装体，例如芯片上树脂厚度为80～150μm的窄间隙结构的封装体，也可以通过选择适当的压缩成型用树脂组合物，在不产生引线偏移、填充不良之类的不理想情况下成品率良好地成型。作为也可以适用于这种窄间隙结构的封装体的压缩成型用树脂组合物，更优选使用在用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间为15秒以下，最低离子粘度值为6.3以下，且达到最低离子粘度的时间和离子粘度值达到最大值的90％的时间之间的间隔为14秒以上的树脂组合物。应予说明的是，芯片上的间隙为80μm以下的情况下引线可能会露出。
本发明的半导体封装用树脂组合物中使用环氧树脂。本发明的树脂组合物中使用的环氧树脂是在一分子内具有两个以上环氧基的所有的单体、低聚物、聚合物，其分子量、分子结构没有特别限定，但是例如可以列举联苯型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、茋型环氧树脂、氢醌型环氧树脂等结晶性环氧树脂；甲酚酚醛清漆型环氧树脂、苯酚酚醛清漆型环氧树脂、萘酚酚醛清漆型环氧树脂等酚醛清漆型环氧树脂；含有亚苯基骨架的苯酚芳烷基型环氧树脂、含有亚联苯基骨架的苯酚芳烷基型环氧树脂、含有亚苯基骨架的萘酚芳烷基型环氧树脂等苯酚芳烷基型环氧树脂；三酚基甲烷型环氧树脂及烷基改性三酚基甲烷型环氧树脂等三官能型环氧树脂；二环戊二烯改性酚醛型环氧树脂、萜烯改性酚醛型环氧树脂等改性酚醛型环氧树脂；含有三嗪环的环氧树脂等含有杂环的环氧树脂等，上述环氧树脂可以单独使用一种，也可以组合两种以上使用。其中，适合使用联苯型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、含有亚联苯基骨架的苯酚芳烷基型环氧树脂、二环戊二烯改性酚醛型环氧树脂。另外，从使树脂组合物满足以下范围的观点出发，即在用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间为20秒以下，最低离子粘度值为6.5以下，从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间和从测定开始至达到最低离子粘度的时间之间的间隔为10秒以上，优选使用分子结构具有联苯骨架且环氧当量为180以上的环氧树脂。
对于环氧树脂整体的配合比例的下限值没有特别限定，但在全部树脂组合物中，优选为2质量％以上，更优选为4质量％以上。如果配合比例的下限值在上述范围内，则引起流动性的降低等的可能小。另外，对于环氧树脂整体的配合比例的上限值没有特别限定，在全部树脂组合物中优选15质量％以下，更优选13质量％以下。如果配合比例的上限值在上述范围内，则引起耐焊接性降低等的可能小。另外，考虑到用介电分析仪测定的达到最低离子粘度的时间、最低离子粘度以及离子粘度值达到最大值的90％的时间和达到最低离子粘度的时间之间的间隔，优选根据使用的环氧树脂的种类适当地调整配合比例。
本发明的半导体封装用树脂组合物中使用固化剂。作为本发明的树脂组合物中使用的固化剂，若是与环氧树脂反应而固化的固化剂则没有特别限定。例如可以列举乙二胺、三亚甲基二胺、四亚甲基二胺、六亚甲基二胺等碳原子数2～20的直链脂肪族二胺、间苯二胺、对苯二胺、对二甲苯二胺、4，4’-二氨基二苯基甲烷、4，4’-二氨基二苯基丙烷、4，4’-二氨基二苯基醚、4，4’-二氨基二苯基砜、4，4’-二氨基二环己烷、双(4-氨基苯基)苯基甲烷、1，5-二氨基萘、间二甲苯二胺、对二甲苯二胺、1，1-双(4-氨基苯基)环己烷、双氰胺等氨基类；苯胺改性甲酚树脂、二甲基醚甲酚树脂等甲酚型酚醛树脂；苯酚酚醛清漆树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂；聚对羟基苯乙烯等聚羟基苯乙烯；苯酚芳烷基树脂等酚醛树脂、酸酐等，这些固化剂可以单独使用一种，也可以组合两种以上使用。其中，优选使用苯酚酚醛清漆树脂、具有亚苯基骨架的苯酚芳烷基树脂、具有亚联苯基骨架的苯酚芳烷基树脂等。另外，从使树脂组合物满足以下范围的观点出发，即用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间为20秒以下，最低离子粘度值为6.5以下，从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间和从测定开始至最低离子粘度的时间之间的间隔为10秒以上，优选使用分子结构具有亚苯基和或联苯骨架、羟基当量为160以上的固化剂。
对于固化剂整体的配合比例的下限值没有特别限定，但是在全部树脂组合物中优选为0.8质量％以上，更优选为1.5质量％以上。如果配合比例的下限值为上述范围内，可以得到足够的流动性。另外，对于固化剂整体的配合比例的上限值也没有特别限定，但全部树脂组合物中优选为10质量％以下，更优选为8质量％以下。如果配合比例的上限值在上述范围内，则可以得到良好的耐焊接性。考虑到用介电分析仪测定的达到最低离子粘度的时间、最低离子粘度、以及离子粘度值达到最大值的90％的时间和达到最低离子粘度的时间之间的间隔，优选根据使用的固化剂的种类适当地调整配合比例。
另外，作为固化剂使用酚醛树脂系固化剂时，作为环氧树脂整体和酚醛树脂系固化剂整体的配合比例，优选环氧树脂整体的环氧基数(EP)与酚醛树脂系固化剂整体的酚性羟基数(OH)的当量比(EP)/(OH)为0.8以上1.3以下。如果当量比在该范围内，则在树脂组合物成型时可以得到足够的固化性。另外，如果当量比在该范围内，可以得到树脂固化物的良好物性。另外，如果考虑降低区域表面实装型的半导体装置中的翘曲这点，优选根据使用的固化促进剂的种类来调整环氧树脂整体的环氧基数(Ep)和固化剂整体的酚性羟基数(Ph)的当量比(Ep/Ph)以使得可以提高树脂组合物的固化性和树脂固化物的玻璃转化温度或热弹性模量。另外，考虑到用介电分析仪测定的达到最低离子粘度的时间、最低离子粘度、以及离子粘度值达到最大值的90％的时间和达到最低离子粘度的时间之间的间隔，优选根据酚醛树脂系固化剂的种类适当地调整当量比。
本发明的半导体封装用树脂组合物中使用固化促进剂。作为本发明的半导体封装用树脂组合物中使用的固化促进剂，能促进环氧基与酚性羟基的固化反应即可，可以采用通常在封装材料中使用的固化促进剂。例如可以列举1，8-二偶氮二环(5.4.0)十一烯-7等的二偶氮二环链烯烃及其衍生物；三丁胺、苄基二甲基胺等胺系化合物；2-甲基咪唑等咪唑化合物；三苯基膦、甲基二苯基膦等有机膦类；四苯基
Figure BPA00001388293900121
·四苯基硼酸酯、四苯基
Figure BPA00001388293900122
·四苯甲酸硼酸酯、四苯基
Figure BPA00001388293900123
·四萘甲酸硼酸酯、四苯基
Figure BPA00001388293900124
·四萘酰氧基硼酸酯、四苯基
Figure BPA00001388293900125
·四萘氧基硼酸酯等四取代
Figure BPA00001388293900126
·四取代硼酸酯；加成苯醌而成的三苯基膦等，这些可以单独使用一种，也可以组合两种以上使用。其中，优选使用四取代
Figure BPA00001388293900131
化合物、磷酰甜菜碱化合物、膦化合物与醌化合物的加成物、
Figure BPA00001388293900132
化合物与硅烷化合物的加成物等的含磷原子的化合物。另外，从使树脂组合物满足以下范围的观点出发，即，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间为20秒以下，最低离子粘度值为6.5以下，从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间、和从测定开始至最低离子粘度的时间之间的间隔为10秒以上，优选使用低粘度、热稳定性和固化性的平衡良好的、具有潜伏性的固化促进剂。
固化促进剂整体的配合比例的下限值优选在全部树脂组合物中为0.1质量％以上。如果固化促进剂整体的配合比例的下限值在上述范围内，则可以获得足够的固化性。另外，固化促进剂整体的配合比例的上限值优选在全部树脂组合物中为1质量％以下。如果固化促进剂整体的配合比例的上限值在上述范围内，则可以获得足够的流动性。另外，考虑到用介电分析仪测定的达到最低离子粘度的时间、最低离子粘度以及离子粘度值达到最大值的90％的时间和达到最低离子粘度的时间之间的间隔，优选根据使用的固化促进剂的种类适当地调整配合比例。
本发明的半导体封装用树脂组合物中使用无机填充剂。作为本发明的半导体封装用树脂组合物中使用的无机填充剂，若使用通常在半导体封装件中使用的无机填充剂，则没有特别限制，可以举出熔融破碎二氧化硅、熔融球形二氧化硅、结晶二氧化硅、二次凝聚二氧化硅等二氧化硅；氧化铝、钛白、氢氧化铝、滑石、粘土、贝母、玻璃纤维等。其中特别优选熔融球形二氧化硅。另外，粒子形状没有特别限制，优选球形，另外，可以通过混合粒子大小不同的物质来增加填充量。另外，从使树脂组合物满足以下范围的观点出发，即，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间为20秒以下，最低离子粘度值为6.5以下，从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间、和从测定开始至达到最低离子粘度的时间之间的间隔为10秒以上，优选使用熔融球形二氧化硅。
作为无机填充剂的含有比例的下限值，优选为树脂组合物整体的78质量％以上，更优选为80质量％以上，特别优选为83质量％以上。如果无机填充剂的含有比例的下限值在上述范围内，则作为树脂组合物的固化物物性，不会发生吸湿量增加或强度降低的情况，可以获得良好的耐焊接断裂性。另外，作为无机填充剂的含有比例的上限值，优选是树脂组合物整体的93质量％以下，更优选为91质量％以下，特别优选为90质量％以下。如果无机填充剂的含有比例的上限值在上述范围内，则可以在不损害流动性的情况下获得良好的成型性。另外，从使树脂组合物满足以下范围的观点出发，即，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，从测定开始至达到最低离子粘度的时间为20秒以下，最低离子粘度值为6.5以下，从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间、和从测定开始至达到最低离子粘度的时间之间的间隔为10秒以上，优选在可获得良好的耐焊接性的范围内将无机填充剂的含量设置的较低。
本发明的半导体封装用树脂组合物中，除了上述成分以外，根据需要可以配合γ-缩水甘油氧基丙基三甲氧基硅烷等偶联剂；炭黑等的着色剂；天然蜡、合成蜡、高级脂肪酸或其金属盐类、石蜡等脱模剂；硅油、有机硅橡胶等低应力成分；抗氧化剂等各种添加剂。
接下来，对获得本发明的半导体封装用树脂组合物的方法进行说明。本发明的半导体封装用树脂组合物可以通过下面的方法来获得：将上述成分、及其他的添加剂等例如使用混合器等在常温下均匀混合，将混合物利用加热辊、捏合机或挤出机等的混炼机进行熔融混炼后进行冷却、粉碎，将得到的粉碎物使用筛进行粗粒和微粉的除去，从而得到的树脂组合物的方法(以下也称为“粉碎筛分法”)；将熔融混炼得到的树脂组合物造粒化使之成为颗粒状的方法等。从树脂组合物的制造的成品率等的观点出发，优选进行造粒化的方法。作为进行造粒化的方法，例如有使用在螺杆前端部设置了配置有多个小孔的口模的挤出机，将从配置于口模的小孔挤出成条状的熔融树脂用与口模面大致平行地滑动旋转的剪切机切断而获得的方法(以下也称为“热切法”)等，但是如果考虑混入磨损金属粉末等的问题，则优选下面的方法，即，向利用直接或间接的加热机构调节了温度的、由具有多个小孔的圆筒状外周部和圆盘状的底面构成的转子的内侧，以熔融状态供给熔融混炼的树脂组合物，利用使转子旋转而得到的离心力使该树脂组合物通过小孔，从而得到颗粒状半导体封装用树脂组合物的方法(以下也称为“离心制粉法”。)。在该制法中，通过调整适合的制造条件，可以得到利用JIS标准筛经筛分测得的粒度分布中的，粒径小于106μm的微粉相对于半导体封装用树脂组合物整体为5质量％以下，粒径2mm以上的粗粒相对于半导体封装用树脂组合物整体为3质量％以下的颗粒状半导体封装用树脂组合物。
接着，对用于获得本发明的半导体封装用环氧树脂组合物的制法的一例即离心制粉法，使用附图进行详细的说明。图4表示用于得到颗粒状半导体封装用环氧树脂组合物的、从树脂组合物的熔融混炼到颗粒状树脂组合物的捕获为止的一个实施例的示意图，图5表示用于加热转子和转子的圆筒状外周部的励磁线圈的一个实施例的示意图。图6表示将熔融混炼的树脂组合物供给转子的套管式圆筒体的一个实施例的剖面图。
用双螺杆挤出机209熔融混炼而得的环氧树脂组合物，通过在内壁和外壁之间通有冷媒而被冷却的套管式圆筒体205，供给至转子201的内侧。此时，套管式圆筒体205优选使用冷媒进行冷却以使熔融混炼而得的环氧树脂组合物不附着在套管式圆筒体205的壁上。通过套管式圆筒体205将环氧树脂组合物供给至转子201，由此即使在以连续的丝状供给环氧树脂组合物时，也不会由于转子201高速旋转而使环氧树脂组合物溢出转子201，能够稳定地供给。
转子201与马达210相连，可以以任意的转速进行旋转。在转子201外周上设置的具有多个小孔的圆筒状外周部202具备磁性材料203，被伴随交变磁通的通过产生的涡流损耗、磁滞损耗而加热，所述交变磁通是通过对磁性材料203附近具备的励磁线圈204通入由交流电发生装置206产生的交流电而产生的。应予说明的是，作为该磁性材料203，例如可以列举铁材、硅钢等，可以将一种或两种以上的磁性材料203复合来使用。具有多个小孔的圆筒状外周部202的小孔附近，也可以用与磁性材料203不同的材质形成，例如用热传导率高的非磁性材料形成，在其上下具备磁性材料203，由此也可以以被加热的磁性材料203作为热源通过热传导对圆筒状外周部202的小孔附近进行加热。作为非磁性材料可列举铜、铝等，可以使用一种，或者可以将两种以上的非磁性材料复合而使用。环氧树脂组合物在被供给至转子201的内侧后，利用由马达210使转子201旋转而得到的离心力，向被加热的圆筒状外周部202飞行移动。
与被加热的具有多个小孔的圆筒状外周部202接触的环氧树脂组合物，其熔融粘度不上升，容易通过圆筒状外周部202的小孔而被喷出。加热的温度可以根据应用的环氧树脂组合物的特性来任意设定。一般而言，如果过度提高加热温度，则环氧树脂组合物发生固化，有时流动性降低，或者堵塞圆筒状外周部202的小孔，但是在适当的温度条件下，树脂组合物与圆筒状外周部202的接触时间极短，因此对流动性的影响极小。另外，具有多个小孔的圆筒状外周部202被均一地加热，因此局部的流动性变化极小。另外，圆筒状外周部202的多个小孔可以与使用的树脂组合物的粒子形状、粒度分布相适地任意调整孔径。
通过圆筒状外周部202的小孔而被喷出的颗粒状树脂组合物，例如由设置在转子201周围的外槽208捕获。关于外槽208，为了防止颗粒状树脂组合物向内壁附着、颗粒状树脂组合物彼此熔融，通过圆筒状外周部202的小孔而飞行的颗粒状环氧树脂组合物发生撞击的撞击面优选与颗粒状环氧树脂组合物的飞行方向呈10～80度、优选为25～65度倾斜地设置。如果撞击面相对于环氧树脂组合物的飞行方向的倾斜在上述上限值以下，则可以使颗粒状环氧树脂组合物的撞击能量充分地分散，产生向壁面附着的可能性小。例如，如果撞击面相对于环氧树脂组合物的飞行方向的倾斜在上述下限值以上，则可以充分地降低颗粒状环氧树脂组合物的飞行速度，由此，即使与外槽壁面撞击2次，对其外装壁面附着的可能也小。
另外，如果颗粒状环氧树脂组合物发生撞击的撞击面的温度升高，则容易附着颗粒状环氧树脂组合物，因此优选在撞击面外周设置冷却外套207，冷却撞击面。外槽208的内径的大小优选设置成颗粒状环氧树脂组合物被充分地冷却、不会产生颗粒状环氧树脂组合物向内壁附着、颗粒状环氧树脂组合物彼此熔融粘合的程度。一般而言，由于转子201的旋转产生空气的流动，可获得冷却效果，但是根据需要也可以导入冷风。外槽208的大小根据所处理的树脂量而不同，例如在转子201的直径为20cm时，若外槽208的内径在100cm左右，则可以防止附着、熔融粘合。
接下来，对使用颗粒状半导体封装用树脂组合物经压缩成型来封装半导体元件而成的本发明的半导体装置进行说明。应予说明的是，使用颗粒状半导体封装用树脂组合物经压缩成型来封装半导体元件而得到半导体装置的方法如上所述。作为在本发明的半导体装置中被封装的半导体元件，没有特别限定，例如可以列举集成电路、大规模集成电路、晶体管、晶闸管、二极管等。
本发明的半导体装置的形态没有特别限定，例如可以列举球栅阵列(BGA)、MAP型的BGA等。还可以应用双列直插式封装(DIP)、带引线的塑料芯片载体(PLCC)、四侧引脚扁平封装(QFP)、薄型四侧引脚扁平封装(LQFP)、小外形封装(SOP)、J型引脚小外形封装(SOJ)、薄型小外形封装(TSOP)、薄四方扁平封装(TQFP)、带载封装(TCP)、芯片尺寸封装(CSP)、四侧无引脚扁平封装(QFN)、小外型无引线封装(SON)、引线框·BGA(LF-BGA)等。
经压缩成型利用树脂组合物的固化物封装半导体元件而得的本发明的半导体装置，可以是直接或在80℃～200℃左右的温度下用10分钟至10小时左右的时间使该树脂组合物完全固化，然后搭载在电子设备等上。
以下，对具备引线框或电路基板、在引线框或电路基板上层叠或并列地搭载的一个以上的半导体元件、将引线框或电路基板与半导体元件电连接的接合线、以及封装半导体元件和接合线的封装件的半导体装置，使用附图进行详细说明，但是本发明不限于使用接合线。
图7是示出了使用本发明的半导体封装用树脂组合物，封装在引线框上搭载的半导体元件而得到的半导体装置的一例的剖面结构的图。借助裸片接合件固化体302在裸片焊盘303上固定有半导体元件301。半导体元件301的电极焊盘与引线框305之间通过引线304连接。半导体元件301通过由半导体封装用树脂组合物的固化体构成的封装件306封装。
图8是示出了使用本发明的半导体封装用环氧树脂组合物，封装在电路基板上搭载的半导体元件而得到的半导体装置的一例的剖面结构的图。借助裸片接合件固化体302在电路基板308上固定有半导体元件301。半导体元件301的电极焊盘307与电路基板308上的电极焊盘307之间通过引线304连接。通过由半导体封装用环氧树脂组合物的固化体构成的封装件306仅封装电路基板308的搭载有半导体元件301的一侧。电路基板308上的电极焊盘307与电路基板308上的非封装面侧的焊接球309进行内部连接。
实施例
以下利用实施例对本发明进行更详细的说明，但是不限于这些实施例。
实施例1
环氧树脂1：具有亚联苯基骨架的苯酚芳烷基型环氧树脂(日本化药株式会社制，NC-3000。软化点52℃，环氧当量270。)  8.53质量份
酚醛树脂1：具有亚联苯基骨架的苯酚芳烷基树脂(明和化成株式会社制，MEH-7851。软化点67℃，羟基当量203。)       6.42质量份
固化促进剂1(北兴化学工业株式会社制，TPPBQ) 0.55质量份
球形熔融二氧化硅(电气化学工业株式会社制，FB-560。平均粒径30μm。)                                         84质量份
偶联剂(信越化学工业株式会社制，KBM-803)    0.2质量份
巴西棕榈蜡                                 0.3质量份
将上述配合的半导体封装用树脂组合物的原料用高速混合器粉碎混合5分钟后，将该混合原料用具有65mm直径的料筒内径的同方向旋转双螺杆挤出机以螺杆转速30RPM、100℃的树脂温度进行熔融混炼，由此准备熔融混炼的树脂组合物。接下来，从直径20cm的转子的上方以2kg/hr的比例供给熔融混炼的树脂组合物，利用使转子以3000RPM旋转而得的离心力，使其通过被加热到115℃的圆筒状外周部的多个小孔(孔径2.5mm)，由此得到颗粒状半导体封装用树脂组合物。
实施例2～4、比较例1～6
按照表1所示的配比，用与实施例1同样的方法，得到实施例2～4和比较例1～6的颗粒状半导体封装用树脂组合物。
实施例5～7
采用与实施例1同样的配比，将原材料用高速混合器粉碎混合5分钟后，将该混合原料用具有65mm直径的料筒内径的同方向旋转双螺杆挤出机以螺杆转速30RPM、100℃的树脂温度进行熔融混炼，之后用薄板轧辊制成片状，将该片状物进行冷却后粉碎。然后，用筛来调整粒度分布，使之达到表2记载的微粉量和粗粒量，得到实施例5～7的颗粒状半导体封装用树脂组合物。
比较例7
采用与实施例2同样的配比，将原材料用高速混合器粉碎混合5分钟后，将该混合原料用具有65mm直径的料筒内径的同方向旋转双螺杆挤出机以螺杆转速30RPM、100℃的树脂温度进行熔融混炼，之后用薄板轧辊制成片状，将该片状物进行冷却后粉碎。然后，用筛来调整粒度分布，使之达到表2记载的微粉量和粗粒量，得到比较例7的颗粒状半导体封装用树脂组合物。
下面示出实施例1以外使用的原材料。
环氧树脂2：三苯基甲烷型环氧树脂(日本环氧树脂株式会社制，1032H60。软化点59℃，环氧当量171。)
环氧树脂3：联苯型环氧树脂(日本环氧树脂株式会社制，YX-4000。熔点107℃，环氧当量190。)
环氧树脂4：二环戊二烯改性环氧树脂(DIC株式会社制，HP-7200。软化点64℃，环氧当量265。)
环氧树脂5：甲酚酚醛清漆环氧树脂(DIC株式会社制，N660。软化点60℃，环氧当量200。)
酚醛树脂2：三苯甲烷型酚醛树脂(明和化成株式会社制，MEH-7500。软化点110℃，羟基当量97。)
酚醛树脂3：苯酚酚醛清漆树脂(住友电木株式会社制，PR-51714。软化点110℃，羟基当量104。)
酚醛树脂4：含有亚苯基骨架的苯酚芳烷基树脂(三井化学株式会社制，XL-225-3L。软化点80℃，羟基当量175。)
破碎二氧化硅(电气化学工业株式会社制，FS-784。平均粒径13μm。)
固化促进剂2：下述通式(1)所示的固化促进剂
固化促进剂3：三苯基膦
用下述方法对实施例和比较例中的半导体封装用树脂组合物进行评价，其评价结果示于表1、表2。
评价方法
小于106μm的微粉量和2mm以上的粗粒量：称量得到的颗粒状树脂组合物40g至1mg精度作为试样。使用罗太普(Ro-tap)型筛振动机(丸菱科学机械制作所制，型号SS-100A)上安装的孔径2.00mm及106μm的JIS标准筛，边振动(捶打数：120次/分钟)这些筛20分钟，边使试样过筛进行分级。接着，测定通过106μm筛的微粉的质量以及在2mm的筛上残留的粗粒的质量，以分级前的试样质量为基准，计算出小于106μm的微粉量和2mm以上的粗粒量的质量比。
螺旋流量：使用低压传递成型机(上泷精机株式会社制，KTS-15)，在模具温度175℃、注入压力6.9MPa、保压时间120秒的条件下，向以EMMI-1-66为基准的螺旋流量测定用模具中注入树脂组合物，测定流动长度。螺旋流量是流动性的参数，数值越大则流动性越良好。单位是cm。
最低离子粘度达到时间、最低离子粘度、稳定时间：介电分析仪主体使用了NETZSCH公司制的DEA231/1cure analyzer，挤压机使用了NETZSCH公司制的MP235Mini-Press。作为测定方法，以ASTM E2039为标准，以测定温度175℃、测定频率100Hz，将颗粒状半导体封装用树脂组合物约3g导入挤压机内的电极部上表面，进行挤压，测定离子粘度的变化。表中示出了从测定开始至达到最低离子粘度的时间(最低离子粘度达到时间)、最低离子粘度、以及从测定开始至达到最低离子粘度的时间、和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔(稳定时间)。最低离子粘度达到时间是涉及颗粒状树脂组合物易熔度的参数，数值小意味着易熔，单位是秒。最低离子粘度是涉及流动性的参数，数值小，则流动性良好，没有单位。稳定时间是涉及颗粒状树脂组合物具有流动性的时间范围的参数，数值小则具有流动性的时间范围短，单位是秒。
运送路径上的固着、附着：将树脂组合物的试样100g供给至振动加料器(450mm长×55mm宽)的料斗后，调整振动的强度使运送量为18g/分钟，运送10g后，停止三分钟，如此反复将100g全部运送。运送后，观察粒子彼此的固着、对振动加料器的附着状况，确认了固着、附着的有无。
称量精度：将树脂组合物的试样100g供给至振动加料器(450mm长×55mm宽)的料斗后，调整振动的强度使运送量为18g/分钟，运送1分钟后，停止三分钟，如此反复，求出各运送量的平均值和标准偏差。
引线偏移率：在树脂基板(尺寸150×55mm)搭载芯片尺寸7×7×0.4mm的芯片，利用φ18μm的金引线电连接后设置在压缩成型模具的上模型腔，使用振动加料器将称量后的树脂组合物投入压缩成型模具的下模型腔后，使用压缩成型机，在模具温度175℃、固化时间120秒、成型压力9.8MPa的条件下，成型MAPBGA的半导体装置，然后切断板材得到半导体装置。切断后的半导体装置的尺寸是22×22mm、树脂部的厚度是550μm，芯片上的树脂部的厚度是150μm。得到的封装体用软X射线透视装置(Softex株式会社制PRO-TEST 100)观察，位于封装体的对角线上的最长的4根金引线(长度5mm)的平均偏移率以(偏移量)/(引线长度)的比率来表示，单位是％。
气泡：将上述引线偏移率评价用的切断后的半导体装置作为样品。用软X射线对内部气泡进行评价，数出尺寸0.5mm以上的气泡。求出半导体装置的数目n＝6的平均值，将3.0个以下的水平判定为良好(○)，超过3.0个的水平判定为不良(×)。
[表1]
表1
Figure BPA00001388293900221
[表2]
表2
首先，将制法相同的实施例1～4和比较例1～6进行对比。虽然环氧树脂、固化剂、固化促进剂的种类及配合量不同，但最低离子粘度达到时间均为20秒以下、最低离子粘度均为6.5以下、稳定时间为10秒以上的实施例1～4，其引线偏移率均小，且也没有发生气泡。另外，实施例1～4由于小于106μm的微粉量在5质量％以下，2mm以上的粗粒量为3质量％以下，因此得到了没有发生运送路径上的固着、附着，称量精度也良好的结果。另一方面，最低离子粘度达到时间超过20秒和/或最低离子粘度超过6.5的比较例1～3、6中，得到引线偏移差的结果。另外，稳定时间低于10秒的比较例4、5中，没有发生气泡。
接着，将与实施例1为相同配比的实施例5～7、和与实施例2为相同配比的比较例7进行对比。虽然粒度分布稍有不同，但是最低离子粘度达到时间均为20秒以下、最低离子粘度均为6.5以下、稳定时间为10秒以上的实施例5～7，其引线偏移率均小，且也没有发生气泡。在2mm以上的粗粒量大、最低离子粘度达到时间超过20秒的比较例7中，得到引线偏移差的结果。进而，对于专利文献1中记载的环氧树脂成型材料而言，与比较例7同样地，含有相当量的2mm以上的粗粒。因此，推测在使用专利文献1中记载的环氧树脂成型材料时，与比较例7同样地，引线偏移也差。
本发明的颗粒状半导体封装用树脂组合物可以适合用于由于引线接合的精细间距化、引线的微细配线化、封装体的薄型化、元件的多级化而要求的芯片正上方的窄间隙化、和/或成型的MAP化的半导体装置中。
本申请以平成20年12月10日提出申请的日本专利申请特愿2008-314066为基础主张优先权，将其公开的全部内容援引于此。

Claims (9)

1.一种半导体封装用树脂组合物，其特征在于，是在经压缩成型来封装半导体元件而成的半导体装置中使用的颗粒状半导体封装用树脂组合物，用介电分析仪在测定温度175℃、测定频率100Hz的条件下测定时，满足下述a)～c)，
a)从测定开始至达到最低离子粘度的时间为20秒以下，
b)最低离子粘度值为6.5以下，
c)所述从测定开始至达到最低离子粘度的时间、和从测定开始至离子粘度值达到300秒后的离子粘度值的90％的时间之间的间隔为10秒以上。
2.根据权利要求1所述的半导体封装用树脂组合物，其特征在于，所述半导体封装用树脂组合物以所述半导体封装用树脂组合物整体的5质量％以下的比例，含有利用JIS标准筛经筛分而测得的粒度分布中的粒径小于106μm的微粉。
3.根据权利要求1或2所述的半导体封装用树脂组合物，其特征在于，所述半导体封装用树脂组合物以所述半导体封装用树脂组合物整体的3质量％以下的比例，含有利用JIS标准筛经筛分而测得的粒度分布中的粒径2mm以上的粗粒。
4.根据权利要求1～3中任一项所述的半导体封装用树脂组合物，其特征在于，所述半导体封装用树脂组合物是如下得到的，即，向利用直接或间接的加热机构调节了温度的、由具有多个小孔的圆筒状外周部和圆盘状的底面构成的转子的内侧，以熔融状态供给经熔融混炼的所述半导体封装用树脂组合物，利用使所述转子旋转而得到的离心力使该半导体封装用树脂组合物通过所述小孔。
5.一种半导体装置的制造方法，其特征在于，使用权利要求1～4中任一项所述的颗粒状半导体封装用树脂组合物，经压缩成型来封装半导体元件。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，在即将进行压缩成型工序之前，进行运送、称量颗粒状所述半导体封装用树脂组合物的工序。
7.根据权利要求5或6所述的半导体装置的制造方法，其特征在于，边将压缩成型模具的型腔内的空气脱气，边进行所述压缩成型。
8.一种半导体装置，其特征在于，是在引线框的裸片焊盘上或基板上粘接固定半导体元件，利用引线连接所述半导体元件的引线接合焊盘和所述引线框的内部引线或所述基板上的引线接合焊盘，然后使用权利要求1～4中任一项所述的半导体封装用树脂组合物经压缩成型来封装所述半导体元件而成，所述引线的直径在18μm以下，且所述引线的偏移率在2.5％以下。
9.根据权利要求8所述的半导体装置，其特征在于，所述半导体元件上的所述半导体封装用树脂组合物的固化物的厚度在150μm以下。
CN200980149798.3A 2008-12-10 2009-12-02 半导体封装用树脂组合物、半导体装置的制造方法及半导体装置 Active CN102246296B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-314066 2008-12-10
JP2008314066 2008-12-10
PCT/JP2009/006562 WO2010067546A1 (ja) 2008-12-10 2009-12-02 半導体封止用樹脂組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN102246296A true CN102246296A (zh) 2011-11-16
CN102246296B CN102246296B (zh) 2014-02-05

Family

ID=42242543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980149798.3A Active CN102246296B (zh) 2008-12-10 2009-12-02 半导体封装用树脂组合物、半导体装置的制造方法及半导体装置

Country Status (8)

Country Link
US (1) US8546959B2 (zh)
JP (1) JP5736643B2 (zh)
KR (1) KR101712216B1 (zh)
CN (1) CN102246296B (zh)
MY (1) MY152389A (zh)
SG (1) SG172036A1 (zh)
TW (1) TWI477545B (zh)
WO (1) WO2010067546A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107429041A (zh) * 2015-03-23 2017-12-01 住友电木株式会社 压缩成型用模具底部填充材料、半导体封装、结构体和半导体封装的制造方法
CN107810551A (zh) * 2015-06-30 2018-03-16 三星Sdi株式会社 用于封装半导体装置的粒状环氧树脂组成物及使用其封装的半导体装置
CN111801567A (zh) * 2018-03-06 2020-10-20 日立化成株式会社 树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546959B2 (en) * 2008-12-10 2013-10-01 Sumitomo Bakelite Co., Ltd. Resin composition for encapsulating semiconductor, method for producing semiconductor device and semiconductor device
WO2012121377A1 (ja) * 2011-03-10 2012-09-13 住友ベークライト株式会社 半導体装置および半導体装置の製造方法
JP2012214743A (ja) * 2011-04-01 2012-11-08 Hitachi Chemical Co Ltd 圧縮成形用固形封止樹脂組成物及び半導体装置
JP6044137B2 (ja) * 2011-07-08 2016-12-14 日立化成株式会社 コンプレッション成形用半導体封止樹脂材料及び半導体装置
JP5906550B2 (ja) * 2011-07-28 2016-04-20 株式会社Moresco ハイバリア性を有する封止材
JP6071216B2 (ja) * 2012-02-28 2017-02-01 Ｔｏｗａ株式会社 樹脂封止用材料の製造方法及び樹脂封止装置
JP5627619B2 (ja) * 2012-02-28 2014-11-19 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止体の製造方法
BR112014020987B1 (pt) * 2012-03-01 2021-05-04 Sumitomo Bakelite Co., Ltd composição de resina para fixação de rotor, rotor e veículo automotivo
JP6044096B2 (ja) * 2012-03-29 2016-12-14 住友ベークライト株式会社 封止用エポキシ樹脂組成物および電子機器の製造方法
JP2013234303A (ja) * 2012-05-11 2013-11-21 Panasonic Corp 半導体封止用エポキシ樹脂組成物と半導体装置
JP2014133831A (ja) * 2013-01-10 2014-07-24 Panasonic Corp 圧縮成形用エポキシ樹脂組成物と半導体装置
US9704767B1 (en) * 2015-12-23 2017-07-11 Intel Corporation Mold compound with reinforced fibers
JP2018024832A (ja) * 2016-07-29 2018-02-15 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物および半導体装置
KR102545654B1 (ko) * 2016-10-07 2023-06-20 주식회사 케이씨씨 반도체 봉지용 에폭시 수지 조성물
JP7089995B2 (ja) * 2018-09-14 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20200168557A1 (en) * 2018-11-28 2020-05-28 Chung-Che Tsai Semiconductor package and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
KR102577534B1 (ko) 2018-12-21 2023-09-13 교세라 가부시키가이샤 반도체 밀봉용 성형 재료, 반도체 밀봉용 성형 재료의 제조 방법 및 그것을 사용한 반도체 장치
KR102643484B1 (ko) * 2021-10-19 2024-03-06 주식회사 케이씨씨 과립형 반도체 소자 봉지용 수지 조성물

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999008321A1 (en) 1997-08-07 1999-02-18 Matsushita Electric Works, Ltd. Epoxy resin sealing material for molding semiconductor chip and method for manufacturing the same
JPH11246671A (ja) 1998-02-26 1999-09-14 Shin Etsu Chem Co Ltd 顆粒状エポキシ樹脂組成物の製造方法
JP3594489B2 (ja) 1998-07-03 2004-12-02 京セラケミカル株式会社 樹脂封止型電子部品の製造方法
JP3695686B2 (ja) * 1999-04-30 2005-09-14 住友ベークライト株式会社 熱硬化性樹脂組成物の造粒装置
JP2001055432A (ja) * 1999-08-20 2001-02-27 Fujitsu Ltd 半導体装置封止用樹脂組成物及びこれを用いた半導体装置、並びに半導体装置製造方法及び製造装置
JP2003285319A (ja) 2002-03-28 2003-10-07 Sumitomo Bakelite Co Ltd 樹脂組成物の製粉装置および製粉方法
JP2004027168A (ja) * 2002-05-08 2004-01-29 Hitachi Chem Co Ltd エポキシ樹脂組成物及び電子部品装置
WO2005106942A1 (ja) * 2004-04-30 2005-11-10 Sumitomo Bakelite Co., Ltd. 樹脂封止型半導体パッケージ並びにその製造方法及び製造装置
US20080029933A1 (en) * 2004-06-25 2008-02-07 Mitsubishi Engineering-Plastics Corporation Aromatic Polycarbonate Resin Composition, And Substrate For Optical Information-Recording Media, Transparent Optical Article, Lighting Appliance Cover And Transparent Member For Vehicles Comprising It
JP4772305B2 (ja) 2004-09-03 2011-09-14 京セラケミカル株式会社 圧縮成形用シート状樹脂組成物と樹脂封止型半導体装置およびその製造方法
JP2006216899A (ja) 2005-02-07 2006-08-17 Kyocera Chemical Corp コンプレッション成形用成形材料及び樹脂封止型半導体装置
US20100193972A1 (en) * 2006-06-06 2010-08-05 Nitto Denko Corporation Spherical sintered ferrite particles, resin composition for semiconductor encapsulation comprising them and semiconductor devices produced by using the same
JP2008121003A (ja) 2006-10-17 2008-05-29 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及びこれを用いた電子部品装置
JP5386837B2 (ja) 2007-03-23 2014-01-15 住友ベークライト株式会社 半導体封止用樹脂組成物及び半導体装置
CN101641388B (zh) 2007-03-23 2012-11-21 住友电木株式会社 半导体密封树脂组合物和使用该树脂组合物的半导体器件
MY148755A (en) 2007-03-23 2013-05-31 Sumitomo Bakelite Co Semiconductor-encapsulating resin composition and semiconductor device
US8546959B2 (en) * 2008-12-10 2013-10-01 Sumitomo Bakelite Co., Ltd. Resin composition for encapsulating semiconductor, method for producing semiconductor device and semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107429041A (zh) * 2015-03-23 2017-12-01 住友电木株式会社 压缩成型用模具底部填充材料、半导体封装、结构体和半导体封装的制造方法
CN107429041B (zh) * 2015-03-23 2021-07-06 住友电木株式会社 压缩成型用模具底部填充材料、半导体封装、结构体和半导体封装的制造方法
CN107810551A (zh) * 2015-06-30 2018-03-16 三星Sdi株式会社 用于封装半导体装置的粒状环氧树脂组成物及使用其封装的半导体装置
CN111801567A (zh) * 2018-03-06 2020-10-20 日立化成株式会社 树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法
CN111801567B (zh) * 2018-03-06 2023-08-11 株式会社力森诺科 树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法

Also Published As

Publication number Publication date
KR101712216B1 (ko) 2017-03-03
US20110260342A1 (en) 2011-10-27
US8546959B2 (en) 2013-10-01
JP5736643B2 (ja) 2015-06-17
TWI477545B (zh) 2015-03-21
KR20110094216A (ko) 2011-08-22
JP2010159401A (ja) 2010-07-22
SG172036A1 (en) 2011-07-28
CN102246296B (zh) 2014-02-05
TW201030077A (en) 2010-08-16
WO2010067546A1 (ja) 2010-06-17
MY152389A (en) 2014-09-15

Similar Documents

Publication Publication Date Title
CN102246296B (zh) 半导体封装用树脂组合物、半导体装置的制造方法及半导体装置
CN102246295B (zh) 颗粒状半导体封装用环氧树脂组合物及使用它的半导体装置以及半导体装置的制造方法
CN107207707B (zh) 密封用环氧树脂组合物、固化物和半导体装置
JP5742723B2 (ja) 流動特性測定用金型、流動特性測定方法、半導体封止用樹脂組成物及び半導体装置の製造方法
CN102576696B (zh) 半导体装置
JP6403075B2 (ja) 半導体封止用樹脂組成物および半導体装置
JP6197187B1 (ja) 半導体装置
JP6339060B2 (ja) 封止用エポキシ樹脂組成物、及び、これを用いた電子機器の製造方法
KR102247124B1 (ko) 밀봉 수지 조성물의 운반 방법 및 곤포물
CN105308119B (zh) 半导体密封用树脂组合物和半导体装置
JP2007077333A (ja) 封止用エポキシ樹脂成形材料の製造方法、封止用エポキシ樹脂成形材料及び電子部品装置
JP6044096B2 (ja) 封止用エポキシ樹脂組成物および電子機器の製造方法
TWI692066B (zh) 半導體密封用環氧樹脂粒狀體之製造方法、半導體密封用環氧樹脂粒狀體、半導體裝置之製造方法及半導體裝置
US11702537B2 (en) Tablet-type epoxy resin composition for sealing semiconductor device, and semiconductor device sealed using the same
JP5874327B2 (ja) 封止用エポキシ樹脂組成物、及び、これを用いた電子機器の製造方法
EP1538182A1 (en) Method for producing epoxy resin composition for semiconductor encapsulation and epoxy resin composition for semiconductor encapsulation and semiconductor device obtained thereby
JP5824900B2 (ja) 樹脂原料粉末の製造方法、樹脂原料粉末、樹脂成形体および電子部品装置
TW201700553A (zh) 用於封裝半導體裝置的粒狀環氧樹脂組成物及使用其封裝的半導體裝置與半導體裝置的封裝方法
WO2020026818A1 (ja) フレーク状封止用樹脂組成物、および半導体装置
CN111349315A (zh) 锭化环氧树脂组合物和使用其来包封的半导体装置
KR20180038836A (ko) 반도체 봉지용 에폭시 수지 조성물

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant