CN111801567B - 树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法 - Google Patents
树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法 Download PDFInfo
- Publication number
- CN111801567B CN111801567B CN201880090757.0A CN201880090757A CN111801567B CN 111801567 B CN111801567 B CN 111801567B CN 201880090757 A CN201880090757 A CN 201880090757A CN 111801567 B CN111801567 B CN 111801567B
- Authority
- CN
- China
- Prior art keywords
- resin composition
- shear modulus
- sample
- evaluation method
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N11/00—Investigating flow properties of materials, e.g. viscosity, plasticity; Analysing materials by determining flow properties
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N11/00—Investigating flow properties of materials, e.g. viscosity, plasticity; Analysing materials by determining flow properties
- G01N2011/0046—In situ measurement during mixing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Immunology (AREA)
- Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pathology (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Abstract
本公开涉及树脂组合物的流动性评价方法。该方法包括:准备由树脂组合物构成的试样的工序;以及通过对试样赋予应变且在温度(T)下测定试样的剪切弹性率,来掌握温度(T)下的试样的剪切弹性率的经时性变化的工序。
Description
技术领域
本公开涉及树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法。
背景技术
伴随着智能手机、平板PC等电子设备的多功能化,通过将半导体元件层叠成多层而高容量化的堆叠MCP(Multi Chip Package,多芯片封装)正在普及。在半导体元件的安装中广泛使用了膜状粘接剂。但是,尽管存在多功能化的趋势,但在使用了当前的引线接合(wire bond)的半导体元件的连接方式中,数据的处理速度也是有限的。另一方面,由于希望不充电地使用更长时间的需求不断高涨,因此也正在寻求省电化。以高速化以及省电化为目的,开发了通过用芯片接合膜(die bond film)将半导体元件整个埋入来实现元件的小型化的构造(例如,参照专利文献1的图6)。
另外,还开发了不是通过引线接合而是通过贯通电极来将半导体元件彼此连接的新构造的电子设备装置。在制作具有贯通电极的半导体元件时,需要用于将半导体元件临时固定在支承体而进行加工的临时固定材料。由于该半导体元件形成为在表面具有无数电极的构造,因此在临时固定材料中需要埋入该表面的微细的凹凸的优异的流动性(专利文献2)。
现有技术文献
专利文献
专利文献1:日本特开2017-168850号公报
专利文献2:国际公开第2017/191815号
发明内容
发明要解决的课题
在将半导体元件埋入由树脂组合物构成的芯片接合膜的工序中,芯片接合膜需要大幅变形。或者,要求构成临时固定材料的树脂组合物追随贯通电极那样的微细的凹凸。在半导体装置的制造过程中,很难事先预测被预定用作埋入材料或者临时固定材料的树脂组合物是否具有这样的变形能力以及追随性,在很多情况下,不实际使用的话是不清楚的。
以往,作为评价树脂组合物的性能的指标之一,已知有流动性。例如,有时通过使用流变仪(rheometer)测定树脂组合物的剪切粘度,来掌握其流动性,判断埋入性的优劣。但是,上述那样的膜的较大的变形以及对微细的凹凸的追随性包含仅通过剪切粘度无法说明的现象,在以往的方法中,无法充分、全面地评价树脂组合物的适合与否。
本公开是鉴于上述情况而完成的,目的在于提供用于评价树脂组合物的流动性的新方法。本公开的目的在于提供包含该评价方法的树脂组合物的分选方法以及半导体装置的制造方法。
用来解决课题的手段
本公开提供树脂组合物的流动性评价方法。该评价方法包括:准备由树脂组合物构成的试样的工序;以及通过对试样赋予应变且在温度T下测定试样的剪切弹性率,来掌握温度T下的试样的剪切弹性率的经时性变化的工序。通过掌握温度T下的剪切弹性率的经时性变化,能够更确切地评价树脂组合物的特性(变形能力以及对微细的凹凸的追随性)。该评价方法例如对判断构成在半导体装置的制造过程中所使用的芯片接合膜以及临时固定材料等的树脂组合物的埋入性的优劣是有用的。
为了量化剪切弹性率的经时性变化,也可以使用麦克斯韦模型(Maxwell model)的应力松弛的公式。即,本公开的评价方法也可以还包括如下工序:基于试样的剪切弹性率的测定结果,读取使用麦克斯韦模型的应力松弛的下述式(1)而导出的成为G(t)/G0=0.3679的时间(应力松弛时间τ)。
G(t)=G0×e(-t/τ)(1)
[在式(1)中,G(t)表示时间t(秒)处的剪切弹性率,G0表示初始的剪切弹性率,t表示时间(秒),τ表示应力松弛时间(秒)。]
另外,“G(t)/G0=0.3679”中的数值“0.3679”如以下那样计算。
在t=τ时
G(t)=G0×e(-1)
G(t)/G0=e(-1)=0.3679
本公开提供树脂组合物的选定方法。该选定方法包括:在温度T为120℃的条件下实施上述的流动性评价方法的工序;以及判定评价对象的树脂组合物是否满足下述条件1、2这两方的工序,将满足条件1、2这两方的树脂组合物判定为合格。
条件1:120℃下的应力松弛时间为12秒以下。
条件2:120℃下的初始的剪切弹性率为35kPa以下。
上述选定方法例如对选定构成在半导体装置的制造过程中所使用的芯片接合膜以及临时固定材料等的树脂组合物是有用的。
本公开的半导体装置的制造方法将由该选定方法判定为合格的树脂组合物用作埋入材料或者临时固定材料。
发明效果
根据本公开,提供了用于评价树脂组合物的流动性的新方法。即,根据该评价方法,能够定量地评价仅通过剪切粘度难以说明的膜的特性(例如变形能力或者对微细的凹凸的追随性)。另外,根据本公开,提供了包含上述评价方法的树脂组合物的分选方法以及半导体装置的制造方法。
附图说明
图1是示意地表示半导体装置的一个例子的剖面图。
图2是表示用于制造图1所示的半导体装置的一系列的工序的示意剖面图。
图3是表示用于制造图1所示的半导体装置的一系列的工序的示意剖面图。
图4是表示用于制造图1所示的半导体装置的一系列的工序的示意剖面图。
图5是表示用于制造图1所示的半导体装置的一系列的工序的示意剖面图。
图6是表示用于制造图1所示的半导体装置的一系列的工序的示意剖面图。
图7是表示试样1~14的树脂组合物的剪切弹性率的经时性变化的图表。
图8是描绘了试样1~14的树脂组合物的特性(横轴:剪切弹性率[kPa]、纵轴:应力松弛时间τ(秒))的图表。
具体实施方式
以下,对本公开的实施方式进行详细说明,但本发明并不限定于以下的实施方式。
<树脂组合物的流动性评价方法>
本实施方式的评价方法用于评价树脂组合物的流动性,包括:准备由树脂组合物构成的试样的工序;以及通过对试样赋予应变且在温度T下测定试样的剪切弹性率,来掌握温度T下的试样的剪切弹性率的经时性变化的工序。
为了量化剪切弹性率的经时性变化,也可以使用麦克斯韦模型的应力松弛的公式。即,也可以基于试样的剪切弹性率的测定结果,使用麦克斯韦模型的应力松弛的下述式(1)来读取成为G(t)/G0=0.3679的时间(应力松弛时间τ)。试样的初始剪切弹性率(G0)能够基于试样的剪切弹性率的测定结果而求出。
G(t)=G0×e(-t/τ)(1)
[在式(1)中,G(t)表示时间t(秒)处的剪切弹性率,G0表示初始的剪切弹性率,t表示时间(秒),τ表示应力松弛时间(秒)。]
温度T下的剪切弹性率的测定例如优选至少持续10秒地进行,测定时间也可以为30~1800秒或者60~600秒。从稳定地进行测定的观点出发,温度T优选为-50~400℃的范围的特定的温度,只要根据评价对象的树脂组合物的种类以及用途等而设定即可。例如,在树脂组合物的种类为热固性树脂组合物、且其用途为在半导体装置的制造中所使用的芯片接合膜或者临时固定材料的情况下,例如温度T为30~300℃,也可以为50~200℃或者80~150℃。
从稳定地进行测定的观点出发,对试样赋予的应变的量优选为0.1~30%的范围,只要根据评价对象的树脂组合物的种类以及用途等而设定即可。例如,在树脂组合物的种类为热固性树脂组合物、且其用途为在半导体装置的制造中所使用的芯片接合膜或者临时固定材料的情况下,例如,应变的量为0.5~25%,也可以为1~20%或者2~15%。
试样优选形成为膜状。从稳定地进行测定的观点出发,试样的厚度优选为10~1000μm,只要根据评价对象的树脂组合物的种类以及用途等而设定即可。例如,在树脂组合物的种类为热固性树脂组合物、且其用途为在半导体装置的制造中埋入半导体芯片(例如控制器芯片)的芯片接合膜或者临时固定材料的情况下,例如膜的厚度为50~800μm,也可以为80~600μm或者100~500μm。另外,在膜的厚度过薄而难以测定剪切弹性率的情况下,只要准备通过重叠多片而增加了厚度的试样即可。
根据本实施方式的评价方法,通过掌握温度T下的剪切弹性率的经时性变化,能够更确切地评价树脂组合物的特性。该评价方法例如对判断构成在半导体装置的制造过程中所使用的芯片接合膜的树脂组合物的埋入性的优劣是有用的。
<树脂组合物的选定方法>
本实施方式的选定方法例如用于选定构成在半导体装置的制造过程中所使用的芯片接合膜的树脂组合物。即,该选定方法包括:在温度T为120℃的条件下实施上述实施方式的流动性评价方法的工序;以及判定评价对象的树脂组合物是否满足下述条件1、2这两方的工序,将满足条件1、2这两方的树脂组合物判定为合格。
条件1:120℃下的应力松弛时间为12秒以下。
条件2:120℃下的初始的剪切弹性率为35kPa以下。
关于条件1,120℃下的应力松弛时间为12秒以下是指,在对树脂组合物施加了热量之后,在足够短的时间内,剪切弹性率降低、流动性提高。由此,有助于制造半导体装置所需的时间的缩短化。从该观点出发,120℃下的应力松弛时间优选为11秒以下,也可以为0.1~11秒。
关于条件2,120℃下的初始的剪切弹性率为35kPa以下是指,从初始的阶梯起剪切弹性率在某种程度上较低。120℃下的初始的剪切弹性率优选为30kPa以下,也可以为1~30kPa。
在上述实施方式中,例示了在温度T为120℃的条件下实施剪切弹性率的测定的情况,但在半导体装置的制造过程中,温度T只要根据所使用的树脂组合物的温度条件而设定即可,例如可以为80℃或者100℃,也可以为140℃。
<半导体装置及其制造方法>
本实施方式的半导体装置的制造方法将由上述实施方式的选定方法判定为合格的树脂组合物用作埋入材料。以下,参照附图对半导体装置及其制造方法的一个例子进行说明。
在图1所示的半导体装置100中,第一级的第一半导体元件Wa经由第一引线11与基板10引线接合连接。而且,是通过经由膜状粘接剂(树脂组合物)将第二半导体元件Wb压接在第一半导体元件Wa上的工序来将第二半导体元件Wb以及第一引线11埋入膜状粘接剂的固化物20而成的半导体装置。在半导体装置100中,基板10与第二半导体元件Wb经由第二引线12而电连接,并且第二半导体元件Wb被密封材料40密封。在本实施方式中,由热固性树脂组合物构成的膜状粘接剂20P(参照图3)是评价流动性的对象。膜状粘接剂20P通过加热处理而成为固化物20。
基板10在表面具有电路图案10a、10b。第一半导体元件Wa经由粘接剂15压接在电路图案10a上。第一半导体元件Wa是用于驱动半导体装置100的控制器芯片。第一半导体元件Wa的厚度例如为10~170μm。第二半导体元件Wb以覆盖第一半导体元件Wa以及电路图案10b的一部分的方式经由膜状粘接剂的固化物20而搭载于基板10。第二半导体元件Wb的厚度例如为20~400μm。
膜状粘接剂的固化物20优选追随由基板10上的第一半导体元件Wa以及电路图案10a、10b引起的阶梯。换言之,在基板10及配置于其表面上的第一半导体元件Wa与固化物20的界面优选不存在空隙。
图2~6是表示用于制造半导体装置100的一系列的工序的示意剖面图。本实施方式的半导体装置的制造方法至少包括:第一引线接合工序,经由第一引线11将第一半导体元件Wa与基板10电连接;准备具有第二半导体元件Wb与粘贴在其单面的膜状粘接剂20P的带有粘接剂的半导体元件30的工序;将带有粘接剂的半导体元件30粘接在基板10的芯片接合工序;以及第二引线接合工序,经由第二引线12将第二半导体元件Wb与基板10电连接。
如图2所示,将具有粘接剂15的第一半导体元件Wa压接在基板10上的电路图案10a上,经由第一引线11将基板10上的电路图案10a与第一半导体元件Wa电接合连接(第一引线接合工序)。
如图3所示,另外准备具有第二半导体元件Wb以及位于其一面的膜状粘接剂20P的带有粘接剂的半导体元件30(准备带有粘接剂的半导体元件的工序)。带有粘接剂的半导体元件30也可以通过在半导体晶圆的单面依次层叠芯片接合膜(与膜状粘接剂20P相同的树脂组合物)以及切割膜,经过切割工序以及拾取工序而获得。
接下来,如图4以及图5所示,以通过膜状粘接剂20P覆盖第一引线11以及第一半导体元件Wa的方式使带有粘接剂的半导体元件30压接于基板10(芯片接合工序)。芯片接合工序优选将膜状粘接剂20P在80~180℃、0.01~0.50MPa的条件下压接0.5~3.0秒钟。通过将膜状粘接剂20P在60~175℃、0.3~0.7MPa的条件下加压以及加热5分钟以上,使得膜状粘接剂20P固化而成为固化物20。
接着,如图6所示,经由第二引线12将基板10与第二半导体元件Wb电连接(第二引线接合工序)。之后,用密封材料40密封电路图案10b、第二引线12以及第二半导体元件Wb。通过经过这样的工序,能够制造半导体装置100。
在上述实施方式中,例示了埋入第一引线11以及第一半导体元件Wa而成的半导体装置,但也可以是仅将第一引线11的至少一部分的埋入而成的引线埋入型的半导体装置。
另外,在上述实施方式中,对使用了作为流动性的评价对象之一的埋入材料(芯片接合膜)的半导体装置及其制造方法进行了说明,但本公开也可以将临时固定材料(临时固定用树脂膜)作为评价对象。而且,也可以使用由本公开的选定方法判定为合格的临时固定材料来制造半导体装置。在专利文献2中,对临时固定材料的具体构成以及使用方法进行了详细记载。使用了临时固定用树脂膜的半导体装置的制造方法例如包括以下的工序。
(a)经由临时固定用树脂膜临时固定具有形成有电路的面的半导体晶圆与支承体的工序。
(b)加工临时固定于支承体的半导体晶圆工序。
(c)将所加工的半导体晶圆从支承体以及临时固定用树脂膜分离的工序。
(d)通过将分离后半导体晶圆单片化而获得半导体元件的工序。
(e)将半导体元件安装于布线基板等的工序。
另外,在(a)工序中,以形成有电路的面(具有凹凸的面)与临时固定用树脂膜相接的方式进行临时固定。在临时固定用树脂膜由热固性树脂组合物构成的情况下,也可以在(a)工序与(b)工序之间,实施使临时固定用树脂膜热固化的工序。
实施例
以下,列举实施例对本公开进行更具体的说明。但是,本发明并不限定于这些实施例。
[层叠体的制作]
准备了共计14种芯片接合用或者临时固定材料用的热固性树脂组合物(流动性评价对象)。在聚对苯二甲酸乙二醇酯膜(PET膜、帝人杜邦薄膜株式会社制、A31、厚度38μm)的脱模处理面上涂覆各树脂组合物后,以90℃加热干燥5分钟,并以130℃加热干燥5分钟。由此,在PET膜上形成了树脂层(厚度:30μm)。在该树脂层上进一步贴合其它PET膜作为保护膜,由此制作出共计14种层叠体(PET膜/树脂组合物/PET膜)。
由如上述那样制作的各层叠体制作试样,测定剪切弹性率,并且测定了应力松弛时间(τ)。根据这些结果评价了热固性树脂组合物的流动性(具体而言为阶梯埋入性)。
[试样的调制]
如后述那样,剪切弹性率以及应力松弛时间的测定均使用了动态粘弹性装置ARES(TA Instruments公司制)。由于树脂层的厚度无法在30μm的状态下进行测定,因此在80℃下辊层压厚度30μm的树脂层,在重叠6片之后,通过冲裁加工而获得了试样(厚度180μm、10mm见方)。
[剪切弹性率的测定]
在动态粘弹性装置ARES(TA Instruments公司制)设置直径8mm的圆形铝板夹具,进而在此设置试样。之后,以在120℃下赋予10%的应变的状态进行保持,并记录了应力的变化。
[初始的剪切弹性率(G0)的计算]
根据剪切弹性率的测定结果,将刚赋予应变后的剪切弹性率设为初始的剪切弹性率(G0)。在表1以及表2中示出共计14种试样的结果。
[应力松弛时间(τ)的计算]
根据剪切弹性率的测定结果以及上述式(1),求出成为G(t)/G0=0.3679的应力松弛时间(τ)。在表1以及表2中示出共计14种试样的结果。图7是表示试样1~14的树脂组合物的剪切弹性率的经时性变化的图表。
[阶梯埋入性]
如以下那样对树脂组合物的阶梯埋入性(流动性)进行了评价。在80℃下通过辊层压使由树脂组合物构成的膜状粘接剂(厚度30μm)贴合于厚度625μm的硅镜面晶圆(6英寸)表面,由此获得了带有粘接剂的半导体芯片。另一方面,在厚度725μm的硅镜面晶圆(8英寸)表面,通过刀片切割以100μm的间隔形成了多个槽(宽度40μm、深度40μm)。
在真空层压机((株)NPC制、LM-50X50-S)的工作台上,以使形成有槽的面成为上表面的方式配置了硅镜面晶圆(厚度725μm)。在其上,以带有粘接剂的一侧成为下方的方式配置了带有粘接剂的半导体芯片。在15mbar的条件下,以120℃的温度、0.1MPa的压力加热加压2分钟,进行了真空层压。
在真空层压后,通过数字显微镜观察由树脂组合物填埋槽的程度并进行了评价。即,对真空层压后的层叠体进行环氧树脂注塑成型,在使注塑成型树脂固化后,通过研磨使截面露出。用数字显微镜((株))Keyence制,VHX-5000)观察了该截面。埋入性的评价基准设为如下。
A:认为槽被树脂组合物完全填埋。
B:槽的截面面积中被树脂组合物填埋的比例为70%以上。
C:槽的截面面积中被树脂组合物填埋的比例小于70%。
[表1]
[表2]
如表1所示,试样1~6的树脂组合物的初始的剪切弹性率(G0)为35kPa以下(条件2)且应力松弛时间(τ)为12秒以下(条件1),阶梯埋入性优异。与此相对,如表2所示,不满足条件1以及条件2这两方的树脂组合物(试样7、12、13)的阶梯埋入性不充分,不满足条件1以及条件2中的一方的树脂组合物(试样8-11、14)的阶梯埋入性也不充分。图8是描绘了试样1~14的树脂组合物的特性(横轴:初始的剪切弹性率[kPa]、纵轴:应力松弛时间(秒))的图表。如该图表所示,阶梯埋入性不仅取决于初始的剪切弹性率,还取决于应力松弛时间。
工业上的可利用性
根据本公开,提供了用于评价树脂组合物的流动性的新方法、以及包含该方法的树脂组合物的分选方法及半导体装置的制造方法。
附图标记说明
10…基板,10a、10b…电路图案,11…第一引线,12…第二引线,15…粘接剂,20…膜状粘接剂的固化物,20P…膜状粘接剂(树脂组合物),30…带有粘接剂的半导体元件,40…密封材料,100…半导体装置,Wa…第一半导体元件,Wb…第二半导体元件
Claims (8)
1.一种在半导体装置的制造过程中被预定用作埋入材料或者临时固定材料的树脂组合物的阶梯埋入性评价方法,其中,包括:
准备由所述树脂组合物构成的试样的工序;以及
通过对所述试样赋予应变且在温度T下测定所述试样的剪切弹性率,来掌握所述温度T下的所述试样的剪切弹性率的经时性变化的工序,
所述阶梯埋入性评价方法还包括如下工序:
基于所述试样的剪切弹性率的测定结果,读取使用麦克斯韦模型的应力松弛的下述式(1)而导出的成为G(t)/G0=0.3679的时间t,
G(t)=G0×e(-t/τ)(1)
在式(1)中,G(t)表示时间t处的剪切弹性率,所述时间t的单位为秒,G0表示初始的剪切弹性率,t表示时间,单位为秒,τ表示应力松弛时间,单位为秒,
并且所述阶梯埋入性评价方法还包括如下工序:
基于所述试样的剪切弹性率的测定结果,掌握初始的剪切弹性率。
2.如权利要求1所述的阶梯埋入性评价方法,其中,
至少持续60秒地测定所述试样的剪切弹性率。
3.如权利要求1或2所述的阶梯埋入性评价方法,其中,
所述温度T为-50~400℃的范围的温度。
4.如权利要求1或2所述的阶梯埋入性评价方法,其中,
对所述试样赋予的应变的量为1~30%。
5.如权利要求1或2所述的阶梯埋入性评价方法,其中,
所述试样的厚度为0.01~1mm。
6.如权利要求1或2所述的阶梯埋入性评价方法,其中,
所述树脂组合物是埋入材料。
7.一种树脂组合物的分选方法,包括:
在所述温度T为120℃的条件下实施权利要求1~6中任一项所述的阶梯埋入性评价方法的工序;以及
判定评价对象的树脂组合物是否满足下述条件1、2这两方的工序,
将满足所述条件1、2这两方的树脂组合物判定为合格,
条件1:120℃下的应力松弛时间为12秒以下,
条件2:120℃下的初始的剪切弹性率为35kPa以下。
8.一种半导体装置的制造方法,
将通过权利要求7所述的分选方法判定为合格的树脂组合物用作埋入材料或者临时固定材料。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/008614 WO2019171475A1 (ja) | 2018-03-06 | 2018-03-06 | 樹脂組成物の流動性評価方法、樹脂組成物の選別方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111801567A CN111801567A (zh) | 2020-10-20 |
CN111801567B true CN111801567B (zh) | 2023-08-11 |
Family
ID=64017173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880090757.0A Active CN111801567B (zh) | 2018-03-06 | 2018-03-06 | 树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6414373B1 (zh) |
KR (1) | KR102455721B1 (zh) |
CN (1) | CN111801567B (zh) |
WO (1) | WO2019171475A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111426554B (zh) * | 2020-03-23 | 2021-10-08 | 天津大学 | 一种半导体芯片高温剪切试验夹具 |
KR20230167521A (ko) | 2022-06-02 | 2023-12-11 | 에쓰대시오일 주식회사 | 고분자 수지의 흐름성 측정 방법 및 측정 장치 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101523394A (zh) * | 2006-10-06 | 2009-09-02 | 日立化成工业株式会社 | 内含粒子的树脂材料的流动分析方法及流动分析系统 |
JP2010256293A (ja) * | 2009-04-28 | 2010-11-11 | Nitto Denko Corp | 応力−ひずみ曲線式を出力するためのプログラム及びその装置 |
TW201139137A (en) * | 2010-03-02 | 2011-11-16 | Mitsubishi Plastics Inc | Solar cell sealing material and solar cell module produced using the same |
CN102246296A (zh) * | 2008-12-10 | 2011-11-16 | 住友电木株式会社 | 半导体封装用树脂组合物、半导体装置的制造方法及半导体装置 |
CN102686996A (zh) * | 2009-11-24 | 2012-09-19 | 住友电木株式会社 | 流动特性测定用金属模具、流动特性测定方法、半导体封装用树脂组合物及半导体装置的制造方法 |
CN103238054A (zh) * | 2010-09-15 | 2013-08-07 | 美国弗劳恩霍夫股份公司 | 用于检测聚合物中的交联的方法和装置 |
JP2013165263A (ja) * | 2012-01-13 | 2013-08-22 | Mitsubishi Plastics Inc | 外観が良好な太陽電池モジュール及びその製造方法 |
JP2014175459A (ja) * | 2013-03-08 | 2014-09-22 | Hitachi Chemical Co Ltd | 半導体装置及び半導体装置の製造方法 |
CN105339450A (zh) * | 2014-04-22 | 2016-02-17 | 迪睿合株式会社 | 保护带及使用该保护带的半导体装置的制造方法 |
KR20160129388A (ko) * | 2015-04-30 | 2016-11-09 | 주식회사 엘지화학 | 고분자 가공의 예측 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6844119B2 (ja) | 2016-04-11 | 2021-03-17 | 株式会社豊田中央研究所 | 光周波数掃引レーザ光源、及びレーザレーダ |
JP6191799B1 (ja) | 2017-04-19 | 2017-09-06 | 日立化成株式会社 | 半導体装置、半導体装置の製造方法及びフィルム状接着剤 |
-
2018
- 2018-03-06 KR KR1020207025761A patent/KR102455721B1/ko active IP Right Grant
- 2018-03-06 WO PCT/JP2018/008614 patent/WO2019171475A1/ja active Application Filing
- 2018-03-06 CN CN201880090757.0A patent/CN111801567B/zh active Active
- 2018-03-06 JP JP2018540886A patent/JP6414373B1/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101523394A (zh) * | 2006-10-06 | 2009-09-02 | 日立化成工业株式会社 | 内含粒子的树脂材料的流动分析方法及流动分析系统 |
CN102246296A (zh) * | 2008-12-10 | 2011-11-16 | 住友电木株式会社 | 半导体封装用树脂组合物、半导体装置的制造方法及半导体装置 |
JP2010256293A (ja) * | 2009-04-28 | 2010-11-11 | Nitto Denko Corp | 応力−ひずみ曲線式を出力するためのプログラム及びその装置 |
CN102686996A (zh) * | 2009-11-24 | 2012-09-19 | 住友电木株式会社 | 流动特性测定用金属模具、流动特性测定方法、半导体封装用树脂组合物及半导体装置的制造方法 |
TW201139137A (en) * | 2010-03-02 | 2011-11-16 | Mitsubishi Plastics Inc | Solar cell sealing material and solar cell module produced using the same |
CN103238054A (zh) * | 2010-09-15 | 2013-08-07 | 美国弗劳恩霍夫股份公司 | 用于检测聚合物中的交联的方法和装置 |
JP2013165263A (ja) * | 2012-01-13 | 2013-08-22 | Mitsubishi Plastics Inc | 外観が良好な太陽電池モジュール及びその製造方法 |
JP2014175459A (ja) * | 2013-03-08 | 2014-09-22 | Hitachi Chemical Co Ltd | 半導体装置及び半導体装置の製造方法 |
CN105339450A (zh) * | 2014-04-22 | 2016-02-17 | 迪睿合株式会社 | 保护带及使用该保护带的半导体装置的制造方法 |
KR20160129388A (ko) * | 2015-04-30 | 2016-11-09 | 주식회사 엘지화학 | 고분자 가공의 예측 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR102455721B1 (ko) | 2022-10-17 |
WO2019171475A1 (ja) | 2019-09-12 |
KR20200125624A (ko) | 2020-11-04 |
JPWO2019171475A1 (ja) | 2020-04-16 |
CN111801567A (zh) | 2020-10-20 |
JP6414373B1 (ja) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7915080B2 (en) | Bonding IC die to TSV wafers | |
TW586192B (en) | A method of fabricating a semiconductor package | |
US7727875B2 (en) | Grooving bumped wafer pre-underfill system | |
CN105742198B (zh) | 管芯接合器及其使用方法 | |
CN103855122B (zh) | 包括压缩应力的封装垂直功率器件及其制造方法 | |
US7829389B2 (en) | Roll-on encapsulation method for semiconductor packages | |
CN111801567B (zh) | 树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法 | |
CN105470212B (zh) | 用于半导体器件的封装及其组装方法 | |
CN111480227A (zh) | 安装结构体的制造方法及其中所使用的片材 | |
KR101590453B1 (ko) | 휨 개선을 위한 반도체 칩 다이 구조 및 방법 | |
JP5710098B2 (ja) | 半導体装置の製造方法 | |
US20100207263A1 (en) | Semiconductor device | |
US11670622B2 (en) | Stacked semiconductor package and packaging method thereof | |
TW202014305A (zh) | 含填料膜 | |
US9249014B2 (en) | Packaged nano-structured component and method of making a packaged nano-structured component | |
US9038264B2 (en) | Non-uniform vacuum profile die attach tip | |
JP5222508B2 (ja) | 半導体装置の製造方法 | |
US9209152B2 (en) | Molding material and method for packaging semiconductor chips | |
CN110071058A (zh) | 键合机用键合工具、半导体元件键合用键合机及相关方法 | |
Lim et al. | High throughput thermo-compression bonding with pre-applied underfill for 3D memory applications | |
WO2014078133A1 (en) | Wafer molding for chip-on-wafer assembly | |
JP7127680B2 (ja) | 半導体装置及びその製造方法 | |
WO2010044771A1 (en) | Roll-on encapsulation method for semiconductor packages | |
TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
Cheung et al. | New proposed adhesive tape application mechanism for stacking die applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Tokyo Applicant after: Lishennoco Co.,Ltd. Address before: Tokyo Applicant before: HITACHI CHEMICAL Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |