KR20200125624A - 수지 조성물의 유동성 평가 방법, 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법 - Google Patents

수지 조성물의 유동성 평가 방법, 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20200125624A
KR20200125624A KR1020207025761A KR20207025761A KR20200125624A KR 20200125624 A KR20200125624 A KR 20200125624A KR 1020207025761 A KR1020207025761 A KR 1020207025761A KR 20207025761 A KR20207025761 A KR 20207025761A KR 20200125624 A KR20200125624 A KR 20200125624A
Authority
KR
South Korea
Prior art keywords
resin composition
shear modulus
sample
evaluation method
semiconductor device
Prior art date
Application number
KR1020207025761A
Other languages
English (en)
Other versions
KR102455721B1 (ko
Inventor
쇼고 소부에
다츠야 마키노
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20200125624A publication Critical patent/KR20200125624A/ko
Application granted granted Critical
Publication of KR102455721B1 publication Critical patent/KR102455721B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N11/00—Investigating flow properties of materials, e.g. viscosity, plasticity; Analysing materials by determining flow properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N11/00—Investigating flow properties of materials, e.g. viscosity, plasticity; Analysing materials by determining flow properties
    • G01N2011/0046—In situ measurement during mixing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

본 개시는 수지 조성물의 유동성 평가 방법에 관한 것이다. 이 방법은, 수지 조성물로 이루어지는 시료를 준비하는 공정과, 시료에 대하여 변형을 가하고 또한 온도 T에서 시료의 전단 탄성률을 측정함으로써, 온도 T에서의 시료의 전단 탄성률의 시간적 변화를 파악하는 공정을 포함한다.

Description

수지 조성물의 유동성 평가 방법, 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법
본 개시는, 수지 조성물의 유동성 평가 방법, 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법에 관한 것이다.
스마트폰, 태블릿 PC 등의 전자 기기의 다기능화에 따라, 반도체 소자를 다단으로 적층함으로써 고용량화한 스택드(stacked) MCP(Multi Chip Package)가 보급되고 있다. 반도체 소자의 실장에는 필름형 접착제가 널리 이용되고 있다. 그러나, 다기능화의 경향이 있음에도 불구하고, 현행의 와이어본드를 사용한 반도체 소자의 접속 방식으로는 데이터의 처리 속도에 한계가 있다. 한편, 충전하지 않고 보다 장시간 사용하고자 하는 요구가 높아지고 있기 때문에, 저전력화도 요구되고 있다. 고속화 및 저전력화를 목적으로, 반도체 소자를 통째로 다이본드 필름으로 매립함으로써 소자의 소형화를 도모하는 구조가 개발되고 있다(예컨대, 특허문헌 1의 도 6 참조).
또한, 와이어본드가 아니라 관통 전극에 의해 반도체 소자끼리 접속하는 새로운 구조의 전자 기기 장치도 개발되고 있다. 관통 전극을 갖는 반도체 소자의 제작에는, 반도체 소자를 지지체에 가고정하여 가공하기 위한 가고정재가 필요하다. 이 반도체 소자는 표면에 무수한 전극을 갖는 구조이므로, 가고정재에는, 이 표면의 미세한 요철을 매립하는 우수한 유동성이 필요하다(특허문헌 2).
특허문헌 1: 일본 특허 공개 제2017-168850호 공보 특허문헌 2: 국제 공개 제2017/191815호
수지 조성물로 이루어지는 다이본드 필름에 반도체 소자를 매립하는 공정에서는, 다이본드 필름은 크게 변형되어야 한다. 혹은, 가고정재를 구성하는 수지 조성물은 관통 전극과 같은 미세한 요철에 대하여 추종하는 것이 요구된다. 반도체 장치의 제조 과정에서, 매립 재료 또는 가고정재로서 사용 예정인 수지 조성물이 그와 같은 변형능 및 추종성을 갖고 있는지 사전에 예측하는 것은 어렵고, 실제로 사용해 보지 않으면 모르는 경우가 많다.
종래, 수지 조성물의 성능을 평가하는 지표의 하나로서 유동성이 알려져 있다. 예컨대, 레오미터를 이용하여 수지 조성물의 전단 점도를 측정함으로써, 그 유동성을 파악하고, 매립성의 양부를 판단하는 경우가 있다. 그러나, 전술한 바와 같은 필름의 큰 변형 및 미세한 요철에 대한 추종성은 전단 점도만으로는 설명할 수 없는 것을 포함하는 것이며, 종래의 방법으로는 수지 조성물의 적부를 완전하게 평가할 수 없었다.
본 개시는, 상기 사정을 감안하여 이루어진 것으로, 수지 조성물의 유동성을 평가하기 위한 새로운 방법을 제공하는 것을 목적으로 한다. 본 개시는, 이 평가 방법을 포함하는 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 개시는 수지 조성물의 유동성 평가 방법을 제공한다. 이 평가 방법은, 수지 조성물로 이루어지는 시료를 준비하는 공정과, 시료에 대하여 변형을 가하고 또한 온도 T에서 시료의 전단 탄성률을 측정함으로써, 온도 T에서의 시료의 전단 탄성률의 시간적 변화를 파악하는 공정을 포함한다. 온도 T에서의 전단 탄성률의 시간적 변화를 파악함으로써, 수지 조성물의 특성(변형능 및 미세한 요철에 대한 추종성)을 보다 적확하게 평가할 수 있다. 이 평가 방법은, 예컨대, 반도체 장치의 제조 과정에서 사용되는 다이본딩 필름 및 가고정재 등을 구성하는 수지 조성물의 매립성의 양부를 판단하는 데 유용하다.
전단 탄성률의 시간적 변화를 정량화하기 위해, 맥스웰 모델의 응력 완화의 식을 이용해도 좋다. 즉, 본 개시에 관한 평가 방법은, 시료의 전단 탄성률의 측정 결과에 기초하여, 맥스웰 모델의 응력 완화의 하기 식 (1)을 이용하여 유도되는, G(t)/G0=0.3679가 되는 시간(응력 완화 시간 τ)을 판독하는 공정을 더 포함해도 좋다.
G(t)=G0×e(-t/τ) (1)
[식 (1)에 있어서, G(t)는 시간 t(초)에서의 전단 탄성률을 나타내고, G0은 초기의 전단 탄성률을 나타내고, t는 시간(초)을 나타내고, τ는 응력 완화 시간(초)을 나타낸다.]
또, 「G(t)/G0=0.3679」에서의 수치 「0.3679」는 이하와 같이 산출되는 것이다.
t=τ일 때
G(t)=G0×e(-1)
G(t)/G0=e(-1)=0.3679
본 개시는 수지 조성물의 선정 방법을 제공한다. 이 선정 방법은, 상기 유동성 평가 방법을, 온도 T가 120℃인 조건 하에 실시하는 공정과, 평가 대상의 수지 조성물이 하기 조건 1, 2를 모두 만족시키는지 아닌지를 판정하는 공정을 포함하며, 조건 1, 2를 모두 만족시키는 수지 조성물을 양호로 판정한다.
조건 1: 120℃에서의 응력 완화 시간이 12초 이하이다.
조건 2: 120℃에서의 초기의 전단 탄성률이 35 kPa 이하이다.
상기 선정 방법은, 예컨대, 반도체 장치의 제조 과정에서 사용되는 다이본딩 필름 및 가고정재 등을 구성하는 수지 조성물을 선정하는 데 유용하다.
본 개시에 관한 반도체 장치의 제조 방법은, 이 선정 방법에서 양호로 판정된 수지 조성물을 매립 재료 또는 가고정재로서 사용하는 것이다.
본 개시에 의하면, 수지 조성물의 유동성을 평가하기 위한 새로운 방법이 제공된다. 즉, 이 평가 방법에 의하면, 전단 점도만으로는 설명이 어려웠던 필름의 특성(예컨대, 변형능 또는 미세한 요철에 대한 추종성)을 정량적으로 평가할 수 있다. 또한, 본 개시에 의하면, 상기 평가 방법을 포함하는 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법이 제공된다.
도 1은 반도체 장치의 일례를 모식적으로 나타내는 단면도이다.
도 2는 도 1에 나타내는 반도체 장치를 제조하기 위한 일련의 공정을 나타내는 모식 단면도이다.
도 3은 도 1에 나타내는 반도체 장치를 제조하기 위한 일련의 공정을 나타내는 모식 단면도이다.
도 4는 도 1에 나타내는 반도체 장치를 제조하기 위한 일련의 공정을 나타내는 모식 단면도이다.
도 5는 도 1에 나타내는 반도체 장치를 제조하기 위한 일련의 공정을 나타내는 모식 단면도이다.
도 6은 도 1에 나타내는 반도체 장치를 제조하기 위한 일련의 공정을 나타내는 모식 단면도이다.
도 7은 시료 1∼14에 관한 수지 조성물의 전단 탄성률의 시간적 변화를 나타내는 그래프이다.
도 8은 시료 1∼14에 관한 수지 조성물의 특성(횡축: 전단 탄성률[kPa], 종축: 응력 완화 시간 τ(초))을 플롯한 그래프이다.
이하, 본 개시의 실시형태에 관해 상세히 설명하지만, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.
<수지 조성물의 유동성 평가 방법>
본 실시형태에 관한 평가 방법은, 수지 조성물의 유동성을 평가하기 위한 것이며, 수지 조성물로 이루어지는 시료를 준비하는 공정과, 시료에 대하여 변형을 가하고 또한 온도 T에서 시료의 전단 탄성률을 측정함으로써, 온도 T에서의 시료의 전단 탄성률의 시간적 변화를 파악하는 공정을 포함한다.
전단 탄성률의 시간적 변화를 정량화하기 위해, 맥스웰 모델의 응력 완화의 식을 이용해도 좋다. 즉, 시료의 전단 탄성률의 측정 결과에 기초하여, 맥스웰 모델의 응력 완화의 하기 식 (1)을 이용하여, G(t)/G0=0.3679가 되는 시간(응력 완화 시간 τ)을 판독해도 좋다. 시료의 초기 전단 탄성률(G0)은 시료의 전단 탄성률의 측정 결과에 기초하여 구할 수 있다.
G(t)=G0×e(-t/τ) (1)
[식 (1)에 있어서, G(t)는 시간 t(초)에서의 전단 탄성률을 나타내고, G0은 초기의 전단 탄성률을 나타내고, t는 시간(초)을 나타내고, τ는 응력 완화 시간(초)을 나타낸다.]
온도 T에서의 전단 탄성률의 측정은, 예컨대, 적어도 10초에 걸쳐 행하는 것이 바람직하고, 측정 시간은 30∼1800초 또는 60∼600초이어도 좋다. 온도 T는, 안정적으로 측정을 행하는 관점에서, -50∼400℃ 범위의 특정 온도인 것이 바람직하고, 평가 대상의 수지 조성물의 종류 및 용도 등에 따라서 설정하면 된다. 예컨대, 수지 조성물의 종류가 열경화성 수지 조성물이고 또한 그 용도가 반도체 장치의 제조에 사용되는 다이본딩 필름 또는 가고정재인 경우, 예컨대 온도 T는 30∼300℃이고, 50∼200℃ 또는 80∼150℃이어도 좋다.
시료에 대하여 가하는 변형의 양은, 안정적으로 측정을 행하는 관점에서, 0.1∼30%의 범위인 것이 바람직하고, 평가 대상의 수지 조성물의 종류 및 용도 등에 따라서 설정하면 된다. 예컨대, 수지 조성물의 종류가 열경화성 수지 조성물이고 또한 그 용도가 반도체 장치의 제조에 사용되는 다이본딩 필름 또는 가고정재인 경우, 예컨대, 변형의 양은 0.5∼25%이며, 1∼20% 또는 2∼15%이어도 좋다.
시료는 필름형으로 형성하는 것이 바람직하다. 시료의 두께는, 안정적으로 측정을 행하는 관점에서, 10∼1000 ㎛인 것이 바람직하고, 평가 대상의 수지 조성물의 종류 및 용도 등에 따라서 설정하면 된다. 예컨대, 수지 조성물의 종류가 열경화성 수지 조성물이고 또한 그 용도가 반도체 장치의 제조에서 반도체 칩(예컨대 컨트롤러 칩)이 매립되는 다이본딩 필름 또는 가고정재인 경우, 예컨대, 필름의 두께는 50∼800 ㎛이며, 80∼600 ㎛ 또는 100∼500 ㎛이어도 좋다. 또, 필름의 두께가 지나치게 얇아 전단 탄성률의 측정이 어려운 경우는, 복수매를 중합함으로써 두께를 늘린 시료를 준비하면 된다.
본 실시형태에 관한 평가 방법에 의하면, 온도 T에서의 전단 탄성률의 시간적 변화를 파악함으로써, 수지 조성물의 특성을 보다 적확하게 평가할 수 있다. 이 평가 방법은, 예컨대, 반도체 장치의 제조 과정에 사용되는 다이본딩 필름을 구성하는 수지 조성물의 매립성의 양부를 판단하는 데 유용하다.
<수지 조성물의 선정 방법>
본 실시형태에 관한 선정 방법은, 예컨대, 반도체 장치의 제조 과정에 사용되는 다이본딩 필름을 구성하는 수지 조성물을 선정하기 위한 것이다. 즉, 이 선정 방법은, 상기 실시형태에 관한 유동성 평가 방법을, 온도 T가 120℃인 조건 하에 실시하는 공정과, 평가 대상의 수지 조성물이 하기 조건 1, 2를 모두 만족시키는지 아닌지를 판정하는 공정을 포함하며, 조건 1, 2를 모두 만족시키는 수지 조성물을 양호로 판정한다.
조건 1: 120℃에서의 응력 완화 시간이 12초 이하이다.
조건 2: 120℃에서의 초기의 전단 탄성률이 35 kPa 이하이다.
조건 1에 관해, 120℃에서의 응력 완화 시간이 12초 이하인 것은, 수지 조성물에 대하여 열이 가해지고 나서 충분히 짧은 시간에 전단 탄성률이 저하되고, 유동성이 높아지는 것을 의미한다. 이것에 의해, 반도체 장치의 제조에 필요한 시간의 단축화에 기여한다. 이러한 관점에서, 120℃에서의 응력 완화 시간은 11초 이하인 것이 바람직하고, 0.1∼11초이어도 좋다.
조건 2에 관해, 120℃에서의 초기의 전단 탄성률이 35 kPa 이하인 것은, 초기 단계부터 전단 탄성률이 어느 정도 낮은 것을 의미한다. 120℃에서의 초기의 전단 탄성률은 30 kPa 이하인 것이 바람직하고, 1∼30 kPa이어도 좋다.
상기 실시형태에서는, 온도 T가 120℃인 조건 하에 전단 탄성률의 측정을 실시하는 경우를 예시했지만, 반도체 장치의 제조 과정에서 수지 조성물이 사용되는 온도 조건에 따라서 온도 T를 설정하면 되며, 예컨대 80℃ 또는 100℃이어도 좋고, 140℃이어도 좋다.
<반도체 장치 및 그 제조 방법>
본 실시형태에 관한 반도체 장치의 제조 방법은, 상기 실시형태에 관한 선정 방법에서 양호로 판정된 수지 조성물을 매립 재료로서 사용하는 것이다. 이하, 도면을 참조하면서, 반도체 장치 및 그 제조 방법의 일례에 관해 설명한다.
도 1에 나타내는 반도체 장치(100)는, 기판(10)에, 제1 와이어(11)를 통해 1단째의 제1 반도체 소자(Wa)가 와이어본딩 접속되어 있다. 또한, 제1 반도체 소자(Wa) 상에, 제2 반도체 소자(Wb)가 필름형 접착제(수지 조성물)를 통해 압착하는 공정을 거침으로써, 제2 반도체 소자(Wb) 및 제1 와이어(11)가 필름형 접착제의 경화물(20)에 매립되어 이루어진 반도체 장치이다. 반도체 장치(100)에서는, 기판(10)과 제2 반도체 소자(Wb)가 제2 와이어(12)를 통해 전기적으로 접속되고, 제2 반도체 소자(Wb)가 밀봉재(40)에 의해 밀봉되어 있다. 본 실시형태에서는, 열경화성 수지 조성물로 이루어지는 필름형 접착제(20P)(도 3 참조)가 유동성을 평가하는 대상이다. 필름형 접착제(20P)는 가열 처리에 의해 경화물(20)이 되는 것이다.
기판(10)은, 표면에 회로 패턴(10a, 10b)을 갖는다. 제1 반도체 소자(Wa)는, 회로 패턴(10a) 상에 접착제(15)를 통해 압착되어 있다. 제1 반도체 소자(Wa)는, 반도체 장치(100)를 구동시키기 위한 컨트롤러 칩이다. 제1 반도체 소자(Wa)의 두께는, 예컨대 10∼170 ㎛이다. 제2 반도체 소자(Wb)는, 제1 반도체 소자(Wa) 및 회로 패턴(10b)의 일부가 덮이도록 필름형 접착제의 경화물(20)을 통해 기판(10)에 탑재되어 있다. 제2 반도체 소자(Wb)의 두께는, 예컨대 20∼400 ㎛이어도 좋다.
필름형 접착제의 경화물(20)은, 기판(10) 상의 제1 반도체 소자(Wa) 및 회로 패턴(10a, 10b)에 기인하는 단차에 추종한 것이 바람직하다. 바꾸어 말하면, 기판(10) 및 그 표면 상에 배치된 제1 반도체 소자(Wa)와, 경화물(20)의 계면에 공극이 없는 것이 바람직하다.
도 2∼6은 반도체 장치(100)를 제조하기 위한 일련의 공정을 나타내는 모식 단면도이다. 본 실시형태에 관한 반도체 장치의 제조 방법은, 제1 반도체 소자(Wa)를 제1 와이어(11)를 통해 기판(10)과 전기적으로 접속하는 제1 와이어본딩 공정과, 제2 반도체 소자(Wb)와 그 편면에 접착된 필름형 접착제(20P)를 갖는 접착제 부착 반도체 소자(30)를 준비하는 공정과, 접착제 부착 반도체 소자(30)를 기판(10)에 접착하는 다이본드 공정과, 제2 반도체 소자(Wb)를 제2 와이어(12)를 통해 기판(10)과 전기적으로 접속하는 제2 와이어본딩 공정을 적어도 포함한다.
도 2에 나타내는 바와 같이, 기판(10) 상의 회로 패턴(10a) 상에, 접착제(15)를 갖는 제1 반도체 소자(Wa)를 압착하고, 제1 와이어(11)를 통해 기판(10) 상의 회로 패턴(10a)과 제1 반도체 소자(Wa)를 전기적으로 본딩 접속한다(제1 와이어본딩 공정).
도 3에 나타내는 바와 같이, 제2 반도체 소자(Wb)와, 그 한쪽 면에 필름형 접착제(20P)와의 접착제 부착 반도체 소자(30)를 별도로 준비한다(접착제 부착 반도체 소자를 준비하는 공정). 접착제 부착 반도체 소자(30)는, 반도체 웨이퍼의 편면에, 다이본딩 필름(필름형 접착제(20P)와 동일한 수지 조성물) 및 다이싱 필름을 이 순서로 적층하고, 다이싱 공정 및 픽업 공정을 거침으로써 얻어도 좋다.
다음으로, 도 4 및 도 5에 나타내는 바와 같이, 접착제 부착 반도체 소자(30)를, 필름형 접착제(20P)에 의해 제1 와이어(11) 및 제1 반도체 소자(Wa)가 덮이도록 기판(10)에 압착시킨다(다이본드 공정). 다이본드 공정은, 필름형 접착제(20P)를 80∼180℃, 0.01∼0.50 MPa의 조건으로 0.5∼3.0초간 압착하는 것이 바람직하다. 필름형 접착제(20P)를 60∼175℃, 0.3∼0.7 MPa의 조건으로 5분 이상 가압 및 가열함으로써, 필름형 접착제(20P)가 경화하여 경화물(20)이 된다.
이어서, 도 6에 나타내는 바와 같이, 기판(10)과 제2 반도체 소자(Wb)를 제2 와이어(12)를 통해 전기적으로 접속한다(제2 와이어본딩 공정). 그 후, 회로 패턴(10b), 제2 와이어(12) 및 제2 반도체 소자(Wb)를 밀봉재(40)로 밀봉한다. 이러한 공정을 거침으로써 반도체 장치(100)를 제조할 수 있다.
상기 실시형태에서는, 제1 와이어(11) 및 제1 반도체 소자(Wa)가 매립되어 이루어진 반도체 장치를 예시했지만, 제1 와이어(11)의 적어도 일부만이 매립되어 이루어진 와이어 매립형의 반도체 장치이어도 좋다.
또한, 상기 실시형태에서는, 유동성의 평가 대상 중 하나인 매립 재료(다이본드 필름)를 사용한 반도체 장치 및 그 제조 방법에 관해 설명했지만, 본 개시는 가고정재(가고정용 수지 필름)를 평가 대상으로 해도 좋다. 그리고, 본 개시의 선정 방법에 의해 양호로 판정된 가고정재를 사용하여 반도체 장치를 제조해도 좋다. 특허문헌 2에 가고정재의 구체적인 구성 및 사용 방법에 관해 상세히 기재되어 있다. 가고정용 수지 필름을 사용한 반도체 장치의 제조 방법은, 예컨대 이하의 공정을 포함한다.
(a) 회로가 형성된 면을 갖는 반도체 웨이퍼와 지지체를 가고정용 수지 필름을 통해 가고정하는 공정.
(b) 지지체에 가고정된 반도체 웨이퍼를 가공하는 공정.
(c) 가공된 반도체 웨이퍼를 지지체 및 가고정용 수지 필름으로부터 분리하는 공정.
(d) 분리된 반도체 웨이퍼를 개편화(個片化)함으로써 반도체 소자를 얻는 공정.
(e) 반도체 소자를 배선 기판 등에 실장하는 공정.
또, (a) 공정에서, 회로가 형성된 면(요철을 갖는 면)이 가고정용 수지 필름과 접하도록 가고정한다. 가고정용 수지 필름이 열경화성 수지 조성물로 이루어지는 경우, (a) 공정과 (b) 공정 사이에, 가고정용 수지 필름을 열경화시키는 공정을 실시해도 좋다.
실시예
이하, 본 개시에 관해 실시예를 들어 보다 구체적으로 설명한다. 다만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
[적층체의 제작]
총 14종류의 다이본딩용 또는 가고정재용의 열경화성 수지 조성물(유동성 평가 대상)을 준비했다. 폴리에틸렌테레프탈레이트 필름(PET 필름, 데이진 듀퐁 필름 주식회사 제조, A31, 두께 38 ㎛)의 이형 처리면 상에 각 수지 조성물을 도포한 후, 90℃에서 5분간, 130℃에서 5분간 가열 건조했다. 이것에 의해, PET 필름 상에 수지층(두께: 30 ㎛)을 형성했다. 이 수지층 상에 별도의 PET 필름을 보호 필름으로서 더 접합함으로써 총 14종류의 적층체(PET 필름/수지 조성물/PET 필름)를 제작했다.
상기와 같이 하여 제작한 각 적층체로 시료를 제작하여, 전단 탄성률을 측정하고 응력 완화 시간(τ)을 측정했다. 이러한 결과로부터 열경화성 수지 조성물의 유동성(구체적으로는 단차 매립성)을 평가했다.
[시료의 조제]
후술하는 바와 같이, 전단 탄성률 및 응력 완화 시간의 측정은 모두, 동적 점탄성 장치 ARES(티·에이·인스트루먼트사 제조)를 사용했다. 수지층의 두께가 30 ㎛인 채로는 측정할 수 없기 때문에, 두께 30 ㎛의 수지층을 80℃에서 롤 라미네이트하여 6장 중합한 후, 펀칭 가공에 의해 시료(두께 180 ㎛, 가로세로 10 mm)를 얻었다.
[전단 탄성률의 측정]
동적 점탄성 장치 ARES(티·에이·인스트루먼트사 제조)에 직경 8 mm의 원형 알루미늄 플레이트 지그를 세팅하고, 또한 여기에 시료를 세팅했다. 그 후, 120℃에서 10%의 변형을 가한 상태로 유지하고, 응력의 변화를 기록했다.
[초기의 전단 탄성률(G0)의 산출]
전단 탄성률의 측정 결과로부터, 변형을 가한 직후의 전단 탄성률을 초기의 전단 탄성률(G0)로 했다. 표 1 및 표 2에 총 14종류의 시료의 결과를 나타낸다.
[응력 완화 시간(τ)의 산출]
전단 탄성률의 측정 결과 및 상기 식 (1)로부터, G(t)/G0=0.3679가 되는 응력 완화 시간(τ)을 구했다. 표 1 및 표 2에 총 14종류의 시료의 결과를 나타낸다. 도 7은 시료 1∼14에 관한 수지 조성물의 전단 탄성률의 시간적 변화를 나타내는 그래프이다.
[단차 매립성]
수지 조성물의 단차 매립성(유동성)을 이하와 같이 하여 평가했다. 두께 625 ㎛의 실리콘 미러 웨이퍼(6 인치) 표면에, 수지 조성물로 이루어지는 필름형 접착제(두께 30 ㎛)를 80℃에서 롤 라미네이트로 접합함으로써, 접착제 부착 반도체 칩을 얻었다. 한편, 두께 725 ㎛ 실리콘 미러 웨이퍼(8 인치) 표면에, 블레이드 다이싱에 의해 100 ㎛의 간격으로 복수의 홈(폭 40 ㎛, 깊이 40 ㎛)으로 형성했다.
진공 라미네이터((주) 엔·피·씨 제조, LM-50X50-S)의 스테이지 상에, 홈이 형성된 면이 상면이 되도록 실리콘 미러 웨이퍼(두께 725 ㎛)를 배치했다. 그 위에, 접착제 부착 반도체 칩을, 접착제가 부착되어 있는 측이 아래가 되도록 배치했다. 15 mbar의 조건 하에, 120℃의 온도, 0.1 MPa의 압력으로 2분간 가열 가압하여 진공 라미네이트했다.
진공 라미네이트 후, 수지 조성물에 의해 홈이 매립되어 있는 정도를 디지털 현미경으로 관찰하여 평가했다. 즉, 진공 라미네이트 후의 적층체를 에폭시 수지 주형하고, 주형 수지를 경화시킨 후에 연마에 의해 단면을 노출시켰다. 이 단면을 디지털 현미경((주))키엔스 제조, VHX-5000)으로 관찰했다. 매립성의 평가 기준은 이하와 같다.
A: 홈이 수지 조성물에 의해 완전히 매립되어 있다고 인정된다.
B: 홈의 단면적 중 수지 조성물에 의해 매립되어 있는 비율이 70% 이상이다.
C: 홈의 단면적 중 수지 조성물에 의해 매립되어 있는 비율이 70% 미만이다.
Figure pct00001
Figure pct00002
표 1에 나타낸 바와 같이, 시료 1∼6에 관한 수지 조성물은 초기의 전단 탄성률(G0)이 35 kPa 이하(조건 2)이고 또한 응력 완화 시간(τ)이 12초 이하(조건 1)이며, 단차 매립성이 우수했다. 이에 비해, 표 2에 나타낸 바와 같이, 조건 1 및 조건 2를 모두 충족하지 않는 수지 조성물(시료 7, 12, 13)은 단차 매립성이 불충분하고, 조건 1 및 조건 2 중 한쪽을 충족하지 않는 수지 조성물(시료 8-11, 14)도 단차 매립성이 불충분했다. 도 8은 시료 1∼14에 관한 수지 조성물의 특성(횡축: 초기의 전단 탄성률[kPa], 종축: 응력 완화 시간(초))을 플롯한 그래프이다. 이 그래프에 나타낸 바와 같이, 단차 매립성은 초기의 전단 탄성률 뿐만 아니라, 응력 완화 시간에도 의존한다.
본 개시에 의하면, 수지 조성물의 유동성을 평가하기 위한 새로운 방법 및 이 방법을 포함하는 수지 조성물의 선별 방법, 및 반도체 장치의 제조 방법이 제공된다.
10: 기판, 10a, 10b: 회로 패턴, 11: 제1 와이어, 12: 제2 와이어, 15: 접착제, 20: 필름형 접착제의 경화물, 20P: 필름형 접착제(수지 조성물), 30: 접착제 부착 반도체 소자, 40: 밀봉재, 100: 반도체 장치, Wa: 제1 반도체 소자, Wb: 제2 반도체 소자

Claims (11)

  1. 수지 조성물의 유동성 평가 방법으로서,
    상기 수지 조성물로 이루어지는 시료를 준비하는 공정과,
    상기 시료에 대하여 변형을 가하고 또한 온도 T에서 상기 시료의 전단 탄성률을 측정함으로써, 상기 온도 T에서의 상기 시료의 전단 탄성률의 시간적 변화를 파악하는 공정
    을 포함하는 유동성 평가 방법.
  2. 제1항에 있어서, 상기 시료의 전단 탄성률의 측정 결과에 기초하여, 맥스웰 모델의 응력 완화의 하기 식 (1)을 이용하여 유도되는, G(t)/G0=0.3679가 되는 시간 t를 판독하는 공정을 더 포함하는 유동성 평가 방법.
    G(t)=G0×e(-t/τ) (1)
    [식 (1)에 있어서, G(t)는 시간 t(초)에서의 전단 탄성률을 나타내고, G0은 초기의 전단 탄성률을 나타내고, t는 시간(초)을 나타내고, τ는 응력 완화 시간(초)을 나타낸다.]
  3. 제1항 또는 제2항에 있어서, 상기 시료의 전단 탄성률의 측정 결과에 기초하여, 초기의 전단 탄성률을 파악하는 공정을 더 포함하는 유동성 평가 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 적어도 60초에 걸쳐 상기 시료의 전단 탄성률을 측정하는 유동성 평가 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 온도 T가 -50∼400℃ 범위의 특정 온도인 유동성 평가 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 시료에 대하여 가하는 변형의 양이 1∼30%인 유동성 평가 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 시료의 두께가 0.01∼1 mm인 유동성 평가 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 수지 조성물은 반도체 장치의 제조에 이용되는 재료인 유동성 평가 방법.
  9. 제8항에 있어서, 상기 수지 조성물이 매립 재료인 유동성 평가 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 유동성 평가 방법을, 상기 온도 T가 120℃인 조건 하에 실시하는 공정과,
    평가 대상의 수지 조성물이 하기 조건 1, 2를 모두 만족시키는지 아닌지를 판정하는 공정
    을 포함하며,
    상기 조건 1, 2를 모두 만족시키는 수지 조성물을 양호로 판정하는 수지 조성물의 선별 방법.
    조건 1: 120℃에서의 응력 완화 시간이 12초 이하이다.
    조건 2: 120℃에서의 초기의 전단 탄성률이 35 kPa 이하이다.
  11. 제10항에 기재된 선별 방법에서 양호로 판정된 수지 조성물을 매립 재료 또는 가고정재로서 사용하는 반도체 장치의 제조 방법.
KR1020207025761A 2018-03-06 2018-03-06 수지 조성물의 유동성 평가 방법, 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법 KR102455721B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008614 WO2019171475A1 (ja) 2018-03-06 2018-03-06 樹脂組成物の流動性評価方法、樹脂組成物の選別方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20200125624A true KR20200125624A (ko) 2020-11-04
KR102455721B1 KR102455721B1 (ko) 2022-10-17

Family

ID=64017173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207025761A KR102455721B1 (ko) 2018-03-06 2018-03-06 수지 조성물의 유동성 평가 방법, 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6414373B1 (ko)
KR (1) KR102455721B1 (ko)
CN (1) CN111801567B (ko)
WO (1) WO2019171475A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230167521A (ko) 2022-06-02 2023-12-11 에쓰대시오일 주식회사 고분자 수지의 흐름성 측정 방법 및 측정 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111426554B (zh) * 2020-03-23 2021-10-08 天津大学 一种半导体芯片高温剪切试验夹具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010256293A (ja) * 2009-04-28 2010-11-11 Nitto Denko Corp 応力−ひずみ曲線式を出力するためのプログラム及びその装置
JP2014175459A (ja) * 2013-03-08 2014-09-22 Hitachi Chemical Co Ltd 半導体装置及び半導体装置の製造方法
KR20160129388A (ko) * 2015-04-30 2016-11-09 주식회사 엘지화학 고분자 가공의 예측 방법
JP2017168850A (ja) 2017-04-19 2017-09-21 日立化成株式会社 半導体装置、半導体装置の製造方法及びフィルム状接着剤
JP2017191815A (ja) 2016-04-11 2017-10-19 株式会社豊田中央研究所 光周波数掃引レーザ光源、及びレーザレーダ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834364A (en) * 2006-10-06 2008-08-16 Hitachi Chemical Co Ltd Method for analyzing fluidity of resin material including particles and fluidity analysis system
CN102246296B (zh) * 2008-12-10 2014-02-05 住友电木株式会社 半导体封装用树脂组合物、半导体装置的制造方法及半导体装置
JP5742723B2 (ja) * 2009-11-24 2015-07-01 住友ベークライト株式会社 流動特性測定用金型、流動特性測定方法、半導体封止用樹脂組成物及び半導体装置の製造方法
TW201139137A (en) * 2010-03-02 2011-11-16 Mitsubishi Plastics Inc Solar cell sealing material and solar cell module produced using the same
EP2616796B1 (en) * 2010-09-15 2020-02-19 Fraunhofer USA, Inc. Methods and apparatus for detecting cross-linking in a polymer
JP2013165263A (ja) * 2012-01-13 2013-08-22 Mitsubishi Plastics Inc 外観が良好な太陽電池モジュール及びその製造方法
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010256293A (ja) * 2009-04-28 2010-11-11 Nitto Denko Corp 応力−ひずみ曲線式を出力するためのプログラム及びその装置
JP2014175459A (ja) * 2013-03-08 2014-09-22 Hitachi Chemical Co Ltd 半導体装置及び半導体装置の製造方法
KR20160129388A (ko) * 2015-04-30 2016-11-09 주식회사 엘지화학 고분자 가공의 예측 방법
JP2017191815A (ja) 2016-04-11 2017-10-19 株式会社豊田中央研究所 光周波数掃引レーザ光源、及びレーザレーダ
JP2017168850A (ja) 2017-04-19 2017-09-21 日立化成株式会社 半導体装置、半導体装置の製造方法及びフィルム状接着剤

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230167521A (ko) 2022-06-02 2023-12-11 에쓰대시오일 주식회사 고분자 수지의 흐름성 측정 방법 및 측정 장치

Also Published As

Publication number Publication date
JP6414373B1 (ja) 2018-10-31
WO2019171475A1 (ja) 2019-09-12
CN111801567B (zh) 2023-08-11
CN111801567A (zh) 2020-10-20
KR102455721B1 (ko) 2022-10-17
JPWO2019171475A1 (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
CN105938806B (zh) 测量层间粘合层的拉伸模式的粘合力的方法和设备
US8445328B2 (en) Method for producing chip elements equipped with wire insertion grooves
EP1152464A3 (en) Chip size package semiconductor device and method of manufacturing the same
CN105470212B (zh) 用于半导体器件的封装及其组装方法
KR20200125624A (ko) 수지 조성물의 유동성 평가 방법, 수지 조성물의 선별 방법 및 반도체 장치의 제조 방법
Xian et al. Dicing die attach challenges at multi die stack packages
US9054111B2 (en) Electronic device and method of packaging an electronic device
CN1667421A (zh) 传感器器件
KR20120132461A (ko) 비균일 진공 프로파일 다이 부착 팁
CN102707100A (zh) 倒扣电气互连衬底的裸芯片测试装置
Saiki et al. Study on peeling behavior in pick-up process of IC chip with adhesive tapes
Kwatra et al. Effect of thermal aging on cohesive zone models to study copper leadframe/mold compound interfacial delamination
US9209152B2 (en) Molding material and method for packaging semiconductor chips
van den Ende et al. High curvature bending characterization of ultra-thin chips and chip-on-foil assemblies
CN108376674A (zh) 一种vdmos功率器件塑封防分层翘曲结构
KR20150069913A (ko) 박막의 접착 강도 측정용 시편 및 이를 이용한 박막의 접착 강도 측정 방법
Dresel et al. Selective silver sintering of semiconductor dies on PCB
US20060273441A1 (en) Assembly structure and method for chip scale package
JP6370379B2 (ja) 半導体装置、該半導体装置の製造方法及び該半導体装置を用いたセンサ
Cheung et al. New proposed adhesive tape application mechanism for stacking die applications
Yan et al. Defining application spectrum for acrylic based backside tape on QFN leadframes
WO2011012711A1 (en) Strain gage and process of manufacture and method of installation
WO2009021184A2 (en) Methods and apparatus to support an overhanging region of a stacked die
JP2017110258A (ja) 複合体の製造方法
TW201931475A (zh) 環境感測器、環境感測器中間產品和用於製造多個環境感測器之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant