IT9020157A1 - Stadio d'uscita dati, del tipo cosiddetto buffer, a ridotto rumore verso massa per circuiti logici di tipo cmos - Google Patents

Description

DESCRIZIONE

La presente invenzione fa riferimento ad uno stadio d'uscita dati, del tipo cosiddeto buffer, a ridotto rumore e per circuiti logici CMOS, del tipo comprendente almeno una coppia di transistori MOS associati a pilotare un nodo di uscita di detto stadio.

E' ben noto che i dispositivi circuitali di cui sopra sono destinati a prevenire indesiderate interazioni elettriche tra un circuito di pilotaggio, cosiddetto driver, ed un circuito comandato.

Una prima soluzione tecnica nota per realizzare questo genere di buffer è descritta ad esempio nel brevetto europeo N. EP 0.284357 a nome TOSHIBA.

In tale brevetto è descritta la struttura di un circuito di pilotaggio incorporante un inverter CMOS di grosse dimensioni. L'impiego di questo inverter in qualità di buffer comporta problemi derivanti da una elevata sensibilità del circuito al rumore di commutazione .

Una seconda soluzione nota è descritta nel brevetto europeo N. EP 0 251910 a nome FUJITZU nel quale si prevede di ridurre il rumore di commutazione di un buffer d'uscita dati pilotando con un opportuno circuito RC le porte del driver di pilotaggio.

L'inconveniente principale di questa soluzione è dato dalla ridotta velocità dell'intero circuito. .

Sono noti altri tipi di circuiti di pilotaggio che prevedono una fase di pre-scarlca dell'uscita che viene portata ad un livello logico alto compatibile con logiche di tipo TTL. Questa fase di pre-scarica viene sincronizzata da un clock interno al circuito che interviene prima della abilitazione dello stadio buffer.

Questa soluzione circuitale consente sì di diminuire il rumore in fase di commutazione dell'uscita da un valore logico alto ad un valore logico basso; tuttavia, si è dimostrata inefficace allo scopo durante la commutazione inversa.

Il problema tecnico che sta alla base della presente invenzione è quello di escogitare uno stadio d'uscita dati, del tipo cosiddetto buffer, avente caratteristiche strutturali e funzionali tali da diminuire il rumore verso massa in fase di commutazione, superando gli incovenienti citati con riferimento alla tecnica nota.

L'idea di soluzione che sta alla base della presente invenzione è quella di precaricare il nodo di uscita del circuito di comando indipendentemente dal tipo di commutazione.

Sulla base di tale idea di soluzione il problema tecnico è risolto da uno stadio di uscita del tipo precedentemente indicato il quale è caratterizzato dal fatto di comprendere un primo ed un secondo anello di retroazione, strutturalmente indipendenti, rispettivamente connessi tra detto nodo ed un corrispondente elettrodo di porta di ciascun transistore al fine di precaricare tale nodo di uscita con un prestabilito valore di tensione.

Le caratteristiche ed i vantaggi dello stadio circuitale di uscita secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un suo esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.

In tali disegni:

- la figura 1 mostra una vista schematica dello stadio di uscita secondo l'invenzione;

- le figure 2 e . 3 mostrano rispettivi diagrammi comparativi dei valori di corrente presenti nello stadio di figura 1 ed in circuiti realizzati secondo la tecnica nota.

Con riferimento a tali disegni, con l è globalmente indicato uno stadio di uscita dati, del tipo cosiddetto buffer, realizzato secondo l'invenzione per circuiti logici di tipo CMOS ad elevata velocità di commutazione.

Lo stadio 1 comprende una coppia di transistori MOS MI ed M2 associati a pilotare un nodo 3 di uscita. Più in particolare, l'elettrodo di sorgente SI del transistore MI è collegato all'elettrodo di pozzo D2 del transistore M2 e tali elettrodi sono entrambi connessi al nodo di uscita 3.

La sorgente S2 del transistore M2 è collegata a massa, mentre il pozzo DI del transistore MI è collegato ad un polo di alimentazione, non rappresentato in quanto convenzionale.

ciascun transistore MI ed M2 è dotato di un convenzionale elettrodo di porta Gl e G2, ciascuno elettricamente collegato all'uscita di rispettive porzioni circuitali 4 e 5.

Ciascuna di tali porzioni 4 e 5 è essenzialmente costituita da una coppia di transistori MOS M3 ed M4 con i rispettivi elettrodi di sorgente e di pozzo connessi in parallelo tra loro.

I pozzi D3 e D4 di ciascuna coppia di transistori M3 ed M4 sono direttamente connessi a ciascun corrispondente elettrodo di porta Gl e G2.

Gli elettrodi di sorgente della prima porzione 4 circuitale sono connessi all'uscita di un invertitore 6, mentre i corrispondenti elettrodi di sorgente dell'altra porzione 5 sono collegati all'ingresso di tale invertitore 6.

A monte di tale invertitore 6 vi è un ulteriore invertitore 7 il quale ha ingresso collegato agli elettrodi di pozzo di una coppia di transistori MOS M5 ed M6, connessi in parallelo, gli elettrodi di sorgente dei quali costituiscono ingresso 2 di. segnale per lo stadio 1.

Vantaggiosamente, secondo l'invenzione, lo stadio 1 comprende un primo 8 ed un secondo anello 9 di retroazione, strutturalmente indipendenti, rispettivamente connessi tra il nodo 3 di uscita ed un corrispondente elettrodo di porta Gl e G2 di ciascun transistore MI ed M2.

Il primo anello 8 comprende un invertitore 10 avente ingresso collegato al nodo 3 ed uscita connessa alla porta Gl.

Il secondo anello 9 comprende una coppia di invertitori 11 e 12 connessi in serie tra loro con l'ingresso dell'invertitore 11 collegato al nodo 3 e l'uscita dell'invertitore 12 collegata alla porta G2.

La struttura circuitale secondò l'invenzione consente di precaricare il nodo 3 di uscita indipendentemente dal tipo di commutazione dello stadio 1.

In sostanza, la struttura circuitale secondo l'invenzione consente di portare il carico capacitivo sul nodo 3 ad una tensione intermedia tra un livello logico basso ed un livello logico alto compatibili con logiche di tipo TTL.

Il transistore MI opera in qualità di pull-up per lo stadio l di uscita, mentre l'altro transistore M2 opera in qualità di cosiddetto pull-down.

Nella forma preferita di realizzazione qui descritta, la tensione di soglia di ciascun anello 8 e 9 è scelta in modo tale che il nodo 3 di uscita venga portato ad un valore di tensione intermedio rispetto alla differenza di potenziale tra i livelli di commutazione, che per le logiche di tipo TTL è pari a 1,4 Volt. Per il circuito secondo l'Invenzione ciò avviene indipendentemente dal valore di tensione presente sul carico collegato al nodo 3.

La tensione di soglia dell'anello 8 è stata scelta a 1,3 Volt, mentre quella dell'anello 9 inferiore è stata fissata ad un valore di 1,6 Volt. Così facendo, si sono resi gli anelli 8 e 9 funzionalmente Ìndipendenti in modo tale da evitare indesiderate oscillazioni.

Ad esempio, facendo riferimento ad uno stato iniziale in cui sul nodo 3 d'uscita sia presente un livello logico alto, il transistore M2 di pull-down risulta abilitato in quanto la soglia dell'anello 9 è a 1,6 Volt. In tali condizioni, il nodo 3 comincia a scaricarsi fino al valore di tensione Vs di soglia.

A causa del ritardo di propagazione degli invertitori 11 e 12, il transistore M2 si spegne quando il nodo 3 ha raggiunto un valore di tensione pari a 1,4 Volt.

Supponendo invece che in una condizione iniziale l'uscita 3 si trovi ad un livello logico basso, il transistore MI di pull-up risulta abilitato ed il nodo 3 si carica fino al valore di tensione di soglia presente sull'anello 8 superiore.

Il ritardo di spegnimento del transistore MI è inferiore a quello del transistore M2 e, quindi, anche in questa seconda condizione di funzionamento ,il vlaore di tensione presente sul nodo 3 è uguale a 1,4 Volt.

In entrambi questi esempi di funzionamento gli anelli di retroazione 8 e 9 non risultano mai operativi simultaneamente.

Lo stadio di uscita secondo l'invenzione consente di diminuire il picco di corrente presente durante la fase di commutazione, ottenendo di conseguenza una riduzione .del rumore sulle alimentazioni .

Prove sperimentali effettuate presso la richiedente hanno consentito di analizzare il comportamento del circuito in termini di guadagno e margine di fase rispetto ai circuiti realizzati secondo la tecnica nota.

A scopo dimostrativo, sono riportati nelle figure 2 e 3 i rispettivi andamenti del valore della corrente di commutazione, in funzione del tempo, per circuiti di tipo noto e per il circuito realizzato secondo l'invenzione.

Da tali diagrammi è possibile apprezzare come nel circuito secondo l'invenzióne la carica Q = Q1 Q2 immagazzinata nella capacità C di uscita venga distribuita su un intervallo temporale più lungo (figura 3) rispetto a quanto avviene per i circuiti di tipo tradizionale.

Ciò consente di diminuire efficacemente il picco di corrente durante la fase di commutazione.

Claims (1)

1. RIVENDICAZIONI 1. Stadio (1) di uscita dati, cosiddetto buffer, a ridotto rumore verso massa per circuiti logici CMOS, del tipo comprendente almeno una coppia di transistori MOS (MI e M2) associati a pilotare un nodo (3) di uscita di detto stadio (1), caratterizzato dal fatto di comprendere un primo (8) ed un secondo anello (9) di. retroazione, strutturalmente indipendenti, rispettivamente connessi tra detto nodo (3) ed un corrispondente elettrodo di porta (Gl,G2) di ciascun transistore (MI e M2) al fine di precaricare tale nodo (3) di uscita con un prestabilito valore di tensione. 2. stadio di uscita secondo la rivendicazione 1, caratterizzato dal fatto che detto primo anello (8) comprende un invertitore (10). 3. stadio di uscita secondo la rivendicazione 1, caratterizzato dal fatto che detto secondo anello (9) comprende una coppia di invertitori (11,12) connessi in serie tra loro.