FR2852734A1 - Transistor ayant une structure sonos a grille encocheee et procede de fabrication - Google Patents

Transistor ayant une structure sonos a grille encocheee et procede de fabrication Download PDF

Info

Publication number
FR2852734A1
FR2852734A1 FR0313671A FR0313671A FR2852734A1 FR 2852734 A1 FR2852734 A1 FR 2852734A1 FR 0313671 A FR0313671 A FR 0313671A FR 0313671 A FR0313671 A FR 0313671A FR 2852734 A1 FR2852734 A1 FR 2852734A1
Authority
FR
France
Prior art keywords
layer
notch
conductive layer
gate
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0313671A
Other languages
English (en)
Other versions
FR2852734B1 (fr
Inventor
Sang Su Kim
Nae In Lee
Geum Jong Bae
Ki Chul Kim
Hwa Sung Rhee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2852734A1 publication Critical patent/FR2852734A1/fr
Application granted granted Critical
Publication of FR2852734B1 publication Critical patent/FR2852734B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Un transistor à structure SONOS à grille encochée comprend: un substrat (602) ayant des régions de source/drain (612/636); une couche d'isolant de grille (608) sur le substrat (602) entre les régions de source/drain (612/636); une structure de grille encochée (606), sur la couche d'isolant de grille (608), ayant au moins une encoche; et au moins une structure de coin ONO (622/624/622) respectivement dans l'au moins une encoche de la structure de grille (606).

Description

De façon générale, des dispositifs de mémoire à
semiconducteur pour stocker des données sont divisés en dispositifs de mémoire volatile, qui sont sujets à la perte de leurs données lorsque l'alimentation est interrompue, et 5 en dispositifs de mémoire non volatile qui peuvent conserver leurs données même lorsque l'alimentation est interrompue. En comparaison avec d'autres technologies de mémoire non volatile, par exemple des unités de disques, des mémoires à semiconducteur non volatiles sont 10 relativement petites. Par conséquent, des dispositifs de mémoire non volatile ont été largement employés dans des systèmes de télécommunications mobiles, des cartes à mémoire, etc. Il a été proposé récemment des dispositifs de 15 mémoire non volatile ayant des structures silicium-oxydenitrure-oxyde-silicium (SONOS), par exemple des dispositifs de mémoire non volatile de type SONOS. Les dispositifs de mémoire non volatile de type SONOS ont des cellules minces qui sont simples à fabriquer et peuvent être incorporées 20 aisément par exemple dans une région périphérique et/ou une région logique d'un circuit intégré.
On décrira en référence à la figure 1 un dispositif de mémoire à semiconducteur non volatile de type SONOS conforme à l'art antérieur. Le dispositif de mémoire à 25 semiconducteur non volatile de type SONOS 10 comprend: un substrat en silicium 6 ayant des régions dopées de source et de drain, 5; une couche d'oxyde tunnel 1; une couche de nitrure 2 sur la couche d'oxyde tunnel 1; une couche d'oxyde supérieure 3 sur la couche de nitrure 2; et une 30 couche de grille en silicium polycristallin (polysilicium) 4 sur la couche d'oxyde supérieure 3. Les couches 1, 2 et 3 définissent ensemble une structure oxyde-nitrure-oxyde (ONO) 1/2/3.
En fonctionnement, des électrons ou des trous sont 35 injectés dans la couche d'oxyde tunnel 1 à partir de la région d'inversion induite entre la source 5 et le drain 5.
La couche de nitrure 2 est une couche de piégeage de charges qui piège des électrons ou des trous qui traversent la couche d'oxyde tunnel 1. La couche d'oxyde supérieure 3 est incorporée pour éviter que des électrons ou des trous 5 qui s'échappent de la couche de piégeage 2 n'atteignent la couche de silicium polycristallin 4 pendant des opérations d'écriture ou d'effacement. La structure 10 peut être décrite comme une cellule de type SONOS empilée.
Lorsque l'électrode de grille 4 est chargée 10 positivement, des électrons provenant du substrat semiconducteur 6 sont piégés dans une région 7 de la couche de nitrure 2. Inversement, lorsque l'électrode de grille 4 est chargée négativement, des trous provenant du substrat semiconducteur 6 sont piégés dans la région 7. La 15 représentation de la région 7 sur la figure 1 est asymétrique par rapport à un axe central vertical (non représenté) du dispositif de mémoire à semiconducteur de type SONOS 10. La figure 1 suppose une situation dans laquelle le drain correspond à la région 5 du côté droit de 20 la figure 1, tandis que la source correspond à la région 5 du côté gauche de la figure 1, le drain étant également supposé être polarisé à une tension supérieure à celle de la source. Par conséquent, des électrons/trous s'accumulent près du drain polarisé à un niveau supérieur.
Les électrons ou les trous piégés dans la région 7 peuvent changer la tension de seuil du dispositif de mémoire à semiconducteur non volatile entier. Lorsque la tension de seuil de grille atteint un niveau prédéterminé, c'est-à-dire lorsque le courant d'un canal est réduit à un 30 niveau suffisamment bas, le processus de programmation s'arrête. La tension de seuil Vth est fixée à une valeur à laquelle un bit "0" peut être distingué de façon sûre d'un bit "1" pour des données qui ont été retenues pendant un temps prédéterminé (autrement dit, Vth est fixée à une 35 valeur à laquelle un temps de rétention de données prédéterminé peut être obtenu de façon sûre).
Du fait qu'une structure ONO (1/2/3) existe audessus de la région de canal entière, la cellule de type SONOS empilée 10 a une tension de seuil initiale Vth élevée (et une consommation de puissance élevée de façon 5 correspondante), et un courant de programmation élevé. Du fait de la tension de seuil Vth élevée, il est difficile de combiner (ou d'intégrer) sur une seule puce à la fois la cellule de type SONOS empilée et un produit logique général ayant une faible tension de seuil Vth initiale.
De plus, dans la cellule de type SONOS empilée 10, des électrons piégés dans la couche de nitrure 2 peuvent se déplacer latéralement le long de la couche de nitrure, et par conséquent une opération d'effacement peut ne pas être accomplie complètement. Si des opérations de programmation 15 et des opérations d'effacement sont accomplies de façon répétitive, la tension de seuil Vth initiale peut augmenter, ce qui peut réduire le temps de rétention de données.
Pour s'attaquer à ces problèmes, des dispositifs de 20 type SONOS ayant diverses structures ont été développés dans l'art antérieur, comme par exemple la cellule de type SONOS local 20 représentée sur la figure 2. La cellule de type SONOS 20 comprend: un substrat en silicium 26 ayant des régions dopées de source et de drain 25; une couche 25 d'oxyde tunnel 21 sur le substrat 26; des segments de couche de nitrure 28 et 29 sur la couche d'oxyde tunnel 21; une couche diélectrique 27 sur la couche d'oxyde tunnel 21; une couche d'oxyde supérieure 23 sur le segment de couche de nitrure 28, la couche diélectrique 27 et le segment de 30 couche de nitrure 29; et une couche de grille en silicium polycristallin 4 sur la couche d'oxyde supérieure 23.
Contrairement à la figure 1, dans laquelle la couche d'oxyde tunnel 2 recouvre entièrement la région de canal entre les régions de source et de drain 5, la couche 35 de nitrure (non représentée, mais à partir de laquelle les segments de couche de nitrure 8 et 9 ont été formés) a subi l'enlèvement d'une section centrale, donnant les segments de couche de nitrure 8 et 9. En séparant les segments de couche de nitrure 8 et 9 (et en remplissant l'espace résultant avec la couche diélectrique 27) , des électrons 5 piégés qui seraient autrement capables de migrer latéralement le long de la couche de nitrure 2 de la figure 1, ne peuvent pas se déplacer à partir du segment de couche de nitrure 8 vers le segment de couche de nitrure 9 et inversement. Ceci améliore le temps de rétention de données 10 de la cellule de type SONOS 20 par rapport à la cellule de type SONOS 10. Les structures ONO séparées 21/(28 ou 29)/23 sont la raison pour laquelle la cellule de type SONOS 20 est décrite comme une cellule de type SONOS local.
Cependant, du fait qu'une structure diélectrique épaisse 15 (couches 27 et 23) existe au-dessus de la région de canal entière (en particulier dans la partie au-dessus de laquelle s'étend la couche 27), la cellule de type SONOS local 20 a encore une tension de seuil initiale Vth élevée.
La figure 3 est un schéma montrant une autre 20 cellule de type SONOS local 30 conforme à l'art antérieur.
La cellule de type SONOS local 30 comprend: un substrat en silicium 26 ayant des régions dopées de source et de drain 25; une couche d'oxyde 32 sur le substrat 26, la couche d'oxyde 32 ayant des branches 34 et 38; des segments de 25 couche de nitrure 36 formés respectivement entre des paires de branches de couche d'oxyde 34 et 38; et une couche de grille en silicium polycristallin 40. Chaque segment de couche de nitrure 36 intercalé entre des branches d'oxyde 34 et 38 définit une structure ONO 34/36/38. La partie de 30 la couche d'oxyde 32 entre les structures ONO est notablement plus mince que la structure diélectrique 27/23 correspondante dans la cellule de type SONOS local 20 de la figure 2, ce qui peut améliorer (c'est-à-dire diminuer) la tension de seuil Vth.
Les caractéristiques de fonctionnement de la cellule de type SONOS local 30 peuvent varier considérablement en fonction de la longueur (L) du recouvrement entre la structure ONO 34/36/38 et la couche de grille 40, la longueur L étant pratiquement la même que la longueur du segment de couche de nitrure 36. Par 5 conséquent, il est important de minimiser la variation de la longueur du recouvrement entre les structures ONO 34/36/38 et la grille 40.
On utilise la photolithographie pour définir la longueur des structures ONO 34/36/38 sur la figure 3. 10 Pendant la partie de photographie du processus de photolithographie, un défaut d'alignement peut se produire, entraînant une variation importante du recouvrement.
Les figures 4A et 4B sont présentées pour aider à illustrer le problème du défaut d'alignement. La figure 4A 15 est une coupe (d'une structure intermédiaire produite à un stade dans la fabrication de la cellule de type SONOS 30 sur la figure 3) montrant pratiquement une condition d'alignement. La figure 4B est une coupe similaire montrant un défaut d'alignement notable. Pour aider à faire 20 apparaître la relation entre la figure 3 et les figures 4A et 4E, en ce qui concerne la disposition de couches sur la figure 3 au-dessous de l'accolade 42, un arrangement de couches correspondant sur la figure 4 est placé au-dessous d'une accolade 442.
La structure intermédiaire 400 sur la figure 4A comprend: un substrat semiconducteur en silicium 402; une structure ONO 404 sur le substrat 402; une couche de silicium polycristallin 406 sur la structure ONO 404 et sur le substrat 402; et une matière de réserve photosensible 30 (PR) 407 sur la couche de grille en silicium monocristallin 406. Un espace 408 est représenté dans la couche de matière de réserve photosensible 407. L'espace 408 est aligné de façon que lorsque la partie hachurée 410 sous-jacente est enlevée, le recouvrement résultant entre les structures ONO 35 404 restantes et la couche de grille 406 soit pratiquement égal, comme indiqué par chaque chevauchement ayant la longueur Ll.
Au contraire, la figure 4B est une coupe d'une structure intermédiaire 420 conforme à l'art antérieur qui 5 correspond à la structure intermédiaire 400, mais qui est affectée d'un défaut d'alignement notable. La structure intermédiaire 420 comprend: un substrat en silicium 422; une structure ONO 424 sur le substrat 422; une couche polycristalline 426 sur la structure ONO 424 et sur le 10 substrat 422; et une couche de matière de réservé photosensible 427 dans laquelle sont formés des espaces 428. Lorsque les régions hachurées 430 au-dessous des espaces 428 sont enlevées par gravure, les structures ONO 424 résultantes n'auront pas la même largeur, comme indiqué 15 par les longueurs L2 et L3, avec L2 < L1 < L3. A titre d'exemple, lorsque L1 = 150 nm, un défaut d'alignement notable peut produire des longueurs approximativement égales à L2 = 100 nm et L3 = 200 nm. Une telle variation dans les longueurs de recouvrement entraîne une variation 20 dans les tensions de seuil qui présentent les cellules de type SONOS local, par exemple selon que la cellule a un recouvrement L2 ou L3.
Un mode de réalisation de l'invention procure un transistor SONOS à grille encochée comprenant: un substrat 25 ayant des régions de source/drain; une couche d'isolant de grille sur le substrat entre les régions de source/drain; une structure de grille encochée, sur la couche d'isolant de grille, ayant au moins une encoche; et au moins une structure en coin ONO respectivement dans l'au moins une 30 encoche de la structure de grille.
Un autre mode de réalisation de l'invention procure un procédé de fabrication d'une structure à grille encochée pour un transistor SONOS, le procédé comprenant les étapes suivantes: on fournit un substrat; on forme une couche 35 d'isolant de grille sur le substrat; on forme sur la couche d'isolant de grille une structure de grille encochée ayant au moins une encoche; et on forme au moins une structure en coin ONO respectivement dans l'au moins une encoche de la structure de grille.
D'autres caractéristiques et avantages de 5 l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels: La figure 1 est une coupe d'une mémoire non volatile de type SONOS conforme à l'art antérieur.
La figure 2 est une coupe d'une autre mémoire non volatile de type SONOS local conforme à l'art antérieur.
La figure 3 est une coupe d'encore une autre 15 mémoire non volatile de type SONOS local conforme à l'art antérieur.
Les figures 4A et 4B sont des coupes de structures intermédiaires conformes à l'art antérieur, formées pendant la fabrication de la structure de type SONOS local de la 20 figure 3.
La figure 5 est une coupe d'une structure de type SONOS local conforme à un mode de réalisation de l'invention.
Les figures 6A-6F sont des coupes de structures 25 intermédiaires formées à divers stades pendant un procédé de fabrication conforme à un mode de réalisation de l'invention qui produit la structure de la figure 5.
Les figures 7A-7B sont des coupes de structures intermédiaires formées pendant un procédé de fabrication 30 conforme à un autre mode de réalisation de l'invention, les figures 7A-7B correspondant aux figures 6E-6F.
La figure 8 est une coupe d'une structure de type SONOS local conforme à un autre mode de réalisation de l'invention.
Les figures 9A-9E sont des coupes de structures intermédiaires formées à divers stades pendant un procédé de fabrication conforme à un mode de réalisation de l'invention qui produit la structure de la figure 8.
Les figures 1OA-lOB sont des coupes de structures intermédiaires formées pendant un procédé de fabrication 5 conforme à un autre mode de réalisation de l'invention, les figures 1QA-lOB correspondant à la figure 9E.
Un mode de réalisation de la présente invention procure une structure de type SONOS local, par exemple une cellule pour une mémoire à semiconducteur non volatile, qui 10 peut résoudre les problèmes ci-dessus, ainsi que d'autres, des cellules de type SONOS local conformes à l'art antérieur. Ce mode de réalisation peut présenter (1) une tension de seuil initiale Vth réduite, et/ou (2) un nombre accru d'opérations de programmation et d'opérations 15 d'effacement pour lesquelles un temps de rétention de données prédéterminé peut être maintenu, par rapport à l'art antérieur.
Un mode de réalisation de l'invention procure un procédé de formation d'une structure de type SONOS local 20 ayant une électrode de grille encochée.
Un mode de réalisation de l'invention représente la reconnaissance d'une erreur dans un raisonnement conforme à l'art antérieur, le raisonnement étant: la technique préférée pour former des structures de type SONOS est de 25 déposer successivement des couches d'oxyde, de nitrure, d'oxyde et de silicium polycristallin, et ensuite de définir des motifs dans les couches, pour former par photolithographie une électrode de grille ayant des structures ONO sous-jacentes, malgré la tendance à 30 l'apparition de longueurs de recouvrement variables à cause de la tolérance notable associée à la partie de photographie du processus de photolithographie; et des efforts visant à améliorer des variations de la longueur de recouvrement doivent être dirigés vers la réduction de la 35 tolérance d'alignement pendant le processus de photographie. En outre, ce mode de réalisation de l'invention représente la reconnaissance du fait que la tolérance ou la variation de la longueur de recouvrement grille / ONO peut être notablement améliorée (réduite) en formant les structures ONO en utilisant une technique autre 5 que la technique de photolithographie sujette à des défauts d'alignement. En outre, ce mode de réalisation de l'invention représente l'appréciation du fait qu'un vide sous une structure de grille peut être formé avec des dimensions précises, et qu'une structure ONO peut être 10 établie à l'intérieur de ce vide, en donnant ainsi une longueur de recouvrement grille / ONO uniforme.
La figure 5 est une coupe d'une structure de type SONOS local 500, prévue par exemple pour être utilisée comme une cellule dans un dispositif de mémoire à semiconducteur 15 non volatile conforme à un mode de réalisation de l'invention. La structure (cellule) 500 comprend un substrat semiconducteur, par exemple en silicium, dans lequel ont été formées des régions de drain/source faiblement dopées (ou LDD pour "Lightly Doped 20 Drain/Source") 612/636 ayant des sous-régions 612 faiblement dopées et des sous-régions 636 fortement dopées; une couche d'oxyde de grille 608 sur le substrat 602; une structure ONO à configuration en sandwich dans une enveloppe 622/624/622, ayant un profil en forme de coin, la 25 structure ONO 622/624/622 ayant une couche d'oxyde 622 correspondant à l'enveloppe du sandwich et une couche de nitrure 624 correspondant au remplissage du sandwich; une électrode de grille encochée 606 en semiconducteur, par exemple du silicium polycristallin ou amorphe, sur la 30 couche 608 et la couche d'oxyde 622; une couche d'oxyde 632 sur le sommet et les parois latérales de l'électrode de grille encochée 606, les tranches des couches d'oxyde 622, les tranches de la couche de nitrure 624 et le substrat 602; et des éléments d'espacement de paroi latérale 634 sur 35 et contre la couche d'oxyde 632.
Un avantage de la cellule 500 consiste en ce que la longueur de recouvrement, L4, entre la structure ONO à profil en coin 622/624/622 a une beaucoup plus petite variation que dans les cellules de type SONOS local 5 conformes à l'art antérieur. Un autre avantage de la cellule de type SONOS local 500 consiste en ce que la couche d'oxyde de grille 608 est relativement mince en comparaison avec les cellules de type SONOS local conformes à l'art antérieur.
Les figures 6A-6F sont des coupes de structures intermédiaires formées à différents points pendant un procédé conforme à un mode de réalisation de l'invention pour la fabrication de la cellule 500. Sur la figure GA, une structure intermédiaire 601 est produite en formant une 15 couche de substrat 602; en formant une couche de matériau d'oxyde de grille 603 sur le substrat 602; et une couche de matériau d'électrode de grille 604 sur la couche 603.
Pour parvenir à la structure intermédiaire 607 de la figure 6B, un processus de photolithographie a déjà été 20 accompli sur la structure intermédiaire 601 pour définir une partie de la couche 604 qui deviendra l'électrode de grille 606, ce processus étant suivi d'un processus de gravure qui enlève des parties de la couche 604 ne se trouvant pas sous le masque de la matière de réserve 25 photosensible (non représentée) dans laquelle on a défini un motif. La couche d'oxyde 603 n'est pas gravée pendant la gravure du silicium polycristallin, mais est gravée pendant un nettoyage ultérieur de la structure intermédiaire (non représentée) qui est obtenue après la gravure de la grille. 30 Le processus de gravure peut utiliser un mélange de gaz HBr, HeO2, N2 et CF4. Une telle gravure est un type de gravure par plasma qui, par rapport à la gravure par plasma utilisée pour former des cellules de type SONOS local conformes à l'art antérieur, emploie une puissance 35 radiofréquence (RF) relativement inférieure.
La gravure par plasma et le nettoyage appliqués à la structure intermédiaire 601 conduisent à la formation de cavités en forme de coins, 605. Une explication des mécanismes physiques d'une telle formation d'encoches est 5 qu'au fur et à mesure que les parties du silicium polycristallin 604 sont enlevées (en mettant à nu la couche d'oxyde 603 sous-jacente), un bombardement ionique de la couche d'oxyde 603 commence. Le bombardement ionique libère une certaine quantité d'oxygène. Les coins inférieurs des 10 électrodes de grille 606 sont à la proximité la plus immédiate de l'oxygène libéré qui interagit avec les coins inférieurs de manière à les rendre plus sensibles à la gravure par des atomes de chlore. Par conséquent, les coins inférieurs de l'électrode de grille 606 sont enlevés par 15 gravure pendant la gravure de la couche d'oxyde 603, tandis que les autres parties de l'électrode de grille 606 ne sont pratiquement pas affectées, ce qui conduit à la formation des encoches 605. Voir par exemple Silicon Processing for the VLSI Era, Volume 1, S. Wolf, Lattice Press, pages 68620 688. En d'autres termes, les encoches 605 sont formées en jouant sur les conditions de surgravure de façon à affaiblir la tendance des ions de plasma à se déplacer en ligne droite. Voir par exemple la Publication de Demande de Brevet Internationale n0 WO 034984.
Après le processus de gravure, pendant une étape de nettoyage suivante, un segment 608 de la couche d'oxyde 603 reste au-dessous de l'électrode de grille encochée 606, entre les encoches 605.
La couche de matériau de grille 604 peut être du 30 silicium polycristallin, ou une structure à deux strates d'une couche de silicium polycristallin et d'une couche de SiGe, ou une couche à deux strates ayant une couche de W au-dessous d'une couche de TiN, ou du SiGe polycristallin, ou du silicium amorphe.
Quelques exemples de plages pour la hauteur, H. et la longueur, L, des encoches 604 sont les suivants: environ 40 nm < L < environ 100 nm; et environ 10 nm < H < environ 30 nm. Selon une variante, la hauteur, H, peut être 5 inférieure à environ 10 nm, mais la rétention de charge commence à être affectée négativement. Egalement selon une variante, la hauteur H peut être supérieure à environ 30 nm, mais la tension de fonctionnement de la cellule de type SONOS local résultante augmente jusqu'à des valeurs 10 moins souhaitables.
Sur la figure 6C, une première couche d'oxyde 614 est formée sur la structure intermédiaire 607 de la figure 6B. Ensuite, un processus d'implantation ionique (représenté par les flèches pointant vers le bas) est 15 accompli pour implanter des ions dans le substrat 602, ce qui donne les régions faiblement dopées 612 du substrat 602. L'implantation ionique endommage la première couche d'oxyde 614, et par conséquent la première couche d'oxydé 614 est enlevée après l'implantation ionique. L'épaisseur 20 de la première couche d'oxyde 614 peut être dans la plage d'environ 30 À à environ 70 A. Sur la figure 6D, après que la première couche d'oxyde 614 a été enlevée, une seconde couche d'oxyde 618 est formée sur les électrodes de grille 606, les tranches 25 de l'isolant de grille 608 et le substrat 602. Une épaisseur de la seconde couche d'oxyde peut être dans la plage d'environ 40 À à environ 100 A. Ensuite, une couche de nitrure 620, consistant par exemple en SiN, est formée sur le second oxyde 618. Une épaisseur du nitrure 620 peut 30 être dans la plage d'environ 100 A à environ 300 A. La seconde couche d'oxyde 618 peut être formée (par croissance) par un processus thermique, ou bien par un processus de dépôt. La seconde couche d'oxyde 618 peut être formée en utilisant un four ou un équipement de traitement 35 rapide (ou RTP pour "Rapid Thermal Processing"). Une fois que la formation de la seconde couche d'oxyde 618 est pratiquement achevée, on peut ajouter de l'azote au gaz de source de façon à commencer la croissance de la couche de nitrure 620 d'une manière continue. Selon une variante, on peut former la couche de nitrure 620 en utilisant un 5 équipement de dépôt chimique en phase vapeur (ou CVD pour "Chemical Vapor Deposition") ou de dépôt de couches atomiques (ou ALD pour "Atomic Layer Deposition").
Sur la figure 6E, la couche de nitrure 620 et la seconde couche d'oxyde 618 sont soumises à une gravure de 10 réduction d'épaisseur, en utilisant par exemple un processus de gravure ionique réactive (ou RIE pour "Réactive Ion Etching") anisotrope, ou un processus de gravure sélective par voie humide. Le résultat est une structure oxyde/nitrure/oxyde (ONO) ayant une configuration 15 en sandwich dans une enveloppe, 622/624/622, formée à partir des parties restantes 624 de la couche de nitrure 620 et de la partie restante 622 de la seconde couche d'oxyde 618. La couche d'oxyde 622 a une partie supérieure 626, une partie latérale 628 et une partie inférieure 630. 20 La partie inférieure 630 remplit la fonction de la couche d'oxyde tunnel dans la structure ONO 622/624/622. La partie supérieure 626 remplit la fonction de la couche dtoxyde supérieure dans la structure ONO 622/624/622. De plus, la couche de nitrure 624 remplit la fonction de la couche de 25 piégeage d'électrons / trous dans la structure ONO 622/624/622. Après que les couches 620 et 618 ont été gravées, la structure intermédiaire 631 est formée.
Sur la figure 6F, une quatrième couche diélectrique 632, consistant par exemple en oxyde produit par CVD, est 30 formée sur la structure intermédiaire 631 de la figure 6E..
Ensuite, des éléments d'espacement de paroi latérale 634 sont formés sur la quatrième couche diélectrique 632, sur chaque côté de l'électrode de grille encochée 606. Après la formation de l'élément d'espacement de paroi latérale 634, 35 un autre processus d'implantation ionique est accompli (comme indiqué par les flèches 635 pointant vers le bas), ce qui conduit à la formation de la sous-région fortement dopée 636 des régions LDD 612/636 dans le substrat 602. La quatrième couche diélectrique 632 et le matériau pour l'élément d'espacement formé sur la couche 632 sont soumis 5 à une gravure de réduction d'épaisseur pour former les éléments d'espacement de paroi latérale 634, en utilisant par exemple un processus RIE.
En jouant sur les conditions du traitement de RIE (par lequel la couche de nitrure 620 et la seconde couche 10 618 sont enlevées, ce qui donne la structure intermédiaire 631), on peut faire en sorte que les structures ONO s'étendent au-delà des côtés de l'électrode de grille encochée 606 comme dans la structure intermédiaire 731 de la figure 7A; dans ces conditions, la figure 7A correspond 15 à la figure 6E. La structure intermédiaire 731 comprend: un substrat 602; la couche isolante de grille 608; l'électrode de grille encochée 606; et la région faiblement dopée 612 dans le substrat 602. Cependant, sur la figure 7A, de moindres quantités de la couche de nitrure 620 et de 20 la seconde couche d'oxyde 618 ont été enlevées, ce qui donne un segment de couche d'oxyde restant 722 et un segment de couche de nitrure restant 724 qui s'étendent chacun à côté de la grille encochée 606. Des parties 726, 728 et 730 de la couche d'oxyde 722 correspondent 25 respectivement aux parties 626, 628 et 630 de la couche d'oxyde 622.
La figure 7B correspond à la figure 6F. Sur la figure 7B, une quatrième couche diélectrique 732, par exemple en oxyde formé par CVD, a été formée en 30 correspondance avec la quatrième couche diélectrique 632 de la figure 6F. Ensuite, un élément d'espacement de paroi latérale 734 est formé en correspondance avec l'élément d'espacement de paroi latérale 634 de la figure 6F.
Ensuite, un processus d'implantation ionique (représenté 35 par les flèches 735 pointant vers le bas) est effectué en correspondance avec le processus d'implantation ionique 635 de la figure 6F. La partie de la structure ONO 722/724/722 s'étendant à côté de l'électrode de grille encochée 606 peut, en pratique, aider l'élément d'espacement de paroi latérale 734 à porter une ombre (en termes de pénétration d'ions) sur le substrat 602.
La figure 8 est une coupe d'une structure de type SONOS local 900, par exemple une cellule pour l'utilisation dans une mémoire à semiconducteur non volatile, conforme à un autre mode de réalisation de l'invention. Lacellule 900 10 correspond à de nombreux égards à la cellule 500. La cellule 900 comprend un substrat 902 (correspondant au substrat 602) ayant des régions LDD 912/936 incluant des sous-régions faiblement dopées 912 (correspondant aux sousrégions 612) et des sous-régions fortement dopées 936 15 (correspondant aux sous-régions fortement dopées 636); la couche d'oxyde de grille 908 (correspondant à la couche d'oxyde de grille 608); une électrode de grille encochée 906 correspondant à l'électrode de grille encochée 606; une structure ONO à profil en coin 922/924/922 ayant une couche 20 d'oxyde 922 (correspondant à la couche d'oxyde 622) et une couche de nitrure 924 (correspondant à la couche de nitrure 624); une couche d'oxyde 932 (correspondant à la couche d'oxyde 632); et un élément d'espacement de paroi latérale 934 (correspondant à l'élément d'espacement de paroi 25 latérale 634).
Cependant, à la différence de l'électrode de grille encochée 606 de la figure 5, l'électrode de grille encochée 906 de la figure 8 a deux strates, c'est-à-dire une couche de semiconducteur 906A, consistant par exemple en SiGe 30 polycristallin, sur l'oxyde de grille 908 et la couche d'oxyde 922, et une couche de semiconducteur 906B, consistant par exemple en silicium polycristallin, sur la couche 906A.
L'électrode de grille encochée 906 est formée en 35 empilant deux couches conductrices 906A et 906B qui sont (en partie) sélectionnées sur la base du fait qu'elles ont des sélectivités de gravure mutuellement différentes, les encoches étant le résultat des sélectivités de gravure différentes. Par exemple, lorsque la couche 906B consiste en silicium polycristallin et la couche 906A consiste en 5 SiGe polycristallin, on peut utiliser un processus de gravure chimique par voie humide connu, qui a une sélectivité de gravure du silicium polycristallin vis-à-vis du SiGe polycristallin. A titre d'autre exemple, en utilisant un agent de gravure qui est une solution en 10 mélange d'hydroxyde d'ammonium (NH40H), de peroxyde d'hydrogène (H202) et d'eau (H20), avec un rapport en volume d'environ 1:1:5, dans une condition dans laquelle Ge représente 40% du Si(1-x)Ge(x) polycristallin, un processus de gravure isotrope peut présenter une sélectivité de 15 gravure du SiGe polycristallin vis-à-vis du Si polycristallin d'environ 33:1. En utilisant les mêmes conditions de gravure, la sélectivité de gravure d'une couche polycristalline de SiGe, vis-à-vis de SIC2, est de 100:1. Voir "Selective Removal of Silicon Germanium: 20 Chemical and Reactive Ion Etching", pages 157 - 162, Material Research Society Symposium of Proceedings, Vol. 298, 1993, dont l'intégralité est incorporée ici par référence.
Un autre procédé de gravure sélective du SiGe 25 polycristallin est un processus de gravure chimique utilisant un plasma, dans lequel la sélectivité de gravure de SiGe vis-à-vis de Si est maintenue à 100:1. Voir "Wellcontrolled, Selectively Under-etched Si/SiGe Gates for RF and High Performance CMOS, page 156, 2000 Symposium on VLSI 30 Technology, Digest of Technical Papers", dont l'intégralité est incorporée ici par référence. Selon une variante, on peut utiliser un procédé de gravure de couches atomiques pour graver sélectivement le SiGe polycristallin vis-àvis du Si polycristallin. Les procédés de gravure mentionnés 35 ci-dessus peuvent être mis en oeuvre individuellement ou ensemble.
La couche de grille inférieure 906A peut avoir une épaisseur dans une plage d'environ 100 À à environ 300 A. L'agent de gravure pour enlever des parties de la couche d'oxyde 903, de la couche conductrice 909 et de la couche 5 conductrice 904 peut être un mélange de N-H4, H202 et H2.
Les plages de hauteur et de longueur pour les cavités en forme de coins 905 peuvent être les mêmes que pour les cavités 605. Dans un exemple de combinaison de tailles, une partie de couche conductrice inférieure pourrait avoir une 10 épaisseur d'environ 150 A, tandis que les cavités 905 pourraient avoir une longueur d'environ 600 À et une hauteur d'environ 250 A. La seconde couche diélectrique 918 peut avoir une épaisseur dans la plage d'environ 40 À à environ 100 A. 15 L'épaisseur de la couche de nitrure 920 peut être la même que l'épaisseur de la couche de nitrure 620.
Les figures 9A-9E sont des coupes de structures intermédiaires formées à différents points pendant un procédé conforme à un mode de réalisation de l'invention 20 pour fabriquer la cellule 900.
La figure 9A correspond pratiquement à la figure 6A. La figure 9B correspond pratiquement à la figure 6B. La figure 9C correspond à la figure 6D. La figure 9D correspond à la figure 6E. La figure 9E correspond à la 25 figure 6F. Pour simplifier, les figures de la série 9 ne comprennent pas une figure qui correspond à la figure 6C.
Sur la figure 9A, une structure intermédiaire 901 est produite en formant une couche de substrat 902; en formant une couche de matériau d'oxyde de grille 903 sur le 30 substrat 902; et en formant une couche 904 de matériau d'électrode de grille sur la couche 903. A titre de variante à l'utilisation de SiGe polycristallin pour la couche 909, on peut utiliser du tungstène; et on peut utiliser TiN pour la couche 904 au lieu du silicium 35 polycristallin.
Sur la figure 9B, un processus de photolithographie a été réalisé sur la structure intermédiaire 901 pour définir une partie de la couche 904 qui deviendra l'électrode de grille 906, ceci étant suivi par un 5 processus de gravure qui enlève des parties des couches 904 et 909 ne se trouvant pas au-dessous du masque de la matière de réserve photosensible (non représentée) dans laquelle un motif a été défini. La couche 903 n'est pas affectée pendant la gravure des couches 904 et 909. Dans 10 une étape de nettoyage suivante, des parties de la couche d'oxyde de grille 903 sont enlevées. La gravure par plasma et le nettoyage appliqués à la structure intermédiaire 901 conduisent à la formation d'une cavité en forme de coin 905. Le processus de gravure peut utiliser un mélange des 15 gaz HeO2, N2 et CF4. Ici encore, une telle gravure est un type de gravure par plasma qui, par rapport à la gravure par plasma utilisée pour former les cellules de type SONOS local conformes à l'art antérieur, utilise une puissance radiofréquence (RF) relativement inférieure. Après le 20 processus de gravure, pendant l'étape de nettoyage, un segment 908 de la couche d'oxyde 903 reste au-dessous de l'électrode de grille encochée 906, entre les encoches 905.
Quelques exemples de plages pour la hauteur, H, et la longueur, L, des encoches 904, sont les suivants: 25 environ 40 nm < L < environ 100 nm; et environ 10 nm < H < environ 30 nm. Selon une variante, la hauteur, H, peut être inférieure à environ 10 nm, mais la rétention de charge commence à être affectée négativement. Egalement selon une variante, la hauteur H peut être supérieure à environ 30 30 nm, mais la tension de fonctionnement de la cellule de type SONOS local résultante augmente jusqu'à des valeurs moins
souhaitables.
Avant d'atteindre le stade intermédiaire correspondant à la figure 9C, une première couche d'oxyde 35 (non représentée) est formée sur la structure intermédiaire 907 de la figure 9B. Ensuite, des ions sont implantés (ceci n'est pas représenté) dans le substrat 902, ce qui donne les régions faiblement dopées 912 du substrat 902. La première couche d'oxyde 914 est ensuite enlevée. La première couche d'oxyde 914 peut être dans la plage d'environ 30 A à environ 70 A. Sur la figure 9C, après que la première couche d'oxyde (également pas représentée) a été enlevée, une seconde couche d'oxyde 918 est formée sur les électrodes de grille 906, les tranches de l'isolant de grille 908 et le 10 substrat 902. Une épaisseur de la seconde couche d'oxyde peut être dans la plage d'environ 40 À à environ 100 A. Ensuite, une couche de nitrure 920, par exemple en SiN, est formée sur le second oxyde 918. Une épaisseur du nitrure 920 peut être dans la plage d'environ 100 À à environ 15 300 A. La seconde couche d'oxyde 918 peut être formée (par croissance) par un processus thermique ou, selon une variante, par un processus de dépôt. La seconde couche d'oxyde 918 peut être formée en utilisant un four ou un équipement de traitement thermique rapide (RTP). Une fois 20 que la formation de la seconde couche d'oxyde 918 est pratiquement achevée, on peut ajouter de l'azote au gaz de source de façon à commencer la croissance de la couche de nitrure 920 d'une manière continue. Selon une variante, on peut former la couche de nitrure 920 en utilisant un 25 équipement de dépôt chimique en phase vapeur (CVD) ou de dépôt de couches atomiques (ALD).
Sur la figure 9D, la couche de nitrure 920 et la seconde couche d'oxyde 918 sont soumises à une gravure de réduction d'épaisseur, en utilisant par exemple un 30 processus de gravure ionique réactive (RIE) anisotrope, ou un processus de gravure sélective par voie humide. Le résultat est une structure oxyde/nitrure/oxyde (ONO) à configuration en sandwich dans une enveloppe, 922/924/922, formée à partir des parties restantes 924 de la couche de 35 nitrure 920 et de la partie restante 922 de la seconde couche d'oxyde 918. La couche d'oxyde 922 a une partie supérieure 926, une partie latérale 928 et une partie inférieure 930. La partie inférieure 930 remplit la fonction de la couche d'oxyde tunnel dans la structure ONO 922/924/922. La partie supérieure 926 remplit la fonction 5 de la couche d'oxyde supérieure dans la structure ONO 922/924/922. De plus, la couche de nitrure 924 remplit la fonction de la couche de piégeage d'électrons / trous dans la structure ONO 922/924/922. Après que les couches 920 et 918 ont été gravées, la structure intermédiaire 931 est 10 formée.
Sur la figure 9E, une quatrième couche diélectrique 932, consistant par exemple en un oxyde déposé par CVD, est formée sur la structure intermédiaire 931 de la figure 9E.
Ensuite, des éléments d'espacement de paroi latérale 934 15 sont formés sur la quatrième couche diélectrique 932, sur chaque côté de l'électrode de grille encochée 906. Après la formation de l'élément d'espacement de paroi latérale 934, un autre processus d'implantation ionique est accompli (comme indiqué par les flèches 935 pointant vers le bas), 20 ce qui conduit à la formation de la sous-région fortement dopée 936 des régions LDD 912/936 dans le substrat 902. La quatrième couche diélectrique 932 et le matériau pour l'élément d'espacement formé sur la couche 932 sont soumis à une gravure de réduction d'épaisseur pour former les 25 éléments d'espacement de paroi latérale 934, en utilisant par exemple un processus RIE.
En jouant sur les conditions du traitement RIE (par lequel la couche de nitrure 920 et la seconde couche d'oxyde 918 sont enlevées, en donnant la structure 30 intermédiaire 931), on peut faire en sorte que les structures ONO s'étendent au-delà des côtés de l'électrode de grille encochée 906, comme dans la structure intermédiaire 1031 de la figure 1OA; à ce titre, la figure 10A correspond à la figure 9D. La structure intermédiaire 35 1031 comprend: un substrat 902; la couche isolante de grille 908; l'électrode de grille encochée 906; et la région faiblement dopée 912 dans le substrat 902.
Cependant, sur la figure 10A, de moindres quantités de la couche de nitrure 920 et de la seconde couche d'oxyde 918 ont été enlevées, ce qui donne un segment de couche d'oxyde 5 restant 1022 et un segment de couche de nitrure restant 1024 s'étendant chacun à côté de la grille encochée 906.
Des parties 1026, 1028 et 1030 de la couche d'oxyde 1022 correspondent respectivement aux parties 926, 928 et 930 de la couche d'oxyde 922.
La figure 10B correspond à la figure 9F. Sur la figure 10B, une quatrième couche diélectrique 1032, par exemple une couche d'oxyde formée par CVD, a été formée en correspondance avec la quatrième couche diélectrique 932 de la figure 9F. Ensuite, un élément d'espacement de paroi 15 latérale 1034 est formé en correspondance avec l'élément d'espacement de paroi latérale 934 de la figure 9F.
Ensuite, une implantation ionique (représentée par les flèches 1035 pointant vers le bas) est effectuée en correspondance avec le processus d'implantation ionique 935 20 de la figure 9F. La partie de la structure ONO 1022/1024/1022 s'étendant à côté de l'électrode de grille encochée 906 peut, en pratique, aider l'élément d'espacement de paroi latérale 1034 à porter une ombre (en termes de pénétration d'ions) sur le substrat 902.
A titre d'exemple d'épaisseurs de couches spécifiques, la couche 903 (à partir de laquelle la couche d'oxyde de grille 908 sera formée) et la couche 909 (à partir de laquelle la partie d'électrode de grille inférieure 906A sera formée), par exemple une pellicule de 30 TiN formée par dépôt physique en phase vapeur ou PVD, sont déposées séquentiellement de façon à avoir respectivement une épaisseur de 3,5 nm et une épaisseur de 35 nm, et ensuite la couche 904 (à partir de laquelle l'électrode de grille supérieure 906B sera formée), par exemple une 35 pellicule de tungstène, d'une épaisseur de 80 nm, est déposée par dessus en utilisant par exemple le dépôt chimique en phase vapeur. La couche de tungstène 904 et la couche de TiN 909 sont gravées individuellement. En d'autres termes, la couche de tungstène 904 est gravée en utilisant par exemple un procédé de gravure ionique 5 réactive (RIE), et ensuite la couche de TiN 909 est gravée en utilisant par exemple un procédé de gravure par voie humide ayant une sélectivité de gravure élevée en ce qui concerne une couche de tungstène 904 et la couche d'oxyde 903. Voir "A Notched Metal Gate MOSFET for Sub-0.1 nm 10 Operation, pages 659 - 662, 2000 IEDM", dont l'intégralité est incorporée ici par référence.
Il est possible d'ajuster la hauteur, H, de l'encoche 905 selon l'épaisseur de la partie inférieure 906A de l'électrode de grille 906, de la couche de SiGe ou 15 de la couche de TiN. Du fait que la hauteur (H) d'une encoche 905 affecte considérablement la tension de seuil initiale Vth, la tension de programmation, la vitesse et les caractéristiques de rétention, on peut obtenir de meilleurs résultats lorsque l'encoche 905 a une hauteur (H) 20 ne dépassant pas environ 300 A; mais il faut noter que la hauteur (H) de l'encoche 905 peut être supérieure à 300 A conformément à d'autres modes de réalisation de structures de type SONOS de l'invention. Cependant, pour faciliter l'obtention d'une cellule de type SONOS conforme à des 25 modes de réalisation de l'invention présentant une tension initiale d'environ 1,0 à environ 1,5 V, une faible tension de programmation, une vitesse de programmation élevée et un temps de rétention de données supérieur à environ 10 ans, les encoches 905 doivent être formées de façon à être aussi 30 minces que possible, c'est-à-dire qu'elles doivent avoir une hauteur (H) aussi faible qu'il est possible en pratique. La hauteur (H) et la longueur (L) de l'encoche 905 sont déterminées en même temps pendant la formation des encoches 905. Il faut donc noter (en pratique, du fait que 35 l'encoche 905 doit avoir une certaine longueur) qu'il y a (en fait) une limite sur la mesure dans laquelle on peut réduire la hauteur (H) des encoches 905.
A titre d'exemple de dimensions spécifiques, en supposant que la longueur d'une grille encochée soit 5 d'environ 250 nm à 300 nm, l'encoche 905 peut alors avoir une longueur d'environ 60 nm à environ 70 nm, ce qui est légèrement inférieur au quart environ de la longueur (L) de l'électrode de grille encochée 906, par exemple, pour aider à atténuer le problème de la dégradation de l'endurance 10 occasionnée par le mouvement d'électrons. Cependant, si une règle de conception diminue, la longueur d'une structure ONO ne doit pas nécessairement être proportionnelle à la longueur d'une grille. En termes des techniques actuelles, on peut obtenir de meilleurs résultats (pour l'opération de 15 programmation d'une cellule) si la structure ONO a une longueur d'au moins environ 60 nm; de façon similaire, si la longueur (L) de l'électrode de grille encochée 906 est diminuée jusqu'à une valeur ne dépassant pas environ 200 nm, la longueur d'une structure ONO peut représenter 20 jusqu'à la moitié de la longueur de l'électrode de grille encochée 906.
La présente invention et des modes de réalisation constituant des exemples de celle-ci sont décrits de façon plus complète en référence aux dessins annexés. Cette 25 invention peut cependant être mise en oeuvre sous de nombreuses formes différentes et on ne doit pas considérer qu'elle est limitée aux exemples de modes de réalisation présentés ici; à la place, ces exemples de modes de réalisation sont présentés pour que cet exposé soit 30 détaillé et complet, et permette à l'homme de l'art d'apprécier le concept de l'invention. Dans les dessins, les épaisseurs de couches et de régions sont exagérées pour la clarté. Lorsqu'il est dit qu'une couche est "sur" une autre couche ou un substrat, la couche peut être 35 directement sur l'autre couche ou le substrat, ou bien des couches intercalées peuvent également être présentes.

Claims (20)

REVENDICATIONS
1. Transistor SONOS à grille encochée, caractérisé en ce qu'il comprend: un substrat (602) ayant des régions de source/drain (612/636); une couche d'isolant de grille 5 (608) sur le substrat (602) entre les régions de source/drain (612/636); une structure de grille encochée (606), sur la couche d'isolant de grille (608), ayant au moins une encoche (605); et au moins une structure de coin ONO (622/624/622) respectivement dans l'au moins une 10 encoche (605) de la structure de grille (606).
2. Transistor selon la revendication 1, caractérisé en ce que des surfaces de chaque encoche (605) comprennent une partie de la surface du substrat (602), une partie de la surface de tranche latérale de l'isolant de grille (608) 15 et une partie de la surface de la structure de grille (606).
3. Transistor selon la revendication 2, caractérisé en ce que la structure en coin ONO comprend: une couche d'oxyde (622) qui est en contact direct avec la surface du 20 substrat (602) dans l'encoche, avec la surface de tranche latérale de la couche d'isolant de grille (608) dans l'encoche et avec la surface de la structure de grille (606) dans l'encoche; et une couche de nitrure (624) formée contre la couche d'oxyde (622).
4. Transistor selon la revendication 1, caractérisé en ce que la structure en coin ONO a une forme triangulaire tronquée.
5. Transistor selon la revendication 1, caractérisé en ce que la structure de grille comprend une première 30 couche conductrice (906A) sur la couche d'isolant de grille (908) et une seconde couche conductrice (906B) au-dessus de la première couche conductrice.
6. Transistor selon la revendication 5, caractérisé en ce que l'au moins une encoche (905) est formée dans au 35 moins la première couche conductrice (906A).
7. Transistor selon la revendication 6, caractérisé en ce que l'au moins une encoche (905) est formée à la fois dans les première et seconde couches conductrices (906A, 906B), une majeure partie de l'encoche étant formée dans la première couche conductrice (906A).
8. Transistor selon la revendication 5, caractérisé en ce que la première couche conductrice (906A) est formée d'un matériau plus aisément gravé que celui de la seconde couche conductrice (906B).
9. Transistor selon la revendication 5, caractérisé en ce que la première couche conductrice (906A) et la seconde couche conductrice (906B) sont formées avec l'une des configurations suivantes la première couche conductrice (906A) comprend au moins deux matériaux 15 semiconducteurs et la seconde couche conductrice (906B) a un matériau semiconducteur; et la première couche conductrice (906A) est un premier matériau conducteur et la seconde couche conductrice (906B) est un second matériau conducteur différent du premier matériau conducteur.
10. Transistor selon la revendication 1, caractérisé en ce que la structure de grille encochée (606) a au moins deux encoches (605); et le transistor comprend au moins deux structures en coin ONO (622/624/622) respectivement dans les au moins deux encoches (605).
11. Procédé de fabrication d'une structure de grille encochée pour un transistor SONOS, le procédé étant caractérisé en ce qu'il comprend la fourniture d'un substrat (602); la formation d'une couche d'isolant de grille (603) sur le substrat (602); la formation sur la 30 couche d'isolant de grille d'une structure de grille encochée (606) ayant au moins une encoche (605); et la formation d'au moins une structure en coin ONO (622/624/622) respectivement dans l'au moins une encoche (605) de la structure de grille.
12. Procédé selon la revendication 11, caractérisé en ce que la formation de la structure de grille encochée comprend la formation d'une couche de conducteur de grille (604) sur la couche dlisolant de grille (603); et l'enlèvement de parties de la couche d'isolant de grille (603) et de la couche de conducteur de grille (604), de 5 façon à définir au moins une encoche (605), des surfaces de chaque encoche incluant une partie de la surface du substrat (602), une partie de la surface de tranche latérale de l'isolant de grille (608) et une partie de la surface de la structure de grille (606).
13. Procédé selon la revendication 12, caractérisé en ce que la formation de l'au moins une structure en coin ONO comprend: la formation d'une couche d'oxyde (622) qui est en contact direct avec la surface du substrat dans l'encoche (605), avec la surface de tranche latérale de la 15 couche d'isolant de grille (608) dans l'encoche et avec la surface de la structure de grille (606) dans l'encoche; et la formation d'une couche de nitrure (624) contre la couche d'oxyde (622).
14. Procédé selon la revendication 11, caractérisé 20 en ce que la structure en coin ONO a une forme triangulaire tronquée.
15. Procédé selon la revendication 11, caractérisé en ce que la formation de la structure de grille encochée comprend: la formation d'une première couche conductrice 25 (906A) sur la couche d'isolant de grille (908); et la formation d'une seconde couche conductrice (906B) sur la première couche conductrice (906A).
16. Procédé selon la revendication 15, caractérisé en ce que la formation de la structure de grille encochée 30 place l'au moins une encoche (905) dans au moins la première couche conductrice (906A).
17. Procédé selon la revendication 16, caractérisé en ce que la formation de la structure de grille encochée place l'au moins une encoche (905) à la fois dans les 35 première et seconde couches conductrices (906A, 906B), une majeure partie de l'encoche se trouvant dans la première couche conductrice (906A).
18. Procédé selon la revendication 15, caractérisé en ce que la formation de la structure de grille encochée 5 comprend l'utilisation d'un matériau pour la première couche conductrice (906A) qui est plus aisément gravé qu'un matériau utilisé pour la seconde couche conductrice (906B).
19. Procédé selon la revendication 15, caractérisé en ce que la formation des première et seconde couches 10 conductrices (906A, 906B) comprend l'une des opérations suivantes: l'utilisation d'au moins deux matériaux semiconducteurs pour la première couche conductrice (906A) et d'un matériau semiconducteur pour la seconde couche conductrice (906B); et l'utilisation d'un premier matériau 15 conducteur pour la première couche conductrice (906A) et d'un matériau conducteur différent du premier matériau conducteur pour la seconde couche conductrice (906B).
20. Procédé selon la revendication 11, caractérisé en ce que la structure de grille encochée a au moins deux 20 encoches (605); et le procédé comprend la formation d'au moins deux structures en coin ONO (622/624/622) .
respectivement dans les au moins deux encoches (605).
FR0313671A 2003-03-17 2003-11-21 Transistor ayant une structure sonos a grille encocheee et procede de fabrication Expired - Fee Related FR2852734B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/388,427 US6806517B2 (en) 2003-03-17 2003-03-17 Flash memory having local SONOS structure using notched gate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
FR2852734A1 true FR2852734A1 (fr) 2004-09-24
FR2852734B1 FR2852734B1 (fr) 2008-02-29

Family

ID=32927302

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0313671A Expired - Fee Related FR2852734B1 (fr) 2003-03-17 2003-11-21 Transistor ayant une structure sonos a grille encocheee et procede de fabrication

Country Status (6)

Country Link
US (1) US6806517B2 (fr)
JP (1) JP4417145B2 (fr)
KR (1) KR100546352B1 (fr)
CN (1) CN100385678C (fr)
FR (1) FR2852734B1 (fr)
TW (1) TWI231600B (fr)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
KR100480645B1 (ko) * 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
US6806531B1 (en) * 2003-04-07 2004-10-19 Silicon Storage Technology, Inc. Non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation
JP2004342927A (ja) * 2003-05-16 2004-12-02 Sharp Corp 半導体記憶装置及び携帯電子機器
JP2004343014A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体記憶装置、半導体装置、及びそれらの製造方法、並びに携帯電子機器、並びにｉｃカード
JP4851697B2 (ja) 2003-09-15 2012-01-11 三星電子株式会社 自己整列されたｏｎｏ構造を有する局部窒化膜ｓｏｎｏｓ素子及びその製造方法
KR100546379B1 (ko) * 2003-09-15 2006-01-26 삼성전자주식회사 자기 정렬 방식에 의한 로컬 소노스형 비휘발성 메모리소자 및 그 제조방법
US7049651B2 (en) * 2003-11-17 2006-05-23 Infineon Technologies Ag Charge-trapping memory device including high permittivity strips
US6885072B1 (en) * 2003-11-18 2005-04-26 Applied Intellectual Properties Co., Ltd. Nonvolatile memory with undercut trapping structure
KR100526478B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
US7041545B2 (en) * 2004-03-08 2006-05-09 Infineon Technologies Ag Method for producing semiconductor memory devices and integrated memory device
KR100557531B1 (ko) * 2004-03-11 2006-03-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7910429B2 (en) * 2004-04-07 2011-03-22 Promos Technologies, Inc. Method of forming ONO-type sidewall with reduced bird's beak
KR100642898B1 (ko) * 2004-07-21 2006-11-03 에스티마이크로일렉트로닉스 엔.브이. 반도체 장치의 트랜지스터 및 그 제조방법
US20060043462A1 (en) * 2004-08-27 2006-03-02 Micron Technology, Inc. Stepped gate configuration for non-volatile memory
US20060046403A1 (en) * 2004-08-31 2006-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming separated charge-holding regions in a semiconductor device
CN100382282C (zh) * 2004-10-20 2008-04-16 力晶半导体股份有限公司 非挥发性存储单元的制作方法
KR100668954B1 (ko) * 2004-12-15 2007-01-12 동부일렉트로닉스 주식회사 박막트랜지스터 제조 방법
US7132337B2 (en) * 2004-12-20 2006-11-07 Infineon Technologies Ag Charge-trapping memory device and method of production
US20060154421A1 (en) * 2005-01-12 2006-07-13 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having notched gate MOSFET
US7186607B2 (en) * 2005-02-18 2007-03-06 Infineon Technologies Ag Charge-trapping memory device and method for production
DE102005009019B4 (de) * 2005-02-28 2008-01-10 Qimonda Ag Transistoranordnung mit Gate-Spacerstrukturen und Verfahren zu deren Herstellung
US7521317B2 (en) * 2006-03-15 2009-04-21 Freescale Semiconductor, Inc. Method of forming a semiconductor device and structure thereof
US20070224745A1 (en) * 2006-03-21 2007-09-27 Hui-Chen Chang Semiconductor device and fabricating method thereof
US7981745B2 (en) * 2007-08-30 2011-07-19 Spansion Llc Sacrificial nitride and gate replacement
JP5438300B2 (ja) * 2007-11-28 2014-03-12 シャープ株式会社 不揮発性半導体記憶装置の製造方法
JP5328145B2 (ja) * 2007-12-24 2013-10-30 ラピスセミコンダクタ株式会社 不揮発性メモリデバイス及びその製造方法
US7829929B2 (en) * 2008-02-19 2010-11-09 Samsung Electronics Co., Ltd. Non-volatile memory device and non-volatile semiconductor integrated circuit device, including the same
US20090236632A1 (en) * 2008-03-19 2009-09-24 Anderson Brent A Fet having high-k, vt modifying channel and gate extension devoid of high-k and/or vt modifying material, and design structure
US7777282B2 (en) * 2008-08-13 2010-08-17 Intel Corporation Self-aligned tunneling pocket in field-effect transistors and processes to form same
KR101488417B1 (ko) 2008-08-19 2015-01-30 삼성전자주식회사 전하의 측면 이동을 억제하는 메모리 소자
US8404549B2 (en) 2008-11-06 2013-03-26 Spansion Llc Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process
CN102097383B (zh) * 2009-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097490A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097385B (zh) * 2009-12-15 2014-05-07 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102110657A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102110658B (zh) * 2009-12-29 2013-07-17 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN101807581B (zh) * 2010-02-05 2013-09-04 上海宏力半导体制造有限公司 共享字线的无触点分栅式闪存及其制造方法
TWI499041B (zh) * 2010-07-26 2015-09-01 United Microelectronics Corp 非揮發性記憶體及其製造方法
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
US8217456B1 (en) 2011-03-11 2012-07-10 International Business Machines Corporation Low capacitance hi-K dual work function metal gate body-contacted field effect transistor
CN102420115B (zh) * 2011-03-30 2013-10-09 上海华力微电子有限公司 一种减小半导体器件中交叠电容的方法
CN103137627A (zh) * 2011-11-25 2013-06-05 旺宏电子股份有限公司 记忆元件及其制造方法
US9012975B2 (en) 2012-06-14 2015-04-21 United Microelectronics Corp. Field effect transistor and manufacturing method thereof
US9508835B2 (en) 2013-01-15 2016-11-29 United Microelectronics Corp. Non-volatile memory structure and manufacturing method thereof
KR101366742B1 (ko) * 2013-02-19 2014-02-25 서강대학교산학협력단 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법
US9136276B1 (en) * 2014-04-18 2015-09-15 United Microelectronics Corp. Memory cell structure and method for forming the same
US9349815B2 (en) * 2014-09-17 2016-05-24 United Microelectronics Corp. Semiconductor structure and a fabricating method thereof
US9431424B1 (en) * 2015-10-01 2016-08-30 Globalfoundries Inc. Method for creating metal gate resistor in FDSOL and resulting device
JP6649150B2 (ja) * 2016-03-28 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9929056B1 (en) 2016-11-22 2018-03-27 United Microelectronics Corp. Method for forming gate structures in different operation voltages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335554B1 (en) * 1999-03-08 2002-01-01 Kabushiki Kaisha Toshiba Semiconductor Memory

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067108A (en) * 1990-01-22 1991-11-19 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US5467308A (en) * 1994-04-05 1995-11-14 Motorola Inc. Cross-point eeprom memory array
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JPH11163323A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置とこの半導体装置の製造方法
CN1216427C (zh) 1998-12-07 2005-08-24 英特尔公司 带凹槽栅极的晶体管
US6388293B1 (en) * 1999-10-12 2002-05-14 Halo Lsi Design & Device Technology, Inc. Nonvolatile memory cell, operating method of the same and nonvolatile memory array
US6271094B1 (en) * 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US6399469B1 (en) * 2000-07-10 2002-06-04 Advanced Micro Devices, Inc. Fabrication of a notched gate structure for a field effect transistor using a single patterning and etch process
US6645840B2 (en) * 2000-10-19 2003-11-11 Texas Instruments Incorporated Multi-layered polysilicon process
US6461904B1 (en) * 2001-01-09 2002-10-08 Cypress Semiconductor Corp. Structure and method for making a notched transistor with spacers
US6437377B1 (en) * 2001-01-24 2002-08-20 International Business Machines Corporation Low dielectric constant sidewall spacer using notch gate process
US6580136B2 (en) * 2001-01-30 2003-06-17 International Business Machines Corporation Method for delineation of eDRAM support device notched gate
US6551941B2 (en) * 2001-02-22 2003-04-22 Applied Materials, Inc. Method of forming a notched silicon-containing gate structure
US6506649B2 (en) * 2001-03-19 2003-01-14 International Business Machines Corporation Method for forming notch gate having self-aligned raised source/drain structure
US6509219B2 (en) * 2001-03-19 2003-01-21 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
US6528363B2 (en) * 2001-03-19 2003-03-04 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
KR100355035B1 (en) * 2001-04-03 2002-10-05 Samsung Electronics Co Ltd Method for fabricating semiconductor device by using notch gate
US6541320B2 (en) * 2001-08-10 2003-04-01 International Business Machines Corporation Method to controllably form notched polysilicon gate structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335554B1 (en) * 1999-03-08 2002-01-01 Kabushiki Kaisha Toshiba Semiconductor Memory
US20030034518A1 (en) * 1999-03-08 2003-02-20 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SKOTNICKI T ET AL: "WELL-CONTROLLED, SELECTIVELY UNDER-ETCHED SI/SIGE GATES FOR RF AND HIGH PERFORMANCE CMOS", 2000 SYMPOSIUM ON VLSI TECHNOLOGY. DIGEST OF TECHNICAL PAPERS. HONOLULU, JUNE 13-15, 2000, SYMPOSIUM ON VLSI TECHNOLOGY, NEW YORK, NY : IEEE, US, 13 June 2000 (2000-06-13), pages 156 - 157, XP000970799, ISBN: 0-7803-6306-X *

Also Published As

Publication number Publication date
US20040183106A1 (en) 2004-09-23
JP4417145B2 (ja) 2010-02-17
KR20040082018A (ko) 2004-09-23
KR100546352B1 (ko) 2006-01-26
JP2004282083A (ja) 2004-10-07
FR2852734B1 (fr) 2008-02-29
TW200419788A (en) 2004-10-01
CN100385678C (zh) 2008-04-30
TWI231600B (en) 2005-04-21
US6806517B2 (en) 2004-10-19
CN1531107A (zh) 2004-09-22

Similar Documents

Publication Publication Date Title
FR2852734A1 (fr) Transistor ayant une structure sonos a grille encocheee et procede de fabrication
FR2852735A1 (fr) Structure sonos locale pour memoire non volatile a semiconducteur et procede de fabrication
EP2876677B1 (fr) Procédé de formation des espaceurs d&#39;une grille d&#39;un transistor
EP1959481B1 (fr) Procédé de réalisation de transistor
FR2853453A1 (fr) Procede de fabrication d&#39;un dispositif de memoire sonos de type ono double en utilisant un traitement d&#39;auto alignement inverse
US20090242964A1 (en) Non-volatile memory device
FR2845203A1 (fr) Transistor a effet de champ ayant de multiples canaux empiles et procede de fabrication
EP2999001B1 (fr) Réalisation d&#39;espaceurs au niveau de flancs d&#39;une grille de transistor
US8563441B2 (en) Methods for fabricating memory cells having fin structures with smooth sidewalls and rounded top corners and edges
FR3043837A1 (fr) Procede de realisation de transistor a nanofil semi-conducteur et comprenant une grille et des espaceurs auto-alignes
EP2613343B1 (fr) Procédé de fabrication d&#39;une cellule mémoire non volatile à double grille
EP3246948B1 (fr) Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes
FR2858717A1 (fr) Procede de fabrication d&#39;une cellule auto-alignee du type silicium-oxyde-nitrure-oxyde-silicium et cette cellule
US20070212832A1 (en) Method for making a multibit transistor
US8530950B1 (en) Methods and structures for split gate memory
US7867848B2 (en) Methods for fabricating dual bit flash memory devices
JP5064289B2 (ja) 半導体装置およびその製造方法
EP2613342B1 (fr) Procédé de fabrication d&#39;une cellule mémoire non volatile à double grille
EP3396704B1 (fr) Procédé de gravure d&#39;une couche à base de sin
US7498222B1 (en) Enhanced etching of a high dielectric constant layer
FR2803095A1 (fr) Dispositif a semiconducteurs avec une structure d&#39;isolation et procede de fabrication
US20090142914A1 (en) Method for Manufacturing Semiconductor Device
FR3023408A1 (fr) Procede de fabrication d&#39;une cellule memoire a double grille
US20070093070A1 (en) Triple layer anti-reflective hard mask
CN113782540B (zh) Sonos存储器的工艺方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150731