FR2700416A1 - Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. - Google Patents

Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. Download PDF

Info

Publication number
FR2700416A1
FR2700416A1 FR9400121A FR9400121A FR2700416A1 FR 2700416 A1 FR2700416 A1 FR 2700416A1 FR 9400121 A FR9400121 A FR 9400121A FR 9400121 A FR9400121 A FR 9400121A FR 2700416 A1 FR2700416 A1 FR 2700416A1
Authority
FR
France
Prior art keywords
semiconductor
semiconductor device
mounting
molding material
mounting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9400121A
Other languages
English (en)
Other versions
FR2700416B1 (fr
Inventor
Tomita Yoshihiro
Abe Shunichi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2700416A1 publication Critical patent/FR2700416A1/fr
Application granted granted Critical
Publication of FR2700416B1 publication Critical patent/FR2700416B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Un dispositif à semiconducteurs comporte un élément semiconducteur (1) monté sur une première surface d'un élément de montage (2). L'élément de montage comporte une partie de bord (2a) qui est moulée selon une configuration en forme de cadre avec une partie d'une matière de moulage (6). Une seconde surface (2b) de l'élément de montage comporte une partie centrale qui n'est pas incluse dans la partie de bord et qui n'est pas moulée avec la matière de moulage, la partie centrale de la seconde surface (2b) formant une surface à nu du dispositif, en communication avec l'extérieur. On peut réduire aisément l'épaisseur de la partie de matière de moulage (6) qui présente la configuration en forme de cadre et qui se trouve sur une partie de la seconde surface de l'élément de montage, pour réduire l'épaisseur du dispositif. Les caractéristiques de moulage et de rayonnement thermique sont améliorées.

Description

i
DISPOSITIF A SEMICONDUCTEURS COMPORTANT
UN ELEMENT SEMICONDUCTEUR SUR UN ELEMENT DE MONTAGE
La présente invention concerne un dispositif à
semiconducteurs, et en particulier un dispositif à semi-
conducteurs dans lequel un élément semiconducteur est monté sur une surface de montage d'un élément de montage, tandis qu'une partie de la surface de l'élément de montage qui n'est pas une surface de montage, est moulée selon une configuration en forme de cadre, avec une matière de
moulage.
La figure 10 montre une représentation en coupe
transversale d'un exemple d'un dispositif à semiconduc-
teurs classique En se référant au dessin, on note que le dispositif comporte un élément semiconducteur 1 collé et
monté sur une surface (surface supérieure, sur la repré-
sentation de la figure 10) d'un élément de montage 2, au moyen d'un adhésif 3 Des conducteurs intérieurs 5 sont connectés électriquement à l'élément semiconducteur 1 par des fils 4 L'élément semiconducteur 1, l'élément de montage 2, l'adhésif 3, les fils 4 et les conducteurs intérieurs 5 sont moulés avec une matière de moulage 6 pour former une structure moulée Certaines parties d'éléments conducteurs qui se prolongent à partir des conducteurs intérieurs 5 et qui s'étendent à l'extérieur de la matière de moulage 6 constituent des conducteurs
extérieurs 7.
Dans le dispositif à semiconducteurs classique ayant la structure cidessus, la structure moulée du
dispositif a une épaisseur totale D, l'élément semiconduc-
teur 1 a une épaisseur dl et la partie de la matière de moulage 6 qui est disposée au-dessous, ou sur le côté
arrière de l'élément de montage 2, a une épaisseur d 2.
Lorsque l'épaisseur totale D de la structure moulée est réduite pour réduire l'épaisseur globale du dispositif à semiconducteurs, l'épaisseur d 2 de la partie arrière de la
matière de moulage 6 est réduite de façon correspondante.
Dans un processus de moulage par de la résine, cette partie de la matière de moulage 6 ne peut pas être formée de façon à couvrir parfaitement la surface arrière de
l'élément de montage 2, et par conséquent les caractéris-
tiques de moulage de la matière de moulage 6 peuvent être
dégradées Bien que l'épaisseur dl de l'élément semicon-
ducteur 1 lui-même puisse être réduite, on ne peut pas réduire aisément cette épaisseur d 1 sans faire apparaître des inconvénients tels qu'une moindre fiabilité de
l'élément semiconducteur 1.
Il est apparu récemment une demande du marché portant sur des dispositifs à semiconducteurs ayant des caractéristiques de rayonnement thermique élevées Pour obtenir des caractéristiques de rayonnement thermique élevées pour un dispositif à semiconducteurs, il est possible d'adopter par exemple une structure dans laquelle
l'élément de montage 2 est à nu à l'extérieur du dispo-
tif. La figure 11 montre une représentation en coupe
transversale d'un exemple d'un dispositif à semiconduc-
teurs classique qui est construit de façon à avoir une
partie à nu Comme représenté sur la figure 11, la tota-
lité de la surface arrière de l'élément de montage 2 est à
nu Cependant, il en résulte une concentration de con-
traintes sur une partie de bord 2 A de l'élément de montage 2 Ceci est un inconvénient dans la mesure o la matière de moulage 6 et l'élément de montage 2 peuvent se séparer à l'interface entre eux, affectant ainsi défavorablement
la fiabilité du dispositif à semiconducteurs.
Les dispositifs à semiconducteurs classiques ont donc les problèmes suivants: les caractéristiques de moulage d'une matière de moulage sont dégradées dans une partie de la matière qui se trouve sur la face arrière de l'élément de montage; et une structure dans laquelle la partie de montage est partiellement à nu dans le but d'obtenir des caractéristiques de rayonnement thermique élevées affecte défavorablement la fiabilité du dispositif
à semiconducteurs.
Un but de la présente invention est de procurer
un dispositif à semiconducteurs ayant de bonnes caracté-
ristiques de moulage et étant capable de présenter des caractéristiques de rayonnement thermique élevées et une
fiabilité élevée.
La présente invention procure un dispositif à semiconducteurs comprenant: un élément semiconducteur; un élément de montage ayant une première surface sur laquelle l'élément semiconducteur est monté et est fixé; des
conducteurs intérieurs pour assurer la connexion électri-
que avec l'élément semiconducteur; des moyens de conduc-
tion par l'intermédiaire desquels l'élément semiconducteur
et les conducteurs intérieurs peuvent être connectés élec-
triquement ensemble; une matière de moulage avec laquelle l'élément semiconducteur, l'élément de montage, les conducteurs intérieurs et les moyens de conduction sont moulés; et des conducteurs extérieurs qui se prolongent à partir des conducteurs intérieurs et qui s'étendent à l'extérieur de la matière de moulage, les conducteurs intérieurs et les conducteurs extérieurs constituant respectivement des parties intérieures et extérieures d'éléments conducteurs, dans lequel la section de montage
a une partie de bord qui est moulée selon une configura-
tion en forme de cadre, avec une partie de la matière de moulage, et dans lequel une seconde surface de la section de montage sur laquelle l'élément semiconducteur n'est pas monté, comporte une partie centrale qui n'est pas incluse dans la partie de bord de l'élément de montage et qui n'est pas moulée avec la matière de moulage, la partie centrale de la seconde surface formant une surface à nu du dispositif qui est en communication avec l'extérieur du
dispositif.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la
description qui va suivre de modes de réalisation, donnés
à titre d'exemple non limitatifs La suite de la descrip-
tion se réfère aux dessins annexés dans lesquels: La figure 1 est une coupe transversale d'un dispositif à semiconducteurs conforme à un premier mode de réalisation de la présente invention; La figure 2 est une vue en plan du dispositif
représenté sur la figure 1, par le côté arrière du dispo-
sitif; La figure 3 est une coupe transversale d'un dispositif à semiconducteurs conforme à un second mode de réalisation de la présente invention; La figure 4 est une coupe transversale d'un dispositif à semiconnducteurs conforme à un troisième mode de réalisation de la présente invention; La figure 5 est une coupe transversale d'un dispositif à semiconducteurs conforme à un quatrième mode de réalisation de la présente invention; La figure 6 est une coupe transversale d'un dispositif à semiconducteurs conforme à un cinquième mode de réalisation de la présente invention; La figure 7 est une coupe transversale d'un dispositif à semiconducteurs conforme à un sixième mode de réalisation de la présente invention; La figure 8 est une coupe transversale d'un dispositif à semiconducteurs conforme à un septième mode de réalisation de la présente invention; La figure 9 est une vue en plan du dispositif
représenté sur la figure 8, par le côté arrière du dispo-
sitif; La figure 10 est une coupe transversale d'un dispositif à semiconducteurs classique; et La figure 11 est une coupe transversale d'un
autre dispositif à semiconducteurs classique.
Premier mode de réalisation Un dispositif à semiconducteurs conforme à un premier mode de réalisation de la présente invention est représenté sur les figures 1 et 2, respectivement en coupe transversale et en vue en plan par le côté arrière du dispositif Dans ces dessins ainsi que dans les autres, des références numériques semblables désignent les éléments identiques ou correspondants En se référant aux
figures 1 et 2, on note que le dispositif à semiconduc-
teurs comporte un élément semiconducteur monté sur une première surface (surface supérieure sur la représentation de la figure 1) d'un élément de montage 2 L'élément de montage 2 comporte une partie de bord 2 a moulée selon une configuration en forme de cadre avec une partie d'une matière de moulage 6 Une seconde surface de l'élément de montage 2 sur laquelle l'élément semiconducteur 1 n'est pas monté comporte une partie centrale qui n'est pas incluse dans la partie de bord de l'élément de montage 2
et qui n'est pas moulée avec la matière de moulage 6.
Cette partie centrale de la seconde surface de l'élément de moulage 2 forme une surface à nu 2 b du dispositif qui
est en communication avec l'extérieur du dispositif.
Dans le dispositif à semiconducteurs ayant la structure décrite cidessus, même lorsque l'épaisseur globale du dispositif à semiconducteurs est réduite, ce qui fait que l'épaisseur totale D de la structure moulée avec la matière de moulage 6 est réduite à une valeur relativement faible et l'épaisseur d 3 de la partie de la matière de moulage 6 sur la seconde surface de l'élément de montage 2 est réduite à une valeur relativement faible, la seule partie qui doit être formée est une partie de la matière de moulage 6 correspondant à une largeur d 4 de la partie de bord 2 a sur la seconde surface de l'élément de montage 2 Par conséquent, pendant un processus de moulage
avec de la résine employant un moule, il n'est pas néces-
saire de charger une quantité de résine pour la totalité de la seconde surface de l'élément de montage 2, et par conséquent le moulage avec la résine est facilité Un tel moulage avec de la résine est effectué en prenant une valeur nécessaire maximale de la largeur d 4 pour obtenir une liaison suffisante entre la matière de moulage 6 et
l'élément de montage 2.
Lorsque la largeur d de la partie de bord 2 a sur la seconde surface est fixée à une valeur faible, ceci est avantageux par le fait que l'aire de la surface à nu
2 b est augmentée, ce qui augmente l'effet de rayonnement.
Du fait que la partie de bord 2 a de l'élément de montage 2 est moulée, il est possible de réduire la concentration de contraintes sur la partie de bord 2 a qui se produit
dans la structure qui est représentée sur la figure 11.
Il est ainsi possible de réaliser un dispositif à semiconducteurs qui présente de bonnes caractéristiques de moulage et des caractéristiques de rayonnement élevé, et qui soit capable de satisfaire des exigences concernant
certaines caractéristiques de dispositifs à semiconduc-
teurs, c'est-à-dire les caractéristiques de rayonnement et
la fiabilité.
Second mode de réalisation Un dispositif à semiconducteur conforme à un second mode de réalisation de la présente invention est représenté en coupe transversale sur la figure 3 Le
dispositif à semiconducteurs est du type LOC (pour "lead-
on-chip", c'est-à-dire "conducteur surlapuce"), dans lequel des conducteurs intérieurs 5 sont prolongés au-dessus de l'élément semiconducteur 1 Lorsqu'on compare ce type de
dispositif à semiconducteurs avec le dispositif à semi-
conducteurs qui est représenté sur la figure 1, du fait que les conducteurs intérieurs 5 du dispositif mentionné en premier s'étendent sur l'élément semiconducteur 1, l'épaisseur totale D de la structure moulée est augmentée de l'épaisseur des conducteurs intérieurs 5, et de l'épaisseur d'une partie de la matière de moulage 6 qui se trouve entre les conducteurs intérieurs 5 et l'élément semiconducteur 1 Il en résulte que lorsqu'on adopte la même épaisseur totale D que pour le dispositif représenté
sur la figure 1, la matière de moulage 6 dans le dispo-
sitif représenté sur la figure 3 a une épaisseur d 3 encore plus faible que l'épaisseur comparable dans le dispositif représenté sur la figure 1 Par conséquent, dans le second
mode de réalisation, l'avantage que procurre la configura-
tion de la présente invention, dans laquelle la partie de bord 2 a de l'élément de montage 2 est moulée selon une configuration en forme de cadre avec la matière de moulage
6, est encore augmenté, et les caractéristiques de défini-
tion de la forme de la matière moulée sont fortement améliorées. Troisième mode de réalisation Un dispositif à semiconducteurs conforme à un troisième mode de réalisation est représenté en coupe sur la figure 4 Le mode de réalisation qui est représenté sur la figure 4 se distingue par le fait qu'un isolateur 8 est placé sur la surface à nu 2 b, c'est-à-dire la seconde
surface de l'élément de montage 2 On peut former l'isola-
teur 8 sur la surface à nu 2 b par une technique telle que
l'enrobage, la sérigraphie ou l'immersion Cette configu-
ration est efficace, par exemple, lorsque l'élément de montage 2 doit fournir un potentiel de masse conformément à certaines caractéristiques de l'élément semiconducteur 1, ou lorsque le dispositif à semiconducteurs doit avoir une structure différente de celle représentée sur la figure 1, conformément aux conditions dans lesquelles le
dispositif doit être utilisé.
Par exemple, lorsqu'une partie de connexion 20 qui est formée sur l'élément de montage 2 est connectée électriquement à l'élément semiconducteur 1 par un ou plusieurs des fils 4, tandis que l'élément de montage 2 est relié à la masse, l'élément semiconducteur 1 peut être le siège d'un court-circuit électrique ou d'une fuite
pendant l'utilisation réelle du dispositif à semiconduc-
teurs L'existence de l'isolateur 8 sur la surface à nu 2 b permet d'éviter que l'élément semiconducteur 1 ne soit mis en court-circuit lorsqu'il y a un risque que des fils extérieurs ou autres puissent venir en contact avec la
surface à nu 2 b du dispositif.
L'isolateur 8 peut être formé sur la surface à
nu 2 b par une technique autre que celles mentionnées ci-
dessus En outre, l'isolateur 8 peut être formé avant ou après le moulage de l'élément semiconducteur 1, etc, avec
la matière de moulage 6.
Quatrième mode de réalisation Un dispositif à semiconducteurs conforme à un quatrième mode de réalisation de la présente invention est représenté en coupe sur la figure 5 En se référant à la figure 5, on note que ce mode de réalisation se distingue par le fait que l'élément semiconducteur 1 est fixé sur l'élément de montage 2 par un adhésif consistant en une
résine isolante 3 a Cette configuration est efficace lors-
que la surface arrière de l'élément semiconducteur 1 est conçue de façon à fournir un potentiel de masse (par exemple lorsque la surface arrière est métallisée) Ainsi,
avec la structure ci-dessus, on peut éviter des courts-
circuits dûs au contact sur la surface à nu 2 b ou une fuite, sans exiger un traitement séparé, et simplement en utilisant la résine isolante 3 a pour l'adhésif destiné à fixer l'élément semiconducteur 1 sur l'élément de montage 2. Cinquième mode de réalisation Un dispositif à semiconducteurs conforme à un cinquième mode de réalisation de la présente invention est
représenté en coupe sur la figure 6 Le mode de réalisa-
tion qui est représenté sur la figure 6 se distingue par le fait qu'un élément de connexion 9 est placé sur la surface à nu de l'élément de montage 2, par l'utilisation
d'un adhésif conducteur de l'électricité 10 Les conduc-
teurs extérieurs 7 du dispositif à semiconducteurs sont connectés à des pistes d'interconnexion lla d'une carte de circuit imprimé 11, par un procédé tel qu'un procédé de montage en surface en phase vapeur (ou VSP), ou un procédé de refusion par IR, pendant un processus de montage Dans ce processus, l'élément de connexion 9 est fixé à une région de masse 11 b de la carte de circuit imprimé 11 par un adhésif conducteur de l'électricité 12, de façon que l'élément semiconducteur 1 puisse obtenir un potentiel de masse directement à partir de la carte de circuit imprimé
11 Dans ce cas, l'adhésif 3 avec lequel l'élément semi-
conducteur 1 est fixé sur l'élément de montage 2 est
évidemment constitué par un matériau conducteur de l'élec-
tricité L'adhésif conducteur de l'électricité 12 consiste par exemple en un alliage de brasage à bas point de fusion L'élément de connexion 9 peut consister en une matière telle que Cu ou Cu W Bien que les matières que l'on peut utiliser pour former l'élément de connexion 9 ne soient pas limitées de façon spécifique, la sélection d'une matière telle que Cu, ayant une conductivité thermique élevée, permet d'obtenir un effet secondaire
d'amélioration des caractéristiques de rayonnement thermi-
que du dispositif à semiconducteurs.
Sixième mode de réalisation Un dispositif à semiconducteurs conforme à un sixième mode de réalisation de la présente invention est représenté en coupe transversale sur la figure 7 Comme le montre la figure 7, ce mode de réalisation se distingue par le fait que la surface à nu 2 b sur l'élément de montage 2 est dirigée vers le haut (sur la représentation du dessin), pour constituer la surface à nu supérieure du
dispositif à semiconducteurs, et les conducteurs exté-
rieurs 7 sont formés de façon correspondante En outre, un élément rayonnant 13 est fixé sur la surface à nu 2 b par un adhésif 14 L'existence de l'élément rayonnant 13
permet une amélioration supplémentaire des caractéristi-
ques de rayonnement du dispositif à semiconducteurs.
Lorsque l'adhésif 14 consiste en un adhésif isolant, il est possible d'obtenir un effet d'isolation similaire à
celui qui est obtenu dans le troisième mode de réalisa-
tion, représenté sur la figure 4 On peut également obtenir un effet de cette sorte lorsqu'un isolateur est déposé sur l'élément rayonnant 13 L'élément rayonnant 13 peut être formé d'un seul tenant avec l'élément de montage
2.
Septième mode de réalisation Un dispositif à semiconducteurs conforme à un septième mode de réalisation de la présente invention est
représenté sur la figure 8 et la figure 9 qui sont respec-
tivement une coupe transversale et une vue en plan par le côté arrière du dispositif En se référant à ces dessins, on note que ce mode de réalisation se distingue par le fait que des cavités 25 destinées à empêcher l'écoulement de la matière de moulage 6, sont formées sur la seconde surface de l'élément de montage 2 Plus précisément, les il cavités 25 destinées à empêcher l'écoulement sont formées à un premier emplacement sur la seconde surface qui est inclus dans la partie de bord 2 a de l'élément de montage 2, moulée avec une configuration en forme de cadre avec une partie 6 a de la matière de moulage 6, et à un second emplacement sur la seconde surface qui est adjacent à la
partie 6 a de la matière de moulage 6 formant la configura-
tion en forme de cadre, mais qui n'est pas moulé avec cette partie La seconde surface de l'élément de montage 2 comprend une partie centrale sur laquelle aucune matière de moulage 6 n'est disposée et qui constitue la surface à nu 2 b du dispositif La formation des cavités 25 est avantageuse dans la mesure o même lorsque la matière de moulage 6, qui est moulée avec un moule 30, s'écoule vers l'intérieur à partir d'une position à laquelle la partie 6 a de la matière 6 doit être formée, l'écoulement de la matière de moulage 6 vers l'intérieur est arrêté par les cavités 25, ce qui permet de mouler la matière de moulage 6 avec une grande précision Des cavités 25 destinées à empêcher l'écoulement ne sont pas formées sur la partie centrale de la seconde surface de l'élément de montage 2,
pour procurer des caractéristiques suffisantes de rayon-
nement thermique.
Comme décrit ci-dessus, un dispositif à semi-
conducteurs est réalisé de façon à procurer les avantages suivants: la concentration de contraintes sur une partie de bord de l'élément de montage est réduite, ce qui permet d'obtenir une fiabilité élevée; aucune matière de moulage n'est disposée sur la partie à nu de la surface arrière de l'élément de montage sur laquelle l'élément semiconducteur n'est pas monté, ce qui facilite le moulage; et la matière de moulage peut avoir une très faible épaisseur, ce qui améliore les caractéristiques de moulage de cette matière de moulage En outre, lorsque l'élément semiconducteur est fixé sur l'élément de montage avec un adhésif isolant, il est possible de réaliser une structure pour isoler
l'élément semiconducteur sans exiger un processus séparé.
Lorsqu'un élément rayonnant est monté sur une surface à nu qui est formée par une partie de la surface arrière de l'élément de montage, il est possible d'améliorer les
caractéristiques de rayonnement du dispositif à semicon-
ducteurs Lorsque des cavités empêchant l'écoulement sont formées sur la surface arrière de l'élément de montage, à un premier emplacement qui est inclus dans une partie de bord de l'élément de montage qui est moulée selon une configuration en forme de cadre avec une partie de la matière de moulage, et à un second emplacement adjacent au premier emplacement et non recouvert par la matière de moulage, il est possible de mouler la partie de bord de l'élément de montage avec une partie de la matière de moulage, d'une manière telle que la matière de moulage ne puisse pas s'écouler vers le centre de la surface arrière
de l'élément de montage.

Claims (5)

REVENDICATIONS
1 Dispositif à semiconducteurs comprenant: un élément semiconducteur ( 1); un élément de montage ( 2)
ayant une première surface sur laquelle l'élément semi-
conducteur ( 1) est monté et sur laquelle il est fixé; des conducteurs intérieurs ( 5) pour établir des connexions électriques avec l'élément semiconducteur ( 1); des moyens de conduction ( 4) par l'intermédiaire desquels l'élément semiconducteur ( 1) et les conducteurs intérieurs ( 5) peuvent être connectés électriquement ensemble; une
matière de moulage ( 6) avec laquelle l'élément semiconduc-
teur ( 1), l'élément de montage ( 2), les conducteurs inté-
rieurs ( 5) et les moyens de conduction ( 4) sont moulés; et
des conducteurs extérieurs ( 7) qui constituent des prolon-
gements des conducteurs intérieurs ( 5) et qui s'étendent à l'extérieur de la matière de moulage ( 6), les conducteurs
intérieurs ( 5) et les conducteurs extérieurs ( 7) consti-
tuant respectivement des parties intérieures et extérieu-
res d'éléments conducteurs; caractérisé en ce que l'élément de montage ( 2) a une partie de bord ( 2 a) moulée selon une configuration en forme de cadre avec une partie de la matière de moulage ( 6), et en ce qu'une seconde surface ( 2 b) de l'élément de montage ( 2), sur laquelle l'élément semiconducteur ( 1) n'est pas monté, comporte une partie centrale qui n'est pas incluse dans la partie de bord ( 2 a) de l'élément de montage ( 2) et qui n'est pas moulée avec la matière de moulage ( 6), cette partie centrale de la seconde surface ( 2 b) formant une surface à nu du dispositif qui est en communication avec l'extérieur
du dispositif.
2 Dispositif à semiconducteurs selon la reven- dication 1, caractérisé en ce qu'il comprend en outre un isolateur ( 8) placé sur la partie centrale de la seconde
surface ( 2 b) de l'élément de montage ( 2).
3 Dispositif à semiconducteurs selon la reven-
dication 1, caractérisé en ce qu'il consiste en un dispo-
sitif à semiconducteurs du type "conducteurs sur la puce",
ou LOC.
4 Dispositif à semiconducteurs selon la reven-
dication 1, caractérisé en ce que l'élément semiconducteur ( 1) est fixé à l'élément de montage ( 2) par un adhésif
isolant ( 3 a).
Dispositif à semiconducteurs selon la reven- dication 1, caractérisé en ce qu'il comprend en outre un élément rayonnant ( 13) qui est placé sur la partie centrale de la seconde surface ( 2 b) de l'élément de
montage ( 2).
6 Dispositif à semiconducteurs selon la reven-
dication 1, caractérisé en ce que l'élément de montage ( 2) comporte des cavités empêchant l'écoulement ( 25) qui sont formées sur sa seconde surface ( 2 b), ces cavités ( 25) étant formées à des premier et second emplacements sur la seconde surface ( 2 b), le premier emplacement étant inclus dans la partie de bord ( 2 a) de l'élément de montage ( 2) qui est moulée selon la configuration en forme de cadre avec la partie précitée de la matière de moulage ( 6), et
le second emplacement étant adjacent au premier emplace-
ment et non moulé avec la matière de moulage ( 6).
FR9400121A 1993-01-08 1994-01-07 Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. Expired - Fee Related FR2700416B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5002092A JPH06209054A (ja) 1993-01-08 1993-01-08 半導体装置

Publications (2)

Publication Number Publication Date
FR2700416A1 true FR2700416A1 (fr) 1994-07-13
FR2700416B1 FR2700416B1 (fr) 1996-01-05

Family

ID=11519714

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9400121A Expired - Fee Related FR2700416B1 (fr) 1993-01-08 1994-01-07 Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.

Country Status (4)

Country Link
US (1) US5440169A (fr)
JP (1) JPH06209054A (fr)
DE (1) DE4400341A1 (fr)
FR (1) FR2700416B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724054A1 (fr) * 1994-06-09 1996-03-01 Samsung Electronics Co Ltd Structure de montage de boitier semiconducteur

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3419922B2 (ja) * 1994-12-07 2003-06-23 富士通株式会社 半導体装置
JPH08130267A (ja) * 1994-11-01 1996-05-21 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JPH08316372A (ja) * 1995-05-16 1996-11-29 Toshiba Corp 樹脂封止型半導体装置
JPH0992776A (ja) * 1995-09-28 1997-04-04 Mitsubishi Electric Corp リードフレームおよび半導体装置
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
JP3345241B2 (ja) * 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09260436A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置
WO1998009329A1 (fr) * 1996-08-29 1998-03-05 Hitachi, Ltd. Dispositif a semi-conducteur scelle par resine, et son procede de production
JP3612155B2 (ja) 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
KR19980067735A (ko) * 1997-02-11 1998-10-15 문정환 반도체 패키지의 제조방법
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP2907186B2 (ja) 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6246124B1 (en) 1998-09-16 2001-06-12 International Business Machines Corporation Encapsulated chip module and method of making same
KR20010009350A (ko) * 1999-07-09 2001-02-05 윤종용 기판이 없는 칩 스케일 패키지 및 그 제조방법
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
JP2003224239A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7019394B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Circuit package and method of plating the same
US20050133913A1 (en) * 2003-12-17 2005-06-23 Dan Okamoto Stress distribution package
JP4549171B2 (ja) * 2004-08-31 2010-09-22 三洋電機株式会社 混成集積回路装置
JP2006086273A (ja) * 2004-09-15 2006-03-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US7088586B2 (en) * 2004-11-15 2006-08-08 Cisco Technology, Inc. Techniques for cooling a circuit board component within an environment with little or no forced convection airflow
US7202113B2 (en) * 2005-06-09 2007-04-10 Ming Sun Wafer level bumpless method of making a flip chip mounted semiconductor device package
WO2007138681A1 (fr) * 2006-05-30 2007-12-06 Kokusan Denki Co., Ltd. Dispositif à semi-conducteurs scellé à la résine et dispositif électronique l'utilisant
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置
JP2008118067A (ja) * 2006-11-08 2008-05-22 Hitachi Ltd パワーモジュール及びモータ一体型コントロール装置
JP2008172172A (ja) * 2007-01-15 2008-07-24 Denso Corp 電子制御装置及びその製造方法
US7838985B2 (en) * 2007-07-12 2010-11-23 Vishay General Semiconductor Llc Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers
US7915728B2 (en) 2007-07-12 2011-03-29 Vishay General Semiconductor Llc Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof
TWI368956B (en) * 2007-08-10 2012-07-21 Siliconware Precision Industries Co Ltd Multichip stack structure and method for fabricating the same
JP5056552B2 (ja) * 2008-04-08 2012-10-24 株式会社デンソー 電子装置の実装構造
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5588137B2 (ja) * 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP2013115133A (ja) * 2011-11-25 2013-06-10 Semiconductor Components Industries Llc 回路装置の製造方法
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US20150318247A1 (en) * 2013-04-22 2015-11-05 Mitsubishi Electric Corporation Semiconductor device and manufacturing method of the same
WO2015145752A1 (fr) * 2014-03-28 2015-10-01 三菱電機株式会社 Module à semi-conducteur et unité d'attaque équipée du module à semi-conducteur
CN107534018B (zh) * 2015-04-27 2020-06-16 东芝存储器株式会社 磁性存储器装置
CN108551718B (zh) * 2018-03-14 2021-04-13 维沃移动通信有限公司 一种散热基板的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH03194954A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd 半導体装置及びそれを実装した電子装置
JPH03283453A (ja) * 1990-03-30 1991-12-13 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
JPH043438A (ja) * 1990-04-20 1992-01-08 Oki Electric Ind Co Ltd 高耐熱性樹脂封止型半導体装置
JPH0451549A (ja) * 1990-06-19 1992-02-20 Mitsubishi Electric Corp 高放熱型半導体装置
JPH04246849A (ja) * 1991-02-01 1992-09-02 Nec Kyushu Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577160A (en) * 1978-12-07 1980-06-10 Nec Corp Semiconductor device
FR2488445A1 (fr) * 1980-08-06 1982-02-12 Efcis Boitier plastique pour circuits integres
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型ｉｃに内在する水分の排出方法
US4777520A (en) * 1986-03-27 1988-10-11 Oki Electric Industry Co. Ltd. Heat-resistant plastic semiconductor device
JP2506429B2 (ja) * 1989-02-03 1996-06-12 富士通株式会社 樹脂封止型半導体装置
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JPH05152488A (ja) * 1991-11-30 1993-06-18 Nec Corp 樹脂封止型半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH03194954A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd 半導体装置及びそれを実装した電子装置
JPH03283453A (ja) * 1990-03-30 1991-12-13 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
JPH043438A (ja) * 1990-04-20 1992-01-08 Oki Electric Ind Co Ltd 高耐熱性樹脂封止型半導体装置
JPH0451549A (ja) * 1990-06-19 1992-02-20 Mitsubishi Electric Corp 高放熱型半導体装置
JPH04246849A (ja) * 1991-02-01 1992-09-02 Nec Kyushu Ltd 半導体装置

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 44 (E - 710) 31 January 1989 (1989-01-31) *
PATENT ABSTRACTS OF JAPAN vol. 015, no. 454 (E - 1135) 19 November 1991 (1991-11-19) *
PATENT ABSTRACTS OF JAPAN vol. 016, no. 108 (E - 1179) 17 March 1992 (1992-03-17) *
PATENT ABSTRACTS OF JAPAN vol. 016, no. 146 (E - 1188) 10 April 1992 (1992-04-10) *
PATENT ABSTRACTS OF JAPAN vol. 016, no. 246 (E - 1212) 5 June 1992 (1992-06-05) *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 19 (E - 1306) 13 January 1993 (1993-01-13) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724054A1 (fr) * 1994-06-09 1996-03-01 Samsung Electronics Co Ltd Structure de montage de boitier semiconducteur

Also Published As

Publication number Publication date
JPH06209054A (ja) 1994-07-26
US5440169A (en) 1995-08-08
FR2700416B1 (fr) 1996-01-05
DE4400341A1 (de) 1994-07-14

Similar Documents

Publication Publication Date Title
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2621173A1 (fr) Boitier pour circuit integre de haute densite
EP0228953B1 (fr) Boîtier d'encapsulation d'un circuit électronique
EP0308296B1 (fr) Circuit imprimé équipé d'un drain thermique
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
FR2735648A1 (fr) Procede de refroidissement d'un circuit integre monte dans un boitier
FR2759493A1 (fr) Dispositif de puissance a semiconducteur
EP0887861A1 (fr) Dispositif semi-conducteur à moyen d'échanges à distance
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
FR2707798A1 (fr) Procédé d'encapsulation d'un dispositif à semi-conducteurs de puissance et encapsulage fabriqué selon ce procédé.
EP1792526B1 (fr) Dispositif electronique avec repartiteur de chaleur integre
CA3113900A1 (fr) Procede de realisation d'un detecteur infrarouge et detecteur infrarouge associe
FR2503526A1 (fr) Boitier et procede de montage et d'interconnexion de composants semiconducteurs de moyenne puissance en boitier unique.
EP0083265B1 (fr) Support d'interconnexion d'un boîtier de circuit intégré sur un circuit imprimé, et système d'interconnexion utilisant un tel support
FR2620561A1 (fr) Thermistance ctp pour le montage en surface
EP1393371A2 (fr) Module electronique et son procede d'assemblage
FR2776124A1 (fr) Dispositif semiconducteur a diode et procede de fabrication
EP0446125A1 (fr) Composant semi-conducteur de puissance
FR2516311A1 (fr) Socle pour le montage d'une pastille semi-conductrice sur l'embase d'un boitier d'encapsulation, et procede de realisation de ce socle
FR2503933A1 (fr) Circuit integre comprenant un reseau de transistors
FR3097683A1 (fr) Connexion de plusieurs circuits d'une puce électronique
FR2638895A1 (fr) Support de circuit integre et son procede de fabrication, circuit integre adapte au support et boitier en resultant
FR2536910A1 (fr) Transistor a effet de champ a double grille de haute puissance
WO1998008363A1 (fr) Procede de fabrication d'un dispositif de dissipation de l'energie thermique produite par des composants electroniques implantes sur une carte a circuits imprimes, et dispositif ainsi obtenu
FR2495835A1 (fr) Dispositif a circuits integres a reseau metallique d'interconnexion, et procede de fabrication de ce dispositif

Legal Events

Date Code Title Description
ST Notification of lapse