FR2551583A1 - Procede d'attaque selective de materiaux dans les dispositifs semi-conducteurs - Google Patents

Procede d'attaque selective de materiaux dans les dispositifs semi-conducteurs Download PDF

Info

Publication number
FR2551583A1
FR2551583A1 FR8411532A FR8411532A FR2551583A1 FR 2551583 A1 FR2551583 A1 FR 2551583A1 FR 8411532 A FR8411532 A FR 8411532A FR 8411532 A FR8411532 A FR 8411532A FR 2551583 A1 FR2551583 A1 FR 2551583A1
Authority
FR
France
Prior art keywords
tantalum
silicon
process according
silicide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8411532A
Other languages
English (en)
Other versions
FR2551583B1 (fr
Inventor
Joel Malcolm Cook
Vincent Michael Donnelly
Daniel Lawrence Flamm
Dale Edward Ibbotson
John Aaron Mucha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of FR2551583A1 publication Critical patent/FR2551583A1/fr
Application granted granted Critical
Publication of FR2551583B1 publication Critical patent/FR2551583B1/fr
Expired legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338—Etching
    • C04B41/5346—Dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

L'INVENTION CONCERNE LA FABRICATION DE DISPOSITIFS DE MICROELECTRONIQUE. L'UTILISATION DE FLUORURES D'HALOGENES POLYATOMIQUES PROCURE UN AGENT D'ATTAQUE FORTEMENT SELECTIF POUR LE SILICIUM, LE TANTALE, LE MOLYBDENE ET LE TUNGSTENE, AINSI QUE DES COMPOSES DE TANTALE, DE MOLYBDENE ET DE TUNGSTENE AUTRES QUE DES OXYDES, COMME LE SILICIURE DE TANTALE ET LE NITRURE DE TANTALE, LE SILICIURE DE MOLYBDENE ET LE SILICIURE DE TUNGSTENE, PAR RAPPORT AUX OXYDES CORRESPONDANTS ET AU NITRURE DE SILICIUM. ON PEUT OBTENIR UNE SELECTIVITE SUPERIEURE A 1001 POUR LE SILICIUM, LE TANTALE ET LES COMPOSES DE TANTALE AUTRES QUE DES OXYDES, SANS EMPLOYER DES PLASMAS OU UNE ATTAQUE PAR VOIE HUMIDE. APPLICATION A LA FABRICATION DE CIRCUITS INTEGRES HYBRIDES.

Description

La présente invention concerne les techniques de traitement de
dispositifs, et en particulier le traitement de semiconducteurs. Il est souvent nécessaire d'effectuer une attaque sélective de matières dans des processus tels que le traitement de dispositifs semiconducteurs Il est par exemple souhaitable, dans certaines situations, comme dans la fabrication d'oxydes de grille de configuration appropriée, d'enlever une région de silicium en n'occasionnant pratiquement aucun dommage notable à une région sous-jacente ou adjacente en oxyde de silicium, par exemple en dioxyde de silicium On utilise souvent pour atteindre ces résultats des processus
tels que l'attaque par plasma et l'attaque ionique réactive.
Dans ces techniques, on introduit de façon caractéristique 15 un gaz à proximité du corps à attaquer, et on établit dans le milieu gazeux un plasma qui produit des fragments moléculaires, des atomes et des ions Les espèces énergétiques résultantes produites par le plasma sont dirigées vers le substrat et, par divers mécanismes, elles enlèvent la matiè20 re sur laquelle elles tombent Par un choix particulier de conditions et de gaz de traitement, on commande dans une certaine mesure la vitesse d'enlèvement d'une matière donnée,
par rapport à la vitesse d'enlèvement d'autres matières.
Bien qu'on utilise avantageusement dans de nom25 beuses situations une attaque faisant intervenir des espèces énergétiques, cette attaque n'est pas dépourvue de difficultés associées Les particules énergétiques produites dans le plasma affectent souvent même des matières qui ne sont pas attaquées à une vitesse appréciable, par exemple par la for30 mation de piqûres ou par une modification inacceptable d'états électroniques de surface La formation de piqûres et la modification d'états électroniques ne sont pas souhaitables dans de nombreuses applications de fabrication de dispositifs, du fait qu'elles conduisent souvent à des structures
de dispositif défectueuses et donc à des défaillances des dis-
positifs De plus, l'utilisation d'un plasma conduit souvent
au dépôt de matières contaminantes sur la surface du substrat.
Ces matières contaminantes, comme des composés produits à partir du gaz formant le plasma, et/ou des métaux non volatils 5 provenant du récipient de réaction, par exemple de l'aluminium, dégradent les propriétés des dispositifs ou perturbent
des procédures de traitement ultérieures.
L'attaque par voie humide, c'est-à-dire l'utilisation d'un produit chimique à base de liquide qui réagit rapi10 dement avec la matière à attaquer, par comparaison avec sa vitesse de réaction avec des matières sous-jacentes ou des matières adjacentes masquées, est une technique utilisable à la place de l'attaque par plasma Ici encore, bien que l'attaque chimique par voie humide soit employée avantageuse15 ment dans de nombreuses procédures, elle n'est pas non plus dépourvue de difficultés Par exemple, l'attaque chimique par voie humide conduit à des difficultés dans la manipulation et l'élimination des produits chimiques associés De plus, si on
ne maintient pas soigneusement la température et la concen20 tration des réactifs, on obtient des résultats hétérogènes.
Des résultats hétérogènes résultent également du fait que
l'agent d'attaque par voie humide n'atteint pas des détails d'une taille de l'ordre du micron, à cause d'effets de tension superficielle.
Bien que dans de nombreuses circonstances, les techniques d'attaque, par exemple l'attaque par plasma et l'attaque chimique par voie humide, présentent un certain degré de sélectivité entre la matière qui est attaquée et la matière adjacente, ce niveau de sélectivité n'est générale30 ment pas particulièrement élevé Pour des systèmes d'attaque caractéristiques, la sélectivité, c'est-à-dire la vitesse d'attaque de la région désirée par rapport à des régions adjacentes ou sous-jacentes non masquées de compositions différentes, n'est pas supérieure à 20/1 Il y a cependant 35 de nombreuses applications, comme par exemple l'enlèvement sélectif de filaments de silicium sur des grilles en dioxyde de silicium extrêmement minces dans des transistors à effet de champ rapides, qui exigent une sélectivité supérieure à /1. On a montré que le difluorure de xénon en l'absence de plasma produit une attaque sélective entre le dioxyde de silicium et le silicium (Voir l'article de H F Winters et col, Applied Physics Letters, 34, 70 ( 1979)) Les halogénures de gaz rares sont cependant généralement instables et relativement coûteux Il en résulte que l'utilisation d'halogénures de gaz rares n'est pas une solution particulièrement
satisfaisante aux problèmes associés à d'autres procédures.
Les procédures d'attaque courantes ont donc des inconvénients
et ne sont pas suffisamment sélectives pour certaines appli15 cations importantes.
On parvient à une sélectivité élevée, c'est-à-dire une sélectivité supérieure à 40/1, et même supérieure à /1, dans l'attaque de diverses matières, par rapport à des régions sous-jacentes ou adjacentes non masquées d'une secon20 de matière, par l'utilisation de fluorures d'halogènes polyatomiques, soit seuls, sous la formé de mélanges, soit en combinaison avec des gaz inertes, comme l'argon A titre d'exemple, des matières telles que le silicium, des compositions de molybdène autres que des oxydes, des compositions de tantale autres que des oxydes, par exemple le tantale, le nitrure de tantale (matières représentées par la formule Tax Ny dans laquelle x > o et y a o), et le siliciure de tantale, sont attaquées aisément en comparaison d'un oxyde de tantale, d'un oxyde silicium ou d'un nitrure de silicium. 30 L'excellente sélectivité de l'invention est obtenue en l'absence de plasma et sans agents d'attaque liquides On a trouvé en particulier que des matières telles que Br F 5, Br F 3, CIF 3, et IF 5, produisaient ce résultat Au contraire, des fluorures d'halogènes diatomiques tels que F 2, Cl F, et C 12 soit ( 1) n'attaquent pas du tout des matières telles que le silicium ou des compositions de tantale, par exemple le siliciure, le nitrure ou le métal élémentaire, soit ( 2) présentent des vitesses d'attaque extrêmement faibles L'attaque sélective qui est obtenue est très utile dans de nombreuses applications de fabrication de dispositifs, comme pour le traitement d'oxydes de grille dans des transistors à effet de champ, ou pour la fabrication de résistances à couches minces en nitrure de tantale, en association avec des condensateurs à couches minces en oxyde de tantale, dans des circuits inté10 grés hybrides à couches minces En outre, la sélectivité dans le cas du silicium est particulièrement avantageuse pour nettoyer des dépôts de silicium sur les parois de réacteurs
de dépôt chimique en phase vapeur.
On effectue une attaque sélective en soumettant 15 simplement le corps à attaquer à l'action d'une composition comprenant un fluorure d'halogène polyatomique sous forme gazeuse (On considère dans ce contexte qu'une molécule polyatomique est une molécule comportant trois atomes ou plus) En général, des compositions autres que des oxydes, 20 comme du silicium, des compositions de tantale, par exemple le tantale, les nitrures de tantale, les siliciures de tantale, le molybdène, des compositions de molybdène, par exemple le siliciure de molybdène, le tungstène et des compositions de tungstène, comme le siliciure de tungstène, sont de façon 25 caractéristique attaquées sélectivement par des fluorures d'halogènes polyatomiques, par comparaison avec une seconde matière, si ces compositions ont une vitesse de réaction d'au moins 1 x 1014 molécules par centimètre carré et par seconde, au lieu d'une vitesse au moins 40 fois inférieure 30 pour la seconde matière, et à condition que seuls des produits consistant en fluorures volatils, c'est-à-dire des fluorures avec des tensions de vapeur à 260 C qui soient supérieures à 0,1333 Pa, soient formés Au contraire, le nitrure de silicium, les oxydes de silicium, les oxydes de tantale 35 et les oxydes de molybdène et leurs mélanges n'ont pas ces propriétés et ne sont pratiquement pas attaqués Le nombre d'atomes de fluor dans le fluorure d'halogène polyatomique n'est pas important, à condition que ces atomes soient présents en association avec un atome d'halogène autre que du fluor A titre d'exemple, des fluorures d'halogènes polyatomiques tels que Br F 5, Br F 3, Cl F 3, et IF 5 produisent le degré de sélectivité désiré (Bien que ces compositions soient disponibles dans le commerce, la source de ces composés n'est pas critique et il est même possible de les produire sur pla10 ce par des réactions telles que la fluoration du brome gazeux avant l'attaque Voir l'ouvrage de N V Sidgwick, The Chemical Elements and Their Compounds, (Londres; Oxford University Press, 1952)) Dans un mode de réalisation, on place la matière 15 à attaquer en contact avec le gaz approprié en introduisant simplement ce gaz dans un récipient contenant la matière A titre d'exemple, il est possible de faire le vide dans la chambre et de l'emplir ensuite avec l'un quelconque des fluorures d'halogènes polyatomiques (On utilise l'expression 20 "fluorure d'halogène polyatomique" dans un sens qui englobe non seulement des gaz consistant en fluorures d'halogènes polyatomiques, mais également des mélanges de gaz consistant en fluorures d'halogènes polyatomiques) Selon une variante, il est possible de mélanger le fluorure d'halogène polyatomi25 que avec un autre gaz, par exemple un gaz inerte, et d'introduire ce mélange dans le récipient (Une matière inerte est une matière qui ne réagit pratiquement pas avec le fluorure d'halogène polyatomique et qui ne réagit pas non plus avec le substrat d'une manière susceptible de réduire la sélecti30 vité du fluorure d'halogène) De façon caractéristique, avec ou sans gaz inerte, on utilise des pressions partielles de fluorures d'halogènes polyatomiques dans la plage de 0,1333 à 101 325 Pa De façon générale, des pressions partielles de fluorure d'halogène polyatomique inférieures à 0,1333 Pa 35 donnent des vitesses d'attaque extrêmement faibles, tandis que des pressions partielles notablement supérieures à 101 325 Pa conduisent à des vitesses d'attaque défavorablement élevées, avec les difficultés associées dans la conduite du traitement, et elles ne sont donc pas préférées Des pressions partielles élevées ont également tendance à conduire à la condensation des fluorures produits par le processus d'attaque. On.poursuit l'attaque jusqu'à ce que l'épaisseur désirée de matière soit enlevée Des vitesses d'attaque caractéristiques de matières telles que le silicium et des compositions de tantale, pour des pressions partielles de fluorure d'halogène polyatomique dans la plage de 13,33 à 1 333 Pa, sont respectivement de 50 à 500 nm/mn et de 20 à 300 nm/mn Par conséquent, des temps d'attaque tout à fait 15 normaux sont nécessaires pour des épaisseurs de matière inférieures à 100 pm Dans la plupart des applications, l'attaque est limitée à une partie seulement d'un substrat, par des moyens lithographiques classiques, comme par l'utilisation de matières de réserve organiques dans lesquelles on a 20 formé un motif Cependant, comme il a été indiqué, si par exemple on doit attaquer une région en silicium, il n'est pas
nécessaire de masquer des régions à nu en oxyde de silicium.
Après l'accomplissement de l'attaque, on achève le dispositif par des techniques classiques, comme il est décrit par S Sze, VLSI Technology, (McGraw Hill, 1983) dans le cas de circuits intégrés, et par R W Berry et col, Thin Film Technology, (New York: R E Krieger Publishing Company, 1979), dans le cas de circuits intégrés hybrides à couches mindes. On effectue de façon similaire le nettoyage d'équipements de dépôt, par exemple de réacteurs de dépôt chimique en phase vapeur, en introduisant dans le réacteur les concentrations indiquées précédemment de fluorures d'halogènes polyatomiques On poursuit l'attaque jusqu'à ce 35 que le contaminant, par exemple le silicium, qui est formé sur les parois réactives, qui sont de façon caractéristique des parois en quartz ou en verre, soit enlevé Ici encore, pour des dépôts de silicium ayant des épaisseurs dans la plage de 0,5 nm à 100 pm, des temps d'attaque normaux sont nécessaires.
Les exemples suivants illustrent l'invention.
Exemple 1
On a attaqué un circuit intégré hybride à couches minces sur un substrat d'alumine, en utilisant un fluorure 10 d'halogène polyatomique Ce circuit contenait à la fois des condensateurs et des résistances en couches minces Les condensateurs étaient fabriqués avec du Ta 205 formé par croissance anodique, en tant que diélectrique, une composition de Ta contenant un pourcentage atomique d'azote de 13 à 16 %,
pour l'électrode inférieure, et Au pour la contre-électrode.
Les résistances étaient définies par un motif de matière de réserve photographique produit sur une couche mince de Ta 2 N
déposée après l'étape d'anodisation des condensateurs.
On a placé la structure de circuit intégré hybri20 de à couche mince sur le porte-échantillon d'une chambre en aluminium On a fait le vide dans la chambre en utilisant
une pompe mécanique de dégrossissage et un étage de renfort, pour obtenir une pression d'environ 0,6 666 Pa On a introduit dans la chambre une circulation de Cl F 3, tout en pour25 suivant le pompage destiné à faire le vide dans la chambre.
On a réglé le débit de Cl F 3 pour produire dans la chambre une pression d'environ 666,6 Pa On a maintenu la circulation de Cl F 3 pendant environ 3 minutes après quoi on l'a arrêtée L'examen du circuit intégré hybride à couches min30 ces avec un microscope optique a indiqué que le nitrure de tantale a été complètement enlevé dans les régions dans laquelle il a été mis en contact avec le gaz, tandis que les régions à nu en or ou en oxyde de tantale étaient pratiquement intactes Les régions de nitrure de tantale se trouvant 35 sous la matière de réserve photographique n'ont pas été
affectées par le Cl F 3, et la matière de réserve photographique n'a pas été enlevée de façon appréciable.
Exemple 2
On a suivi la procédure de l'Exemple 1, à l'exception du fait qu'on a utilisé Br F en tant que gaz d'attaque Les résultats ont été les mêmes que ceux de
l'Exemple 1.
Exemple 3
On a suivi la procédure de l'Exemple 1, à l'exception du fait qu'on a effectué l'attaque sous une pression totale de 101 325 Pa On a établi cette pression en
préparant un mélange de Cl F 3 dillué à 5 % dans de l'hélium.
On a purgé la chambre avec une circulation d'argon et on a introduit dans la chambre une circulation suffisante du mélange hélium/trifluorure de chlore, en maintenant la circulation de façon que la pression mesurée dans la chambre reste à environ 101 325 Pa On a en outre chauffé l'échantillon à une température de 86 C en utilisant un portesubstrat chauffé par résistance On a utilisé ce chauffage 20 pour faire en sorte qu'aucun des produits résultant de la procédure d'attaque ne se dépose sur le circuit intégré
hybride à couches minces.
Exemple 4
On a masqué avec un motif de dioxyde de silicium 25 de 1 um d'épaisseur une tranche de silicium de type N mesurant 7,62 cm de diamètre, et ayant sa surface principale dans le plan cristallographique ( 100) On a formé ce motif à partir de carrés de dioxyde silicium de 5 mm de côté recouvrant la totalité de la surface de la tranche et sépa30 rés de chaque carré adjacent par une région du substrat de silicium mesurant 285 micromètres de largeur On a clivé à partir de la tranche masquée des échantillons mesurant de façon caractéristique 3 mm de côté On a nettoyé les échantillons par des rinçages successifs dans du chlorure de méthylène, de l'acétone et du méthanol, après quoi on les a plongés dans une solution aqueuse de HF à 50 %, pour enlever
tout oxyde naissant Avant l'utilisation, on a rincé l'échantillon dans de l'eau désionisée et on l'a séché par soufflage avec de l'azote pur.
On a placé l'échantillon dans un porte-échantillon d'une chambre en aluminium On a fait le vide dans l'appareil jusqu'à une pression d'environ 0,6 666 Pa, et on a maintenu l'échantillon à une température d'environ 230 C, en utilisant le porte-échantillon chauffé par résistance On a introduit 10 danrs la chambre une circulation de Br F 3, et on l'a régulée pour produire dans la chambre une pression d'environ 133,3 Pa Au bout d'environ 5 minutes, on a arrêté la circulation de Br F 3, on a à nouveau fait le vide dans le réacteur,
et on a ensuite empli l'appareil avec de l'hélium sous une 15 pression de 101 325 Pa.
On a retiré l'échantillon de l'appareil d'attaque et on l'a immergé dans une solution aqueuse de HF à 50 % pendant une durée suffisante pour enlever la matière masquée par l'oxyde de silicium On a ensuite examiné les échantil20 lons en utilisant un microscope optique Cet examen a indiqué l'existence de profondeurs d'attaque d'environ 25 micromètres dans les régions à nu de la tranche de silicium Ceci correspond à une vitesse d'attaque d'environ 5 micromètres
par minute.
Exemple 5 Pour mesurer la vitesse d'attaque du dioxyde de silicium dans Br F 3, on a accompli la même expérience que dans l'Exemple 4, à l'exception du fait qu'on a prolongé la durée de traitement jusqu'à 30 minutes On a mesuré l'épaisseur du masque en oxyde de silicium avant et après l'exposition au gaz, en utilisant un contrôleur d'épaisseur optique Nanospec Il n'y a eu aucun changement détectable de l'épaisseur du masque d'oxyde (Le plus petit changement
d'épaisseur détectable par l'équipement de mesure était 35 d'environ 0,2 nm par minute, à 133,3 Pa).
Exemple 6
On a masqué entièrement avec une couche de 1 Pun M d'épaisseur de dioxyde de silicium une tranche de silicium de type N mesurant 10,16 cm de diamètre et ayant sa surface principale dans le plan cristallographique ( 100) On a ensuite déposé sur le dioxyde de silicium une couche de Ta Si 2 de 1 jim d'épaisseur On a clivé à partir de la tranche des échantillons mesurant 1 cm de côté On a nettoyé les échantillons par des rinçages successifs dans du chlorure de méthylène, de l'acétone et du méthanol, et on les a séchés par soufflage avec de l'azote pur On a placé les échantillons sur le porte-échantillon d'une chambre en aluminium On a fait le vide dans l'appareil jusqu'à une pression de 0,6 666 Pa, et on a maintenu les échantillons à une tempéra15 ture d'environ 800 C On a établi une circulation de Br F 3 et onl'a régulée pour produire dans la chambre une pression de 666,6 Pa de Br F 3 Au bout d'environ 2 minutes, on a arrêté la circulation de Br F 3, on a fait à nouveau le vide dans le
réacteur, et on a ensuite rempli l'appareil avec de l'hélium 20 sous une pression de 101 325 Pa Le Ta Si 2 a été enlevé totalement sur toute la surface de la couche de dioxyde de silicium.
Exemple 7
On a suivi la procédure de l'Exemple 6, à l'exception du fait qu'on a déposé Ta sur le dioxyde de silicium de 1 pm d'épaisseur On a soumis la couche de Ta à l'action de Cl F 3, à une pression de 666,6 Pa, pendant une durée de 2 minutes, tout en maintenant l'échantillon à 700 C.
Cette couche a été totalement enlevée sur toute la surface 30 de la couche de dioxyde de silicium.
Il va de soi que de nombreuses modifications peuvent être apportées au procédé décrit et représenté, sans
sortir du cadre de l'invention.
il

Claims (7)

REVENDICATIONS
1 Procédé de fabrication d'un dispositif comprenant les opérations qui consistent à soumettre un substrat à l'action d'un agent d'attaque pour produire une attaque sélective d'une première région de ce substrat, par rapport à une seconde région, et à achever le dispositif, caractérisé
en ce que l'agent d'attaque consiste en un fluorure d'halogène polyatomique.
2 Procédé selon la revendication 1, caractérisé 10 en ce qu'on choisit le fluorure d'halogène polyatomique
parmi Br F 5, Br F 3, Cl F 3, et IF 5.
3 Procédé selon la revendication 1, caractérisé en ce que la première région consiste en une composition de
tantale autre qu'un oxyde.
4 Procédé selon la revendication 1, caractérisé en ce que la composition de tantale comprend l'un au moins
des corps suivants: tantale, nitrure de tantale et siliciure de tantale.
Procédé selon l'une quelconque des revendica20 tions 3 ou 4, caractérisé en ce que la seconde région consiste en un oxyde de tantale. 6 Procédé selon la revendication 1, caractérisé en ce que la première région comprend l'un au moins des
corps suivants: silicium, siliciure de molybdène, molybdè25 ne, tungstène et siliciure de tungstène.
7 Procédé selon la revendication 6, caractérisé
en ce que la seconde région comprend l'un au moins des corpssuivants: un oxyde de silicium ou un nitrure de silicium.
8 Procédé selon la revendication 1, caractérisé 30 en ce que le dispositif est un dispositif à semiconducteur.
9 Procédé selon la revendication 1, caractérisé
le dispositif consiste en un circuit intégré hybride à couches minces.
FR8411532A 1983-07-27 1984-07-20 Procede d'attaque selective de materiaux dans les dispositifs semi-conducteurs Expired FR2551583B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/517,754 US4498953A (en) 1983-07-27 1983-07-27 Etching techniques

Publications (2)

Publication Number Publication Date
FR2551583A1 true FR2551583A1 (fr) 1985-03-08
FR2551583B1 FR2551583B1 (fr) 1988-09-09

Family

ID=24061096

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8411532A Expired FR2551583B1 (fr) 1983-07-27 1984-07-20 Procede d'attaque selective de materiaux dans les dispositifs semi-conducteurs

Country Status (9)

Country Link
US (1) US4498953A (fr)
JP (1) JPS6053027A (fr)
KR (1) KR900001664B1 (fr)
CA (1) CA1235630A (fr)
DE (1) DE3427599A1 (fr)
FR (1) FR2551583B1 (fr)
GB (1) GB2144083B (fr)
HK (1) HK37388A (fr)
NL (1) NL8402360A (fr)

Families Citing this family (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094757A (ja) * 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
US4637129A (en) * 1984-07-30 1987-01-20 At&T Bell Laboratories Selective area III-V growth and lift-off using tungsten patterning
US4689115A (en) * 1985-04-26 1987-08-25 American Telephone And Telegraph Company, At&T Bell Laboratories Gaseous etching process
DE3714144C2 (de) * 1986-05-31 1994-08-25 Toshiba Kawasaki Kk Verfahren zum chemischen Trockenätzen
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
US4816294A (en) * 1987-05-04 1989-03-28 Midwest Research Institute Method and apparatus for removing and preventing window deposition during photochemical vapor deposition (photo-CVD) processes
US4998979A (en) * 1988-06-06 1991-03-12 Canon Kabushiki Kaisha Method for washing deposition film-forming device
JP2646811B2 (ja) * 1990-07-13 1997-08-27 ソニー株式会社 ドライエッチング方法
JPH0496223A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
US6674562B1 (en) * 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US7830587B2 (en) * 1993-03-17 2010-11-09 Qualcomm Mems Technologies, Inc. Method and device for modulating light with semiconductor substrate
US8014059B2 (en) * 1994-05-05 2011-09-06 Qualcomm Mems Technologies, Inc. System and method for charge control in a MEMS device
US7550794B2 (en) * 2002-09-20 2009-06-23 Idc, Llc Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer
US7839556B2 (en) * 1994-05-05 2010-11-23 Qualcomm Mems Technologies, Inc. Method and device for modulating light
US8081369B2 (en) * 1994-05-05 2011-12-20 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
JPH0864559A (ja) 1994-06-14 1996-03-08 Fsi Internatl Inc 基板面から不要な物質を除去する方法
US5534107A (en) * 1994-06-14 1996-07-09 Fsi International UV-enhanced dry stripping of silicon nitride films
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
US5635102A (en) 1994-09-28 1997-06-03 Fsi International Highly selective silicon oxide etching method
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
JP3370806B2 (ja) * 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH08153700A (ja) * 1994-11-25 1996-06-11 Semiconductor Energy Lab Co Ltd 導電性被膜の異方性エッチング方法
JPH08153879A (ja) 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08153711A (ja) * 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd エッチング装置
JP3609131B2 (ja) * 1994-12-06 2005-01-12 株式会社半導体エネルギー研究所 イオンドーピング装置のクリーニング方法
US7898722B2 (en) * 1995-05-01 2011-03-01 Qualcomm Mems Technologies, Inc. Microelectromechanical device with restoring electrode
US6849471B2 (en) 2003-03-28 2005-02-01 Reflectivity, Inc. Barrier layers for microelectromechanical systems
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
JPH11513846A (ja) * 1995-10-19 1999-11-24 マサチューセッツ インスティテュート オブ テクノロジー 金属除去方法
KR0170902B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체 소자의 제조방법
US5782986A (en) * 1996-01-11 1998-07-21 Fsi International Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
DE19713090B4 (de) * 1996-03-28 2004-06-17 Kabushiki Kaisha Toshiba, Kawasaki Verfahren und Apparatur zum Ätzen von Silicium-Materialien
US6132522A (en) * 1996-07-19 2000-10-17 Cfmt, Inc. Wet processing methods for the manufacture of electronic components using sequential chemical processing
US7929197B2 (en) * 1996-11-05 2011-04-19 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US7830588B2 (en) * 1996-12-19 2010-11-09 Qualcomm Mems Technologies, Inc. Method of making a light modulating display device and associated transistor circuitry and structures thereof
WO1998032163A1 (fr) 1997-01-22 1998-07-23 California Institute Of Technology Attaque chimique du silicium en phase gazeuse avec du trifluorure de brome
US5954884A (en) * 1997-03-17 1999-09-21 Fsi International Inc. UV/halogen metals removal process
US6042738A (en) * 1997-04-16 2000-03-28 Micrion Corporation Pattern film repair using a focused particle beam system
US6514875B1 (en) * 1997-04-28 2003-02-04 The Regents Of The University Of California Chemical method for producing smooth surfaces on silicon wafers
US6120697A (en) 1997-12-31 2000-09-19 Alliedsignal Inc Method of etching using hydrofluorocarbon compounds
US6635185B2 (en) 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
WO1999052006A2 (fr) * 1998-04-08 1999-10-14 Etalon, Inc. Modulation interferometrique de rayonnement
US6186154B1 (en) * 1998-12-07 2001-02-13 Taiwan Semiconductor Manufacturing Company Find end point of CLF3 clean by pressure change
US6248704B1 (en) 1999-05-03 2001-06-19 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductors devices
US6207570B1 (en) 1999-08-20 2001-03-27 Lucent Technologies, Inc. Method of manufacturing integrated circuit devices
WO2003007049A1 (fr) 1999-10-05 2003-01-23 Iridigm Display Corporation Mems et structures photoniques
US6960305B2 (en) * 1999-10-26 2005-11-01 Reflectivity, Inc Methods for forming and releasing microelectromechanical structures
US6290864B1 (en) 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
US6942811B2 (en) * 1999-10-26 2005-09-13 Reflectivity, Inc Method for achieving improved selectivity in an etching process
US7041224B2 (en) * 1999-10-26 2006-05-09 Reflectivity, Inc. Method for vapor phase etching of silicon
US6949202B1 (en) 1999-10-26 2005-09-27 Reflectivity, Inc Apparatus and method for flow of process gas in an ultra-clean environment
KR100327341B1 (ko) * 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
US20030010354A1 (en) * 2000-03-27 2003-01-16 Applied Materials, Inc. Fluorine process for cleaning semiconductor process chamber
US6500356B2 (en) * 2000-03-27 2002-12-31 Applied Materials, Inc. Selectively etching silicon using fluorine without plasma
US7019376B2 (en) * 2000-08-11 2006-03-28 Reflectivity, Inc Micromirror array device with a small pitch size
US6843258B2 (en) * 2000-12-19 2005-01-18 Applied Materials, Inc. On-site cleaning gas generation for process chamber cleaning
US6503845B1 (en) * 2001-05-01 2003-01-07 Applied Materials Inc. Method of etching a tantalum nitride layer in a high density plasma
AU2002303842A1 (en) * 2001-05-22 2002-12-03 Reflectivity, Inc. A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants
US7189332B2 (en) 2001-09-17 2007-03-13 Texas Instruments Incorporated Apparatus and method for detecting an endpoint in a vapor phase etch
US20030073302A1 (en) * 2001-10-12 2003-04-17 Reflectivity, Inc., A California Corporation Methods for formation of air gap interconnects
US6835616B1 (en) 2002-01-29 2004-12-28 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
US7026235B1 (en) 2002-02-07 2006-04-11 Cypress Semiconductor Corporation Dual-damascene process and associated floating metal structures
US6649535B1 (en) * 2002-02-12 2003-11-18 Taiwan Semiconductor Manufacturing Company Method for ultra-thin gate oxide growth
US7027200B2 (en) * 2002-03-22 2006-04-11 Reflectivity, Inc Etching method used in fabrications of microstructures
US6965468B2 (en) * 2003-07-03 2005-11-15 Reflectivity, Inc Micromirror array having reduced gap between adjacent micromirrors of the micromirror array
WO2004026804A1 (fr) 2002-09-20 2004-04-01 Integrated Dna Technologies, Inc. Colorants extincteurs de fluorescence a base d'anthraquinone et procedes de fabrication et d'utilisation
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
US6730600B2 (en) * 2002-09-27 2004-05-04 Agere Systems, Inc. Method of dry etching a semiconductor device in the absence of a plasma
US6913942B2 (en) 2003-03-28 2005-07-05 Reflectvity, Inc Sacrificial layers for use in fabrications of microelectromechanical devices
US6980347B2 (en) * 2003-07-03 2005-12-27 Reflectivity, Inc Micromirror having reduced space between hinge and mirror plate of the micromirror
US6939472B2 (en) * 2003-09-17 2005-09-06 Reflectivity, Inc. Etching method in fabrications of microstructures
US7645704B2 (en) * 2003-09-17 2010-01-12 Texas Instruments Incorporated Methods and apparatus of etch process control in fabrications of microstructures
EP1779173A1 (fr) * 2004-07-29 2007-05-02 Idc, Llc Systeme et procede pour le fonctionnement micro-electromecanique d'un modulateur interferometrique
US7630119B2 (en) * 2004-09-27 2009-12-08 Qualcomm Mems Technologies, Inc. Apparatus and method for reducing slippage between structures in an interferometric modulator
US7944599B2 (en) 2004-09-27 2011-05-17 Qualcomm Mems Technologies, Inc. Electromechanical device with optical function separated from mechanical and electrical function
US7583429B2 (en) 2004-09-27 2009-09-01 Idc, Llc Ornamental display device
US7372613B2 (en) * 2004-09-27 2008-05-13 Idc, Llc Method and device for multistate interferometric light modulation
US7527995B2 (en) * 2004-09-27 2009-05-05 Qualcomm Mems Technologies, Inc. Method of making prestructure for MEMS systems
US7420725B2 (en) 2004-09-27 2008-09-02 Idc, Llc Device having a conductive light absorbing mask and method for fabricating same
US7564612B2 (en) * 2004-09-27 2009-07-21 Idc, Llc Photonic MEMS and structures
US8008736B2 (en) 2004-09-27 2011-08-30 Qualcomm Mems Technologies, Inc. Analog interferometric modulator device
US7289259B2 (en) * 2004-09-27 2007-10-30 Idc, Llc Conductive bus structure for interferometric modulator array
US7304784B2 (en) * 2004-09-27 2007-12-04 Idc, Llc Reflective display device having viewable display on both sides
US7936497B2 (en) * 2004-09-27 2011-05-03 Qualcomm Mems Technologies, Inc. MEMS device having deformable membrane characterized by mechanical persistence
US7130104B2 (en) * 2004-09-27 2006-10-31 Idc, Llc Methods and devices for inhibiting tilting of a mirror in an interferometric modulator
US7192875B1 (en) 2004-10-29 2007-03-20 Lam Research Corporation Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens
US7226869B2 (en) * 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
US7291286B2 (en) * 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
TW200628877A (en) * 2005-02-04 2006-08-16 Prime View Int Co Ltd Method of manufacturing optical interference type color display
US7884989B2 (en) * 2005-05-27 2011-02-08 Qualcomm Mems Technologies, Inc. White interferometric modulators and methods for forming the same
EP1907316A1 (fr) * 2005-07-22 2008-04-09 Qualcomm Mems Technologies, Inc. Structure de support pour dispositif de microsysteme electromecanique et procedes correspondants
EP2495212A3 (fr) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Dispositifs MEMS comportant des structures de support et procédés de fabrication associés
DE102005047081B4 (de) * 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
US7795061B2 (en) * 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US7863197B2 (en) * 2006-01-09 2011-01-04 International Business Machines Corporation Method of forming a cross-section hourglass shaped channel region for charge carrier mobility modification
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US7382515B2 (en) 2006-01-18 2008-06-03 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US7550810B2 (en) * 2006-02-23 2009-06-23 Qualcomm Mems Technologies, Inc. MEMS device having a layer movable at asymmetric rates
US7450295B2 (en) * 2006-03-02 2008-11-11 Qualcomm Mems Technologies, Inc. Methods for producing MEMS with protective coatings using multi-component sacrificial layers
US7649671B2 (en) * 2006-06-01 2010-01-19 Qualcomm Mems Technologies, Inc. Analog interferometric modulator device with electrostatic actuation and release
EP2038456B1 (fr) * 2006-06-09 2014-03-05 Soitec Appareillage et procédé pour le dépôt de nitrure de gallium en grand volume
US7527998B2 (en) * 2006-06-30 2009-05-05 Qualcomm Mems Technologies, Inc. Method of manufacturing MEMS devices providing air gap control
US9580836B2 (en) 2006-11-22 2017-02-28 Soitec Equipment for high volume manufacture of group III-V semiconductor materials
WO2008127425A2 (fr) 2006-11-22 2008-10-23 S.O.I.Tec Silicon On Insulator Technologies Réduction des gaz de réaction provenant du dépôt de nitrure de gallium
WO2008064077A2 (fr) * 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication en grand volume de matériaux semiconducteurs des groupes iii à v
EP2094406B1 (fr) 2006-11-22 2015-10-14 Soitec Procédé, appareil et clapet obturateur pour la production d'un matériau semiconducteur monocristallin du type iii-v
US9481944B2 (en) 2006-11-22 2016-11-01 Soitec Gas injectors including a funnel- or wedge-shaped channel for chemical vapor deposition (CVD) systems and CVD systems with the same
US9481943B2 (en) 2006-11-22 2016-11-01 Soitec Gallium trichloride injection scheme
US8197597B2 (en) 2006-11-22 2012-06-12 Soitec Gallium trichloride injection scheme
WO2008064080A1 (fr) * 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Système de distribution à haut volume pour le trichlorure de gallium
US8115987B2 (en) * 2007-02-01 2012-02-14 Qualcomm Mems Technologies, Inc. Modulating the intensity of light from an interferometric reflector
US7733552B2 (en) * 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US7643202B2 (en) * 2007-05-09 2010-01-05 Qualcomm Mems Technologies, Inc. Microelectromechanical system having a dielectric movable membrane and a mirror
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US7630121B2 (en) * 2007-07-02 2009-12-08 Qualcomm Mems Technologies, Inc. Electromechanical device with optical function separated from mechanical and electrical function
CN101809471B (zh) * 2007-07-31 2013-12-25 高通Mems科技公司 用于增强干涉式调制器的色彩偏移的装置
US7773286B2 (en) * 2007-09-14 2010-08-10 Qualcomm Mems Technologies, Inc. Periodic dimple array
US7847999B2 (en) 2007-09-14 2010-12-07 Qualcomm Mems Technologies, Inc. Interferometric modulator display devices
US20090078316A1 (en) * 2007-09-24 2009-03-26 Qualcomm Incorporated Interferometric photovoltaic cell
US8058549B2 (en) * 2007-10-19 2011-11-15 Qualcomm Mems Technologies, Inc. Photovoltaic devices with integrated color interferometric film stacks
CN101828146B (zh) * 2007-10-19 2013-05-01 高通Mems科技公司 具有集成光伏装置的显示器
KR20100103467A (ko) * 2007-10-23 2010-09-27 퀄컴 엠이엠스 테크놀로지스, 인크. 조절가능하게 투과성인 ｍｅｍｓ―기반 장치
US20090293955A1 (en) * 2007-11-07 2009-12-03 Qualcomm Incorporated Photovoltaics with interferometric masks
US8941631B2 (en) * 2007-11-16 2015-01-27 Qualcomm Mems Technologies, Inc. Simultaneous light collection and illumination on an active display
US7906274B2 (en) * 2007-11-21 2011-03-15 Molecular Imprints, Inc. Method of creating a template employing a lift-off process
EP2231898A2 (fr) * 2007-12-20 2010-09-29 S.O.I.Tec Silicon on Insulator Technologies Procédés pour traitement de nettoyage en chambre in-situ pour la fabrication en gros volume de matériaux semi-conducteurs
JP2011508430A (ja) * 2007-12-21 2011-03-10 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 多接合光起電力セル
KR101755970B1 (ko) 2008-02-11 2017-07-07 엔테그리스, 아이엔씨. 이온 공급원 챔버를 포함하는 이온 주입 시스템의 성능 향상 및 수명 연장 방법
US8164821B2 (en) * 2008-02-22 2012-04-24 Qualcomm Mems Technologies, Inc. Microelectromechanical device with thermal expansion balancing layer or stiffening layer
US7944604B2 (en) 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
US7612933B2 (en) * 2008-03-27 2009-11-03 Qualcomm Mems Technologies, Inc. Microelectromechanical device with spacing layer
US7898723B2 (en) * 2008-04-02 2011-03-01 Qualcomm Mems Technologies, Inc. Microelectromechanical systems display element with photovoltaic structure
US7969638B2 (en) * 2008-04-10 2011-06-28 Qualcomm Mems Technologies, Inc. Device having thin black mask and method of fabricating the same
US7851239B2 (en) * 2008-06-05 2010-12-14 Qualcomm Mems Technologies, Inc. Low temperature amorphous silicon sacrificial layer for controlled adhesion in MEMS devices
US8023167B2 (en) * 2008-06-25 2011-09-20 Qualcomm Mems Technologies, Inc. Backlight displays
US7859740B2 (en) * 2008-07-11 2010-12-28 Qualcomm Mems Technologies, Inc. Stiction mitigation with integrated mech micro-cantilevers through vertical stress gradient control
US8358266B2 (en) * 2008-09-02 2013-01-22 Qualcomm Mems Technologies, Inc. Light turning device with prismatic light turning features
WO2010044901A1 (fr) * 2008-10-16 2010-04-22 Qualcomm Mems Technologies, Inc. Cellule photovoltaïque à couleur améliorée par modulateur interférométrique monolithique
US20100096011A1 (en) * 2008-10-16 2010-04-22 Qualcomm Mems Technologies, Inc. High efficiency interferometric color filters for photovoltaic modules
US8270056B2 (en) * 2009-03-23 2012-09-18 Qualcomm Mems Technologies, Inc. Display device with openings between sub-pixels and method of making same
US9121979B2 (en) * 2009-05-29 2015-09-01 Qualcomm Mems Technologies, Inc. Illumination devices and methods of fabrication thereof
US8270062B2 (en) * 2009-09-17 2012-09-18 Qualcomm Mems Technologies, Inc. Display device with at least one movable stop element
US8488228B2 (en) 2009-09-28 2013-07-16 Qualcomm Mems Technologies, Inc. Interferometric display with interferometric reflector
JP2013524287A (ja) 2010-04-09 2013-06-17 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 電気機械デバイスの機械層及びその形成方法
JP5123349B2 (ja) * 2010-04-19 2013-01-23 Ｈｏｙａ株式会社 多階調マスクの製造方法
WO2012024238A1 (fr) 2010-08-17 2012-02-23 Qualcomm Mems Technologies, Inc. Actionnement et étalonnage d'une électrode neutre de charge dans un dispositif d'affichage interférométrique
US9057872B2 (en) 2010-08-31 2015-06-16 Qualcomm Mems Technologies, Inc. Dielectric enhanced mirror for IMOD display
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
US8736939B2 (en) 2011-11-04 2014-05-27 Qualcomm Mems Technologies, Inc. Matching layer thin-films for an electromechanical systems reflective display device
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
KR20220083780A (ko) * 2020-02-26 2022-06-20 쇼와 덴코 가부시키가이샤 드라이 에칭 방법, 반도체 소자의 제조 방법, 및 클리닝 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3095341A (en) * 1961-06-30 1963-06-25 Bell Telephone Labor Inc Photosensitive gas phase etching of semiconductors by selective radiation
FR1563406A (fr) * 1967-05-08 1969-04-11
US3669774A (en) * 1969-11-20 1972-06-13 Rca Corp Low temperature silicon etch
WO1981002947A1 (fr) * 1980-04-07 1981-10-15 Western Electric Co Fabrication de dispositifs microminiaturises par gravure au plasma du silicium et produits resultants

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB952543A (en) * 1961-03-07 1964-03-18 Western Electric Co Shaping of bodies by etching
NL275192A (fr) * 1961-06-30
BE756807A (fr) * 1969-09-29 1971-03-29 Motorola Inc Procede pour la gravure non preferentielle du silicium par un melange gazeux, et melange gazeux pour cette gravure
JPS6012779B2 (ja) * 1976-04-28 1985-04-03 株式会社日立製作所 半導体装置の製造方法
US4314875A (en) * 1980-05-13 1982-02-09 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JPS57193035A (en) * 1981-05-22 1982-11-27 Toshiba Corp Manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3095341A (en) * 1961-06-30 1963-06-25 Bell Telephone Labor Inc Photosensitive gas phase etching of semiconductors by selective radiation
FR1563406A (fr) * 1967-05-08 1969-04-11
US3669774A (en) * 1969-11-20 1972-06-13 Rca Corp Low temperature silicon etch
WO1981002947A1 (fr) * 1980-04-07 1981-10-15 Western Electric Co Fabrication de dispositifs microminiaturises par gravure au plasma du silicium et produits resultants

Also Published As

Publication number Publication date
HK37388A (en) 1988-05-27
NL8402360A (nl) 1985-02-18
GB2144083B (en) 1986-11-26
FR2551583B1 (fr) 1988-09-09
US4498953A (en) 1985-02-12
KR850000775A (ko) 1985-03-09
DE3427599C2 (fr) 1990-07-05
CA1235630A (fr) 1988-04-26
DE3427599A1 (de) 1985-02-07
KR900001664B1 (ko) 1990-03-17
JPS6053027A (ja) 1985-03-26
GB2144083A (en) 1985-02-27
GB8418797D0 (en) 1984-08-30

Similar Documents

Publication Publication Date Title
FR2551583A1 (fr) Procede d'attaque selective de materiaux dans les dispositifs semi-conducteurs
EP0801606B1 (fr) Procede de traitement de surface
US5716495A (en) Cleaning method
EP0714119B1 (fr) Procédé pour former un motif et procédé de préparation d'un composant semi-conducteur utilisant ledit procédé
US4431477A (en) Plasma etching with nitrous oxide and fluoro compound gas mixture
FR2717503A1 (fr) Procédé et appareil de fabrication d'un dispositif à semi-conducteur pour retirer un film d'oxyde naturel sur la surface d'un substrat semi-conducteur.
JPS5812343B2 (ja) プラズマエツチングしたアルミニウム膜のエツチング処理後の侵食を防止するプラズマパツシベ−シヨン技術
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
JPS6352118B2 (fr)
US5320978A (en) Selective area platinum film deposition
JPH0277125A (ja) 有機物の灰化方法
JPH08306655A (ja) 洗浄装置及び洗浄方法
US5893757A (en) Tapered profile etching method
JPH0817815A (ja) 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
TWI543245B (zh) 半導體裝置之製造方法及半導體基板之清洗方法
WO1998009320A1 (fr) Traitement de surface pour micro-usinage
TW201936996A (zh) 基板的處理方法、半導體裝置的製造方法、基板處理用套組
EP0058214B1 (fr) Méthode pour augmenter la résistance de la surface d'un matériau solide à la gravure
JPS63174322A (ja) ドライエツチング方法
US6559060B2 (en) Process for the structuring of a substrate
WO2019002789A1 (fr) Composition chimique de nettoyage pour le retrait d'une couche de passivation amorphe a la surface de matériaux cristallins
EP4064327A1 (fr) Procédé de retrait de matériau d'adhérence et procédé de formation de film
KR19990002648A (ko) 반도체 소자의 산화막 형성 방법
JP3802900B2 (ja) レジストパターン形成方法および半導体装置の製造方法
FR2784228A1 (fr) PROCEDE DE FORMATION D'UN FILM ANTIREFLECHISSANT SiON, NON-POLLUANT VIS-VIS DES RESINES PHOTORESISTANTES POUR U.V. LOINTAIN