NL8402360A - Etstechnieken. - Google Patents

Etstechnieken. Download PDF

Info

Publication number
NL8402360A
NL8402360A NL8402360A NL8402360A NL8402360A NL 8402360 A NL8402360 A NL 8402360A NL 8402360 A NL8402360 A NL 8402360A NL 8402360 A NL8402360 A NL 8402360A NL 8402360 A NL8402360 A NL 8402360A
Authority
NL
Netherlands
Prior art keywords
tantalum
silicon
etching
polyatomic
region
Prior art date
Application number
NL8402360A
Other languages
English (en)
Original Assignee
American Telephone & Telegraph
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone & Telegraph filed Critical American Telephone & Telegraph
Publication of NL8402360A publication Critical patent/NL8402360A/nl

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338—Etching
    • C04B41/5346—Dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

i m VO 6409 Etstechnieken.
De uitvinding heeft betrekking op het behandelen van een inrichting en in het bijzonder op het behandelen van een halfgeleider.
Het selectief etsen van materialen in processen/ zoals het behandelen van een halfgeleiderinrichting/ is dikwijls nodig. Het is S bijvoorbeeld in bepaalde situatiesr zoals bij de vervaardiging van op geschikte wijze uitgevoerde poortoxyden, wenselijk om een gebied, van silicium te verwijderen zonder daardoor beschadiging van enige betekenis aan te brengen aan een onderliggend of aangrenzend gebied van een siliciumoxyde, bijvoorbeeld siliciumdioxyde. Werkwijzen zoals plasma-10 etsen en etsen door middel van reactieve ionen worden dikwijls toegepast om die resultaten te bereiken. Bij deze technieken is het karakteristiek om een gas in de buurt van het te etsen lichaam te brengen en wordt een plasma-in het gasvormige medium gevormd, waardoor moleculaire fragmenten, atomen en ionen worden voortgebracht. De resulterende 15 energetische entiteiten die door het plasma worden gevormd, worden naar het substraat geleid en veroorzaken via diverse mechanismen dat het getroffen materiaal wordt verwijderd. Door een bijzondere keuze van de behan-delingsomstandigheden en -gassen wordt de verwijderingssnelheid van een bepaald materiaal in zekere mate geregeld ten opzichte van de 20 verwijderingssnelheid van andere materialen.
Terwijl in talrijke situaties etsen met. behulp van energetische entiteiten met voordeel wordt toegepast, is het niet zo dat die techniek zonder moeilijkheden zou zijn. De energetische deeltjes, die in het plasma worden voortgebracht, tasten dikwijls zelfs mate-25 rialen aan die niet in wezenlijke mate worden geëtst bijvoorbeeld door het veroorzaken van een plaatselijk aantasten of door het op onaanvaardbare wijze modificeren van elektronische toestanden aan het oppervlak. Plaatselijk aantasten en modificatie van de elektronische toestand zijn voor vele toepassingen van een inrichting niet gewenst, omdat 30 zij vaak leiden tot gebrekkige inrichtingstructuren en derhalve tot een slecht functioneren of uitvallen van de inrichting. Bovendien leidt de toepassing van een plasma dikwijls tot afzetting van verontreinigende materialen op het substraatoppervlak. Deze verontreinigende materialen, zoals verbindingen gevormd uit het plasmagas en/of niet- 8402380 - & -2- vluchtige metalen uit het reactievat, bijvoorbeeld aluminium, veroorzaken een verslechtering van de eigenschappen van de inrichting of staan latere behandelingsprocédé's in de weg.
Nat etsen, nl. de toepassing van een chemische stof in een 5 vloeistofmilieu, die snel met het te etsen materiaal reageert vergeleken bij zijn reactiesnelheid met ondërliggende of gemaskeerde aangrenzende materialen, is een alternatieve methode voor plasmaetsen. Alhoewel nat chemisch etsen met voordeel wordt toegepast bij talrijke procédé's, is ook deze techniek, niet vrij van problemen. Nat chemisch 10 etsen leidt bijvoorbeeld tot moeilijkheden bij het hanteren en bij het afvoeren van de gebruikte chemische stoffen. Wanneer de temperatuur en de concentratie van de reagentia niet zorgvuldig in stand worden gehouden, worden bovendien niet de juiste en gewenste resultaten verkregen. Verkeerde resultaten vloeien ook voort uit het niet 15 kunnen bereiken van micrometrische karakteristieken met het natte ets-middel vanwege effecten betreffende de oppervlaktespanning.
Alhoewel in talrijke omstandigheden etstechnieken, bijvoorbeeld plasmaetsen en nat chemisch etsen, een mate van selectiviteit vertonen tussen het te etsen materiaal en aangrenzend materiaal, is 20 deze mate van selectiviteit in het algemeen niet bijzonder groot.
Voor typische etssystamen is de selectiviteit, nl. de etssnelheid van het gewenste gebied ten opzichte van onderliggende of niet gemaskeerde aangrenzende gebieden met verschillende samenstellingen, niet groter dan 20 tot 1. Er zijn evenwel talrijke toepassingen, bijvoorbeeld 25 het selectief verwijderen van siliciumfilamenten uit uiterst dunne siliciumdioxydepoorten bij veldeffecttransistoren met een hoge gevoeligheid, waarbij een selectiviteit is vereist die groter is dan 100 tot 1.
Er is gebleken dat xenondifluoride in afwezigheid van een 30 plasma selectieve etsing veroorzaakt tussen siliciumdioxyde en silicium (zie H.F. Winters et al, Applied Physics Letters, 34, 70 (1979)). Halogeniden van edele gassen zijn in het algemeen evenwel niet stabiel en tamelijk duur. Bijgevolg is het gebruik van halogeniden van edele gassen geen bijzonder bevredigende oplossing voor problemen die zich 35 stellen bij andere procédé's. Bijgevolg hebben de gebruikelijke ets— procédé's nadelen en zijn zij niet voldoende selectief voor sommige belangrijke toepassingen.
8 4 0 2 3 ö -O- ........................
-3-
Thans is gevonden, dat een grote selectiviteit, nl. een selectiviteit groter dan 40 tot 1, en zelfs groter dan 100 tot 1, bij het etsen van een verscheidenheid aan materialen vergeleken met onderliggende of niet gemaskeerde aangrenzende gebieden van een tweede mate-5 riaal wordt bereikt door gebruik te maken van polyatomisch halogeenfluoriden, hetzij alleen, in de vorm van mengsels, of gecombineerd met inerte gassen, bijvoorbeeld argon. Bijvoorbeeld worden materialen zoals silicium, niet-oxydische molybdeensamenstellingen, niet-oxydi-sche tantaalsamenstellingen, bijvoorbeeld tantaal, tantaalnitride, 10 (materialen weergegeven door de formule Ta^M^ waarin x > o en y £ o) en tantaalsilicide, gemakkelijk geëtst vergeleken bij een tantaaloxyde, een siliciumoxyde of een siliciumnitride. De uitstekende selectiviteit volgens de uitvinding wordt bereikt in afwezigheid van een plasma en zonder vloeibaar etsmiddel. In het bijzonder is gebleken dat materialen 15 zoals 3rF_, BrF^, CIF^ en IF^ dit resultaat op leveren. In tegenstelling daarmee is het zo dat diatomische halogeenfluoriden zoals F2, C1F en Cl2 1} totaal geen etsing opleveren van materialen zoals silicium-of tantaalsamenstellingen, bijvoorbeeld het silicide, nitride of elementair metaal, of 2) slechts uiterst kleine etssnelheden veroorzaken.
20 De bereikte selectieve etsing is zeer nuttig bij talrijke inrichtings-toepassingen, zoals voor het behandelen van poortoxyden bij veldeffect-transistoren of voor het vervaardigen van dunne-filmresistoren van tantaalnitride in combinatie met dunne-filmcondensatoren van tantaaloxyde in hybride, filmvormige geïntegreerde schakelingen. Daarnaast is 25 de selectiviteit in het geval van silicium bijzonder nuttig voor het verwijderen van siliciumafzettingen van de wanden van reactoren voor het vormen van afzettingen uit chemische dampen.
Het selectief etsen wordt uitgevoerd door het te etsen lichaam eenvoudig bloot te stellen aan een samenstelling die een poly-30 atomisch halogeenfluoride in gasvorm bevat. (In dit verband wordt een polyatomisch molecule beschouwd als een molecule met drie of meer atomen). In het algemeen worden niet-oxydische samenstellingen zoals silicium, tantaalsamenstellingen, bijvoorbeeld tantaal, tantaalnitriden, tantaalsiliciden, molybdeen, molybdeensamenstellingen, bijvoorbeeld 25 molybdeensilicide, wolfraam en woIfTeamsamenstellingen zoals wolfraam-silicide, op karakteristieke wijze selectief geëtst door polyatomische halogeenfluoriden vergeleken bij een tweede materiaal, wanneer deze 8402360 -4- 14 samenstellingen een reactiesnelheid hebben van ten minste 1 x 10 mole- 2 culen per cm per seconde vergeleken bij een snelheid die ten minste 40 maal kleiner is voor wat betreft het tweede materiaal en op voorwaarde dat slechts vluchtige fluorideprodukten worden gevormd, nl.
5 fluoriden met dampdrukken bij 26°c die groter zijn dan 0,1333 Pa.
In tegenstelling daarmee hebben siliciumnitride, de oxyden van silicium, de oxyden van tantaal en de oxyden van molybdeen en mengsels daarvan die eigenschappen niet en worden zij ook nagenoeg niet geëtst. Het aantal fluoratomen in het polyatomische halogeenfluoride is niet van. be-10 tekenis, op voorwaarde dat zij voorkomen in combinatie met een halo-geenatoom dat geen fluor is. Polyatomische halogeenfluoriden zoals BrF^, BrF3/ en IF5 bijvoorbeeld, veroorzaken de gewenste mate van selectiviteit. Alhoewel deze samenstellingen in de handel verkrijgbaar zijn, is de oorsprong van deze verbindingen niet critisch en kunnen 15 zij zelfs in situ worden gevormd door reacties zoals het fluoreren van broomgas, uitgevoerd voor het etsen. Daarvoor kan bijvoorbeeld verwezen naar N.V. Sidgwick, The Chemical Elements and Their Compounds, Londen, Oxford University Press, 1952.
Het te etsen materiaal wordt op eenvoudige wijze in contact 20 gebracht met het passende gas door dit laatste, volgens één uitvoeringsvorm, in een vat te brengen dat het te etsen materiaal bevat. Het is bijvoorbeeld mogelijk om de kamer te evacueren en ze vervolgens weer te vullen met een van de polyatomische halogeenfluoriden. De uitdrukking polyatomisch halogeenfluoride omvat niet slechts gassen van een 25 polyatomisch halogeenfluoride, maar eveneens mengsels van gassen van polyatomische halogeenfluoriden. Anderzijds is het ook mogelijk om het polyatomische halogeenfluoride te mengen met een ander gas, bijvoorbeeld een inert gas, en dat mengsel dan in het vat te brengen. Een inert materiaal is een materiaal dat niet wezenlijk reageert met het 30 polyatomische halogeenfluoride en dat ook niet reageert met het substraat op een wijze die de selectiviteit van het halogeenfluoride vertraagt. Met of zonder een inert gas worden op typische wijze partiële drukken van polyatomische halogeenfluoriden toegepast die zijn gelegen in het gebied van 0,1333 tot 101.325 Pa. In het algemeen leiden 35 partiële drukken van polyatomisch halogeenfluoride kleiner dan 0,1333 Pa tot uiterst lage eussnelheden, terwijl partiële drukken die 8402360 -5- aanzienlijk groter zijn dan 101.325 pa leiden tot ongewenst grote ets-snelheden met de daaraan verbonden moeilijkheden wat betreft het regelen van de behandeling, zodat dergelijke drukwaarden geen voorkeur hebben. Hoge waarden van de partiële druk hebben ook een neiging om te 5 leiden tot condensatie van de produktfluoriden uit het etsproces.
Het etsen wordt voortgezet tot de gewenste dikte aan materiaal is verwijderd. Typische etssnelheden van materialen zoals silicium- en tantaalsamenstellingen bij partiële drukken van polyatomisch halogeenfluoride in het gebied van 13,33 tot 1.333 Pa bedragen respec-10 tievelijk 5 tot 500 nm/min en 20 tot 300 nm/min. Er zijn bijgevolg tamelijk nominale etstijden vereist voor materiaaldikten kleiner dan 100 jm. Voor de meeste toepassingen is het etsen beperkt tot slechts een deel van een substraat door conventionele lithografie, zoals het gebruik van van een patroon voorziene organische reserves. Wanneer 15 bijvoorbeeld een siliciumgebied moet worden geëtst, dan hoeven evenwel, zoals besproken, bloot liggende gebieden van een siliciumoxyde niet te worden gemaskeerd. Nadat het etsen is uitgevoerd, wordt de inrichting gecompleteerd door gebruikelijke technieken, zoals beschreven door S. Sze, VLSI Technology, (McGraw Hill, 1983) in het geval van gelnte-20 greerde schakelingen en door R.W. Berry e.a., Thin Film Technology, (New York; R.E. Krieger Publishing Company, 1979) in het geval van hybride, filmvormige geïntegreerde schakelingen.
Het reinigen van een inrichting waarin afzetten van materiaal is uitgevoerd, bijvoorbeeld CVD-reactoren, wordt op analoge wijze uit-25 gevoerd door de eerder besproken concentraties aan polyatomische halo-geenfluoriden in de reactor te brengen. Het etsen wordt voortgezet totdat de contaminatie, bijvoorbeeld silicium, dat op de reactieve wanden is gevormd - op typische wijze wanden van kwarts of glas - wordt verwijderd. Ook voor siliciumafzettingen met dikten in het gebied van 30 0,5 nm tot 10Q jm, zijn nominale etstijden vereist.
De uitvinding wordt nader toegelicht aan de hand van de volgende voorbeelden.
VOORBEELD I
Een hybride, filmgeintegreerde schakeling op een substraat 35 van aluminiumoxyde werd geëtst door gebruik te maken van een polyatomisch halogeenfluoride. Deze schakeling bevatte zowel dunne-filmconden- 8402360
„ <S' V
-6- satoren als resistoren. De eerstgenoemde waren vervaardigd met ano-disch gegroeid Ta^O^ als het diêlektricum, een Ta-samenstelling bevattende 13 tot 16 atoomprocent stikstof als de bodemelektrode en Au als de tegenelektrode. De resistoren waren gedefinieerd door een foto-5 reservepatroon gevormd op een dunne Ta^N-film, afgezet na de conden-satoranodiseringstrap.
De· hybride, film-ge integreerde schakelingstructuur werd op de monsterhouder van een aluminiumkamer geplaatst. De kamer werd geëvacueerd onder toepassing van een mechanische opruwingspomp en een verster-10 kingsstadium tot een druk van ongeveer 0,6666Pa. Een stroom van ClF^ werd vervolgens aan de kamer toegevoerd, terwijl het vacuumpompen van de kamer werd voortgezet. De CIF^-stroom werd geregeld ter verkrijging van een druk in de kamer van ongeveer 666,6 Pa. De ClF^-stroom werd ongeveer 3 minuten in stand gehouden en vervolgens stopgezet. Onder-15 zoeken van de hybride, film-geintegreerde schakeling met een optische microscoop wees uit dat het tantaalnitride volledig was verwijderd in gebieden waar het gas daarmee in contact was gekomen, terwijl vrij-liggende gebieden van goud of tantaaloxyde nagenoeg onberoerd waren gebleven. De gebieden van tantaalnitride, die zich onder de fotoreserve 20 bevonden, waren niet aangetast door het CIF^ en ook de fotoreserve was niet op beduidende wijze verwijderd.-VOORBEELD II
Het procédé van voorbeeld I werd herhaald, behalve dat BrF^ werd gebruikt als het etsgas. De resultaten waren analoog aan die ver-25 kregen in voorbeeld I.
VOORBEELD III
Het procédé van voorbeeld I werd herhaald, behalve dat het etsen werd uitgevoerd bij een totale druk van 101.325 Pa. Deze druk werd verkregen door een mengsel te bereiden van ClF^ verdund tot 5% 30 in helium. De kamer werd gespoeld met een stroom argon en een voldoende stroom van het helium/chloortrifluoride-mengsel werd in de kamer gebracht en daar in stand gehouden, zodat de gemeten druk in de kamer bleef op een waarde van ongeveer 101.325 Pa. Bovendien werd het monster verwarmd op een temperatuur van 86°C door gebruik te maken van een door 35 weerstandsverhitting verwarmde substraathouder. Dit verwarmen werd toegepast om te verzekeren dat geen produkten gevormd ten gevolge van het 8402350 » it -7- etsprocédé werden afgezet op de hybride, film-gefntegreerde schakeling.
VOORBEELD IV
Een siliciumplaatje van het n-type met een diameter van 5 7,62 cm en met zijn hoofdoppervlak in het (100) kristallografische vlak, werd gemaskeerd met een 1 jm dik patroon van siliciumdioxyde. Dit patroon werd gevormd uit vierkanten van siliciumdioxyde 5 mm op een zijde, bedekkende het gehele oppervlak van het plaatje, en gescheiden van elk aangrenzend vierkant door een 285 breed gebied van het sili-10 ciumsubstraat. Monsters met een typische afmeting van 3 mm aan een zijde werden van het gemaskeerde plaatje gekliefd. De monsters werden gereinigd door opeenvolgende spoelbehandelingen in methyleenchloride, aceton en methanol en werden vervolgens in een 50%'s waterige oplossing van HF gedompeld teneinde ieder natief oxyde te verwijderen.
15 Voor gebruik werd het monster gespoeld in gedemineraliseerd water en drooggeblazen in zuivere stikstof.
Het monster werd geplaatst op de monsterhouder van een alu-miniumkamer.‘Hét apparaat werd geëvacueerd tot een druk van ongeveer 0,6666 Pa en het monster werd gehouden op een temperatuur van ongeveer 20 23 eC door gebruik te maken van de warmte afkomstig van de door weer stands verhitting verwarmde monsterhouder. Een stroom van BrF^ werd in de kamer gebracht en werd zodanig geregeld, dat in de kamer een druk van ongeveer 133,3 Pa werd gevormd. Na ongeveer 5 minuten werd de BrF^-stroom stopgezet, werd de reactor weer geëvacueerd en werd het appa-25 raat vervolgens weer gevuld met 101.325 Pa helium.
Het monster werd verwijderd uit het etsapparaat en werd gedompeld in een 50%'s waterige oplossing van HF gedurende voldoende tijd om het siliciumoxyde-maskermateriaal te verwijderen. De monsters werden vervolgens onderzocht door een optische microscoop te gebruiken.
30 Dit onderzoek wees uit dat etsdiepten van ongeveer 25 ^un .waren verkregen in de blootgestelde gebieden van het silicumplaatje. Dit komt overeen met een etssnelheid van ongeveer 5 jm/min.
VOORBEELD V
Het meten van de etssnelheid van siliciumdioxyde in BrF^, 35 dezelfde proef als in voorbeeld IV, werd herhaald, behalve dat de be-handelingsduur werd verlengd roe 30 minuten. De dikte van het silicium- 84 02 3 6 0 -8-
^ X
a oxydemasker werd bepaald voor en. na de inwerking van het gas door gebruik te maken van een monitor Nanospec voor het bepalen van de optische dikte. Br werd geen detecteerbare verandering in de dikte van het oxydemasker waargenomen. (De· kleinste detecteerbare dikteverande-5 ring voor de meetinrichting bedroeg ongeveer 0,2 nm/min per 133,3 Pa.
' VOORBEELD VI
Een siliciumplaatje van het n-type met een diameter van 10,16 cm en waarvan het hoofdoppervlak was gelegen in het (100) kristal-lografische vlak werd geheel gemaskeerd met een 1 dikke laag van 10 siliciumdioxyde. Een 1 jm dikke laag van TaSÏ2 werd vervolgens afgezet op het siliciumdioxyde. Monsters van 1 cm aan een zijde werden van het plaatje gekliefd. De monsters werden schoongemaakt in opeenvolgende spoelbehandelingen in methyleenchloride, aceton en methanol en droog-geblazen met schone stikstof. De monsters werden geplaatst op de mon-15 sterhouder van een aluminiumkamer. Eet apparaat werd geëvacueerd tot een druk van 0,6666 Pa en de monsters werden gehouden op een temperatuur van ongeveer 80°C. Een stroom van BrF^ werd gevormd en geregeld ter verkrijging van een druk van 666,6 Pa aan BrF^ in de kamer. Na ongeveer 2 minuten werd de BrF^-stroom beëindigd, werd de reactor 20 weer geëvacueerd en werd het apparaat vervolgens weer gevuld met 101.325 Pa helium. Al het TaSi^ was geheel verwijderd van het totale oppervlak van de siliciumdioxydelaag.
VOORBEELD VII
Het procédé van voorbeeld VI werd gevolgd, behalve dat Ta 25 werd afgezet op het 1 jm dikke siliciumdioxyde. De Ta-laag werd onderworpen aan ClF^ bij een druk van 666,6 Pa gedurende een periode van 2 minuten, terwijl het monster op 70°C werd gehouden. Deze film werd geheel verwijderd van het totale oppervlak van de siliciumdioxydelaag.
8402360

Claims (9)

1. Werkwijze voor het vervaardigen, van een inrichting, waarbij een substraat wordt onderworpen aan een etsmiddel voor het verkrijgen van selectieve etsing van een eerste gebied van het substraat ten opzichte van een tweede gebied, en de inrichting wordt gecompleteerd, S met het kenmerk, dat het etsmiddel een polyatomisch halogeenfluoride omvat.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat het poly-atomische halogeenfluoride wordt gekozen uit BrF., BrF^, CIF^ en XF^.
3. Werkwijze volgens conclusie 1, met het kenmerk, dat het 10 eerste gebied een niet-oxydische tantaalsamenstelling omvat.
4. Werkwijze volgens conclusie 1, met het kenmerk, dat de tantaalsamenstelling ten minste één stof bevat gekozen uit tantaal, tantaalnitride en tantaalsilicide.
5. Werkwijze volgens conclusie 3 of 4, met het kenmerk, dat IS het tweede gebied een tantaaloxyde omvat.
6. Werkwijze volgens conclusie 1, met het kenmerk, dat het eerste gebied ten minste één stof bevat gekozen uit silicium, molyb-deensilicide, molybdeen,. wolfraam en wolfraamsilicide.
7. Werkwijze volgens conclusie 6, met het kenmerk, dat het 20 tweede gebied ten minste één verbinding bevat gekozen uit een silicium-oxyde en een siliciumnitride.
3. Werkwijze volgens conclusie 1, met het kenmerk, dat de in richting een halfgeleiderinrichting is·.
9. Werkwijze volgens conclusie 1, met het kenmerk, dat de in- 25 richting een hybride, film-gelntegraerde schakeling omvat. 8402360
NL8402360A 1983-07-27 1984-07-26 Etstechnieken. NL8402360A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/517,754 US4498953A (en) 1983-07-27 1983-07-27 Etching techniques
US51775483 1983-07-27

Publications (1)

Publication Number Publication Date
NL8402360A true NL8402360A (nl) 1985-02-18

Family

ID=24061096

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8402360A NL8402360A (nl) 1983-07-27 1984-07-26 Etstechnieken.

Country Status (9)

Country Link
US (1) US4498953A (nl)
JP (1) JPS6053027A (nl)
KR (1) KR900001664B1 (nl)
CA (1) CA1235630A (nl)
DE (1) DE3427599A1 (nl)
FR (1) FR2551583B1 (nl)
GB (1) GB2144083B (nl)
HK (1) HK37388A (nl)
NL (1) NL8402360A (nl)

Families Citing this family (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094757A (ja) * 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
US4637129A (en) * 1984-07-30 1987-01-20 At&T Bell Laboratories Selective area III-V growth and lift-off using tungsten patterning
US4689115A (en) * 1985-04-26 1987-08-25 American Telephone And Telegraph Company, At&T Bell Laboratories Gaseous etching process
DE3714144C2 (de) * 1986-05-31 1994-08-25 Toshiba Kawasaki Kk Verfahren zum chemischen Trockenätzen
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
US4816294A (en) * 1987-05-04 1989-03-28 Midwest Research Institute Method and apparatus for removing and preventing window deposition during photochemical vapor deposition (photo-CVD) processes
US4998979A (en) * 1988-06-06 1991-03-12 Canon Kabushiki Kaisha Method for washing deposition film-forming device
JP2646811B2 (ja) * 1990-07-13 1997-08-27 ソニー株式会社 ドライエッチング方法
JPH0496223A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US7830587B2 (en) * 1993-03-17 2010-11-09 Qualcomm Mems Technologies, Inc. Method and device for modulating light with semiconductor substrate
US8014059B2 (en) * 1994-05-05 2011-09-06 Qualcomm Mems Technologies, Inc. System and method for charge control in a MEMS device
US8081369B2 (en) * 1994-05-05 2011-12-20 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US7839556B2 (en) * 1994-05-05 2010-11-23 Qualcomm Mems Technologies, Inc. Method and device for modulating light
US7550794B2 (en) * 2002-09-20 2009-06-23 Idc, Llc Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer
JPH0864559A (ja) * 1994-06-14 1996-03-08 Fsi Internatl Inc 基板面から不要な物質を除去する方法
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
US5534107A (en) * 1994-06-14 1996-07-09 Fsi International UV-enhanced dry stripping of silicon nitride films
US5635102A (en) 1994-09-28 1997-06-03 Fsi International Highly selective silicon oxide etching method
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
JP3370806B2 (ja) * 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH08153700A (ja) * 1994-11-25 1996-06-11 Semiconductor Energy Lab Co Ltd 導電性被膜の異方性エッチング方法
JPH08153711A (ja) * 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd エッチング装置
JPH08153879A (ja) 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3609131B2 (ja) * 1994-12-06 2005-01-12 株式会社半導体エネルギー研究所 イオンドーピング装置のクリーニング方法
US7898722B2 (en) * 1995-05-01 2011-03-01 Qualcomm Mems Technologies, Inc. Microelectromechanical device with restoring electrode
US6849471B2 (en) * 2003-03-28 2005-02-01 Reflectivity, Inc. Barrier layers for microelectromechanical systems
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
WO1997015069A1 (en) * 1995-10-19 1997-04-24 Massachusetts Institute Of Technology Metals removal process
KR0170902B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체 소자의 제조방법
US5782986A (en) * 1996-01-11 1998-07-21 Fsi International Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
US6077451A (en) * 1996-03-28 2000-06-20 Kabushiki Kaisha Toshiba Method and apparatus for etching of silicon materials
US6132522A (en) * 1996-07-19 2000-10-17 Cfmt, Inc. Wet processing methods for the manufacture of electronic components using sequential chemical processing
US7929197B2 (en) * 1996-11-05 2011-04-19 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US7830588B2 (en) * 1996-12-19 2010-11-09 Qualcomm Mems Technologies, Inc. Method of making a light modulating display device and associated transistor circuitry and structures thereof
WO1998032163A1 (en) * 1997-01-22 1998-07-23 California Institute Of Technology Gas phase silicon etching with bromine trifluoride
US5954884A (en) 1997-03-17 1999-09-21 Fsi International Inc. UV/halogen metals removal process
US6042738A (en) * 1997-04-16 2000-03-28 Micrion Corporation Pattern film repair using a focused particle beam system
US6514875B1 (en) * 1997-04-28 2003-02-04 The Regents Of The University Of California Chemical method for producing smooth surfaces on silicon wafers
US6120697A (en) 1997-12-31 2000-09-19 Alliedsignal Inc Method of etching using hydrofluorocarbon compounds
US6635185B2 (en) 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
WO1999052006A2 (en) * 1998-04-08 1999-10-14 Etalon, Inc. Interferometric modulation of radiation
US6186154B1 (en) * 1998-12-07 2001-02-13 Taiwan Semiconductor Manufacturing Company Find end point of CLF3 clean by pressure change
US6248704B1 (en) 1999-05-03 2001-06-19 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductors devices
US6207570B1 (en) 1999-08-20 2001-03-27 Lucent Technologies, Inc. Method of manufacturing integrated circuit devices
WO2003007049A1 (en) 1999-10-05 2003-01-23 Iridigm Display Corporation Photonic mems and structures
US6942811B2 (en) * 1999-10-26 2005-09-13 Reflectivity, Inc Method for achieving improved selectivity in an etching process
US7041224B2 (en) * 1999-10-26 2006-05-09 Reflectivity, Inc. Method for vapor phase etching of silicon
US6949202B1 (en) 1999-10-26 2005-09-27 Reflectivity, Inc Apparatus and method for flow of process gas in an ultra-clean environment
US6960305B2 (en) * 1999-10-26 2005-11-01 Reflectivity, Inc Methods for forming and releasing microelectromechanical structures
US6290864B1 (en) 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
KR100327341B1 (ko) * 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
US20030010354A1 (en) * 2000-03-27 2003-01-16 Applied Materials, Inc. Fluorine process for cleaning semiconductor process chamber
US6500356B2 (en) * 2000-03-27 2002-12-31 Applied Materials, Inc. Selectively etching silicon using fluorine without plasma
US7019376B2 (en) * 2000-08-11 2006-03-28 Reflectivity, Inc Micromirror array device with a small pitch size
US6843258B2 (en) * 2000-12-19 2005-01-18 Applied Materials, Inc. On-site cleaning gas generation for process chamber cleaning
US6503845B1 (en) * 2001-05-01 2003-01-07 Applied Materials Inc. Method of etching a tantalum nitride layer in a high density plasma
AU2002303842A1 (en) * 2001-05-22 2002-12-03 Reflectivity, Inc. A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants
US7189332B2 (en) 2001-09-17 2007-03-13 Texas Instruments Incorporated Apparatus and method for detecting an endpoint in a vapor phase etch
US20030073302A1 (en) * 2001-10-12 2003-04-17 Reflectivity, Inc., A California Corporation Methods for formation of air gap interconnects
US6835616B1 (en) 2002-01-29 2004-12-28 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
US7026235B1 (en) 2002-02-07 2006-04-11 Cypress Semiconductor Corporation Dual-damascene process and associated floating metal structures
US6649535B1 (en) * 2002-02-12 2003-11-18 Taiwan Semiconductor Manufacturing Company Method for ultra-thin gate oxide growth
US6965468B2 (en) * 2003-07-03 2005-11-15 Reflectivity, Inc Micromirror array having reduced gap between adjacent micromirrors of the micromirror array
US7027200B2 (en) * 2002-03-22 2006-04-11 Reflectivity, Inc Etching method used in fabrications of microstructures
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
US7803536B2 (en) 2002-09-20 2010-09-28 Integrated Dna Technologies, Inc. Methods of detecting fluorescence with anthraquinone quencher dyes
US6730600B2 (en) * 2002-09-27 2004-05-04 Agere Systems, Inc. Method of dry etching a semiconductor device in the absence of a plasma
US6913942B2 (en) 2003-03-28 2005-07-05 Reflectvity, Inc Sacrificial layers for use in fabrications of microelectromechanical devices
US6980347B2 (en) * 2003-07-03 2005-12-27 Reflectivity, Inc Micromirror having reduced space between hinge and mirror plate of the micromirror
US6939472B2 (en) * 2003-09-17 2005-09-06 Reflectivity, Inc. Etching method in fabrications of microstructures
US7645704B2 (en) * 2003-09-17 2010-01-12 Texas Instruments Incorporated Methods and apparatus of etch process control in fabrications of microstructures
EP1779173A1 (en) * 2004-07-29 2007-05-02 Idc, Llc System and method for micro-electromechanical operating of an interferometric modulator
US8008736B2 (en) 2004-09-27 2011-08-30 Qualcomm Mems Technologies, Inc. Analog interferometric modulator device
US7130104B2 (en) * 2004-09-27 2006-10-31 Idc, Llc Methods and devices for inhibiting tilting of a mirror in an interferometric modulator
US7564612B2 (en) * 2004-09-27 2009-07-21 Idc, Llc Photonic MEMS and structures
US7304784B2 (en) * 2004-09-27 2007-12-04 Idc, Llc Reflective display device having viewable display on both sides
US7944599B2 (en) 2004-09-27 2011-05-17 Qualcomm Mems Technologies, Inc. Electromechanical device with optical function separated from mechanical and electrical function
US7372613B2 (en) * 2004-09-27 2008-05-13 Idc, Llc Method and device for multistate interferometric light modulation
US7630119B2 (en) * 2004-09-27 2009-12-08 Qualcomm Mems Technologies, Inc. Apparatus and method for reducing slippage between structures in an interferometric modulator
US7420725B2 (en) 2004-09-27 2008-09-02 Idc, Llc Device having a conductive light absorbing mask and method for fabricating same
US7527995B2 (en) * 2004-09-27 2009-05-05 Qualcomm Mems Technologies, Inc. Method of making prestructure for MEMS systems
US7289259B2 (en) * 2004-09-27 2007-10-30 Idc, Llc Conductive bus structure for interferometric modulator array
US7936497B2 (en) * 2004-09-27 2011-05-03 Qualcomm Mems Technologies, Inc. MEMS device having deformable membrane characterized by mechanical persistence
US7583429B2 (en) 2004-09-27 2009-09-01 Idc, Llc Ornamental display device
US7192875B1 (en) 2004-10-29 2007-03-20 Lam Research Corporation Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens
US7226869B2 (en) * 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
US7291286B2 (en) * 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
TW200628877A (en) * 2005-02-04 2006-08-16 Prime View Int Co Ltd Method of manufacturing optical interference type color display
US7884989B2 (en) * 2005-05-27 2011-02-08 Qualcomm Mems Technologies, Inc. White interferometric modulators and methods for forming the same
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
CN101228092A (zh) * 2005-07-22 2008-07-23 高通股份有限公司 用于mems装置的支撑结构及其方法
DE102005047081B4 (de) * 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
US7795061B2 (en) * 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US7863197B2 (en) * 2006-01-09 2011-01-04 International Business Machines Corporation Method of forming a cross-section hourglass shaped channel region for charge carrier mobility modification
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US7382515B2 (en) 2006-01-18 2008-06-03 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US7550810B2 (en) * 2006-02-23 2009-06-23 Qualcomm Mems Technologies, Inc. MEMS device having a layer movable at asymmetric rates
US7450295B2 (en) * 2006-03-02 2008-11-11 Qualcomm Mems Technologies, Inc. Methods for producing MEMS with protective coatings using multi-component sacrificial layers
US7649671B2 (en) * 2006-06-01 2010-01-19 Qualcomm Mems Technologies, Inc. Analog interferometric modulator device with electrostatic actuation and release
US20100242835A1 (en) * 2006-06-09 2010-09-30 S.O.I.T.E.C. Silicon On Insulator Technologies High volume delivery system for gallium trichloride
US7527998B2 (en) 2006-06-30 2009-05-05 Qualcomm Mems Technologies, Inc. Method of manufacturing MEMS devices providing air gap control
US9481944B2 (en) 2006-11-22 2016-11-01 Soitec Gas injectors including a funnel- or wedge-shaped channel for chemical vapor deposition (CVD) systems and CVD systems with the same
KR101330156B1 (ko) 2006-11-22 2013-12-20 소이텍 삼염화 갈륨 주입 구조
US20090223441A1 (en) * 2006-11-22 2009-09-10 Chantal Arena High volume delivery system for gallium trichloride
WO2008130448A2 (en) 2006-11-22 2008-10-30 S.O.I.Tec Silicon On Insulator Technologies Temperature-controlled purge gate valve for chemical vapor deposition chamber
WO2008064077A2 (en) * 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Methods for high volume manufacture of group iii-v semiconductor materials
WO2008064109A2 (en) 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Equipment for high volume manufacture of group iii-v semiconductor materials
US9481943B2 (en) 2006-11-22 2016-11-01 Soitec Gallium trichloride injection scheme
JP5575482B2 (ja) 2006-11-22 2014-08-20 ソイテック 単結晶ｉｉｉ−ｖ族半導体材料のエピタキシャル堆積法、及び堆積システム
US8115987B2 (en) * 2007-02-01 2012-02-14 Qualcomm Mems Technologies, Inc. Modulating the intensity of light from an interferometric reflector
US7733552B2 (en) * 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US7643202B2 (en) * 2007-05-09 2010-01-05 Qualcomm Mems Technologies, Inc. Microelectromechanical system having a dielectric movable membrane and a mirror
US7719752B2 (en) * 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US7630121B2 (en) * 2007-07-02 2009-12-08 Qualcomm Mems Technologies, Inc. Electromechanical device with optical function separated from mechanical and electrical function
EP2183623A1 (en) * 2007-07-31 2010-05-12 Qualcomm Mems Technologies, Inc. Devices for enhancing colour shift of interferometric modulators
US7773286B2 (en) * 2007-09-14 2010-08-10 Qualcomm Mems Technologies, Inc. Periodic dimple array
US7847999B2 (en) 2007-09-14 2010-12-07 Qualcomm Mems Technologies, Inc. Interferometric modulator display devices
US20090078316A1 (en) * 2007-09-24 2009-03-26 Qualcomm Incorporated Interferometric photovoltaic cell
US8058549B2 (en) * 2007-10-19 2011-11-15 Qualcomm Mems Technologies, Inc. Photovoltaic devices with integrated color interferometric film stacks
JP5302322B2 (ja) * 2007-10-19 2013-10-02 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 一体型光起電力を有するディスプレイ
WO2009055393A1 (en) * 2007-10-23 2009-04-30 Qualcomm Mems Technologies, Inc. Adjustably transmissive mems-based devices
US20090293955A1 (en) * 2007-11-07 2009-12-03 Qualcomm Incorporated Photovoltaics with interferometric masks
US8941631B2 (en) * 2007-11-16 2015-01-27 Qualcomm Mems Technologies, Inc. Simultaneous light collection and illumination on an active display
US7906274B2 (en) * 2007-11-21 2011-03-15 Molecular Imprints, Inc. Method of creating a template employing a lift-off process
WO2009085561A2 (en) * 2007-12-20 2009-07-09 S.O.I.Tec Silicon On Insulator Technologies Methods for in-situ chamber cleaning process for high volume manufacture of semiconductor materials
CA2710198A1 (en) * 2007-12-21 2009-07-09 Qualcomm Mems Technologies, Inc. Multijunction photovoltaic cells
TWI494975B (zh) 2008-02-11 2015-08-01 Advanced Tech Materials 在半導體處理系統中離子源之清洗
US8164821B2 (en) * 2008-02-22 2012-04-24 Qualcomm Mems Technologies, Inc. Microelectromechanical device with thermal expansion balancing layer or stiffening layer
US7944604B2 (en) * 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
US7612933B2 (en) * 2008-03-27 2009-11-03 Qualcomm Mems Technologies, Inc. Microelectromechanical device with spacing layer
US7898723B2 (en) * 2008-04-02 2011-03-01 Qualcomm Mems Technologies, Inc. Microelectromechanical systems display element with photovoltaic structure
US7969638B2 (en) * 2008-04-10 2011-06-28 Qualcomm Mems Technologies, Inc. Device having thin black mask and method of fabricating the same
US7851239B2 (en) * 2008-06-05 2010-12-14 Qualcomm Mems Technologies, Inc. Low temperature amorphous silicon sacrificial layer for controlled adhesion in MEMS devices
US8023167B2 (en) * 2008-06-25 2011-09-20 Qualcomm Mems Technologies, Inc. Backlight displays
US7859740B2 (en) * 2008-07-11 2010-12-28 Qualcomm Mems Technologies, Inc. Stiction mitigation with integrated mech micro-cantilevers through vertical stress gradient control
US8358266B2 (en) * 2008-09-02 2013-01-22 Qualcomm Mems Technologies, Inc. Light turning device with prismatic light turning features
US20100096006A1 (en) * 2008-10-16 2010-04-22 Qualcomm Mems Technologies, Inc. Monolithic imod color enhanced photovoltaic cell
US20100096011A1 (en) * 2008-10-16 2010-04-22 Qualcomm Mems Technologies, Inc. High efficiency interferometric color filters for photovoltaic modules
US8270056B2 (en) * 2009-03-23 2012-09-18 Qualcomm Mems Technologies, Inc. Display device with openings between sub-pixels and method of making same
US9121979B2 (en) * 2009-05-29 2015-09-01 Qualcomm Mems Technologies, Inc. Illumination devices and methods of fabrication thereof
US8270062B2 (en) * 2009-09-17 2012-09-18 Qualcomm Mems Technologies, Inc. Display device with at least one movable stop element
US8488228B2 (en) 2009-09-28 2013-07-16 Qualcomm Mems Technologies, Inc. Interferometric display with interferometric reflector
WO2011126953A1 (en) 2010-04-09 2011-10-13 Qualcomm Mems Technologies, Inc. Mechanical layer of an electromechanical device and methods of forming the same
JP5123349B2 (ja) * 2010-04-19 2013-01-23 Ｈｏｙａ株式会社 多階調マスクの製造方法
WO2012024238A1 (en) 2010-08-17 2012-02-23 Qualcomm Mems Technologies, Inc. Actuation and calibration of a charge neutral electrode in an interferometric display device
US9057872B2 (en) 2010-08-31 2015-06-16 Qualcomm Mems Technologies, Inc. Dielectric enhanced mirror for IMOD display
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
US8736939B2 (en) 2011-11-04 2014-05-27 Qualcomm Mems Technologies, Inc. Matching layer thin-films for an electromechanical systems reflective display device
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
JPWO2021171986A1 (nl) * 2020-02-26 2021-09-02

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB952543A (en) * 1961-03-07 1964-03-18 Western Electric Co Shaping of bodies by etching
US3095341A (en) * 1961-06-30 1963-06-25 Bell Telephone Labor Inc Photosensitive gas phase etching of semiconductors by selective radiation
NL275192A (nl) * 1961-06-30
US3511727A (en) * 1967-05-08 1970-05-12 Motorola Inc Vapor phase etching and polishing of semiconductors
BE756807A (fr) * 1969-09-29 1971-03-29 Motorola Inc Procede pour la gravure non preferentielle du silicium par un melange gazeux, et melange gazeux pour cette gravure
US3669774A (en) * 1969-11-20 1972-06-13 Rca Corp Low temperature silicon etch
JPS6012779B2 (ja) * 1976-04-28 1985-04-03 株式会社日立製作所 半導体装置の製造方法
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
US4314875A (en) * 1980-05-13 1982-02-09 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JPS57193035A (en) * 1981-05-22 1982-11-27 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
GB2144083B (en) 1986-11-26
HK37388A (en) 1988-05-27
GB8418797D0 (en) 1984-08-30
KR900001664B1 (ko) 1990-03-17
DE3427599C2 (nl) 1990-07-05
US4498953A (en) 1985-02-12
KR850000775A (ko) 1985-03-09
FR2551583B1 (fr) 1988-09-09
FR2551583A1 (fr) 1985-03-08
DE3427599A1 (de) 1985-02-07
JPS6053027A (ja) 1985-03-26
GB2144083A (en) 1985-02-27
CA1235630A (en) 1988-04-26

Similar Documents

Publication Publication Date Title
NL8402360A (nl) Etstechnieken.
US4605479A (en) In-situ cleaned ohmic contacts
EP0801606B1 (en) Method for treating a surface
US4431477A (en) Plasma etching with nitrous oxide and fluoro compound gas mixture
KR100667723B1 (ko) 고유전율 물질의 에칭 방법 및 고유전율 물질용 증착챔버의 세정 방법
US20070117396A1 (en) Selective etching of titanium nitride with xenon difluoride
NL8201041A (nl) Etsen van halfgeleiders en halfgeleideroxiden met waterstof.
JPH0864559A (ja) 基板面から不要な物質を除去する方法
US5320978A (en) Selective area platinum film deposition
JPH0277125A (ja) 有機物の灰化方法
US4132586A (en) Selective dry etching of substrates
TW201841245A (zh) 乾蝕刻方法、半導體元件之製造方法及腔室清潔方法
TWI475611B (zh) 選擇性蝕刻及二氟化氙的形成
WO1997025740A1 (en) Improved process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
US6162733A (en) Method for removing contaminants from integrated circuits
KR20220084146A (ko) Euv 마스크 보호 구조물을 위한 에칭 조성물 및 방법
JP7294315B2 (ja) アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法
KR100272291B1 (ko) 반도체 기판의 건식세정방법
EP0058214B1 (en) Method for increasing the resistance of a solid material surface against etching
KR101977132B1 (ko) 구리 박막의 건식 식각방법
Ramesham et al. Plasma etching and patterning of CVD diamond at< 100° C for microelectronics applications
JP2559195B2 (ja) シリコン基板上に塩化物がドープされた二酸化ケイ素膜を製造するための塩化オキサリルの使用
JPH0729878A (ja) 銅薄膜のドライエッチング方法
JP2611496B2 (ja) 表面処理方法
JPH03133127A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
BA A request for search or an international-type search has been filed
BB A search report has been drawn up
BV The patent application has lapsed