FI86921C - Loepbandliknande felkorrigeringssystem - Google Patents
Loepbandliknande felkorrigeringssystem Download PDFInfo
- Publication number
- FI86921C FI86921C FI844343A FI844343A FI86921C FI 86921 C FI86921 C FI 86921C FI 844343 A FI844343 A FI 844343A FI 844343 A FI844343 A FI 844343A FI 86921 C FI86921 C FI 86921C
- Authority
- FI
- Finland
- Prior art keywords
- data word
- memory
- error
- searched
- word
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 135
- 238000012937 correction Methods 0.000 claims abstract description 65
- 238000012545 processing Methods 0.000 claims abstract description 43
- 238000001514 detection method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 238000011084 recovery Methods 0.000 claims description 2
- 230000001737 promoting effect Effects 0.000 claims 9
- 230000001934 delay Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
! 86921
Liukuhihnatyyppinen virheenkorjausjärjestelmä
Esillä olevan keksinnön kohteena on tietojenkäsittelyjärjestelmä ja erityisesti tällaisessa järjestelmässä käy-5 tettävät virheenkorjauskaaviot.
Koska tietojenkäsittelyjärjestelmien tietomuistin tiheys on kasvanut, muistilaitteiden sisältöön kohdistuu enemmän virhelähteitä. Esimerkiksi muistisolujen sisältö joissain dynaamisissa muisteissa voi muuttua jopa alfahiukkaspommituk-10 sella. Vaikka mahdollisuus sille, että jokin tietty solu näin muuttuu kohtuullisessa ajassa on vielä hyvin pieni, nykyaikaisissa tietojenkäsittelyjärjestelmissä käytetään tällaisten solujen ryhmiä, jotka ovat niin suuria, että datavirheiden ilmestyminen ei ole vältettävissä.
15 Tullakseen toimeen tällaisten ongelmien kanssa tieto koneen suunnittelijat ovat turvautuneet järjestelmiin, joissa käytetään virhe-korjauskoodeja. Tyypillinen multibittisen tie-tosanan virhekorjauskoodi muodostuu joukosta tarkistusbittejä, jotka on muodostettu ennaltamäärätyn alkorytmin mukaisesti.
20 Kukin mahdollinen monibittinen tietosana liittyy vain yhteen mahdolliseen olemassaolevista tarkistusbittien jonoista. Siksi kaikista mahdollisista täydellisistä sanoista,joihin kuuluu monibittinen tietosana ja tarkistusbitti, vain hyvin pieni murto-osa on kelvollisia sanoja; jos on olemassa N kappa-
N
25 letta tarkistusbittejä ainoastaan yksi kustakin 2 mahdollisia täydellisiä sanoja on kelvollinen. Virhe-korjaus-koodaus-kaavio on järjestetty siten, että kukin kelvollisista täydellisistä sanoista on pitkän "etäisyyden" päässä kustakin muusta kelvollisesta sanasta koodausteoriamielessä. Virhekorjausta, 30 vastakohtana havaitsemiselle, voidaan soveltaa mitä vaihtele-vimpiin virhetyyppeihin, koska täydellinen sana, joka saadaan tuloksena kustakin mahdollisesta virheestä on paljon "lähempänä" yksittäistä kelvollista täydellistä sanaa kuin mitään muuta kelvollista täydellistä sanaa. Nämä epäkelposanat ovat 35 siinä mielessä "lähellä", että ne ovat tulosta virheestä tässä 2 86921 yhdessä kelvollisessa sanassa kuin tulosta virheestä jossain muussa kelvollisessa sanassa. Tämän seurauksena virhekorjaus-piiri ilmoittaa niille epäkelvoille sanoille, jotka ovat "lähellä" tiettyjä kelvollisia sanoja, että sanan olisi pitä-5 nyt olla epäkelpoa sanaa lähinnä ollut kelvollinen sana.
Täten tietojenkäsittelyjärjestelmä voi korjata kuin myös havaita virheitä datassa. Tietenkin jotkut virheet eivät ole korjattavissa - tosiasiassa jotkut ovat jopa mahdottomia havaita - mutta virheet, jotka ovat todennäköisempiä esiinty-10 mään, voidaan korjata.
Nykyaikaisia tietojenkäsittelyjärjestelmiä on pyritty myös toimimaan suuremmalla nopeudella. Valitettavasti virhekor jausvaateet eivät ole täysin sopusoinnussa tähän nopeuteen. Korjausalgoritmit, joissa käytetään virhekorjauskoodeja vir-15 heellisen datan korjaamiseksi voivat olla aikaasäästäviä.
Vaikka korjausalgoritmien käyttö on tarpeellista, kun data-virheitä esiintyy, korjauskohu, joka muodostuu esimerkiksi porteista järjestelmän muistin ja järjestelmän prosessorin välisellä väylällä tyypillisesti lisää viiveitä vaikka vir-20 heitä ei esiintyisikään. Lisäksi virhe-korjauskoodi täytyy laskea aina kun tietosana taltioidaan järjestelmän muistiin ja vaadittava laskuaika voi viivästyttää siihen liittyvän tietosanan hakua.
Vastaavasti esilläolevan keksinnön päämääränä on ai-25 kaansaada järjestelmään virheenkorjaus, joka ei vaadi virhekor jausporttien olemassaoloa signaaliväylälle muistista järjestelmän käskysuoritusosaan. Keksinnön toisena päämääränä on lyhentää viiveaikaa, joka aiheutuu virhekorjausprosessista.
Keksinnön eräänä päämääränä on vielä lisätä virhe-30 korjauskoodauskaavion etuja samalla kun eliminoidaan mahdollisia viiveitä, joita virhekorjauskoodien muodostaminen vaatii.
Edellä mainitut ja siihen liittyvät päämäärät saavutetaan tietojenkäsittelyjärjestelmällä, johon kuuluu muisti, 35 jossa kukin tietosana ja siihen liittyvä virhekorjauskoodi 3 86921 ovat erikseen haettavissa. Muistiohjain ohjaa muistia tiedon taltioimiseksi ja hakemiseksi ja se laskee virhekorjauskoodeja, jotka taltioidaan kunkin tietosanan kanssa. Käskyjä suorittava prosessori kommunikoi muistiohjaimen kanssa käskyjen ja 5 operandien pyytämiseksi ja tulosten palauttamiseksi muistiin. Kun prosessori lähettää informaatiota muistiohjaimelle muistiin taltioimista varten, muistiohjain välittömästi taltioi tietosanan muistiin ennen kuin se on lopettanut virhekorjaus-koodin laskemisen. Muistiin kirjoitettu tietosana käsittää 10 pariteettibittejä, ja muistiohjain voi välittömästi hakea juuri taltioidun pariteettibiteillä mutta ilman virhekorjaus-koodia varustetun tietosanan. Tietosanan haku voi tapahtua samanaikaisesti siihen liittyvän virhekorjauskoodin muistiin taltioinnin kanssa.
15 Kun muistiohjain hakee tietosanan prosessorille lähettä mistä varten, se tarkistaa tietosanan pariteettibitit sen päättämiseksi, esiintyykö virhettä. Kuitenkin ennen tämän päätöksen tekemistä muistiohjain lähettää tietosanan pariteettibit-teineen eteenpäin prosessorille. Näin tietosanan hakua pro-20 sessorille ei viivästytä virhekorjauskoodin ennen taltiointia tapahtuva alkulasku eikä haun aikana tapahtuva pariteetin tarkistus. Jos muistiohjain tekee pariteettitarkistuksen pohjalta määrityksen, että tietosana on virheellinen, se hakee virhekor jauskoodin , jota verrataan tietosanaan, suorittaa korjauk-25 sen, jos virhe on korjattavissa, ja kirjoittaa korjatun sanan uudelleen muistiin.
Peräkkäistoimisessa koneessa prosessori ei oikeastaan voi koskaan käyttää virheellistä tietosanaa, joka on siihen syötetty. Mutta jos prosessorin ei tarvitse käyttää tieto-30 sanaa, se vastaa virheelliseen pariteettiin tietosanassa keskeyttämällä tietosanaan liittyvän käskyn suorittamisen ja pyytää, että tietosana lähetetään uudelleen muistista. Tyypillisesti muistiohjain on korjannut muistipaikan, joka sisältää tämän tietosanan, siihen hetkeen mennessä, jona kes-35 kusprosessoriyksikkö toistaa pyynnön. Näin nopeutuu elpyminen virheestä.
4 86921 Nämä ja muut esillä olevan keksinnön piirteet ja edut selitetään liittyen oheisiin piirustuksiin, joissa: kuvio 1 on lohkokaavio, josta näkyy yleisnäkymä tyypillisestä tietojenkäsittelyjärjestelmästä, jossa voidaan käyt-5 tää esillä olevan keksinnön oppeja; kuvio 2 on lohkokaavio, joka esittää hieman yksityiskohtaisemmin kuvion 1 mukaisen järjestelmän elementtejä, joita tarvitaan esillä olevan keksinnön oppeja läpiviemiseen; ja kuvio 3 on aikadiagrammi, joka esittää tietojenkäsitte-10 lyjärjestelmän toimintaa, jossa, järjestelmässä käytetään esillä olevan keksinnön oppeja.
Kuten edellä on selitetty esillä oleva keksintö kohdistuu virheen havaitsemiseen ja korjaamiseen tietojenkäsittelyjärjestelmän muistissa, muistiohjaimessa ja keskusprosessori-15 yksikössä. Näitä piirteitä selvitellään erityisesti liittyen kuvioihin 2 ja 3. Ennen kuin mennään näiden kuvioiden selvittelyyn kuvataan kuitenkin kuvioon 1 liittyen tyypillistä järjestelmää, jossa voidaan käyttää esillä olevan keksinnön oppeja.
20 Kuten esimerkinomaisesti kuviossa 1 on esitetty tie tojenkäsittelyjärjestelmään, joka sisältää keksinnön, kolme peruselementtiä käsittävät keskusprosessoriyksikön (prosessori) 10, muistiyksikkö 11, ja syöttö/tulostuselementit 12. Prosessori 10 suorittaa käskyt, jotka on taltioitu osoitteellisiin 25 muistipaikkoihin muistiyksikössä 11. Käskyt identifioivat toiminnot, jotka on määrä suorittaa operandeilla, jotka on myös taltioitu osoitteellisiin muistipaikkoihin muistiyksikössä. Prosessori 10 hakee käskyt ja operandit kun niitä tarvitaan ja käsitellyt datat palautetaan muistiyksikköön. Proses-30 sori 10 lähettää myös ohjausinformaatiota yksiköille, jotka ovat syöttö/tulostuselementeissä 12, jolloin niiden on mahdollista suorittaa valitut toiminnot, kuten lähettämällä tietoa tai hakemalla tietoa muistiyksiköstä 11. Tällainen tieto voi olla käskyjä, operandeja, jotka on lähetetty muistiyksik-35 köön, tai käsiteltyä dataa, joka on haettu muistista taltiointia tai näyttöä varten.
5 86921 Käyttäjän konsoli 13 toimii käyttäjän liitteenä.
Se mahdollistaa käyttäjän tutkia ja tallentaa dataa, keskeyttää keskusprosessoriyksikön 10 toiminta, tai askeltaa keskus-prosessoriyksikköä läpi käskyjen jonon ja määrittää prosesso-5 r.in vasteet;. Se antaa käyttäjälle myös mahdollisuuden antaa alkuarvoja järjestelmään koko itseohjautuvan proseduurin aikana ja suorittaa erilaisia diagnoositestejä koko tietojenkäsittelyjärjestelmälle .
Keskusprosessoriyksikkö 10 on liitetty muistiyksik-10 köön 11 useilla väylillä, joita on yleisesti identifioitu viitenumerolla 14. Erityisesti keskusprosessoriyksikkö 10 on liitetty suoraan muistiohjaimeen ja välimuistiin 15, joka puolestaan on kytketty useisiin ryhmiin 16 pitkin ryhmäväylää 17.
15 Tietojenkäsittelyjärjestelmään voi kuulua useita tyyp pejä syöttö/tulostusyksiköitä, joihin sisältyy sekundäärisiä levy- ja nauhataltiointielementtejä, kaukokirjoittimia, näppäimistö- ja näyttöpäätelaitteita ja vastaavia. Nämä yksiköt 20 on liitetty syöttö/tulostusväylän 21 kautta väyläadapteriin 20 22. Syöttö/tulostusväylä voi olla esimerkiksi sellainen kuin on kuvattu US-patentissa nro 4 232 366, joka on nimeltään "Bus For Data Processing System With Overlap Sequences". Muunkinlaisia syöttö/tulostusväyliä voidaan myös käyttää samanlaisten syöttö/tulostusyksiköiden (ei esitetty) liittämi-25 seksi, joihin kuuluu syöttö/tulostusväylä 23, joka on liitetty väylärekisteriin 24, joka voi olla esimerkiksi sellainen kuin on kuvattu US-patentissa nro 3 815 099, joka on nimeltään "Data Processing System".
Väyläadapterit 22 ja 24 on liitetty lähettämään ja 30 vastaanottamaan dataa muistiohjaimelta ja välimuistista 15 pitkin adapteriväylää 25. Väylä adaptereihin on kytketty myös keskeytyspyyntö/lupaväylä 26, jonka kautta väyläadapterit voivat keskeyttää keskusprosessoriyksikön toiminnan, jos syöttö/tulostusyksikkö 20 muuttaa tilaansa. Keskuspro-35 sessoriyksikkö 10 vastaa lähettämällä keskeytyspyyntö/tulos- 6 86921 signaalit suoraan syöttö/tuloselementin yksiköille, mutta se lähettää ohjäin informaation ja vastaanottaa tilainformaation syöttö/tulostuselementtien 12 yksiköiltä muistiohjaimen ja välimuistin 15 kautta. Muistiohjäin ohjaa täten tiedonsiirtoa 5 keskusprosessoriyksiköltä 10 syöttö/tulostuselementeille 12 ja syöttö/tulostuselementeiltä 12 keskusprosessoriyksikölle 10. Se ohjaa myös ohjaus- ja tilainformaation lähettämistä keskusprosessoriyksikön ja syöttö/tuloselementtien 12 välillä.
Muistiohjaimeen ja välimuistiin 15 kuuluu muistiohjaus-10 piiri 30 ja välimuisti 32 kuten kuviossa 2 on merkitty. Välimuisti on pieni, hyvin nopea muisti, jonka paikat minä tahansa ajan hetkenä vastaavat tiettyjä paikkoja muistiryhmissä 16. Kuten alan ammattilaiset huomaavat, vastaavuus välimuisti-paikkojen ja ryhmämuistipaikkojen välillä muuttuu jatkuvasti 15 ohjelman suorittamisen aikana sillä tavoin, että useimmat prosessorin 10 suorittamat haut datalle spesifioivat muistipaikan, joka on välimuisti vaikka välimuisti vastaa vain pientä murto-osaa muistiryhmien 16 muistipaikoista. Täten tietojenkäsittelyjärjestelmällä saavutetaan suuren nopeuden etu, 20 joka voidaan saavuttaa käyttämällä nopeita mutta kalliita muistityyppejä, ilman että kokonaista ryhmää varten tarvitsee käyttää kallista muistityyppiä.
Seuraavassa selvitetään esillä olevan keksinnön piirteitä. Selvityksen edetessä tulee selväksi, että peruspiir-25 teitä voidaan käyttää ei vain tiedonsiirrossa välimuistista ja välimuistiin vaan myös tiedonsiirrossa muille laitteille ja muilta laitteilta, kuten esimerkiksi muistiryhmät 16 tai I/O -laitteet 20. Yksinkertaisuuden vuoksi kuitenkin ja koska suurin osa datan vaihtumisista tapahtuu tyypillisesti keskus-30 prosessoriyksikön 10 ja välimuistin 32 välillä, keksintöä kuvataan vain tähän tiedonsiirtoon liittyen.
Esillä olevan keksinnön mukaisesti välimuisti 32 (jota tullaan jäljemmässä yksinkertaisuuden vuoksi nimittämään vain "muisti" 32, koska ei ole mitään erityistä vaatimusta sille, 35 että esillä oleva keksintö voisi toteutua vain tällaisen väli- 86921 muistin yhteydessä) taltio sekä datasanoja että virhe-korjaus-koodeja, jotka liittyvät datasanoihin. Virhe-korjauskoodien läsnäolon lisäksi datasanoihin kuuluu pariteetti (so. ennemminkin virheen havaitsemis kuin virheen korjaus) bittejä kor-5 vautumattoman informaation lisäksi. Esimerkiksi muisti 32 voi olla järjestäytynyt tietosanoiksi, joihin kuuluu 32 bittinen korvautumaton informaatio, neljä pariteettibittiä, ja virhe-kor jauskoodi, johon kuuluu kuusi tarkistusbittiä. (Koska välimuisti on assosioiva, siinä on myös "tunnistus"-bittejä, jotka 10 osoittavat välimuistin 32 paikkojen ja muistiryhmien 16 paikkojen välisen riippuvuuden, mutta tarkempi selvitys näistä biteistä ei ole tarpeen esillä olevan tarkoituksen selkiinnyttämiseksi) . Virhekorjauskoodi ja datasana ovat haettavissa erikseen; so. datasana voidaan lukea tai kirjoittaa lukemat-15 ta tai kirjoittamatta siihen liittyvää virhekorjauskoodia. Lisäksi muistiohjauspiiri 30 voi hakea datasanan muistista 32 samalla kun se samanaikaisesti kirjoittaa siihen vastaavaa virhekorjauskoodia. Tätä ominaispiirrettä yhdessä pariteettibittien, jotka on taltioitu ja haettu osana datasanaa, 20 käytön kanssa aikaansaavat toiminnallisia etuja, joita kuvataan nyt liittyen kuvioihin 2 ja 3.
Tyypillisessä tietojenkäsittelyjärjestelmässä, jossa käytetään esillä olevaa keksintöä, prosessori 10 toimii limi-tysperiaatteella. Se on,samalla kun se suorittaa annettua 25 käskyä, se samanaikaisesti käyttää muistiohjauspiiriä 30 seu-raavan käskyn hakemiseksi muistista ja kääntää konekielelle mitkä tahansa operandit, jotka on merkitty tällä käskyllä. Tietenkään seuraava käsky muistissa ei aina ole seuraavaksi suoritettava käsky ja aina ei ole mahdollista tietää jonossa 30 seuraavana olevan käskyn sijaintia ennen parhaillaan käsiteltävän käskyn loppuunsuorittamista. Tällaisessa tapauksessa prosessori 10 täytyy pudottaa käsky, joka on ennalta haettu ja odottaa käskyn hakua, joka on merkitty viimeiseen suoritukseen. Kuitenkin seuraava käsky muistissa on riittävän usein 35 seuraavaksi suoritettava käsky, niin että ennalta haku huo- 8 86921 mattavasti nopeuttaa tietojenkäsittelyjärjestelmän toimintaa.
Yksinkertaisuuden vuoksi kuvio 3 kuvaa vain osaa järjestelmän toiminnasta, jossa yksi tietty käsky loppuu ja toinen alkaa. Erityisesti on oletettu asian havainnollistamiseksi, 5 että ensimmäisen käskyn suorittaminen päättyy sen tuloksen "A" taltiointiin ja että seuraava käsky vaatii tämän tuloksen ja toisen datasanan operandeikseen. On myös oletettu, että ensimmäisen operandin haussa on virhe kuitenkin niin, että virhe on korjattavissa. Lopuksi on oletettu, että kyseessä 10 olevat käskyt eivät ole sellaista tyyppiä, jotka tekevät virheestä uudelleen löytymättömän - esim. sitä tyyppiä, jossa tulee kyseeseen potentiaalinen muistipaikan muuntaminen tämän muistipaikan korjaamisen ja uudelleen lukemisen välillä.
On selvää etteivät kaikki nämä oletukset ole tarpeen kaikis-15 sa tapauksissa, joissa esillä oleva keksintö on käyttökelpoinen, ja virhe-korjauskaavion toiminta vaihtuu suhteessa seuraavaan esimerkkiin toiminnan aikana. Kuitenkin keksinnön perusperiaatteet, jotka seuraavassa kuvataan, pysyvät samoina .
20 Kuvio 3 kuvaa kuvion 2 mukaisten elementtien tyypil listen toimintojen hajoitusta. Ensimmäiset kolme riviä edustavat muistiohjauspiirin 30 datalähetystä, virhekorjausta, ja virhe-havainnointitoimintoja, jotka toiminnot voivat tapahtua samanaikaisesti. Neljäs rivi edustaa prosessorin 10 25 toimintoja. Kohdassa, jossa toiminta kuvion 3 mukaisesti alkaa, prosessori 10 on suorittanut loppuun käskyn suorittamisen pyytämällä, että muistiohjauspiiri 32 taltioi tuloksen "A”, yhdessä pariteettibittien kanssa muistiin 32.
Kuvattavassa järjestelmässä prosessori muodostaa pari-30 teettibitit yhdessä sen tuloksen kanssa, niin että muisti-ohjauspiiri välittömästi taltioi muistiin 32 datasanan, joka sisältää sekä korvautumattoman informaation että pariteetin. Tätä toimintoa on kuvattu kuvion 3 ensimmäisellä rivillä merkillä t^. Samanaikaisesti muistiohjauspiiri 30 laskee virhe-35 korjauskoodin, joka vastaa tulosta "A", kuten toisella rivil- 9 86921 lä on merkitty. Toisin sanoen tulos "A" taltioidaan muistiin 32 ennen kuin siihen liittyvä virhe-korjauskoodi on valmis.
Tämä on tärkeä tulos limittäin toimivassa koneessa/ koska kuten edellä selitettiin prosessori 10 on tavallisesti 5 jo hakenut seuraavan käskynsä ja on valmis hakemaan tämän käskyn määrittämän operandin. Yksittäistapauksissa operandin pyyntö seuraavaa käskyä varten on tulos edeltävästä käskystä. Tällöin prosessori 10 voi pyytää, että muistiohjauspiiri 30 hakee välittömästi edeltävän käskyn tulokset. Tällainen toi-10 minta on kuvattu kuvion 3 ylärivissä kohdassa . Samaan aikaan kun kuvion 3 toinen palsta osoittaa kohtaan t^ muisti-ohjauspiiri 30 on käynnissä virhe-korjauskoodin taltioimi-seksi tulosta "A" varten muistiin 32. Jos järjestelmä olisi järjestetty perinteisellä tavalla niin, että tuloksen "A" 15 taltioinnin olisi odotettava tulokseen "A" liittyvän virhe-kor jauskoodin laskemista, ei olis mahdollista hakea tulosta "A" kohdassa tKoska datasanan ja sen virhekorjauskoodin taltiointi ja haku ovat esillä olevassa keksinnössä toisistaan riippumattomia, ei tuloksen "A" hakuun aiheudu virhe-20 korjauskoodin laskemisesta mitään viivettä.
Kohta t^ kuviossa 3 kuvaa ensimmäisellä rivillä toisen operandin "B" hakua, jota operandia prosessori 10 pyytää.
Tästä johtuen muistiohjauspiiri 30 lähettää sen prosessorille. Samanaikaisesti kuten kohdan t^ kolmas rivi osoittaa, muisti-25 ohjauspiiri 30 löytää pariteettivirheen "A":sta.Samaan aikaan kuten neljäs rivi kohdassa t^ osoittaa prosessori vastaanottaa tuloksen "A" varustettuna pariteetilla.
Vasteena virheellisen pariteetin määrittelyyn muistiohjauspiiri 30 välittömästi menee korjausrutiiniin, jossa se 30 kutsuu virhe-korjauskoodia, joka liittyy "A":han ja kirjoittaa uudelleen muistiin 32 oikean sisällön mikäli virhe on korjattavissa. Tämän rutiinin kesto vaihtelee tyypillisesti riippuen havaitun virheen laadusta. Kuten kuvion 1 pohjalta on ilmeistä, muistiohjaimelle kohdistuu pyyntöjä muistakin 35 lähteistä kuin prosessorista. Vastaavasti muistiohjauspiiriin 10 86921 30 kuuluu välityspiiri (ei esitetty) sen määrittämiseksi,' mikä laite on yhteydessä muistiohjauspiiriin. Välityssovel-lutuksen mukaisesti virhekorjausrutiinilla on korkein prioriteetti. Niinpä millekkään laitteelle mukaanlukien prosesso-5 ri ei ole sallittua päästä muistiohjauspiiriin 30 sinä aikana, jona virhekorjausrutiini on käynnissä.
Kuvio 3 kohdassa t. alimmalla rivillä ei esitä mitään 4 sisäänpääsyä, joka edustaa prosessorin toimintaa. Tietenkin prosessori on tavallisesti jonkinlaisessa toiminnassa, mutta 10 kuvio 3 kuvaa vain niitä vaiheita, jotka liittyvät esillä olevaan keksintöön. Vaikka prosessori on vastaanottanut operandin "A" pariteettibitteineen, se ei reagoi virheelliseen pariteettiin välittömästi. Syy tähän on se, kuten edellä mainittiin, että prosessori on limittäin toimiva kone ja täten voi saada 15 operandin jonkin aikaa ennen kuin sen todellisuudessa tarvitsee sitä käyttää.
Kuviossa 3 aikaa todelliseen käyttöön on merkitty kuten ilmenee teillä, jona aikana prosessori 10 reagoi virheelliseen pariteettiin aloittamalla virherutiinin seuraavassa syklissä.
20 Tämä virherutiini kestää tavallisesti huomattavasti pidempään kuin virhe-korjausrutiini,jonka suorittaa muistiohjauspiiri 30; prosessorin virherutiini kuuluu tyypillisesti keskey-tysmakrokäskyrutiinille, joka suorittaa virhetietojen keruuta ja muita valvontatoimintoja, jotka eivät liity esilläolevaan 25 keksintöön. Ajan hetkenä jona prosessorin virherutiini tulee loppuun suoritetuksi, muistiohjauspiiri 30 on suorittanut loppuun sen korjausrutiinin ja taltioinut korjatun "A":n arvon haluttuun muistipaikkaan mikäli virhe oli korjattavissa. Korjatun "A":n taltioinnin jälkeen, jota kuvataan kuvion 3 en- 30 simmäisellä rivillä satunnaisesti valittuna aikana tCA muisti-
bU
ohjauspiiri 30 on jälleen valmis hyväksymään pyyntöjä muilta laitteilta. Tätä tilaa edustaa kuviossa merkintä "idle", vaikka muistiohjauspiiri 30 on vapaa vain, mikäli se ei vastaanota mitään pyyntöä muilta laitteilta.
11 86921
Prosessori 10 täydentää ajoittain virherutiinia kuten alimmainen rivi kuviossa 3 osoittaa. Toistamalla pyynnön, että muistiohjauspiiri 30 hakee käskyn, jossa esiintyy virheellinen operandi "A". Koska muistiohjauspiiri 30 toimi välittömästi 5 paikan "A" korjaamiseksi, kun se havaitsi virheen,"A":n oikea arvo on välittömästi saatavilla kun käskyprosessori 10 pyytää operandia "A", ja virhekorjausprosessi ei itsessään aiheuta mitään viivettä.
Kuten edellä on osoitettu, muistiohjauspiiri 30 tyy-10 pillisesti suorittaa loppuun virhekorjauksensa ennenkuin prosessori 10 toistaa pyyntönsä operandista "A". Vaikka prosessorin 10 olisi lopetettava virherutiininsa ennen muistiohjaus-piirin virhekorjausrutiinin loppuun suorittamista, prosessori 10 vastaanottaisi silti hyvää dataa. Tämä johtuu siitä, että 15 muistiohjauspiiri kuten edellä todettiin saa korkeimman prioriteetin omalle rutiinilleen datan korjaamiseksi; prosessorin 10, jonka täytyy odottaa ennenkuin sen sallitaan päästä sisään muistiohjauspiiriin, ei yksinkertaisesti ole tietoinen sisäänpääsystä ennen kuin virhekorjausrutiini on suoritettu loppuun. 20 Kun virhekorjausrutiini on suoritettu loppuun, on selvää, että sisällöt on korjattu ja siten prosessori 10 vastaanottaa oikeaa dataa.
Edellä olleen selvityksen perusteella on ilmeistä, että on mahdollista seuraamalla esillä olevan keksinnön oppeja 25 aikaansaada virhekorjauksen etuja samalla kun huomattavasti voidaan vähentää viiveitä, jotka voivat olla tulosta virhekor jausprosessista. Ei ainoastaan virhekorjausviiveitä ole vähennetty vaan lisäksi on vähennetty virhe-korjauskoodien alkumuodostamisesta aiheutuneita viiveitä.
30 Alan ammattimiehet huomaavat, että perusoppeja, jotka on esitetty edeltäneessä yksinkertaisessa esimerkissä, voidaan käyttää laajalti tietojenkäsittelyjärjestelmissä. Keksinnön ominaispiirteitä voidaan käyttää ei vain välimuisteissa vaan myös muissa muisteissa ja I/O-laitteissa. Täten esil-35 lä olevalla keksinnöllä on laajat käyttömahdollisuudet tieto-käsittelyjärjestelmissä yleensä.
Claims (15)
1. Tietojenkäsittelyjärjestelmä, joka käsittää: A. muistipiirin (32), johon kuuluu useita datapaik-5 koja datasanojen ja virheenkorjauskoodien taltioimiseksi; B. suoritin (10) sisältäen: (i) elimet muisti-pyyntösignaalien muodostamiseksi pyytämään muistia lähettää datasanan, jonka muistipyyntö-signaali osoittaa; 10 (ii) elimet pyydetyn datasanan vastaanottamiseksi; (iii) elimet pyydetyssä datasanassa olevan käskyn suorittamiseksi; ja C. muistiohjauselin (30), joka on kytketty muistipiiriin (32) ja suorittimeen (10) sisältäen: 15 (i) elimet pyydetyn datasanan hakemiseksi muistipiirin datapaikasta vasteena muisti-pyyntösignaalille; ja tunnettu siitä, että: jokainen muistipiiriin (32) tallennettu datasana sisältää virheenhavaitsemiskoodin ja liittyy muistipiiriin 20 (32) tallennettuun virheenkorjauskoodiin; muistipiiri (32) on järjestetty sallimaan datasanan taltioinnin erilleen virheenkorjauskoodista joka liittyy taltioitavaan datasanaan, ja sallimaan pyydetyn datasanan haun erikseen tähän liittyvästä virheenkorjauskoodista; ja 25 muistinohjauselin (30) sisältää: (ii) elimet pyydetyn datasanan eteenpäin lähettämiseksi suorittimelle odottamatta päätöstä siitä, onko pyydetyssä datasanassa virhe; (iii) elimet pyydetyn datasanan ja tähän sisällyte- 30 tyn virheen havaitsemiskoodin tutkimiseksi määrittämään, onko pyydetyssä datasanassa virhe; (iv) elimet pyydettyyn datasanaan liittyvän virheenkor jauskoodin tuottamiseksi; ja (v) elimet pyydetyn datasanan korjaamiseksi siihen 35 liittyvän virheenkorjauskoodin mukaisesti, joka toimite- 13 86921 taan virheenkorjauskoodin tuottamiselimen toimesta, ja korjatun datasanan taltioimiseksi muistipiirissä olevaan datapaikkaan, kun pyydetyssä datasanassa on virhe.
2. Patenttivaatimuksen 1 mukainen tietojenkäsitte- 5 lyjärjestelmä, tunnettu siitä, että suoritin (10) sisältää elimet pyydetyn datasanan ja siihen sisällytetyn virheenhavaitsemiskoodin tutkimiseksi määrittääkseen, sisältääkö pyydetty datasana virheen; ja suoritin (10) sisältää elimet muistipyyntösignaalin 10 toistamiseksi pyytämään muistipiiriä lähettämään pyydettyä datasanaa uudelleen, kun pyydetyssä datasanassa on virhe.
3. Patenttivaatimuksen 1 tai 2 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että elimet virheenkorjauskoodin tuottamiseksi muistin-15 ohjauselimessä (30) sisältää välineet pyydettyyn datasa- naan liittyvän virheenkorjauskoodin hakemiseksi.
4. Patenttivaatimuksen 3 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että elimet virheenkorjauskoodin tuottamiseksi muistin-20 ohjauselimessä (30) sisältää välineet liitännäis- virheen kor jauskoodin hakemiseksi vain silloin, kun pyydetyssä datasanassa on virhe.
5. Jonkin patenttivaatimuksen 1-4 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että 25 elimet pyydetyn datasanan hakemiseksi ja edelleen toimittamiseksi muistinohjauselimessä (30) sisältää välineet pyydetyn datasanan hakemiseksi ja edelleen toimittamiseksi odottamatta pyydettyyn datasanaan liittyvän virheenkor jauskoodin toimittamista.
6. Jonkin patenttivaatimuksen 1-5 mukainen tieto jenkäsittelyjärjestelmä, tunnettu siitä, että elimet virheenkorjauskoodin tuottamiseksi muistinoh jauselimessä (3) sisältää välineet virheenkorjauskoodin taltioimiseksi muistipiiriin. 14 86921
7. Patenttivaatimuksen 6 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että elimet pyydetyn datasanan hakemiseksi ja edelleen toimittamiseksi muistinohjauselimessä (30) sisältää väli-5 neet pyydetyn datasanan hakemiseksi ja edelleen toimitta miseksi odottamatta pyydettyyn datasanaan liittyvän vir-heenkorjauskoodin taltioimista.
8. Jonkin patenttivaatimuksen 1-7 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että 10 suoritin (10) sisältää elimet datasanan lähettämi seksi muistinhallintaelimeen muistipiiriin taltioimista varten; ja muistinhallintaelin (30) sisältää elimet datasanan vastaanottamiseksi ja vastaanotetun datasanan tallentami- 15 seksi muistipiiriin.
9. Jonkin patenttivaatimuksen 1-7 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että muistinhallintaelin (30) sisältää elimet datasanan vastaanottamiseksi ja elimet vastaanotetun datasanan tal-20 lentämiseksi muistipiiriin.
10. Patenttivaatimuksen 9 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että elimet virheenkorjauskoodin tuottamiseksi muistinohjauselimessä (30) sisältää välineet virheenkorjauskoodin 25 generoimiseksi, joka liittyy muistinohjauselimen vastaan ottamaan datasanaan.
11. Patenttivaatimuksen 10 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että elimet pyydetyn datasanan hakemiseksi ja edelleen 30 toimittamiseksi muistinohjauselimessä (30) sisältää väli neet pyydetyn datasanan hakemiseksi ja edelleen toimittamiseksi odottamatta pyydettyyn datasanaan liittyvän virheenkor jauskoodin generointia.
12. Patenttivaatimuksen 8 mukainen tietojenkäsitte- 35 lyjärjestelmä, tunnettu siitä, että 15 86921 elimet virheenkorjauskoodin tuottamiseksi muistin-ohjauselimessä (30) sisältää välineet muistinohjauselimen vastaanottamaan pyydettyyn datasanaan liittyvän virheenkor jauskoodin generoimiseksi ja välineet virheenkorjaus-5 koodin taltioimiseksi muistipiiriin.
12 86921
13. Patenttivaatimuksen 12 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että elimet pyydetyn datasanan hakemiseksi ja edelleen toimittamiseksi muistinohjauselimessä (30) sisältää väli-10 neet pyydetyn datasanan hakemiseksi ja edelleen toimittamiseksi odottamatta pyydettyyn datasanaan liittyvän virheenkor jauskoodin generointia ja taltioimista.
14. Patenttivaatimuksen 12 tai 13 mukainen tietojenkäsittelyjärjestelmä, tunnettu siitä, että 15 elimet vastaanotetun datasanan taltioimiseksi muis tinoh jauselimessä (30) sisältää välineet pyydetyn datasanan hakemiseksi ja edelleen toimittamiseksi odottamatta virheenkorjauskoodin generointia ja taltioimista.
15. Patenttivaatimuksen 8, 12, 13 tai 14 mukainen 20 tietojenkäsittelyjärjestelmä, tunnettu siitä, että muistipiiri (32) on organisoitu sallimaan pyydetyn datasanan hakua ja vastaanotettuun datasanaan liittyvän virheenhavaitsemiskoodin taltioimista samanaikaisesti; ja 25 elimet pyydetyn datasanan hakemiseksi ja vastaan otetun datasanan taltioimiseksi sisältävät välineet pyydetyn datasanan samanaikaista hakemista muistipiiristä vastaanotetun datasanan muistipiiriin taltioimisen kanssa. ie 86921
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54961083 | 1983-11-07 | ||
US06/549,610 US4604750A (en) | 1983-11-07 | 1983-11-07 | Pipeline error correction |
Publications (4)
Publication Number | Publication Date |
---|---|
FI844343A0 FI844343A0 (fi) | 1984-11-06 |
FI844343L FI844343L (fi) | 1985-05-08 |
FI86921B FI86921B (fi) | 1992-07-15 |
FI86921C true FI86921C (fi) | 1992-10-26 |
Family
ID=24193716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI844343A FI86921C (fi) | 1983-11-07 | 1984-11-06 | Loepbandliknande felkorrigeringssystem |
Country Status (8)
Country | Link |
---|---|
US (1) | US4604750A (fi) |
EP (1) | EP0141743B1 (fi) |
JP (1) | JPS60179851A (fi) |
AU (1) | AU564134B2 (fi) |
CA (1) | CA1213674A (fi) |
DE (1) | DE3485766T2 (fi) |
DK (1) | DK526784A (fi) |
FI (1) | FI86921C (fi) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BR8503913A (pt) * | 1984-08-18 | 1986-05-27 | Fujitsu Ltd | Sistema e processo de recuperacao de erros em um processador de dados do tipo de canalizacao tendo um dispositivo de memoria de controle e processo de recuperacao de erros em um processador de dados do tipo de canalizacao |
JPH0754483B2 (ja) * | 1986-07-15 | 1995-06-07 | 富士通株式会社 | メモリアクセス方式 |
US4791641A (en) * | 1986-09-15 | 1988-12-13 | Thinking Machines Corporation | Parallel processor error checking |
US4761783A (en) * | 1986-10-17 | 1988-08-02 | Christensen Harold F | Apparatus and method for reporting occurrences of errors in signals stored in a data processor |
US4791642A (en) * | 1986-10-17 | 1988-12-13 | Amdahl Corporation | Buffer error retry |
DE3866902D1 (de) * | 1987-03-10 | 1992-01-30 | Siemens Ag | Verfahren und einrichtung zur steuerung der fehlerkorrektur innerhalb einer datenuebertragungssteuerung bei von bewegten peripheren speichern, insbesondere plattenspeichern, eines datenverarbeitungssystems gelesenen daten. |
US4851993A (en) * | 1987-04-20 | 1989-07-25 | Amdahl Corporation | Cache move-in bypass |
GB8828817D0 (en) * | 1988-12-09 | 1989-01-18 | Int Computers Ltd | Data processing apparatus |
US5283763A (en) * | 1989-09-21 | 1994-02-01 | Ncr Corporation | Memory control system and method |
EP0473102B1 (en) * | 1990-08-29 | 1995-11-22 | Honeywell Inc. | Data communication system with checksum calculating means |
US5280488A (en) * | 1990-11-08 | 1994-01-18 | Neal Glover | Reed-Solomon code system employing k-bit serial techniques for encoding and burst error trapping |
US5274799A (en) * | 1991-01-04 | 1993-12-28 | Array Technology Corporation | Storage device array architecture with copyback cache |
US5263030A (en) * | 1991-02-13 | 1993-11-16 | Digital Equipment Corporation | Method and apparatus for encoding data for storage on magnetic tape |
EP0547769B1 (en) * | 1991-12-18 | 1999-10-13 | Sun Microsystems, Inc. | Write overlap with overwrite prevention |
MY109399A (en) * | 1992-01-07 | 1997-01-31 | Koninklijke Philips Electronics Nv | Device for processing digital data, and digital video system comprising the device |
US5357529A (en) * | 1992-04-24 | 1994-10-18 | Digital Equipment Corporation | Error detecting and correcting apparatus and method with transparent test mode |
US5956352A (en) * | 1992-04-24 | 1999-09-21 | Digital Equipment Corporation | Adjustable filter for error detecting and correcting system |
US5588112A (en) * | 1992-12-30 | 1996-12-24 | Digital Equipment Corporation | DMA controller for memory scrubbing |
US5347559A (en) * | 1992-12-30 | 1994-09-13 | Digital Equipment Corporation | Apparatus and method of data transfer between systems using different clocks |
US5500950A (en) * | 1993-01-29 | 1996-03-19 | Motorola, Inc. | Data processor with speculative data transfer and address-free retry |
US5604753A (en) * | 1994-01-04 | 1997-02-18 | Intel Corporation | Method and apparatus for performing error correction on data from an external memory |
GB2289779B (en) * | 1994-05-24 | 1999-04-28 | Intel Corp | Method and apparatus for automatically scrubbing ECC errors in memory via hardware |
US5771247A (en) * | 1994-10-03 | 1998-06-23 | International Business Machines Corporation | Low latency error reporting for high performance bus |
JPH08106733A (ja) * | 1994-10-07 | 1996-04-23 | Hitachi Ltd | 情報記憶媒体利用システム |
DE69533391D1 (de) * | 1995-04-28 | 2004-09-23 | St Microelectronics Srl | Schaltung zur Erkennung einer Überspannung an einem elektrischen Verbraucher |
EP0766174B1 (en) * | 1995-09-29 | 2002-05-22 | STMicroelectronics S.r.l. | Memory device having improved yield and reliability |
US5987628A (en) * | 1997-11-26 | 1999-11-16 | Intel Corporation | Method and apparatus for automatically correcting errors detected in a memory subsystem |
US5959914A (en) * | 1998-03-27 | 1999-09-28 | Lsi Logic Corporation | Memory controller with error correction memory test application |
US6115837A (en) * | 1998-07-29 | 2000-09-05 | Neomagic Corp. | Dual-column syndrome generation for DVD error correction using an embedded DRAM |
US6530036B1 (en) * | 1999-08-17 | 2003-03-04 | Tricord Systems, Inc. | Self-healing computer system storage |
US6772383B1 (en) * | 1999-05-27 | 2004-08-03 | Intel Corporation | Combined tag and data ECC for enhanced soft error recovery from cache tag errors |
US6408417B1 (en) * | 1999-08-17 | 2002-06-18 | Sun Microsystems, Inc. | Method and apparatus for correcting soft errors in digital data |
US6543028B1 (en) * | 2000-03-31 | 2003-04-01 | Intel Corporation | Silent data corruption prevention due to instruction corruption by soft errors |
US6594796B1 (en) * | 2000-06-30 | 2003-07-15 | Oak Technology, Inc. | Simultaneous processing for error detection and P-parity and Q-parity ECC encoding |
FR2815735B1 (fr) * | 2000-10-25 | 2005-11-11 | Centre Nat Etd Spatiales | Dispositif et procede de detection et correction d'erreurs memoire dans un systeme electronique |
FR2815737B1 (fr) * | 2000-10-25 | 2003-01-24 | Centre Nat Etd Spatiales | Dispositif et procede de codage pour un sous-ensemble de detection et correction d'erreurs memoire dans un systeme electronique |
FR2840445B1 (fr) * | 2002-06-03 | 2004-09-10 | St Microelectronics Sa | Circuit memoire comportant un code correcteur d'erreur |
US7383464B2 (en) * | 2003-12-08 | 2008-06-03 | International Business Machines Corporation | Non-inline transaction error correction |
US7386756B2 (en) * | 2004-06-17 | 2008-06-10 | Intel Corporation | Reducing false error detection in a microprocessor by tracking instructions neutral to errors |
US7555703B2 (en) * | 2004-06-17 | 2009-06-30 | Intel Corporation | Method and apparatus for reducing false error detection in a microprocessor |
US9459960B2 (en) * | 2005-06-03 | 2016-10-04 | Rambus Inc. | Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation |
US7831882B2 (en) | 2005-06-03 | 2010-11-09 | Rambus Inc. | Memory system with error detection and retry modes of operation |
US7673190B1 (en) * | 2005-09-14 | 2010-03-02 | Unisys Corporation | System and method for detecting and recovering from errors in an instruction stream of an electronic data processing system |
US7562285B2 (en) | 2006-01-11 | 2009-07-14 | Rambus Inc. | Unidirectional error code transfer for a bidirectional data link |
US20070271495A1 (en) * | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
US8352805B2 (en) | 2006-05-18 | 2013-01-08 | Rambus Inc. | Memory error detection |
US7506226B2 (en) * | 2006-05-23 | 2009-03-17 | Micron Technology, Inc. | System and method for more efficiently using error correction codes to facilitate memory device testing |
US10296405B2 (en) * | 2016-07-05 | 2019-05-21 | SK Hynix Inc. | Nonvolatile memory system and error determination method thereof |
US11361839B2 (en) | 2018-03-26 | 2022-06-14 | Rambus Inc. | Command/address channel error detection |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3824547A (en) * | 1972-11-29 | 1974-07-16 | Sigma Syst Inc | Communications system with error detection and retransmission |
IT1052738B (it) * | 1975-12-24 | 1981-07-20 | Cselt Centro Studi Lab Telecom | Dispositivo per il caricamento automatico della memoria centrale di calcolatori elettronici |
JPS5294738A (en) * | 1976-02-04 | 1977-08-09 | Hitachi Ltd | Error correction system |
US4072853A (en) * | 1976-09-29 | 1978-02-07 | Honeywell Information Systems Inc. | Apparatus and method for storing parity encoded data from a plurality of input/output sources |
US4058851A (en) * | 1976-10-18 | 1977-11-15 | Sperry Rand Corporation | Conditional bypass of error correction for dual memory access time selection |
JPS604497B2 (ja) * | 1977-03-09 | 1985-02-04 | 日本電気株式会社 | 記憶装置 |
IT1089225B (it) * | 1977-12-23 | 1985-06-18 | Honeywell Inf Systems | Memoria con dispositivo rivelatore e correttore a intervento selettivo |
JPS55105897A (en) * | 1979-01-31 | 1980-08-13 | Hitachi Koki Co Ltd | Memory device |
US4360915A (en) * | 1979-02-07 | 1982-11-23 | The Warner & Swasey Company | Error detection means |
US4360917A (en) * | 1979-02-07 | 1982-11-23 | The Warner & Swasey Company | Parity fault locating means |
US4339804A (en) * | 1979-07-05 | 1982-07-13 | Ncr Corporation | Memory system wherein individual bits may be updated |
US4371930A (en) * | 1980-06-03 | 1983-02-01 | Burroughs Corporation | Apparatus for detecting, correcting and logging single bit memory read errors |
US4369510A (en) * | 1980-07-25 | 1983-01-18 | Honeywell Information Systems Inc. | Soft error rewrite control system |
JPS57113497A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Error correction system |
US4388684A (en) * | 1981-03-27 | 1983-06-14 | Honeywell Information Systems Inc. | Apparatus for deferring error detection of multibyte parity encoded data received from a plurality of input/output data sources |
JPS57162186A (en) * | 1981-03-27 | 1982-10-05 | Fujitsu Ltd | Patrol controlling system of main memory |
JPS58114398A (ja) * | 1981-12-25 | 1983-07-07 | Nec Corp | 記憶装置 |
-
1983
- 1983-11-07 US US06/549,610 patent/US4604750A/en not_active Expired - Lifetime
-
1984
- 1984-10-31 EP EP84402192A patent/EP0141743B1/en not_active Expired
- 1984-10-31 DE DE8484402192T patent/DE3485766T2/de not_active Expired - Lifetime
- 1984-11-01 AU AU34893/84A patent/AU564134B2/en not_active Ceased
- 1984-11-06 CA CA000467100A patent/CA1213674A/en not_active Expired
- 1984-11-06 FI FI844343A patent/FI86921C/fi not_active IP Right Cessation
- 1984-11-06 DK DK526784A patent/DK526784A/da unknown
- 1984-11-07 JP JP59234838A patent/JPS60179851A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
FI844343A0 (fi) | 1984-11-06 |
CA1213674A (en) | 1986-11-04 |
US4604750A (en) | 1986-08-05 |
JPS60179851A (ja) | 1985-09-13 |
FI844343L (fi) | 1985-05-08 |
DE3485766D1 (de) | 1992-07-16 |
DK526784D0 (da) | 1984-11-06 |
EP0141743A3 (en) | 1988-03-23 |
FI86921B (fi) | 1992-07-15 |
JPH0581935B2 (fi) | 1993-11-16 |
EP0141743A2 (en) | 1985-05-15 |
AU3489384A (en) | 1985-05-16 |
DK526784A (da) | 1985-06-14 |
AU564134B2 (en) | 1987-07-30 |
EP0141743B1 (en) | 1992-06-10 |
DE3485766T2 (de) | 1992-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI86921C (fi) | Loepbandliknande felkorrigeringssystem | |
EP0155211A2 (en) | System for by-pass control in pipeline operation of computer | |
US3533065A (en) | Data processing system execution retry control | |
US4805093A (en) | Content addressable memory | |
US4831622A (en) | Apparatus for forcing a reload from main memory upon cache memory error | |
JP3534917B2 (ja) | メモリアクセス制御方法 | |
US4737908A (en) | Buffer memory control system | |
JPH0316655B2 (fi) | ||
EP0113982A2 (en) | A data processing system | |
JPH05165719A (ja) | メモリアクセス処理装置 | |
USRE27485E (en) | Ls ec sdr | |
JPS6136670B2 (fi) | ||
JPH01235100A (ja) | 半導体記憶装置 | |
JPH04115339A (ja) | メモリエラー処理システム | |
JPH06324946A (ja) | Tlb制御方式 | |
JPH0533252U (ja) | メモリ制御装置 | |
JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 | |
JPS59129995A (ja) | 記憶装置 | |
JPS62212751A (ja) | デ−タ処理装置 | |
JPS59176851A (ja) | デ−タ格納方式 | |
JPH04125747A (ja) | キャッシュメモリ制御装置 | |
JPH01321522A (ja) | 情報処理装置 | |
JPS63303448A (ja) | デ−タ記憶回路 | |
JPH03268063A (ja) | ディジタル記号列検索装置 | |
JPS62114034A (ja) | 計数分岐命令制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed |
Owner name: DIGITAL EQUIPMENT CORPORATION |