ES2244850T3 - Metodo y dispositivo de control. - Google Patents

Abstract

Aparato de control para enviar a cada una de múltiples unidades de control datos de control apropiados para la respectiva unidad (34, 36) de control, estando cada unidad de control adaptada para ejecutar un proceso basado en uno o múltiples tipos de datos de control que comprende: una primera unidad (54) de procesamiento DMA que está adaptada para activarse cada vez que recibe una primera señal de activación, para leer de una memoria unos primeros datos de control de un tipo adecuado para una primera unidad (34) de control y para transferir los datos de control a la primera unidad (34) de control; y una segunda unidad (56) de procesamiento DMA que está adaptada para activarse cada vez que recibe una segunda señal de activación, para leer de la memoria unos segundos datos de control de un tipo adecuado para una segunda unidad (36) de control y para transferir los segundos datos de control a la segunda unidad (36) de control; caracterizado porque la primera unidad (54) de procesamiento DMA comprende un medio (52) de activación DMA para ejecutar un proceso de envío de la segunda señal de activación a la segunda unidad (56) de procesamiento DMA.

Description

Método y dispositivo de control.

La presente invención se refiere a un aparato de control y a un método de control que utilizan un acceso directo a memoria.

Los mecanismos de accionamiento utilizados en los dispositivos electrónicos más recientes requieren de un funcionamiento extremadamente rápido y preciso. Un método de control que se sabe es capaz de satisfacer estos requerimientos emplea un acceso directo a memoria (DMA). El DMA permite que un circuito de soporte físico dedicado envíe datos directamente desde la memoria al controlador del mecanismo de accionamiento en vez de pasar primero por la CPU. Debido a que el mecanismo de accionamiento puede controlarse sin invocar a la CPU con este método, el DMA es también compatible con un funcionamiento a alta velocidad del mecanismo de acciona-
miento.

Por ejemplo, el documento EP-A-1 154 341 (JP-A-2001-327191) muestra, según el preámbulo de la reivindicación 1, un aparato de control que aplica el DMA para controlar un mecanismo de accionamiento de impresora. Este aparato de control tiene una tabla de datos de temporización, que almacena datos de temporización que definen la temporización en el que un modo de control debería cambiar a otro, y una tabla de datos de control, que almacena datos de control a usar para los respectivos modos de control. Tras hacerse valer una solicitud de inicio del accionamiento de la CPU, un primer canal DMA envía datos de temporización de la tabla de datos de temporización al temporizador y, cada vez que vence la temporización del temporizador, se envía una señal de activación a un segundo canal DMA. Cada vez que este segundo canal DMA recibe una señal de activación, suministra secuencialmente datos de control almacenados en la tabla de datos de control a la unidad de control del mecanismo de accionamiento. Una vez que la CPU emite la solicitud de inicio de la activación, esta configuración permite por tanto controlar el mecanismo de accionamiento según datos de temporización predefinidos y datos de control sin implicar a la CPU adicionalmente.

Además, el segundo canal DMA tiene múltiples subcanales DMA (medios DMA) correspondientes a cada uno de los múltiples tipos de datos de control. Cuando la transferencia DMA de los primeros datos de control se completa mediante la activación del primer subcanal DMA, el siguiente subcanal DMA se activa para pasar los segundos datos de control, y así sucesivamente. Por tanto, el control DMA puede emplearse para hacer funcionar un mecanismo de accionamiento basándose en múltiples tipos de datos de control.

Más específicamente, el aparato de control anteriormente mencionado está configurado para vincular el funcionamiento de múltiples canales DMA en una cadena de control, permitiendo así el control de un mecanismo de accionamiento empleando múltiples tipos de datos de control sin implicar a la CPU.

Tal como se ha descrito anteriormente, cuando se aplica una señal de activación al segundo canal DMA en el aparato de control convencional anteriormente descrito, los múltiples subcanales DMA en el segundo canal DMA se activan en secuencia automáticamente. Esto dificulta conseguir procesos de control complicados, tales como suministrar datos de control con temporizaciones diferentes a múltiples objetos controlados, porque la temporización de activación de esos múltiples canales DMA no puede controlarse por separado.

El documento US 4.933.616 A da a conocer un sistema de control de activación de una máquina de correo en forma de un microordenador para controlar un primer, un segundo y un tercer motor a través de un primer, un segundo y un tercer circuito de accionamiento, respectivamente. El microordenador incluye temporizadores para controlar los circuitos de accionamiento de una manera adecuadamente temporizada dependiendo de varios parámetros que incluyen señales de sensor. En este documento no se mencionan unidades DMA.

La presente invención está dirigida a resolver el problema anterior, y un objeto de esta invención es proporcionar un aparato de control y un método de control que permitan aplicaciones de control más complejas que utilicen el acceso directo a memoria.

Este objeto se logra mediante un aparato de control según la reivindicación 1 y un método de control según la reivindicación 15. Las realizaciones y usos preferidos de la invención son el asunto de las reivindicaciones dependientes.

Según la invención, el aparato de control tiene una primera unidad de procesamiento DMA que se activa cada vez que se recibe una primera señal de activación específica, lee de una memoria datos de control de un tipo compatible con una primera unidad de control específica y transfiere los datos de control a la primera unidad de control, y una segunda unidad de procesamiento DMA que se activa cada vez que se recibe una segunda señal de activación específica, lee de la memoria datos de un tipo compatible con una segunda unidad de control específica y transfiere los datos de control a la segunda unidad de control. La primera unidad de procesamiento DMA tiene un mecanismo de accionamiento DMA para ejecutar un proceso enviando la segunda señal de activación a la segunda unidad de procesamiento DMA.

La primera unidad de procesamiento DMA para transferir datos de control a la primera unidad de control puede encender la segunda unidad de procesamiento DMA para transferir datos de control a la segunda unidad de control. Por tanto, pueden transferirse síncronamente datos de control a las primera y segunda unidades de control.

Otros objetos y logros, junto con una mejor comprensión de la invención, resultarán aparentes y se apreciarán haciendo referencia a la siguiente descripción de realizaciones preferidas tomada en conjunción con los dibujos adjuntos.

La figura 1 es un diagrama de bloques esquemático de un aparato de control según la presente invención;

la figura 2 es diagrama de bloques funcional que muestra la configuración y el flujo operacional de la primera realización de la invención;

la figura 3 muestra la configuración de un canal DMA y el funcionamiento básico del DMA;

la figura 4 es una diagrama de bloques funcional que muestra la configuración y el flujo operacional de una segunda realización de la invención;

la figura 5 muestra un patrón típico del control del accionamiento para un motor paso a paso que muestra (a) un patrón de velocidad del motor paso a paso y (b) el patrón de corriente suministrada al motor paso a paso;

la figura 6 muestra los periodos de descarga de tinta para imprimir cada pixel;

la figura 7 es un diagrama de bloques funcional que muestra la configuración y el flujo operacional de una tercera realización de la invención;

la figura 8 es un diagrama de bloques funcional que muestra la configuración y el flujo operacional de una cuarta realización de la invención;

la figura 9 es una vista en planta esquemática que muestra la configuración de una impresora de chorro de tinta controlada por la cuarta realización, y la ubicación del sensor de detección de tinta,

la figura 10 muestra un ejemplo de la señal de salida de tensión del sensor de detección de tinta en conjunción con las posiciones relativas del carro y los prismas de detección;

la figura 11 muestra el contenido de la tabla de datos de cuenta de transferencia en la cuarta realización correlacionado con la posición del carro y la temporización de cambio de fase del motor paso a paso;

la figura 12 es un diagrama de bloques funcional que muestra la configuración y el flujo operacional de una quinta realización de la invención;

la figura 13 muestra una secuencia de datos típica enviada desde un ordenador principal a una impresora en la quinta realización de la invención; y

la figura 14 describe la configuración y el funcionamiento de una memoria de tabla en la quinta realización de la invención.

La figura 1 es un diagrama de bloques esquemático de un aparato 10 de control en el que se aplica la presente invención. Tal como se muestra en la figura, este aparato 10 de control tiene una CPU 12. La CPU 12 ejecuta procesos de funcionamiento y de control según un programa almacenado en una memoria 14. Una unidad 16 DMA procesa unas transferencias de datos entre la memoria 14 y varios dispositivos de entrada/salida sin pasar por la CPU 12. En el ejemplo mostrado en la figura 1, una unidad 18 de temporización y una unidad 20 de control se emplean como estos dispositivos de E/S.

La dirección de lectura de datos de datos a leer de la memoria 14 y la dirección de destino para los datos leídos son especificadas por el bus 22 de direcciones, y los datos leídos se transfieren a través de un bus 24 de datos. Cuando se envían datos de temporización de la memoria 14 a la unidad 18 de temporización, la unidad 18 de temporización comienza a medir el tiempo y da salida a una señal de finalización del tiempo hacia la unidad 16 DMA cuando trascurre el tiempo indicado por los datos de temporización recibidos. La unidad 16 DMA envía entonces datos específicos de control de la memoria 14 a la unidad 20 de
control.

A continuación, se describen más abajo realizaciones preferidas de la presente invención con referencia a las figuras adjuntas. Las partes que tienen la misma función en cada una de las siguientes realizaciones se identifican empleando los mismos números de referencia y, apropiadamente, se omite o abrevia una descripción adicional de las mismas.

Primera realización

La figura 2 es un diagrama de bloques funcional que muestra la configuración de una primera realización de la invención, junto con un diagrama de flujo de su funcionamiento. Debería observarse que, en la figura 2 y en cada una de las siguientes figuras de diagramas de bloques funcionales comparables, la operación de activación DMA se indica mediante líneas en negrita y el flujo de transferencia de datos se indica mediante líneas finas.

Tal como se muestra en la figura 2, la unidad 20 de control de esta realización se compone de un primer controlador 34 y un segundo controlador 36. El primer controlador 34 y el segundo controlador 36 controlan respectivamente una primera unidad 30 de accionamiento y una segunda unidad 32 de accionamiento. En esta realización, la primera unidad 30 de accionamiento es un mecanismo de accionamiento para accionar un carro de impresora y la segunda unidad 32 de accionamiento es el cabezal de impresión de la impresora, pero la invención no está limitada a esto.

La unidad 18 de temporización se compone de un primer temporizador 38, correspondiente al primer controlador 34, y un segundo temporizador 40, correspondiente al segundo controlador 36. El primer temporizador 38 y el segundo temporizador 40 tienen cada uno registros específicos. Si en estos registros se escriben datos de temporización, los temporizadores dan salida a una señal de finalización del tiempo cuando transcurre el tiempo especificado por los datos de temporización.

El aparato 10 de control de esta realización tiene una primera tabla 42 de datos de temporización, una segunda tabla 44 de datos de temporización, una primera tabla 46 de datos de control y una segunda tabla 48 de datos de control.

Los datos de temporización para controlar la temporización en la que cambia el funcionamiento del primer controlador 34 y del segundo controlador 36 (más específicamente, estos datos indican el intervalo de tiempo entre cambios de control sucesivos) se almacenan en la primera tabla 42 de datos de temporización y en la segunda tabla 44 de datos de temporización.

La primera tabla 46 de datos de control tiene n tablas 46-1 a 46-n: cada una de estas tablas 46-1 a 46-n almacena uno respectivo de n tipos de datos de control para controlar el funcionamiento del primer controlador 34 en los respectivos tiempos de cambio de control.

La segunda tabla 48 de datos de control tiene asimismo m tablas 48-1 a 48-m, cada una de las cuales almacena uno respectivo de m tipos de datos de control para controlar el funcionamiento del segundo controlador 36 en los respectivos tiempos de cambio de control.

Cada una de estas tablas 42, 44, 46-1 a 46-n y 48-1 a 48-n está dispuesta en un respectivo espacio de dirección asignado en la memoria 14, y los datos almacenados en cada tabla son establecidos por la CPU 12 antes de que comience el control.

El aparato 10 de control de esta realización tiene también un medio 50 de control del primer temporizador, una primera unidad 54 de procesamiento DMA y una segunda unidad 56 de procesamiento DMA.

La primera unidad 54 de procesamiento DMA tiene un controlador 52 de bifurcación y n canales 54-1 a 54-n DMA (subcanales) correspondientes a los n tipos de datos de control para el primer controlador 34.

La segunda unidad 56 de procesamiento DMA tiene m canales 56-1 a 56-m DMA correspondientes a los m tipos de datos de control para el segundo controlador 36.

El medio 50 de control del primer temporizador, el controlador 52 de bifurcación, los canales 54-1 a 54-n DMA y los canales 56-1 a 56-m DMA constituyen la unidad 16 DMA mostrada en la figura 1 y funcionan como canales DMA independientes.

La figura 3 muestra la configuración y el funcionamiento básico del DMA. Tal como se muestra en la figura, cada canal DMA tiene un registro R1 de orígenes de transferencia, un registro R2 de destinos de transferencia, un registro R3 de cuentas de transferencia, un registro R4 de métodos de transferencia y un registro R5 de destinos de vínculo. El registro R1 de fuentes de transferencia y el registro R2 de destinos de transferencia son, respectivamente, para almacenar la dirección de origen y la dirección de destino de la transferencia DMA. El registro R3 de cuentas de transferencia es para almacenar la cuenta de transferencia de datos para una activación (es decir, el número de bytes de datos transferidos cada vez que se activa el canal). El registro R4 de métodos de transferencia almacena el método utilizado para la transferencia de datos, tal como si los datos se transfieren de byte en byte o de bloque en bloque. El registro R5 de destinos de vínculo es para designar el canal DMA a activar cuando termina el proceso de transferencia DMA en el actual canal o subcanal. Es decir, cuando empieza el DMA, el número de bytes de datos especificados en el registro R3 de cuentas de transferencia se transfiere, mediante el método especificado en el registro R4 de métodos de transferencia, de la dirección de origen almacenada en el registro R1 de orígenes de transferencia a la dirección de destino almacenada en el registro R2 de destinos de transferencia. Cuando finaliza la transferencia de datos, se activa el canal DMA registrado en el registro R5 de destinos de vínculo (el "canal DMA vinculado" posterior).

Cuando se han transferido datos por DMA, los valores de dirección establecidos en el registro R1 de orígenes de transferencia y el registro R2 de destinos de transferencia se incrementan automáticamente para señalar la siguiente dirección de memoria. Además, los registros R1 a R5 DMA y los registros empleados por el primer temporizador 38 y el segundo temporizador 40 se reservan en direcciones específicas en la memoria 14, y los datos se escriben en los registros mediante la transferencia de datos a la dirección de memoria correspondiente.

El funcionamiento de esta realización se describe a continuación con referencia a la figura 2.

En primer lugar, cuando se envía una señal de inicio de accionamiento de la CPU 12 al medio 50 de control del primer temporizador (S10), el medio 50 de control del primer temporizador lee los primeros datos de temporización de la primera tabla 42 de datos de temporización (S12) y pasa los datos de temporización al registro del primer temporizador 38 (S14). Cuando transcurre el tiempo especificado por los datos de temporización tras haberse almacenado los datos de temporización en su registro, el primer temporizador 38 envía una señal de finalización del tiempo al controlador 52 de bifurcación de la primera unidad 54 de procesamiento DMA (S16).

El controlador 52 de bifurcación es activado por la señal de finalización del tiempo, lee los datos de temporización de la segunda tabla 44 de datos de temporización (S18) y transfiere los datos de temporización al registro del segundo temporizador 40 (S20). Cuando finaliza esta transferencia de datos, el controlador 52 de bifurcación activa el canal DMA vinculado, es decir, el canal 54-1 DMA (S22). Cuando transcurre el tiempo especificado por los datos de temporización tras haberse escrito los datos de temporización en su registro, el segundo temporizador 40 da salida a una señal de finalización del tiempo hacia canal 56-1 DMA de la segunda unidad 56 de procesamiento DMA (S24). Como resultado, se activa el canal 56-1 DMA.

Tal como se ha descrito de este modo, el canal 54-1 DMA de la primera unidad 54 de procesamiento DMA es activado por una señal de inicio de accionamiento procedente de la CPU 12, y tras transcurrir entonces el tiempo especificado por los datos de temporización, el canal 56-1 DMA de la segunda unidad 56 de procesamiento DMA se activa. A partir de entonces, la primera unidad 54 de procesamiento DMA y la segunda unidad 56 de procesamiento DMA procesan las transferencias DMA por medio de los canales 54-1 a 54-n DMA y los canales 56-1 a 56-m DMA.

Más específicamente, el canal 54-1 DMA, activado por el controlador 52 de bifurcación en la primera unidad 54 de procesamiento DMA, lee los primeros datos de control de la tabla 46-1 en la primera tabla 46 de datos de control (S26) y los transfiere al primer controlador 34 (S28). Cuando finaliza esta transferencia de datos, el canal 54-2 DMA, que es el canal DMA vinculado del canal 54-1 DMA, se activa y lee y transfiere los primeros datos de control de la tabla 46-2 al primer controlador 34. Este proceso se repite hasta que cada canal 54-i DMA (donde 1 \leq i \leq n) se haya activado, uno tras otro, haya leído los primeros datos de control de la tabla 46-i (S30) y haya transferido los datos de control al primer controlador 34 (S32); por tanto, se transfieren n datos de control diferentes al primer controlador 34.

Asimismo, en la segunda unidad 56 de procesamiento DMA, el canal 56-1 DMA, activado por el segundo temporizador 40, lee los primeros datos de la tabla 48-1 en la segunda tabla 48 de datos de control (S34) y los transfiere al segundo controlador 36 (S36).

Cuando finaliza esta transferencia de datos, el canal 56-2 DMA, que es el canal DMA vinculado del canal 56-1 DMA, se activa, lee los primeros datos de control de la tabla 48-2 y los transfiere al segundo controlador 36. Este proceso se repite hasta que cada canal 56-i DMA (donde 1 \leq i \leq n) se haya activado, uno tras otro, haya leído (S38) y transferido (S40) los primeros datos de control de la tabla 48-i al segundo controlador 36.

El medio 50 de control del primer temporizador es el canal DMA vinculado del canal 54-n DMA en la primera unidad 54 de procesamiento DMA, y cuando finaliza la transferencia de datos del canal 54-n DMA, el medio 50 de control del primer temporizador se reinicia (S42). Por tanto, las etapas S12 a s40 anteriormente descritas se repiten cuando los datos de temporización leídos de la primera tabla 42 de datos de temporización por el medio 50 de control del primer temporizador se transfieren al primer temporizador 38. Puesto que la dirección del registro de origen de transferencia de cada canal DMA se ha incrementado en este instante, los datos de control de cada tipo almacenado en cada tabla se leen y se pasan secuencialmente. Cuando ya no quedan más datos de temporización a leer a continuación de la primera tabla 42 de datos de temporización por el medio 50 de control del primer temporizador, el medio 50 de control del primer temporizador deja de funcionar y la secuencia de transferencia de datos finaliza.

En la temporización de control especificada por los datos de temporización almacenados en la primera tabla 42 de datos de temporización, la primera unidad 54 de procesamiento DMA transfiere por tanto los n datos de control diferentes almacenados en las n tablas 46-1 a 46-n de la primera tabla 46 de datos de control, uno a uno, al primer controlador 34, y el primer controlador 34 controla entonces la primera unidad 30 de accionamiento según los datos de control recibidos.

Además, en la temporización retardada por un tiempo definido por los datos de temporización almacenados en la segunda tabla 44 de datos de temporización con respecto a una temporización de transferencia de datos de la primera unidad 54 de procesamiento DMA, los m datos de control diferentes almacenados en las m tablas 48-1 a 48-m en la segunda tabla 48 de datos de control son transferidos uno a uno por la segunda unidad 56 de procesamiento DMA al segundo controlador 36, y el segundo controlador 36 controla entonces la segunda unidad 32 de accionamiento según estos datos de control recibidos.

Por tanto, resultará evidente que, como resultado del almacenamiento previo de datos de temporización y datos de control por la CPU 12 según las operaciones de control a lograr por el primer controlador 34 y el segundo controlador 36, esta realización de la presente invención puede, sin imponer carga alguna a la CPU 12, controlar con precisión el funcionamiento de una primera unidad 30 de accionamiento y una segunda unidad 32 de accionamiento que han de ejecutar procesos independientes mutuamente sincronizados.

Debería observarse que los datos de control se transfieren por DMA a dos controladores 34 y 36 debido a que el controlador 52 de bifurcación de la primera unidad 54 de procesamiento DMA activa una segunda unidad 56 de procesamiento DMA. Sin embargo, la presente invención no está limitada en cuanto a esto, y los datos de control pueden transferirse a tres o más unidades de control dentro de la gama de canales DMA utilizables mediante, por ejemplo, la disposición de un dispositivo DMA idéntico al controlador 52 de bifurcación en la segunda unidad 56 de procesamiento DMA de manera que este dispositivo DMA active otra unidad de procesamiento DMA adicional.

Además, el medio 50 de control del primer temporizador se establece como el canal DMA vinculado del último canal 54-n DMA en la primera unidad 54 de procesamiento DMA en la realización anteriormente descrita, y cuando finaliza la transferencia de datos por parte del último canal 54-n DMA, el siguiente ciclo de procesamiento DMA comienza desde el medio 50 de control del primer temporizador. Sin embargo, la invención no está limitada en cuanto a esto. Por ejemplo, al establecer el medio 50 de control del primer temporizador como el canal DMA vinculado del último canal 56-m DMA en la segunda unidad 56 de procesamiento DMA, el tiempo de inicio del ciclo del proceso de la primera unidad 54 de procesamiento DMA puede ser fijado relacionado con el tiempo final de las transferencias de datos por la segunda unidad 56 de procesamiento DMA.

Segunda realización

A continuación se describe una segunda realización de la presente invención. La figura 4 es un diagrama de bloques funcional que muestra la configuración de esta segunda realización de la invención, junto con el flujo de su funcionamiento.

Esta realización aplica la presente invención a un control de una impresora. Una unidad 102 de control del motor, para controlar un motor 100 paso a paso para accionar un carro de impresora, corresponde al primer controlador 34 en la primera realización anterior, y una unidad 106 de control del cabezal de impresión, para controlar un cabezal 104 de impresión, corresponde al segundo controlador 36 de la primera realización anterior.

Además, la primera tabla 46 de datos de control en esta realización se compone de una tabla 108 de patrones de fase y una tabla 110 de corrientes de fase. La segunda tabla 48 de datos de control se compone de una tabla 112 de datos de impresión.

Aún más, la primera unidad 54 de procesamiento DMA se compone de un controlador 116 de patrón de fase y de un controlador 118 de corriente de fase como canales DMA. La segunda unidad 56 de procesamiento DMA se compone de un controlador 120 de impresión y de un controlador 122 de segundo temporizador como canales DMA.

El controlador 116 de patrón de fase transfiere los datos de patrón de fase almacenados en la tabla 108 de patrones de fase a la unidad 102 de control del motor y el controlador 118 de corriente de fase transfiere los datos de corriente de fase almacenados en la tabla 110 de corrientes de fase a la unidad 102 de control del motor. El controlador 120 de impresión transfiere datos de impresión de la tabla 112 de datos de impresión a la unidad 106 de control del cabezal de impresión. Tal como se describe adicionalmente más adelante, se transfieren datos de impresión para un pixel a la unidad 106 de control del cabezal de impresión como datos que denotan si ha de descargarse tinta en cada uno de múltiples segmentos de un periodo de descarga de tinta, y los datos de impresión son transferidos síncronamente a cada segmento de periodo de descarga de tinta por el controlador 122 de segundo temporizador y un tercer temporizador 124 que activa el controlador 120 de impresión basándose en los datos de temporización de la descarga almacenados en la tabla 126 de temporización de descarga.

En general, el patrón de fase de la tensión aplicada al motor debe cambiarse secuencialmente a fin de accionar un motor paso a paso. Por tanto, los datos de temporización de control que indican la temporización para cambiar la fase del motor 100 paso a paso están definidos en la primera tabla 42 de datos de temporización, y los datos de patrón de fase que indican el patrón de fase de la tensión a aplicar al motor 100 paso a paso en la temporización de control están almacenados en la tabla 108 de patrones de fase. También es necesario cambiar la corriente de fase suministrada al motor según el patrón de control del accionamiento cuando se acciona el motor 100 paso a paso, y los datos de corriente de fase que indican la corriente de fase en cada temporización de control están almacenados en la tabla 110 de corrientes de fase.

La figura 5 muestra un ejemplo típico del patrón de control del accionamiento del motor 100 paso a paso, mostrando la figura 5(a) el patrón de velocidad del motor paso a paso y mostrando la figura 5(b) el patrón de corriente suministrada al motor 100 paso a paso. Cuando el motor 100 paso a paso se acciona utilizando un patrón de velocidad con una forma de onda trapezoidal, tal como se muestra en la figura 5(a), se suministra una corriente de fase relativamente alta para acelerar el motor durante un periodo I de aceleración, se suministra una corriente de fase relativamente baja en un periodo II de velocidad constante para vencer el rozamiento y mantener una velocidad constante y se suministra entonces de nuevo una corriente de fase alta en un periodo III de deceleración para producir una fuerza de frenado y frenar el motor. La CPU 12 establece los datos de corriente de fase en cada temporización de control en la tabla 110 de corrientes de fase según el patrón de corriente de fase determinado según el patrón de control del accionamiento del motor 100 paso a paso.

Debería observarse que, después de que el motor 100 paso a paso para, sigue suministrándose una corriente constante en un periodo IV para que se suministre una pequeña corriente en todas las fases del motor 100 paso a paso para atenuar rápidamente vibraciones residuales del motor 100 paso a paso. En la presente memoria, se alude a esta técnica de excitar el motor en todas las fases como suministrar una corriente constante. Por tanto, después de que el motor 100 paso a paso alcance la posición de parada, se definen un patrón de fase de suministro de corriente constante (todas las fases) y un nivel de corriente constante como los últimos datos de control, y el tiempo de suministro de corriente constante se fija como los últimos datos de temporización de
control.

Al igual que en la primera realización, la primera unidad 54 de procesamiento DMA se activa en una temporización determinada por los datos de temporización de control almacenados en la primera tabla 42 de datos de temporización, y los datos de control almacenados en la tabla 108 de patrones de fase y la tabla 110 de corrientes de fase se suministran secuencialmente uno a uno a la unidad 102 de control del motor. Por tanto, el motor 100 paso a paso se controla según un patrón de accionamiento tal como el mostrado en la figura 5(a) basando en los datos almacenados en estas tablas.

Sin embargo, en la presente realización, la fase del motor 100 paso a paso cambia cada vez que el cabezal 104 de impresión imprime un pixel. Entonces, tal como se muestra en la figura 6, el periodo de descarga de tinta del cabezal 104 de impresión para imprimir cada pixel se divide en seis segmentos T1 a T6, por ejemplo, y la densidad de cada pixel puede controlarse mediante la transferencia por parte del controlador 120 de impresión de los datos de impresión, que indican si se descarga o no tinta en cada segmento T1 a T6, a la unidad 106 de control del cabezal de impresión sincronizada a cada segmento T1 a T6. En otras palabras, los datos de impresión almacenados en la tabla 112 de datos de impresión son datos que designan si el cabezal de impresión ha de descargar tinta en cada segmento T1 a T6 en el que el cabezal de impresión puede descargar tinta a fin de imprimir cada pixel, y estos datos de impresión se transfieren a la unidad 106 de control del cabezal de impresión en la temporización correspondiente a cada segmento T1 a T6.

Debería observarse que la descarga de tinta no se limita al periodo de velocidad constante y que puede descargarse tinta durante la aceleración y la deceleración.

Además, el número de segmentos en los que se divide cada periodo de descarga de tinta no se limita a seis, y podría utilizarse cualquier número de segmentos deseado.

Puesto que la fase del motor 100 paso a paso se cambia cada pixel, la transferencia de datos de impresión en los segmentos T1 a T6 para cada pixel debe sincronizarse a la temporización de cambio de fase del motor 100 paso a paso. En esta realización, el controlador 52 de bifurcación enciende el segundo temporizador 40 en la temporización de cambio de fase y activa el controlador 120 de impresión a la llegada de la señal de finalización del tiempo procedente del segundo temporizador 40. El controlador 122 de segundo temporizador se activa tras la transferencia de datos por el controlador 120 de impresión, y los datos de temporización de la descarga almacenados en la tabla 126 de temporización de la descarga (es decir, los datos que indican la duración de los segmentos T1 a T6) se envían al tercer temporizador 124. El controlador 120 de impresión se activa entonces de nuevo a la llegada de la señal de finalización del tiempo procedente del tercer temporizador 124. Mientras se sincroniza a la temporización de cambio de fase del motor, el controlador 120 de impresión transfiere por tanto datos de impresión para cada pixel a la unidad 106 de control del cabezal de impresión en cada segmento T1 a T6.

El funcionamiento de la presente realización se describe a continuación con referencia a la figura 4.

En primer lugar, cuando se envía una señal de inicio de la impresión de la CPU 12 al medio 50 de control del primer temporizador (S50), el medio 50 de control del primer temporizador lee los primeros datos de temporización de la primera tabla 42 de datos de temporización (S52) y los transfiere al primer temporizador 38 (S54). Cuando transcurre el tiempo especificado para los datos de temporización tras recibirse los datos de temporización, el primer temporizador 38 envía una señal de finalización del tiempo al controlador 52 de bifurcación (S56).

El controlador 52 de bifurcación es activado por la señal de finalización del tiempo, lee los datos de temporización de la segunda tabla 44 de datos de temporización (S58) y transfiere los datos de temporización al segundo temporizador 40 (S60). Cuando finaliza la transferencia de datos, el controlador 52 de bifurcación activa el controlador 116 de patrón de fase, es decir, el destino del vínculo DMA (S62). Cuando transcurre el tiempo especificado por los datos de temporización tras recibirse los datos de temporización, el segundo temporizador 40 da salida a una señal de finalización del tiempo hacia el controlador 120 de impresión (S64), y el controlador 120 de impresión se activa así.

El controlador 116 de patrón de fase, activado por el controlador 52 de bifurcación, lee y transfiere los primeros datos de patrón de fase de la tabla 108 de patrones de fase a la unidad 102 de control del motor (S66, S68). Cuando finaliza está transferencia de datos, el controlador 116 de patrón de fase activa el controlador 118 de corriente de fase, es decir, el destino del vínculo DMA (S70). El controlador 118 de corriente de fase activado transfiere los primeros datos de corriente de fase de la tabla 110 de corrientes de fase a la unidad 102 de control del motor (S72, S74).

Por tanto, cuando los datos de patrón de fase y los datos de corriente de fase se transfieren a la unidad 102 de control del motor, la unidad 102 de control del motor controla el motor 100 paso a paso según estos datos transferidos hasta que los siguientes datos de control se reciben en el siguiente ciclo de transferencia DMA.

Además, el controlador 120 de impresión, activado por el segundo temporizador 40, transfiere los primeros datos de impresión de la tabla 112 de datos de impresión a la unidad 106 de control del cabezal de impresión (S76, S78). Cuando finaliza está transferencia de datos, el controlador 122 de segundo temporizador, es decir, el destino del vínculo DMA, se activa (S80), y los datos de temporización de la descarga se transfieren del tercer temporizador 124 a la tabla 126 de temporización de la descarga (S82, S84). Cuando el tercer temporizador 124 da salida a la señal de finalización del tiempo hacia el controlador 120 de impresión (S86), el controlador 120 de impresión se activa de nuevo y los siguientes datos de impresión se transfieren de la tabla 112 de datos de impresión a la unidad 106 de control del cabezal de impresión.

La transferencia de datos de impresión para un pixel finaliza cuando el controlador 120 de impresión termina este proceso de transferencia de datos de impresión tras haberlo ejecutado seis veces. Por tanto, se descarga tinta en los segmentos del periodo de descarga de tinta especificados por los datos de impresión para cada pixel, y por tanto cada pixel se imprime con la densidad deseada.

Por tanto, esta realización de la invención imprime con la densidad especificada para cada pixel como resultado de la transferencia de los datos de patrón de fase y los datos de corriente de fase a la unidad 102 de control del motor en la temporización de cambio de fase especificada por los datos de temporización almacenados en la primera tabla 42 de datos de temporización, y de la transferencia a continuación por parte del controlador 120 de impresión de los datos de impresión en cada segmento T1 a T6 a la unidad 106 de control del cabezal de impresión sincronizada a cada temporización de cambio de fase.

Por tanto, una vez que se aplica una señal de inicio de la impresión al medio 50 de control del primer temporizador después de que la CPU 12 haya almacenado datos de temporización, datos de patrón de fase y datos de corriente de fase en las tablas 42, 108 y 110 según el patrón de control del accionamiento del motor 100 paso a paso, y que los datos de impresión para cada pixel (datos que indican si ha de descargarse tinta en los segmentos T1 a T6 según la densidad de pixel) se han escrito en la tabla 112 de datos de impresión, esta realización de la invención puede ejecutar la operación de impresión sin pasar por la CPU 12.

En otras palabras, esta realización de la invención puede ejecutar con precisión dos procesos independientes mutuamente sincronizados, específicamente, el accionamiento controlado del motor 100 paso a paso y la impresión controlada con un cabezal de impresión, sin imponer carga alguna a la CPU 12.

Debería observarse que, en esta segunda realización, los datos de temporización almacenados en la segunda tabla 44 de datos de temporización especifican el retardo de tiempo desde la temporización de cambio de fase hasta cuando el controlador 120 de impresión se activa. Por tanto, si la posición de impresión se desplaza en la dirección de accionamiento del carro, por ejemplo, la posición de impresión puede ajustarse (el denominado ajuste de offset de izquierda/derecha) estableciendo los datos de temporización de manera apropiada.

Esta segunda realización se ha descrito como una impresión monocroma con un solo cabezal de impresión, pero se entenderá que la presente invención podría aplicarse a una impresora de color que tenga múltiples cabezales de impresión. Es decir, tal como se describe en la primera realización, el número de unidades de control para transferir datos de control por DMA puede incrementarse según sea necesario hasta tres o más de manera que se preve a una unidad de procesamiento DMA idéntica a la segunda unidad 56 de procesamiento DMA para cada controlador de cabezal de impresión y que cada cabezal de impresión pueda controlarse tal como se ha descrito anteriormente.

Tercera realización

A continuación se describe una tercera realización de la presente invención. En esta realización, la primera unidad 54 de procesamiento DMA en la configuración mostrada en la primera realización (véase la figura 2) puede cambiar dinámicamente el funcionamiento de los canales DMA (es decir, el contenido de los registros de control DMA) en la segunda unidad 56 de procesamiento DMA durante la ejecución del control.

La figura 7 es un diagrama de bloques funcional que muestra la configuración de esta tercera realización de la invención, junto con el flujo de su funcionamiento. Tal como se muestra en la figura, la primera unidad 54 de procesamiento DMA de esta realización tiene un controlador 200 de la cuenta de transferencia como canal DMA, y por consiguiente la primera tabla 46 de datos de control tiene una tabla 202 de datos de cuenta de transferencia. En la tabla 202 de datos de cuenta de transferencia se almacenan datos de cuenta de transferencia que especifican cuenta de transferencia de datos del canal 56-1 DMA de la segunda unidad 56 de procesamiento DMA. Cuando el controlador 200 de la cuenta de transferencia se activa, transfiere los datos de cuenta de transferencia de la tabla 202 de datos de cuenta de transferencia al registro R3 de cuentas de transferencia en el canal 56-1 DMA. Por tanto, cuando el primer canal 56-1 DMA en la segunda unidad 56 de procesamiento DMA se activa, transfiere el número de bytes correspondientes a la cuenta de transferencia enviada de la tabla 202 de datos de cuenta de transferencia al registro R3 de cuentas de transferencia.

En esta realización de la invención, la primera unidad 54 de procesamiento DMA puede por tanto cambiar la cantidad de datos transferidos por el canal DMA de la segunda unidad 56 de procesamiento DMA. Esto significa que si esta realización se aplica al control de una impresora, por ejemplo, la primera unidad 54 de procesamiento DMA ejecuta un proceso para almacenar datos recibidos de un ordenador principal en una memoria intermedia de recepción, y la segunda unidad 56 de procesamiento DMA ejecuta un proceso para dar salida a un número específico de pulsos hacia el puerto de salida en la temporización de recepción de datos, el proceso ejecutado por la segunda unidad 56 de procesamiento DMA puede cambiarse dinámicamente desde el lado de la primera unidad 54 de procesamiento DMA de manera que, por ejemplo, el número de pulsos a los que ha dado salida la segunda unidad 56 de procesamiento DMA cambie según los datos recibidos por la primera unidad 54 de procesamiento DMA o incluso se prohíba dar salida a pulsos.

También resultará obvio que aunque en esta tercera realización se varíe el cambio de funcionamiento DMA de un canal 56-1 DMA en la segunda unidad 56 de procesamiento DMA, alternativamente podrían proporcionarse en la segunda unidad 56 de procesamiento DMA múltiples controladores 200 de la cuenta de transferencia para cambiar el funcionamiento DMA de múltiples canales DMA.

Además, el funcionamiento DMA que se cambia no se limita a la cuenta de transferencia. También podría cambiarse la dirección de origen de transferencia, la dirección de destino de transferencia, el método de transferencia y el canal DMA vinculado al escribir apropiadamente datos en los correspondientes registros de control. Por ejemplo, la cuenta de transferencia podría cambiarse para el canal 56-1 DMA mientras la dirección de origen de transferencia se cambia para el canal 56-2 DMA.

La tercera realización describe la primera unidad 54 de procesamiento DMA cambiando el contenido del funcionamiento DMA de la segunda unidad 56 de procesamiento DMA, pero también es posible una configuración en la que la segunda unidad 56 de procesamiento DMA puede cambiar el contenido del funcionamiento DMA de la primera unidad 54 de procesamiento DMA. Aún más, si la segunda unidad 56 de procesamiento DMA se configura para activar otra unidad de procesamiento DMA más, entonces la segunda unidad 56 de procesamiento DMA podría cambiar además el contenido del funcionamiento DMA de esta otra unidad de control DMA.

Cuarta realización

A continuación se describe una cuarta realización de la presente invención. La figura 8 es un diagrama de bloques funcional que muestra la configuración de esta cuarta realización de la invención, junto con el flujo de su funcionamiento.

Esta realización aplica la presente invención a controlar una impresora de chorro, y la primera unidad 54 de procesamiento DMA controla un motor 100 paso a paso para accionar un carro tal como en la segunda realización (figura 4). La segunda unidad 56 de procesamiento DMA tiene un medio 302 de transferencia de datos de tinta para una transferencia DMA de datos de detección de tinta de un sensor 300 de detección de tinta a una memoria.

El sensor 300 de detección de tinta detecta si un depósito de tinta está cargado en la impresora y si hay tinta en el depósito. Su señal de salida es convertida de analógica a digital por un convertidor 303 AD y se almacena en un registro 304 de datos de detección como los datos de detección de tinta.

El medio 302 de transferencia de datos de tinta de la segunda unidad 56 de procesamiento DMA transfiere los datos de detección de tinta almacenados en el registro 304 de datos de detección a la memoria 306 intermedia de datos de detección de tinta.

Un controlador 308 de procesamiento de errores detecta si el depósito de tinta no está instalado o si no hay tinta en el depósito de tinta basándose en los datos de detección de tinta almacenados en la memoria 306 intermedia de datos de detección de tinta y ejecuta un proceso apropiado.

La figura 9 es una vista en planta esquemática que muestra la configuración de una impresora de chorro controlada por la presente realización y la ubicación del sensor 300 de detección de tinta. Tal como se muestra en esta figura, el carro 310 de impresora está guiado por un eje 314 de guiamiento y es accionado a derecha e izquierda, tal como se observa en la figura, a lo largo del eje 314 de guiamiento por el motor 100 paso a paso. El cabezal 312 de impresión dispuesto en el carro 310 imprime sobre un soporte de registro (al que se alude más adelante simplemente como papel) transportado por una unidad 316 de transporte de papel.

Unos depósitos 318 y 320 de tinta pueden instalarse desmontablemente en la impresora. Por ejemplo, el depósito 318 de tinta es un cartucho de tinta de color que contiene tinta de color, y el otro depósito 320 de tinta es un cartucho de tinta negra que contiene tinta negra. Cuando los depósitos 318 y 320 de tinta están instalados, tanto la tinta de color como la tinta negra se suministran a través de unos tubos de tinta, no mostrados en las figuras, hasta el cabezal 312 de impresión.

Dos prismas 324, 326 de detección están dispuestos separados en la dirección de movimiento del carro 310, en el lado del depósito 318 de tinta orientado hacia el espacio 322 de movimiento de carro. De manera parecida, dos prismas 328, 330 de detección están dispuestos separados en la dirección de movimiento del carro 310, en el lado del depósito 320 de tinta orientado hacia el espacio 322 de movimiento del carro.

El sensor 300 de detección de tinta está montado en el lado del carro 310 orientado hacia los depósitos 318 y 320 de tinta, y pasa por tanto delante de los prismas 324, 326, 328, 330 de detección, en este orden o en orden inverso, cuando el carro 310 se acciona a izquierda y derecha tal como se observa en la figura. El sensor 300 de detección de tinta tiene una parte emisora de luz y una parte fotodetectora y detecta si hay tinta en los depósitos 318 y 320 de tinta y si los depósitos 318 y 320 de tinta están instalados basándose en si se refleja luz de los prismas 324 a 330 de detección.

De estos prismas 324 a 330 de detección, los prismas 324 y 328 detectan tinta en los depósitos 318 y 320 de tinta. Cuando la cantidad de tinta contenida en los depósitos 318 y 320 de tinta es mayor o igual que un nivel específico, estos prismas 324 y 328 de detección están sumergidos en la tinta y no reflejan la luz incidente del sensor 300 de detección de tinta. Cuando el nivel de tinta cae por debajo de este nivel específico, los prismas están al descubierto de la tinta y reflejan por tanto la luz incidente. Por tanto, el sensor 300 de detección de tinta puede detectar si hay tinta en los depósitos 318 y 320 de tinta basándose en si se detecta reflexión de los prismas 324 y 328 de detección.

Además, los prismas 326, 330 de detección están dispuestos de manera que estén al descubierto de la tinta independientemente del nivel de tinta en los depósitos 318 y 320 de tinta y por tanto siempre reflejan la luz incidente del sensor 300 de detección de tinta. Por tanto, el sensor 300 de detección de tinta puede detectar si el depósito 318 ó 320 de tinta está instalado basándose en si se detecta reflexión de los prismas 326 ó 330 de detección.

La figura 10 muestra un ejemplo de la señal de tensión de salida del sensor 300 de detección de tinta y la correlación entre las posiciones relativas del carro 310 y los prismas 324 a 330 de detección. Debería observarse que en este ejemplo la tensión de salida disminuye cuando el fotodetector del sensor 300 de detección de tinta detecta luz. Cuando los dos depósitos 318 y 320 de tinta están instalados y hay tinta en ambos depósitos de tinta, no se detectan señales correspondientes a los prismas 324, 328 de detección, tal como se indica en la figura mediante la línea continua, y se da salida a unas señales A y B correspondientes a los prismas 326, 330 de detección. Cuando la tinta en los depósitos 318 y 320 de tinta cae por debajo de un nivel especificado de manera que los prismas 324, 328 de detección quedan expuestos, también se da salida a unas señales C y D correspondientes a los prismas 324, 328 de detección, tal como se indica en la figura mediante las líneas de puntos.

Tal como se muestra en la figura 10, sólo se da salida a las señales correspondientes a los prismas 324 a 330 de detección durante un parte muy pequeña del periodo completo. Para minimizar la capacidad de memoria requerida en la memoria 306 intermedia de datos de detección de tinta, resulta preferible por tanto almacenar únicamente las señales para los periodos antes y después de la salida de las señales correspondientes a los prismas 324 a 330 de detección (es decir, las señales de los periodos I a IV en la figura 10) en la memoria 306 intermedia de datos de detección de tinta como los datos de detección de tinta. Por otra parte, dado que los periodos I a IV vienen determinados por el movimiento del carro 310, la temporización para las transferencias de datos a la memoria 306 intermedia de datos de detección de tinta debe establecerse basándose en la posición del movimiento del carro a fin de captar sólo las señales de los periodos I a IV.

Tal como se muestra en la figura 8 y se describe en la tercera realización anterior, esta realización de la invención dispone por tanto un controlador 200 de la cuenta de transferencia en la primera unidad 54 de procesamiento DMA para controlar el motor 100 paso a paso que acciona el carro 310 y controla la transferencia de datos de detección de tinta por el medio 302 de transferencia de datos de tinta mediante el controlador 200 de la cuenta de transferencia que transfiere datos de la tabla 202 de datos de cuenta de transferencia al registro R3 de cuentas de transferencia del medio 302 de transferencia de datos de tinta.

La figura 11 muestra los datos en la tabla 202 de datos de cuenta de transferencia de esta realización, correlacionados con la posición del sensor 300 de detección de tinta y la temporización de cambio de fase del motor 100 paso a paso. Tal como se muestra en la figura, en la tabla 202 de datos de cuenta de transferencia se almacenan datos de control de transferencia que denotan si se requiere (1 = requerido; 0 = no requerido) transferir los datos de detección de tinta correlacionados con la temporización de cambio de fase del motor 100 paso a paso. Obsérvese que los valores en los intervalos correspondientes a los periodos I a IV son 1.

Al igual que en la segunda realización, la primera unidad 54 de procesamiento DMA se activa en la temporización de cambio de fase. Por tanto, los datos de control de transferencia almacenados en la tabla 202 de datos de cuenta de transferencia también se transmiten al registro R3 de cuentas de transferencia del medio 302 de transferencia de datos de tinta durante la temporización de cambio de fase. Si el valor de los datos de control de transferencia enviados al registro R3 de cuentas de transferencia es 1, la cuenta de transferencia de datos es también 1, y el medio 302 de transferencia de datos de tinta transfiere un byte de datos de detección de tinta del registro 304 de datos de detección a la memoria 306 intermedia de datos de detección de tinta. Sin embargo, si el valor de los datos de control de transferencia escritos en el registro R3 de cuentas de transferencia es 0, la cuenta de transferencia de datos es 0 y el medio 302 de transferencia de datos de tinta no transfiere datos.

Debería observarse que los datos de salida de un sensor tiene arriba una longitud de un byte, pero si los datos de salida del sensor tienen una longitud de 2 bytes, la cuenta de transferencia de datos pasada cuando se requiere una transferencia de datos es "2".

Mediante el control del número de bytes transferidos por el medio 302 de transferencia de datos de tinta de la segunda unidad 56 de procesamiento DMA (o más específicamente, si transfieren o no datos) según la posición del carro 310 controlado por la primera unidad 54 de procesamiento DMA, la presente realización puede por tanto transferir datos de salida del sensor a la memoria 306 intermedia de datos de detección de tinta únicamente en los periodos I a IV requeridos. Esta realización de la invención puede por tanto reducir en gran medida la capacidad de memoria requerida de la memoria 306 intermedia de datos de detección de tinta, mientras que permite que el controlador 308 de procesamiento de errores determine eficazmente si la reserva de tinta está agotada basándose en los datos de detección de tinta.

Quinta realización

A continuación se describe una quinta realización de la presente invención. La figura 12 es un diagrama de bloques funcional que muestra la configuración de esta quinta realización de la invención, junto con el flujo de su funcionamiento.

En esta realización, la primera unidad 54 de procesamiento DMA almacena datos recibidos por la impresora de un ordenador principal en la memoria 420 intermedia de recepción de la primera unidad 418 de control.

La segunda unidad 56 de procesamiento DMA almacena respectivamente las órdenes de control y los datos de impresora entre los datos recibidos almacenados en la memoria de recepción en la memoria 424 intermedia de órdenes y la memoria 426 intermedia de imágenes de la segunda unidad 422 de control.

La primera unidad 418 de control ejecuta un proceso de control específico basado en los datos recibidos almacenados en la memoria 420 intermedia de recepción. La segunda unidad 422 de control ejecuta un proceso de control específico basado en los datos almacenados en la memoria 424 intermedia de órdenes y la memoria 426 intermedia de imágenes.

La figura 13 muestra un ejemplo de datos enviados de un ordenador principal a una impresora en esta realización la invención. En el tren de datos mostrado en esta figura, el valor 00 indica que el byte inmediatamente posterior es una orden de control, y el valor 01 indica que el siguiente byte es datos de impresión. En este ejemplo, por tanto, x1, x2 y x3, que siguen a los valores 00, se interpretan como órdenes de control, y d1, d2, etc., que siguen a los valores 01, se interpretan como datos de impresión. Las órdenes de control que vienen detrás de un 00 recibido se transfieren a la memoria 424 intermedia de órdenes, y los datos de impresión que vienen detrás de un 01 recibido se transfieren a la memoria 426 intermedia de imágenes.

Para lograr este funcionamiento, la primera unidad 54 de procesamiento DMA tiene un medio 400 de transferencia de datos recibidos, un medio 402 de transferencia de tablas y un medio 404 de transferencia de destinos de vínculo como canales DMA. La segunda unidad 56 de procesamiento DMA tiene como canales DMA un controlador 406 de conmutación, un medio 408 de transferencia de órdenes y un medio 410 de transferencia de datos. O bien el medio 408 de transferencia de órdenes, o bien el medio 410 de transferencia de datos, se establece como el canal DMA vinculado del controlador 406 de conmutación. Los datos recibidos por la impresora, procedentes del ordenador principal, se almacenan en el registro 412 de recepción.

Cuando el medio 400 de transferencia de datos recibidos de la primera unidad 54 de procesamiento DMA es activado por el controlador 52 de bifurcación, los datos recibidos se transfieren del registro 412 de recepción a la memoria 420 intermedia de recepción. El medio 402 de transferencia de tablas transfiere entonces los datos recibidos almacenados en la memoria 420 intermedia de recepción a la memoria 416 intermedia de tablas.

La memoria 416 intermedia de tablas da salida a valores determinados por los datos escritos en la misma hacia un registro 416a de salida específico. Tal como se muestra en la figura 14, la memoria 416 intermedia de tablas da salida a un número CH_A de canal DMA hacia el medio 408 de transferencia de órdenes en la segunda unidad 56 de procesamiento DMA cuando se recibe un valor 00 que indica que una orden de control, y cuando se recibe un valor 01 que indica datos de impresora, da salida a un número CH_B de canal DMA hacia el medio 410 de transferencia de datos de la segunda unidad 56 de procesamiento DMA.

El medio 404 de transferencia de destinos de vínculo pasa entonces los datos escritos en el registro 416a de salida al registro R5 de destinos de vínculo del controlador 406 de conmutación en la segunda unidad 56 de procesamiento DMA. Por tanto, el destino de vínculo del controlador 406 de conmutación en la segunda unidad 56 de procesamiento DMA se establece como el medio 408 de transferencia de órdenes o el medio 410 de transferencia de datos según el valor (00 ó 01) de los datos recibidos.

El medio 408 de transferencia de órdenes transfiere datos de la memoria 420 intermedia de recepción a la memoria 424 intermedia de órdenes, y el medio 410 de transferencia de datos transfiere datos de la memoria 420 intermedia de recepción a la memoria 426 intermedia de imágenes. Esto significa que en la memoria 424 intermedia de órdenes sólo se almacenan órdenes de control en los datos recibidos y que en la memoria 426 intermedia de imágenes sólo se almacenan datos de impresión en los datos recibidos.

Por tanto, las transferencias de datos de la memoria 420 intermedia de recepción en la presente realización son ejecutadas por el medio 402 de transferencia de tablas, el medio 408 de transferencia de órdenes y el medio 410 de transferencia de datos, pero cuando un byte de datos de la memoria 420 intermedia de recepción ha sido transferido por uno cualquiera de estos medios de transferencia, la dirección de origen de transferencia se incrementa en los tres medios de transferencia. Por consiguiente, cuando datos 00 ó 01 que indican el tipo de datos son transferidos de la memoria intermedia de recepción por el medio 402 de transferencia de tablas, el medio 408 de transferencia de órdenes o el medio 410 de transferencia de datos transfiere la orden de control o los datos de impresión que siguen al 00 o el 01, respectivamente, y el medio 402 de transferencia de tablas transfiere entonces los siguientes datos 00 ó 01. Por tanto, dado que el medio 402 de transferencia de tablas siempre envía un 00 o un 01 que indica el tipo de datos de la memoria 420 intermedia de recepción a la memoria 416 de tablas, no se transferirán a la memoria 416 de tablas valores distintos a 00 ó 01.

A continuación, el proceso de transferencia de datos que envía datos de la memoria 420 intermedia de recepción a la memoria 424 intermedia de órdenes o la memoria 426 intermedia de imágenes en la presente invención se describe más específicamente con referencia a un caso en el que el tren de datos mostrado en la figura 13 se almacena en la memoria 420 intermedia de recepción. Obsérvese que la dirección de origen de transferencia del medio 402 de transferencia de tablas se fija en la primera dirección en la memoria 420 intermedia de recepción.

El medio 402 de transferencia de tablas primero transfiere el primer valor, 00, de los datos recibidos a la memoria 416 de tablas. Esto hace que la memoria 416 de tablas saque una CH_A correspondiente al 00 hacia el registro 416a de salida. El medio 404 de transferencia de destinos de vínculo transfiere entonces la dirección CH_A escrita en el registro 416a de salida al registro R5 de destinos de vínculo del controlador 406 de conmutación en la segunda unidad 56 de procesamiento DMA. El canal DMA vinculado del controlador 406 de conmutación se envía entonces al medio 408 de transferencia de órdenes. Es decir, cuando el medio 408 de transferencia de órdenes se activa después del controlador 406 de conmutación, la segunda unidad de datos recibidos, es decir, la orden x1 de control, se transfiere a la memoria 424 intermedia de órdenes.

Las cuarta y sexta unidades de datos, es decir, las órdenes x2 y x3 de control correspondientes al valor 00 de las tercera y quinta unidades de datos, se transfieren asimismo a la memoria 424 intermedia de órdenes.

De manera similar, se da salida a la dirección CH_B de la memoria 416 de tablas debido al valor 01 de las séptima y novena unidades de datos y se escribe en el registro R5 de destinos de vínculo del controlador 406 de conmutación, activando así el medio 410 de transferencia de datos. Por tanto, los valores d1 y d2 de datos de impresión en los octavo y décimo bloques son transferidos por el medio 410 de transferencia de datos a la memoria 426 intermedia de imágenes.

Dependiendo de si los datos recibidos por la primera unidad 54 de procesamiento DMA son una orden de control o datos de impresión, esta realización de la invención cambia por tanto el destino de transferencia de datos de la segunda unidad 56 de procesamiento DMA a la memoria 424 intermedia de órdenes o la memoria 426 intermedia de imágenes.

Esta realización se ha descrito a título de ejemplo empleando dos tipos de datos recibidos, órdenes de control y datos de impresión, pero resultará obvio que podría haber tres o más tipos de datos recibidos. En este caso, se disponen canales DMA correspondientes a cada uno de los tipos de datos procesados en la segunda unidad 56 de procesamiento DMA, y el canal DMA vinculado del medio de control de conmutación se establece según el tipo de datos recibidos para enviar datos a memorias intermedias para cada tipo de datos.

Tal como se ha descrito anteriormente, dado que una segunda unidad de procesamiento DMA para transferir datos de control a una segunda unidad de control puede activarse desde una primera unidad de procesamiento DMA para transferir datos de control a una primera unidad de control, la presente invención puede transferir independientemente datos de control a unas primera y segunda unidades de control mientras sincroniza las transferencias de datos. Por tanto, la presente invención permite operaciones de control más complejas utilizando el acceso directo a memoria.

Claims (17)

1. Aparato de control para enviar a cada una de múltiples unidades de control datos de control apropiados para la respectiva unidad (34, 36) de control, estando cada unidad de control adaptada para ejecutar un proceso basado en uno o múltiples tipos de datos de control que comprende:

una primera unidad (54) de procesamiento DMA que está adaptada para activarse cada vez que recibe una primera señal de activación, para leer de una memoria unos primeros datos de control de un tipo adecuado para una primera unidad (34) de control y para transferir los datos de control a la primera unidad (34) de control; y

una segunda unidad (56) de procesamiento DMA que está adaptada para activarse cada vez que recibe una segunda señal de activación, para leer de la memoria unos segundos datos de control de un tipo adecuado para una segunda unidad (36) de control y para transferir los segundos datos de control a la segunda unidad (36) de control;

caracterizado porque la primera unidad (54) de procesamiento DMA comprende un medio (52) de activación DMA para ejecutar un proceso de envío de la segunda señal de activación a la segunda unidad (56) de procesamiento DMA.

2. Aparato de control según la reivindicación 1, en el que las unidades (54, 56) de procesamiento están adaptadas para leer dichos primer y segundo datos de control de unas primera y segunda tablas (46, 48) de datos de control, respectivamente; y

se proporciona un medio de establecimiento de datos de control para escribir datos de control en las primera y segunda tablas de datos de control.

3. Aparato de control de cualquier reivindicación 1 ó 2, que comprende además:

un primer medio (38) de reloj adaptado para recibir unos primeros datos de temporización que especifican un cierto primer intervalo de tiempo y para dar salida a una señal de finalización del tiempo cuando dicho primer intervalo de tiempo transcurre tras haberse recibido los primeros datos de temporización; y

un primer medio (50) de temporización DMA que está adaptado para activarse cada vez que recibe una primera señal de activación, para leer de la memoria los primeros datos de temporización y para enviar los primeros datos de temporización leídos al primer medio (38) de reloj;

en el que la señal de finalización del tiempo a la que ha dado salida el primer medio (38) de reloj se aplica a la primera unidad (54) de procesamiento DMA como la primera señal de activación; y

la primera unidad (54) de procesamiento DMA está adaptada para aplicar dicha primera señal de activación a dicho primer medio (50) de temporización DMA cuando finaliza la operación de transferencia de datos.

4. Aparato de control según la reivindicación 3, en el que:

el primer medio (50) de temporización DMA está adaptado para leer dichos primeros datos de temporización de una tabla (42) de datos de temporización; y

se proporciona un medio de fijación de datos de temporización para establecer datos de temporización en la tabla (42) de datos de temporización.

5. Aparato de control según una cualquiera de las reivindicaciones 3 ó 4, que comprende además:

un segundo medio (40) de reloj adaptado para recibir unos segundos datos de temporización que especifican un cierto segundo intervalo de tiempo y para dar salida a una señal de finalización del tiempo cuando dicho segundo intervalo de tiempo transcurre tras haberse recibido los segundos datos de temporización;

en el que el medio (52) de activación DMA comprende un segundo medio de temporización DMA adaptado para leer de la memoria los segundos datos de temporización y para enviarlos al segundo medio (40) de reloj cada vez que recibe la primera señal de activación;

enviándose la señal de finalización del tiempo a la que ha dado salida el segundo medio (40) de reloj como la segunda señal de activación a la segunda unidad (56) de procesamiento DMA.

6. Aparato de control según una cualquiera de las reivindicaciones 1 a 5, en el que la primera unidad (54) de procesamiento DMA comprende unos respectivos primeros medios (54-1 - 54-n) DMA para cada uno de uno o múltiples tipos de primeros datos de control, estando cada medio DMA adaptado para leer de la memoria los primeros datos de control de un tipo respectivo y para transferir los datos leídos a la primera unidad (34) de control, unidad de datos a unidad de datos.

7. Aparato de control según la reivindicación 6, en el que:

la segunda unidad (56) de procesamiento DMA comprende unos respectivos segundos medios (56-1 - 56-m) DMA para cada uno de uno o múltiples tipos de segundos datos de control, estando cada segundo medio DMA adaptado para leer los segundos datos de control de un tipo respectivo de la memoria y para transferir los datos leídos a la segunda unidad de control, unidad de datos a unidad de datos; y

la primera unidad (54) de procesamiento DMA comprende un medio (200) DMA de control de operación DMA para leer de la memoria y transferir a un registro (R3) de control de al menos unos datos de control del funcionamiento de un segundo medio (56-1) DMA que especifican la operación de transferencia de datos de ese un segundo medio DMA.

8. Aparato de control según la reivindicación 6 ó 7, en el que un primer medio (54-1) DMA está adaptado para ser activado por la primera señal de activación, y el otro primer medio DMA está dispuesto para activarse secuencialmente después de que dicho un primer medio DMA se haya activado.

9. Aparato de control según la reivindicación 7, en el que los datos de control de operación representan información sobre uno o más de lo siguiente: el origen de transferencia de datos de los medios DMA, el destino de transferencia de datos, la cuenta de transferencia de datos, el canal DMA vinculado que indican un medio DMA a activar a continuación.

10. Aparato de control según la reivindicación 9, en el que:

los segundos medios DMA comprenden un medio (56-1) DMA principal y una pluralidad de medios DMA secundarios que pueden ser activados por el primer medio DMA; y

el medio (200) DMA de control de operación DMA está adaptado para transferir al registro (R3) de control del medio (56-1) DMA principal datos que especifican a cualquiera de la pluralidad de medios DMA secundarios como el canal DMA vinculado.

11. Uso de un aparato de control según la reivindicación 3 en una impresora, en el que:

la primera unidad de control es una unidad (102) de control para controlar un motor (100) paso a paso que acciona un carro de la impresora;

la segunda unidad (106) de control es una unidad de control para controlar un cabezal (104) de impresión dispuesto en el carro;

los primeros datos de temporización transferidos al primer medio (38) de reloj por el primer medio (50) de temporización DMA son datos de temporización que especifican la temporización de cambio de fase del motor (100) paso a paso;

los datos de control transferidos a la primera unidad (102) de control por la primera unidad (54) de procesamiento DMA incluyen datos de patrón de fase para especificar el patrón de fase de una tensión a aplicar al motor paso a paso en cada temporización de cambio de fase y datos de corriente para especificar la corriente a suministrar al motor (100) paso a paso en cada temporización de cambio de fase; y

los datos de control transferidos a la segunda unidad (106) de control por la segunda unidad (56) de procesamiento DMA incluyen datos de impresión a imprimir por el cabezal (104) de impresión sincronizados con la temporización de cambio de fase.

12. Uso según la reivindicación 11, en el que:

la impresora es una impresora de chorro de tinta;

los datos de impresión son datos que especifican, para cada pixel a imprimir por el cabezal (104) de impresión, si ha de descargarse tinta en cada uno de múltiples segmentos de tiempo de un periodo de descarga de tinta del cabezal de impresión; y

la segunda unidad (56) de procesamiento DMA comprende un medio (120) DMA de datos de impresión adaptado para activarse cada vez que se recibe una señal de activación para leer de la memoria los datos de impresión y transferir los datos leídos a la segunda unidad (106) de control; y

se proporcionan unos medios (122, 124) de activación para enviar la señal de activación al medio (120) DMA de datos de impresión en una temporización correspondiente a cada uno de los múltiples segmentos de tiempo.

13. Uso del aparato de control según la reivindicación 7 y cualquiera de las reivindicaciones 3 a 5 en una impresora, en el que:

la primera unidad de control es una unidad (102) de control para controlar un motor (100) paso a paso que acciona un carro de una impresora de chorro de tinta;

la impresora de chorro de tinta tiene un medio (300) de salida de datos de tinta para dar salida a una señal de detección de tinta que indica la ausencia o presencia de tinta, estando la temporización a la que se da salida a la señal de detección de tinta correlacionada con la posición del carro;

la segunda unidad (308) de control es una unidad de procesamiento para ejecutar un proceso específico basado en los datos de detección de tinta obtenidos de la señal de detección de tinta;

los primeros datos de temporización son datos de temporización que especifican la temporización de cambio de fase del motor (100) paso a paso;

los primeros datos de control transferidos a la primera unidad (102) de control contienen datos de patrón de fase para especificar el patrón de fase de una tensión a aplicar al motor (100) paso a paso en cada temporización de cambio de fase y datos de corriente para especificar la corriente a suministrar al motor paso a paso en cada temporización de cambio de fase;

la segunda unidad (56) de procesamiento DMA comprende un medio (302) DMA de transferencia de datos de tinta para leer de una memoria datos de detección de tinta obtenidos de la señal de detección de tinta y transferir los datos leídos a la segunda unidad (308) de control; y

el medio (200) DMA de control de operación DMA está adaptado para leer de la memoria datos de cuenta de transferencia y para transferir los datos leídos a un registro (R3) de control del medio (302) DMA de transferencia de datos de tinta como datos de control de operación que especifican la cuenta de transferencia de datos,

representando los datos de cuenta de transferencia un número natural.

14. Uso del aparato de control según la reivindicación 10 en una impresora, en el que:

la primera unidad de control tiene una memoria (420) intermedia de recepción para almacenar datos recibidos por la impresora;

la segunda unidad (422) de control tiene múltiples memorias (424, 426) intermedias de tipo específico para almacenar datos recibidos agrupados por tipo de datos;

los múltiples medios (408, 410) DMA secundarios se proporcionan según los tipos de datos recibidos almacenados en la memoria (420) intermedia de recepción para transferir datos recibidos almacenados en la memoria intermedia de recepción a las memorias (424, 426) de tipo específico según el tipo de datos;

se proporciona un medio (416) de tabla para dar salida hacia una memoria a datos de identificación DMA que indican los medios DMA secundarios correspondientes a un tipo de datos recibidos cuando se aplican datos que indican el tipo de datos recibidos al medio de tabla; y

la primera unidad (54) de procesamiento DMA comprende:

un medio (400) DMA de transferencia de datos recibidos para leer de la memoria y transferir a la memoria (420) intermedia de recepción datos recibidos por la impresora,

un medio (402) DMA para leer de la memoria intermedia de recepción y transferir al medio (416) de tabla datos que indican un tipo de datos; y

un medio (404) DMA para leer de la memoria los datos de identificación DMA a los que ha dado salida el medio (416) de tabla y transferirlos a un registro (R5) de control del medio (406) DMA principal como datos de control de operación que especifican el canal DMA vinculado.

15. Método de control para enviar a cada una de múltiples unidades (34, 36) de control datos de control apropiados para la respectiva unidad de control, estando cada unidad de control adaptada para ejecutar un proceso basado en uno o múltiples tipos de datos de control, que comprende las etapas de:

a) detectar unas primeras señales de activación;

b) al recibirse cada primera señal de activación detectada, leer de una memoria, por acceso directo a memoria a través de una primera unidad (54) de procesamiento DMA, datos de control de un tipo adecuado para una primera unidad (34) de control y transferir los datos de control a la primera unidad (34) de control;

c) detectar unas segundas señales de activación; y

d) al recibirse cada segunda señal de activación detectada, leer de la memoria, por acceso directo a memoria a través de una segunda unidad (56) de procesamiento DMA, datos de control de un tipo adecuado para una segunda unidad (36) de control y transferir los datos de control a la segunda unidad (36) de control;

caracterizado porque la segunda señal de activación es emitida por dicha primera unidad (54) de procesamiento DMA como parte de la etapa b).

16. Método según la reivindicación 15, que comprende además:

e) detectar unas señales de activación de temporización;

f) al recibirse cada señal de activación de temporización detectada, leer de la memoria datos de temporización que especifican una temporización de operación de cambio para la primera unidad de control, y emitir la primera señal de activación cuando transcurre un tiempo especificado por los datos de temporización.

17. Método según la reivindicación 15 ó 16, en el que la etapa b) comprende, al recibirse cada primera señal de activación, leer datos de temporización de la memoria y emitir la segunda señal de activación cuando transcurre un tiempo especificado por los datos de temporización.