JP7419715B2 - 画像形成装置、データ整合性判定方法 - Google Patents

画像形成装置、データ整合性判定方法 Download PDF

Info

Publication number
JP7419715B2
JP7419715B2 JP2019170098A JP2019170098A JP7419715B2 JP 7419715 B2 JP7419715 B2 JP 7419715B2 JP 2019170098 A JP2019170098 A JP 2019170098A JP 2019170098 A JP2019170098 A JP 2019170098A JP 7419715 B2 JP7419715 B2 JP 7419715B2
Authority
JP
Japan
Prior art keywords
data
transfer
processor
consistency determination
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019170098A
Other languages
English (en)
Other versions
JP2021047667A (ja
Inventor
英雄 谷井
裕一 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2019170098A priority Critical patent/JP7419715B2/ja
Priority to CN202010965819.7A priority patent/CN112527703A/zh
Priority to US17/024,572 priority patent/US20210089254A1/en
Publication of JP2021047667A publication Critical patent/JP2021047667A/ja
Application granted granted Critical
Publication of JP7419715B2 publication Critical patent/JP7419715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1293—Printer information exchange with computer
    • G06F3/1294—Status or feedback related to information exchange
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/121—Facilitating exception or error detection and recovery, e.g. fault, media or consumables depleted
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1223—Dedicated interfaces to print systems specifically adapted to use a particular technique
    • G06F3/1229—Printer resources management or printer maintenance, e.g. device status, power levels
    • G06F3/1234—Errors handling and recovery, e.g. reprinting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
    • G06F3/1284—Local printer device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations

Description

本発明は、画像形成装置、及び画像形成装置におけるデータ通信時に実行されるデータ整合性判定方法に関する。
シリアルバスに接続されたスレーブデバイスごとに当該シリアルバスを介したデータ通信における通信プロトコルを切り替え可能なデータ通信装置が知られている（特許文献１参照）。
また、画像形成装置のメイン制御ボードに搭載されたＣＰＵと、画像形成部などの機能部を制御するＡＳＩＣと、前記ＣＰＵ及び前記ＡＳＩＣ間でデータを転送するデータ転送処理を実行するＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラーとを備える画像形成装置が知られている。ＡＳＩＣには、前記機能部に含まれるモーターなどの駆動部や、画像形成装置の種々の状態を検出するセンサーなどが接続されている。また、前記ＡＳＩＣは、ＣＰＵの指示に基づいて前記駆動部を制御可能であり、また、前記センサーによる検出結果を示す検出データを取得可能である。
前記画像形成装置では、前記ＣＰＵと前記ＡＳＩＣとがシリアルバスを介して通信可能に接続されている。前記ＣＰＵは、前記ＡＳＩＣと通信を行い当該ＡＳＩＣが取得した前記検出データを受信する。また、前記ＣＰＵは、前記ＡＳＩＣと通信を行い前記駆動部の制御に用いられる制御データを前記ＡＳＩＣに送信する。
従来、前記ＣＰＵ及び前記ＡＳＩＣは、それぞれの間で通信を行う際に、データの転送前にデータのチェックサムを生成して当該データに付加し、データ転送後に転送されたデータのチェックサムを生成して、転送されたデータに含まれるチェックサムと比較することにより、転送前後におけるデータの整合性を判定する整合性判定処理を実行する。
特開２００５－１９６４８６号公報
しかしながら、従来の画像形成装置では、データ転送処理が行われるごとに前記整合性判定処理が行われる。そのため、データ転送処理ごとに、前記ＣＰＵが、転送されたデータのチェックサムを生成する処理、及び整合性判定処理を行う必要があるため、前記ＣＰＵのリソースを割かざるを得ず、前記ＣＰＵの負荷が大きくなるという問題がある。
本発明の目的は、転送されるデータのタイプに応じてデータ転送時の第１プロセッサー又は第２プロセッサーの負荷を軽減することが可能な画像形成装置、及び画像形成装置におけるデータ通信時に実行されるデータ整合性判定方法を提供することにある。
本発明の一の局面に係る画像形成装置は、第１プロセッサーと、第２プロセッサーと、バスによって前記第１プロセッサー及び前記第２プロセッサーと通信可能に接続されており、前記バスを介して前記バスに接続された記憶媒体及び前記第２プロセッサー間でデータを転送するデータ転送処理を実行するデータ転送部と、を備える。前記画像形成装置は、前記データ転送部による転送前のデータと転送後のデータとの整合性を判定する整合性判定処理を実行する整合性判定部を有する。前記整合性判定部は、前記データのタイプが予め定められた第１タイプである場合に前記整合性判定処理を実行し、前記データのタイプが前記第１タイプとは異なる第２タイプである場合は前記整合性判定処理を実行しないように構成されている。
本発明の他の局面に係るデータ整合性判定方法は、第１プロセッサーと、第２プロセッサーと、データ転送部と、を備える画像形成装置において実行されるデータ整合性判定方法である。前記データ転送部は、バスによって前記第１プロセッサー及び前記第２プロセッサーと通信可能に接続されており、前記バスを介して前記バスに接続された記憶媒体及び前記第２プロセッサー間でデータを転送するデータ転送処理を実行する。前記データ転送部による転送前のデータと転送後のデータとの整合性を判定する整合性判定処理を実行する整合性判定ステップを含む。前記整合性判定ステップは、前記データのタイプが予め定められた第１タイプである場合に前記整合性判定処理を実行し、前記データのタイプが前記第１タイプとは異なる第２タイプである場合は前記整合性判定処理を実行しない。
本発明によれば、転送されるデータのタイプに応じてデータ転送時の第１プロセッサー又は第２プロセッサーの負荷を軽減することが可能である。
図１は、本発明の実施形態に係る画像形成装置の構成を示す図である。 図２は、本発明の実施形態に係る画像形成装置の構成を示す図である。 図３は、本発明の実施形態に係る画像形成装置で実行されるシリアル通信の処理手順を示す図である。 図４は、本発明の実施形態に係る画像形成装置で実行される通信制御処理の一例を示すフローチャートである。
以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。
まず、図１及び図２を参照して、本発明の実施形態に係る画像形成装置２の構成について説明する。図１は、画像形成装置２の構成を示すブロック図である。また、図２は画像形成装置２の構成を示す断面模式図である。
図１に示すように、画像形成装置２は、マスタープロセッサー４（本発明の第１プロセッサーの一例）と、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラー５（本発明のデータ転送部の一例）と、メモリー６（本発明の記憶媒体の一例）と、シリアルデータバス８（本発明におけるバスの一例）と、一つ又は複数の機能部１０と、スレーブプロセッサー１２（本発明の第２プロセッサーの一例）とを備える。マスタープロセッサー４、ＤＭＡコントローラー５、メモリー６、及びスレーブプロセッサー１２は、シリアルデータバス８を介して相互に通信可能に接続されている。なお、スレーブプロセッサー１２は、機能部１０に対応して設けられており、機能部１０に属するセンサー１６の信号を検出したり、モーターなどの駆動部１７を制御する。なお、機能部１０が複数設けられている場合は、複数の機能部１０に対応して、スレーブプロセッサー１２も複数設けられている。
機能部１０は、画像形成装置２が備える複数の機能のいずれかを実行する。例えば、画像形成装置２は画像形成機能を備えており、この場合、機能部１０の一例は画像形成部４３（図２参照）である。また、画像形成装置２は給紙機能を備えており、この場合、機能部１０の一例は給紙部４４（図２参照）である。なお、本実施形態では、後述するように、画像形成装置２は画像形成機能と、給紙機能とを備えるため、画像形成装置２は、これらの各機能に対応する２つの機能部１０（画像形成部４３及び給紙部４４）を備えるといえる。
画像形成部４３は、上述した機能部１０の具体例である。画像形成部４３は、電子写真方式によって、印刷用紙などのシートに画像を形成する機能、即ち画像形成機能を実行可能である。図２に示すように、画像形成部４３は、感光体ドラム５１、帯電装置５２、露光装置５３、現像装置５４、転写装置５５、及び定着装置５６を備える。帯電装置５２は、感光体ドラム５１の表面を所定の電位に帯電する。露光装置５３は、画像データに基づいて、感光体ドラム５１の表面にレーザー光を照射して露光する。現像装置５４は、露光装置５３によって形成された感光体ドラム５１上の静電潜像を現像する。転写装置５５は、現像装置５４によって感光体ドラム５１上に形成されたトナー像をシートに転写する。定着装置５６は、シートを加熱および加圧して、当該シートに転写されたトナー像を当該シートに定着させる。
給紙部４４は、上述した機能部１０の具体例である。給紙部４４は、画像形成部４３にシートを給紙する機能、即ち給紙機能を実行可能である。図２に示すように、給紙部４４は、給紙カセット６１、ピックアップローラー６２、及び複数の搬送ローラー６３を備える。給紙カセット６１は、印刷に用いられるシートを収容するとともに、当該シートをピックアップローラー６２との接触位置まで持ち上げる。ピックアップローラー６２は、給紙カセット６１に収容されたシートを画像形成装置２の内部に形成された搬送路６０へ搬送する。複数の搬送ローラー６３の各々は、搬送路６０に設けられており、搬送路６０に沿ってシートを搬送する。
図１に示すように、機能部１０は、複数の駆動部１７と、当該複数の駆動部１７に対応する複数のセンサー１６とを備える。なお、以下の説明では、機能部１０が二つの駆動部１７と二つのセンサー１６を備える例について説明するが、駆動部１７及びセンサー１６は、それぞれ三つ以上備えられていてもよく、また、一つずつ備えられていてもよい。
例えば、画像形成部４３が備える複数の駆動部１７は、感光体ドラム５１を回転させるドラムモーター、及び定着装置５６に設けられるヒーターである。また、画像形成部４３が備える複数のセンサー１６は、前記ドラムモーターの回転数を検出するロータリーエンコーダー、及び前記ヒーターの温度を検出する温度センサーである。画像形成部４３に設けられる駆動部１７が、本発明における駆動部の一例である。
また、給紙部４４が備える複数の駆動部１７は、給紙カセット６１の底面に設けられる昇降可能なリフト板を駆動するリフトモーター、及びピックアップローラー６２への回転駆動力の供給の有無を切り替えるクラッチである。また、給紙部４４が備える複数のセンサー１６は、前記リフト板の位置を検出可能なセンサー、及び前記搬送路における予め定められた位置でシートの有無を検出可能なシートセンサーである。給紙部４４に設けられる駆動部１７が、本発明における駆動部の一例である。
なお、センサー１６は、各駆動部１７に関係するものである必要はない。センサー１６は上述した例示に限定されず、例えば、画像形成装置２に設けられた扉又はカバーの開閉を検出するセンサーや、給紙カセット６１の装着状態を検出するセンサー、搬送路６０を搬送されるシートの有無を検出するセンサーなどのように、駆動部１７に対応しないものであってもよい。
なお、画像形成装置２は、原稿から画像データを読み取る画像読取機能を実行可能な画像読取部４２（図２参照）を備えていてもよい。また、画像形成装置２は、画像読取部４２によって読み取られる原稿を搬送する原稿搬送機能を実行可能な原稿搬送部４１（図２参照）を備えていてもよい。この場合、画像読取部４２及び原稿搬送部４１は、それぞれ、上述した機能部１０の具体例である。
スレーブプロセッサー１２には、複数の駆動部１７及び複数のセンサー１６が接続される。具体的に、図１に示すように、スレーブプロセッサー１２には、機能部１０に含まれる複数の駆動部１７及び複数のセンサー１６が接続される。スレーブプロセッサー１２は、マスタープロセッサー４の制御の下、当該スレーブプロセッサー１２に接続された複数の駆動部１７に制御データを出力して各駆動部１７を個別に制御可能である。また、スレーブプロセッサー１２は、当該スレーブプロセッサー１２に接続された複数のセンサー１６の各々から当該センサー１６による検出結果を示す検出データを取得可能である。スレーブプロセッサー１２は、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。
スレーブプロセッサー１２は、後述する整合性判定部１３と、複数のレジスター１４とを備える。複数のレジスター１４には、それぞれ、レジスターアドレスが割り当てられている。複数のレジスター１４は、スレーブプロセッサー１２に接続された複数の駆動部１７に対応している。レジスター１４には、当該レジスター１４に対応する駆動部１７の制御に用いられる制御データが格納される。スレーブプロセッサー１２は、レジスター１４に格納された前記制御データに従って、当該制御データに対応する駆動部１７を制御する。
また、複数のレジスター１４は、スレーブプロセッサー１２に接続された複数のセンサー１６に対応している。レジスター１４には、当該レジスター１４に対応するセンサー１６によって取得された前記検出データが格納される。レジスター１４に格納された前記検出データは、後述のＤＭＡコントローラー５によって、メモリー６において予め定められたアドレスの記憶領域に転送される。前記記憶領域に前記検出データが転送されて記憶されると、マスタープロセッサー４は、当該検出データを必要に応じて処理する。なお、前記検出データが駆動部１７の制御に用いられる前記制御データを生成するために必要なものである場合は、マスタープロセッサー４は、前記検出データがメモリー６に転送されると、その検出データに基づいて、当該検出データの取得元のセンサー１６に対応する駆動部１７に用いられる前記制御データを生成する。
メモリー６は各種データを記憶する。例えば、メモリー６は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びフラッシュメモリーのような半導体メモリーである。メモリー６には、スレーブプロセッサー１２に送信される前記制御データが格納される。また、メモリー６には、スレーブプロセッサー１２から受信される前記検出データが格納される。
ＤＭＡコントローラー５は、シリアルデータバス８を介して、マスタープロセッサー４の指示の下で、メモリー６とスレーブプロセッサー１２との間でデータ転送処理を実行する。具体的には、ＤＭＡコントローラー５は、マスタープロセッサー４からの転送指示に応じて、シリアルデータバス８を介してメモリー６とスレーブプロセッサー１２との間でデータを転送するデータ転送処理を実行する。前記データ転送処理は、メモリー６に格納された前記制御データをスレーブプロセッサー１２に転送する第１転送処理を含む。また、前記データ転送処理は、スレーブプロセッサー１２のレジスター１４に格納された前記検出データをメモリー６に転送する第２転送処理を含む。
図１に示すように、メモリー６は、バッファー２４を備える。バッファー２４には、前記データ転送処理の実行要求（データ転送要求）を示す実行要求データが格納される。例えば、前記実行要求データは、転送対象データを識別する識別情報や、前記転送対象データに対するコマンド、前記転送対象データの転送元を示す転送元情報、転送対象データの転送先を示す転送先情報、及び転送対象データのサイズ（データ量、データサイズ）を示すデータ量情報などを含む。前記転送元情報は、例えば、転送対象データが格納されているメモリー６上の記憶領域を示すアドレス情報である。転送先情報は、例えば、転送対象データが転送先のデバイスにおいて格納される記憶媒体上の記憶領域を示すアドレス情報である。
バッファー２４は、複数の前記実行要求データを格納可能な記憶容量を備える。画像形成装置２では、画像形成装置２の稼働中に発生した前記実行要求データがバッファー２４に蓄積される。
例えば、前記第１転送処理の実行要求を示す前記実行要求データ（第１実行要求データ）には、転送対象データである前記制御データが格納されているメモリーアドレスを示す前記転送元情報、当該制御データが書き込まれるレジスターアドレスを示す前記転送先情報、及び当該制御データのデータ量を示す前記データ量情報が含まれる。
また、前記第２転送処理の実行要求を示す前記実行要求データ（第２実行要求データ）には、転送対象データである前記検出データが格納されているレジスターアドレスを示す前記転送元情報、当該検出データが書き込まれるメモリーアドレスを示す前記転送先情報、及び当該検出データのデータ量を示す前記データ量情報が含まれる。
なお、前記実行要求データは、複数の転送対象データを連続して転送する前記データ転送処理の実行要求を示すものであってもよい。即ち、前記実行要求データは、複数の前記識別情報、複数の前記コマンド、複数の前記転送元情報、複数の前記転送先情報、及び複数の前記データ量情報を含んでいてもよい。また、バッファー２４は、メモリー６の外部に設けられていてもよい。
マスタープロセッサー４は、シリアルデータバス８に接続された通信機器との間でシリアル通信を実行する。ここで、シリアル通信は、電気通信において伝送路上を一度に１ビットずつ、逐次的にシリアルデータを送る通信方式である。マスタープロセッサー４は、画像形成装置２に設定された通信プロトコルに従ってシリアル通信を行う。マスタープロセッサー４は、例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。
マスタープロセッサー４は、バッファー２４に格納される前記実行要求データに基づいて、ＤＭＡコントローラー５を介してスレーブプロセッサー１２との間でシリアル通信を実行する。なお、本実施形態では、マスタープロセッサー４とＤＭＡコントローラー５とが別々の構成を例示するが、例えば、マスタープロセッサー４が、ＤＭＡコントローラー５によるデータ転送機能（データ転送部）を備えていてもよい。この場合、マスタープロセッサー４は、自らがスレーブプロセッサー１２との間でシリアル通信を実行し、メモリー６とスレーブプロセッサー１２との間で上述したデータ転送処理を実行する。
ここで、図３を参照して、画像形成装置２で実行されるシリアル通信の処理手順について説明する。図３は、画像形成装置２で実行されるシリアル通信の処理手順がデータ処理主体及びクロック３０と共に示された図である。
マスタープロセッサー４は、バッファー２４を監視し、バッファー２４に前記実行要求データが格納された場合に、その実行要求データに基づいてシリアル通信を実行する。図３に示すように、マスタープロセッサー４は、シリアル通信を実行する前に、当該シリアル通信に対応する前処理を実行する。前記前処理では、シリアル通信で転送される転送対象データに対して画像形成装置２に設定された通信プロトコルに基づく制御情報が付加される。例えば、前記制御情報は、前記識別情報や、前記コマンド、前記転送先情報（アドレス情報）などを含む。
また、後述するように、メモリー６に格納された前記制御データをスレーブプロセッサー１２に転送する前記第１転送処理が実行される場合は、前記制御情報は、前記制御データのチェックサム（本発明の固有値の一例）を更に含む。言い換えると、バッファー２４に格納された前記実行要求データが前記第１転送処理を実行するためのものである場合は、前記制御情報は、チェックサムを更に含む。つまり、この場合は、チェックサムが転送対象データ（前記制御データ）に付加される。
一方、スレーブプロセッサー１２のレジスター１４に格納された前記検出データをメモリー６に転送する前記第２転送処理が実行される場合は、前記制御情報は、データ転送処理前にスレーブプロセッサー１２に送信される。スレーブプロセッサー１２は、前記実行要求データを受信すると、前記制御情報内の前記送信元情報に基づいて転送対象データである前記検出データを読み出し、前記制御情報を前記検出データに付加する。このときの前記制御情報は前記検出データのチェックサムを含まない。言い換えると、バッファー２４に格納された前記実行要求データが前記第２転送処理を実行するためのものである場合は、前記制御情報は前記チェックサムを含まない。つまり、この場合は、チェックサムは転送対象データ（前記検出データ）に付加されない。
前記コマンドは、転送先デバイスに対する命令を含む。前記アドレス情報は、転送対象データの転送先又は格納先を示す情報である。前記チェックサムは、誤り検出符号を含み、誤り検出に用いられる。即ち、前記チェックサムは、通信前後における転送対象データの整合性を確認するために用いられる。本実施形態では、前記チェックサムは、前記第１転送処理によって送信される前記制御データの固有値である。このチェックサムは、転送対象データである前記制御データの転送前のタイミングでマスタープロセッサー４がチェックサム生成処理を行うことによって生成され、前記制御データの転送後のタイミングでスレーブプロセッサー１２がチェックサム生成処理を行うことによって生成される。具体的には、マスタープロセッサー４又はスレーブプロセッサー１２は、当該制御データを予め定められた複数のブロックに区切り、各ブロックそれぞれを符号化して加算することによって前記制御データのチェックサムを生成する。
シリアル通信では、前記制御情報及び転送対象データを含むシリアルデータ３２が転送される。なお、前記前処理は、プリアンブル及びポストアンブルをシリアルデータ３２に含める処理を含んでいてもよい。例えば、前記プリアンブルは、シリアル通信においてシリアルデータ３２の先頭に配置する区切りビット列である。また、前記ポストアンブルは、シリアルデータ３２の末尾に含める区切りビット列である。
マスタープロセッサー４は、前記前処理の終了後に、前記実行要求データに基づいてＤＭＡコントローラー５に対して前記データ転送処理の実行を指示する。これにより、図３に示すように、ＤＭＡコントローラー５によって、マスタープロセッサー４が生成するクロック３０に同期したＤＭＡ転送、即ち前記データ転送処理が実行される。具体的に、マスタープロセッサー４からの指示を受けたＤＭＡコントローラー５は、シリアルデータ３２を転送元デバイスから転送先デバイスに転送する。なお、前記データ転送処理の実行を指示した後、マスタープロセッサー４は当該データ転送処理が終了するまで解放される。
図３に示すように、ＤＭＡコントローラー５による前記データ転送処理が終了した後に、当該データ転送処理に対応する後処理が実行される。前記後処理は、画像形成装置２に設定された通信プロトコルに基づいて、マスタープロセッサー４又はスレーブプロセッサー１２が行う。前記後処理は、例えば、前記転送対象データを受信したことを示す応答信号を両者間で送受信する応答信号処理や、通信前後の前記転送対象データの整合性を判定する整合性判定処理などを含む。
前記整合性判定処理は、ＤＭＡコントローラー５による転送前のデータと転送後のデータとの整合性を判定する。具体的には、前記整合性判定処理は、転送前に生成されてシリアルデータ３２に含まれるチェックサム（転送前チェックサム）と、前記シリアルデータ３２が転送先デバイスに転送された後に前記転送先デバイスで改めて生成されたチェックサム（転送後チェックサム）とを比較し、前記転送前チェックサムと前記転送後チェックサムとが一致した場合に整合性有りと判定し、前記転送前チェックサムと前記転送後チェックサムとが不一致の場合に整合性無しと判定する。
本実施形態では、後述するように、前記整合性判定処理は、前記制御データをスレーブプロセッサー１２に転送する前記第１転送処理が実行される場合に実行される。一方、前記検出データをメモリー６に転送する前記第２転送処理が実行される場合は、前記整合性判定処理は実行されず、また、データ転送処理の前後で前記チェックサム生成処理が実行されることもない。
転送先デバイスは、前記後処理の終了後に、受信したシリアルデータ３２に含まれる前記コマンドに従って、転送対象データを指定されたアドレスに書き込む処理を実行する。
ところで、データ転送処理が行われるごとに前記整合性判定処理が行われると、マスタープロセッサー４は、データ転送処理ごとに、前記転送対象データの前記チェックサムを生成するチェックサム生成処理、及び整合性判定処理を行う必要がある。そのため、データ転送処理前の前記前処理及びデータ転送処理後の前記後処理が行われるたびに、マスタープロセッサー４は、前記チェックサム生成処理を行い、前記後処理後に前記整合性判定処理を実行する必要があり、これらの各処理のために自身のリソースを割かざるを得ず、マスタープロセッサー４の負荷が大きくなる。
これに対して、本実施形態では、スレーブプロセッサー１２が後述する整合性判定部１３（図１参照）を備えているため、転送対象データのタイプ（種類）に応じてデータ転送処理時のマスタープロセッサー４の負荷を軽減することが可能である。
図１に示すように、マスタープロセッサー４は、通信処理部２５を含む。また、スレーブプロセッサー１２は、整合性判定部１３を含む。
マスタープロセッサー４及びスレーブプロセッサー１２は、不図示のＲＯＭに格納されている通信制御プログラムを実行する。これにより、マスタープロセッサー４は、通信処理部２５として機能し、スレーブプロセッサー１２は整合性判定部１３として機能する。なお、前記通信制御プログラムは、ＣＤ、ＤＶＤ、フラッシュメモリーなどのコンピューター読み取り可能な記録媒体に記録されており、前記記録媒体から読み取られて画像形成装置２に設けられる不揮発性の記憶装置にインストールされてもよい。
通信処理部２５は、前記制御データをスレーブプロセッサー１２に送信する第１通信処理、及び、スレーブプロセッサー１２によって取得される前記検出データを当該スレーブプロセッサー１２から受信する第２通信処理を実行する。ここで、前記第１通信処理及び前記第２通信処理は、ＤＭＡコントローラー５によるデータ転送処理の前に行われる前記前処理、ＤＭＡコントローラー５にデータ転送処理を実行させる処理（実行指示処理）、ＤＭＡコントローラー５によるデータ転送処理の後に行われる前記後処理を含む。
通信処理部２５は、バッファー２４を監視し、バッファー２４に前記実行要求データが格納された場合に、その実行要求データに基づいて前記第１通信処理又は前記第２通信処理によるシリアル通信を実行する。
具体的には、通信処理部２５は、前記実行要求データを参照して、転送対象である前記制御データを示す識別情報が前記実行要求データに含まれている場合に、その実行要求データが前記第１通信処理（第１転送処理を含む）の実行要求を示す前記第１実行要求データであると判定する。そして、通信処理部２５は、その実行要求データ内の前記転送元情報（アドレス情報）が示すメモリー６の記憶領域に前記制御データが含まれているかどうかを判定する。そして、通信処理部２５は、前記制御データがメモリー６に含まれている場合に、前記第１通信処理を実行する。
また、同様にして、通信処理部２５は、前記実行要求データを参照して、転送対象である前記検出データを示す識別情報が前記実行要求データに含まれている場合に、当該実行要求が前記第２通信処理（第２転送処理を含む）の実行要求を示す前記第２実行要求データであると判定する。そして、通信処理部２５は、その実行要求データ内の前記転送元情報（アドレス情報）が示すレジスター１４の記憶領域に前記検出データが含まれているかどうかを判定する。そして、通信処理部２５は、前記検出データがレジスター１４に含まれている場合に、前記第２通信処理を実行する。
整合性判定部１３は、予め定められた条件を満たした場合に、ＤＭＡコントローラー５による転送前のデータと転送後のデータとの整合性を判定する前記整合性判定処理を実行する。
本実施形態では、整合性判定部１３は、通信処理部２５によって前記第１通信処理が実行される場合に、つまり、前記制御データに対するデータ転送処理が実行される場合に、前記整合性判定処理を実行する。例えば、整合性判定部１３は、前記通信処理部２５によって前記メモリー６に前記制御データ又はその識別情報が含まれていると判定された場合に、前記整合性判定処理を実行する。一方、通信処理部２５によって前記第２通信処理が実行される場合、つまり、前記検出データに対するデータ転送処理が実行される場合は、整合性判定部１３は、前記整合性判定処理を実行しない。
すなわち、整合性判定部１３は、前記制御データをメモリー６からスレーブプロセッサー１２に転送する前記第１転送処理が実行された場合に前記整合性判定処理を実行し、前記検出データをスレーブプロセッサー１２からメモリー６に転送する前記第２転送処理が実行された場合は、前記整合性判定処理を実行せず、データ転送処理の前後で前記チェックサム生成処理を実行することもない。
ここで、前記制御データは、駆動部１７を制御するためのデータであり、本発明の第１タイプのデータに相当する。また、前記検出データは、センサー１６の検出結果を示すデータであり、本発明の第２タイプのデータに相当する。すなわち、整合性判定部１３は、転送対象データのデータタイプが駆動部１７の制御に用いられる制御系タイプ（第１タイプ）である場合に、前記整合性判定処理を実行する。また、整合性判定部１３は、転送対象データのデータタイプが駆動部１７の制御に用いられない非制御系タイプ（第２タイプ）である場合に、前記整合性判定処理を実行しない。
前記制御データは、駆動部１７を駆動して画像形成動作や給紙動作を実行させるためのものである。そのため、前記制御データが転送前後においてノイズなどの影響により整合性を失った場合、画像形成動作や給紙動作が正常に行われなくなる。したがって、本実施形態では、このような不具合が生じないようにするために、転送対象データが前記制御データである場合は、マスタープロセッサー４やスレーブプロセッサー１２に演算負荷が掛かるが、転送前後において前記チェックサム生成処理が行われ、転送後に前記整合性判定処理が行われる。
これに対して、前記検出データは、スレーブプロセッサー１２によってセンサー１６から一定時間（例えば数ｍｓ）毎に連続して取得されるデータである。このように連続して取得される前記検出データは、必ずしも一つの検出データが完全である必要はなく、例えば、連続して取得される複数の検出データのうち所定の閾値範囲から外れた極端値（外れ値）を除去して、残りの検出データの平均値を求めるなどにより、正確な検出データを得ることができる。或いは、前記複数の検出データから最頻値や中央値を正確な検出データとして得てもよい。このように、マスタープロセッサー４は、スレーブプロセッサー１２から連続してメモリー６に転送されてきた複数の前記検出データに対して、ノイズなどの影響を受けた検出データを除去する処理（除去処理）などを行っている。従って、仮に、前記検出データが転送前後においてノイズなどの影響により整合性を失ったとしても、不整合な検出データは前記除去処理によって除去される。そのため、前記検出データの整合性を判定する必要性は低い。従って、本実施形態では、転送対象データが前記検出データである場合は、マスタープロセッサー４やスレーブプロセッサー１２に掛かる演算負荷を軽減するために、転送前後において前記チェックサム生成処理は行われず、前記整合性判定処理も行われない。
マスタープロセッサー４は、前記第１通信処理が実行されると判定した場合、つまり、前記制御データの転送処理が行われると判定した場合に、前記制御データの転送前の前記前処理において、前記チェックサム生成処理を実行して前記制御データのチェックサム（転送前チェックサム）を生成する。そして、その転送前チェックサムを含む前記制御情報を転送対象データである前記制御データに付加して、シリアルデータ３２を生成する。その後に前記転送前チェックサム及び前記制御データを含むシリアルデータ３２がＤＭＡコントローラー５による前記第１転送処理によってスレーブプロセッサー１２に転送される。スレーブプロセッサー１２にシリアルデータ３２が受信されると、スレーブプロセッサー１２は、前記制御データの転送後の前記後処理において、前記チェックサム生成処理を実行して転送後の前記制御データのチェックサム（転送後チェックサム）を生成する。
その後、整合性判定部１３は、スレーブプロセッサー１２によって受信されたシリアルデータ３２に含まれる前記転送前チェックサムと、スレーブプロセッサー１２に転送された後に改めて生成された前記転送後チェックサムとを比較し、前記転送前チェックサムと前記転送後チェックサムとが一致した場合に整合性有りと判定する。一方、整合性判定部１３は、前記転送前チェックサムと前記転送後チェックサムとが不一致の場合に整合性無しと判定する。
［通信制御処理］
以下、図４を参照しつつ、画像形成装置２においてマスタープロセッサー４及びスレーブプロセッサー１２により実行される通信制御処理の手順とともに、当該通信制御処理において行われる本発明のデータ整合性判定方法について説明する。ここで、ステップＳ１１、Ｓ１２・・・は、マスタープロセッサー４及びスレーブプロセッサー１２により実行される処理手順（ステップ）の番号を表している。なお、前記通信制御処理において、ステップＳ１２～Ｓ１４の各処理は上述した前処理に相当し、ステップＳ１６～Ｓ１８は上述した後処理に相当する。また、前記通信制御処理は、例えば、画像形成装置２において前記画像形成機能及び前記給紙機能が実行される場合に実行される。
＜ステップＳ１１＞
まず、ステップＳ１１において、マスタープロセッサー４は、データ転送要求があるかどうかを判定する。マスタープロセッサー４は、バッファー２４を監視し、バッファー２４に新たに前記実行要求データが格納された場合に、前記データ転送要求があると判定し、前記バッファー２４に新たな実行要求データが格納されなかった場合は、前記データ転送要求がないと判定する。マスタープロセッサー４は、前記データ転送要求があると判定すると（Ｓ１１のＹｅｓ）、ステップＳ１２以降の手順に従って、バッファー２４内の実行要求データに基づいてシリアル通信を実行する。一方、マスタープロセッサー４は、前記データ転送要求がないと判定すると（Ｓ１１のＮｏ側）、前記データ転送要求を待ち受ける。
なお、ステップＳ１１の判定処理は上述の処理例に限られない。例えば、ＤＭＡコントローラー５がバッファー２４に新たに前記実行要求データが格納されたか否かを判定し、その判定結果をマスタープロセッサー４に通知することにより、マスタープロセッサー４は、データ転送要求があるかどうかを判定してもよい。
＜ステップＳ１２＞
ステップＳ１２において、マスタープロセッサー４は、前記実行要求データを参照して、前記転送対象データが前記制御データであるか、或いはそれ以外のデータ（検出データ）であるかを判定する。本実施形態では、マスタープロセッサー４は、前記実行要求データを参照して、前記実行要求データに含まれる前記識別情報に基づいて、前記転送対象データのデータタイプを判定する。具体的には、マスタープロセッサー４は、前記実行要求データに含まれている前記識別情報に基づいて、転送対象データが制御系タイプの前記制御データであるか、或いは、前記制御データとは異なる非制御系タイプの前記検出データ（非制御系データ）であるかを判定する。ここで、前記制御データを示す前記識別情報が含まれていると判定されると（Ｓ１２のＹｅｓ）、処理はステップＳ１３に進み、前記制御データを示す前記識別情報が含まれていないと判定されると（Ｓ１２のＮｏ）、処理はステップＳ１４に進む。
＜ステップＳ１３＞
ステップＳ１２において前記転送対象データが前記制御データであると判定されると、次のステップＳ１３では、マスタープロセッサー４は、前記制御データを転送する前に、前記制御データのチェックサム（転送前チェックサム）を生成する。その後、処理はステップＳ１４に進む。
＜ステップＳ１４＞
ステップＳ１４では、マスタープロセッサー４は、前記制御情報及び前記転送対象データを含むシリアルデータ３２（図３参照）を生成する処理を行う。ここで、前記転送対象データが前記制御データである場合は、ステップＳ１３で生成された前記転送前チェックサムが前記制御情報に含められ、その制御情報が前記制御データに付加されたシリアルデータ３２が生成される。一方、前記転送対象データが前記検出データ（非制御系データ）である場合は、マスタープロセッサー４は、前記制御情報をスレーブプロセッサー１２へ送信し、スレーブプロセッサー１２に、当該制御情報が前記検出データ（非制御系データ）に付加されたシリアルデータ３２を生成させる。
＜ステップＳ１５＞
ステップＳ１５では、マスタープロセッサー４は、ＤＭＡコントローラー５に対して転送指示を出力する。ＤＭＡコントローラー５は、前記転送指示を受けると、シリアルデータバス８を介してメモリー６とスレーブプロセッサー１２との間でシリアルデータ３２を転送するデータ転送処理を実行する。このデータ転送処理は、マスタープロセッサー４は関与しないので、このデータ転送処理の間、マスタープロセッサー４は当該データ転送処理とは別の処理を行うことができる。
＜ステップＳ１６＞
ステップＳ１６では、マスタープロセッサー４は、ステップＳ１５のデータ転送処理が終了したか否かを判定する。シリアルデータ３２がスレーブプロセッサー１２に転送されると、スレーブプロセッサー１２はマスタープロセッサー４にシリアルデータ３２を受信したことを示す応答信号を送信する。マスタープロセッサー４は、前記応答信号を受信することにより、前記データ転送処理が終了したか否かを判定する。また、シリアルデータ３２がスレーブプロセッサー１２からメモリー６に転送されてその転送が完了すると、スレーブプロセッサー１２は、送信が終了したことを示す終了信号を送信する。マスタープロセッサー４は、前記終了を受信することにより、前記データ転送処理が終了したか否かを判定する。
＜ステップＳ１７＞
前記データ転送処理が終了したと判定されると、次のステップＳ１７において、データを受信したマスタープロセッサー４又はスレーブプロセッサー１２は、シリアルデータ３２内の前記制御情報を参照して、当該制御情報に前記転送前チェックサムが含まれているか否かを判定する。前記転送対象データが前記制御データである場合は、スレーブプロセッサー１２がステップＳ１７の判定処理を行い、前記転送対象データが前記検出データである場合は、マスタープロセッサー４がステップＳ１７の判定処理を行う。
ステップＳ１７において、前記転送前チェックサムが前記制御情報に含まれていると判定されると（Ｓ１７のＹｅｓ）、ステップＳ１８において、スレーブプロセッサー１２は上述した前記整合性判定処理を実行する。一方、前記転送前チェックサムが前記制御情報に含まれていないと判定されると（Ｓ１７のＮｏ）、ステップＳ１９に進み、前記整合性判定処理が実行されないまま、前記実行要求データを削除する処理が行われる。
なお、ステップＳ１７の判定処理は上述の処理例に限られない。例えば、マスタープロセッサー４は、シリアルデータ３２内の前記転送対象データが前記識別情報に基づいて前記制御データであると判定した場合に、前記制御情報に前記転送前チェックサムが含まれていると判定してもよい。一方、前記転送対象データが前記識別情報に基づいて前記検出データであると判定した場合に、前記制御情報に前記転送前チェックサムが含まれていないと判定してもよい。
＜ステップＳ１８＞
ステップＳ１８では、スレーブプロセッサー１２は、上述した前記整合性判定処理を実行して、データ転送処理の前後において、転送対象データ間に整合性があるか否かを判定する処理を行う。つまり、スレーブプロセッサー１２は、前記制御データをスレーブプロセッサー１２に転送する前記第１転送処理が実行された場合に前記整合性判定処理を実行する。ステップＳ１８は、本発明の整合性判定ステップの一例である。
具体的には、スレーブプロセッサー１２は、スレーブプロセッサー１２に転送された前記制御データのチェックサム（転送後チェックサム）を生成するチェックサム生成処理を行う。その後、転送前に生成されてシリアルデータ３２に含まれる前記転送前チェックサムと、スレーブプロセッサー１２が生成した前記転送後チェックサムとを比較する。そして、スレーブプロセッサー１２は、前記転送前チェックサムと前記転送後チェックサムとが一致した場合に転送前と転送後の各データに整合性が有ると判定し、前記転送前チェックサムと前記転送後チェックサムとが不一致の場合に整合性が無いと判定する。
＜ステップＳ１９＞
次のステップＳ１９では、ステップＳ１８においてデータの整合性があると判定された場合に、スレーブプロセッサー１２は、マスタープロセッサー４に、整合性があることを示す信号とともに、前記実行要求データを削除するコマンドを送信する。このコマンドを受けることにより、マスタープロセッサー４は、バッファー２４内の当該通信制御処理に対応する前記実行要求データを削除する。また、ステップＳ１７においてチェックサムが無いと判定された場合に、マスタープロセッサー４は、当該通信制御処理に対応する前記実行要求データを削除する。なお、ステップＳ１８において、整合性が無いと判定された場合は、データ転送前後において、転送対象データである前記制御データが壊れていることを意味するため、データを再転送するために、ステップＳ１１に戻り、ステップＳ１１以降の処理が繰り返される。
このように、画像形成装置２では、転送対象データが前記制御データである場合だけ、当該制御データのチェックサムを生成するチェックサム生成処理、及び前記整合性判定処理が行われ、転送対象データが前記検出データである場合は前記チェックサム生成処理及び前記整合性判定処理が行われない。したがって、前記チェックサム生成処理及び前記整合性判定処理が実行されなかった分だけマスタープロセッサー４又はスレーブプロセッサー１２の負荷を軽減することが可能である。
なお、上述の実施形態では、整合性判定部１３がスレーブプロセッサー１２に設けられた構成を例示したが、例えば、整合性判定部１３は、マスタープロセッサー４に設けられていてもよい。この場合、マスタープロセッサー４が前記整合性判定処理を行うために、前記制御データの転送前に生成された前記転送前チェックサムをマスタープロセッサー４のレジスターに記憶させておき、また、前記制御データの転送後に生成された前記転送後チェックサムをスレーブプロセッサー１２からマスタープロセッサー４に転送させる処理が行われる。
また、上述の実施形態では、本発明の記憶媒体の一例としてメモリー６を例示して、メモリー６とスレーブプロセッサー１２との間のデータ転送処理について例示したが、本発明はこの処理例に限られない。例えば、マスタープロセッサー４のレジスターとスレーブプロセッサー１２との間で行われるデータ転送処理についても本発明は適用可能である。この場合、マスタープロセッサー４のレジスターが本発明の記憶媒体の一例である。
２ ：画像形成装置
４ ：マスタープロセッサー
５ ：ＤＭＡコントローラー
６ ：メモリー
８ ：シリアルデータバス
１０ ：機能部
１２ ：スレーブプロセッサー
１３ ：整合性判定部
１４ ：レジスター
１６ ：センサー
１７ ：駆動部
２４ ：バッファー
２５ ：通信処理部
３０ ：クロック
３２ ：シリアルデータ
４１ ：原稿搬送部
４２ ：画像読取部
４３ ：画像形成部
４４ ：給紙部
５１ ：感光体ドラム
５２ ：帯電装置
５３ ：露光装置
５４ ：現像装置
５５ ：転写装置
５６ ：定着装置
６０ ：搬送路
６１ ：給紙カセット
６２ ：ピックアップローラー
６３ ：搬送ローラー

Claims (5)

  1. 第１プロセッサーと、
    第２プロセッサーと、
    バスによって前記第１プロセッサー及び前記第２プロセッサーと通信可能に接続されており、前記バスを介して前記バスに接続された記憶媒体及び前記第２プロセッサー間でデータを転送するデータ転送処理を実行するデータ転送部と、を備える画像形成装置であって、
    前記第２プロセッサーは、駆動部に制御データを出力して前記駆動部を制御可能に構成されており、センサーから前記センサーの検出結果を示す検出データを取得して前記第２プロセッサーのレジスターに格納可能に構成されており、
    前記データ転送部は、前記第１プロセッサーからの転送指示に応じて、前記バスを介して前記記憶媒体に格納された前記制御データを前記第２プロセッサーに転送する第１転送処理、及び、前記第１プロセッサーからの連続転送指示に応じて、前記バスを介して前記第２プロセッサーの前記レジスターに格納された前記検出データを所定時間ごとに連続して前記記憶媒体に転送する第２転送処理を実行し、
    前記第１プロセッサーは、前記第２プロセッサーから連続して前記記憶媒体に転送される複数の前記検出データのうち所定の不整合検出データを除去する除去処理を実行し、
    前記画像形成装置は、
    前記データ転送部による転送前のデータと転送後のデータとの整合性を判定する整合性判定処理を実行する整合性判定部を更に備え、
    前記整合性判定部は、
    前記データが予め定められた第１タイプに対応する前記制御データである場合に前記整合性判定処理を実行し、前記データが前記第１タイプとは異なる第２タイプに対応する前記検出データである場合は前記整合性判定処理を実行しない、画像形成装置。
  2. 前記整合性判定処理は、
    前記データ転送部による転送前に生成された前記データの固有値と、前記データ転送部による転送後に生成された前記データの固有値とを比較して、各固有値が一致した場合に整合性有りと判定し、各固有値が不一致の場合に整合性無しと判定する、請求項１に記載の画像形成装置。
  3. 前記固有値は、前記データのチェックサムである、請求項２に記載の画像形成装置。
  4. 前記除去処理は、
    前記第２転送処理によって連続して前記記憶媒体に転送される複数の前記検出データのうち所定の閾値範囲から外れた極端値を除去して、残りの前記検出データの平均値を求める処理、又は、前記第２転送処理によって連続して前記記憶媒体に転送される複数の前記検出データから最頻値又は中央値以外の前記検出データを除去する処理である、請求項１から３のいずれかに記載の画像形成装置。
  5. 第１プロセッサーと、
    第２プロセッサーと、
    バスによって前記第１プロセッサー及び前記第２プロセッサーと通信可能に接続されており、前記バスを介して前記バスに接続された記憶媒体及び前記第２プロセッサー間でデータを転送するデータ転送処理を実行するデータ転送部と、を備える画像形成装置において実行されるデータ整合性判定方法であって、
    前記データ転送部は、前記第１プロセッサーからの転送指示に応じて、前記バスを介して前記記憶媒体に格納された駆動部を制御するための制御データを前記第２プロセッサーに転送する第１転送処理、及び、前記第１プロセッサーからの連続転送指示に応じて、前記バスを介して前記第２プロセッサーのレジスターに格納されたセンサーの検出結果を示す検出データを所定時間ごとに連続して前記記憶媒体に転送する第２転送処理を実行し、
    前記第１プロセッサーは、前記第２プロセッサーから連続して前記記憶媒体に転送されてきた複数の前記検出データのうち所定の不整合検出データを除去する除去処理を実行し、
    前記データ整合性判定方法は、
    前記データ転送部による転送前のデータと転送後のデータとの整合性を判定する整合性判定処理を実行する整合性判定ステップを含み、
    前記整合性判定ステップは、
    前記データが予め定められた第１タイプに対応する前記制御データである場合に前記整合性判定処理を実行し、
    前記データが前記第１タイプとは異なる第２タイプに対応する前記検出データである場合は前記整合性判定処理を実行しない、データ整合性判定方法。
JP2019170098A 2019-09-19 2019-09-19 画像形成装置、データ整合性判定方法 Active JP7419715B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019170098A JP7419715B2 (ja) 2019-09-19 2019-09-19 画像形成装置、データ整合性判定方法
CN202010965819.7A CN112527703A (zh) 2019-09-19 2020-09-15 图像形成装置和数据一致性判断方法
US17/024,572 US20210089254A1 (en) 2019-09-19 2020-09-17 Image forming apparatus, data consistency determination method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019170098A JP7419715B2 (ja) 2019-09-19 2019-09-19 画像形成装置、データ整合性判定方法

Publications (2)

Publication Number Publication Date
JP2021047667A JP2021047667A (ja) 2021-03-25
JP7419715B2 true JP7419715B2 (ja) 2024-01-23

Family

ID=74876391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019170098A Active JP7419715B2 (ja) 2019-09-19 2019-09-19 画像形成装置、データ整合性判定方法

Country Status (3)

Country Link
US (1) US20210089254A1 (ja)
JP (1) JP7419715B2 (ja)
CN (1) CN112527703A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7327029B2 (ja) * 2019-09-19 2023-08-16 京セラドキュメントソリューションズ株式会社 画像形成装置、データ通信方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060819A (ja) 2001-08-15 2003-02-28 Ricoh Co Ltd 画像形成システム
JP2003308287A (ja) 2002-04-12 2003-10-31 Seiko Epson Corp 制御装置および制御方法
JP2019049933A (ja) 2017-09-12 2019-03-28 キヤノン株式会社 情報処理装置および画像形成装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188398A (ja) * 1982-04-28 1983-11-02 Hitachi Ltd メモリ誤り検出訂正装置
JPH1040122A (ja) * 1996-07-19 1998-02-13 Fujitsu Ltd 計算機
US20050071730A1 (en) * 2003-09-30 2005-03-31 Lattice Semiconductor Corporation Continuous self-verify of configuration memory in programmable logic devices
US8468417B2 (en) * 2009-02-18 2013-06-18 Micron Technology, Inc. Data integrity in memory controllers and methods
JP5800847B2 (ja) * 2013-03-26 2015-10-28 京セラドキュメントソリューションズ株式会社 情報処理装置、エラー処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060819A (ja) 2001-08-15 2003-02-28 Ricoh Co Ltd 画像形成システム
JP2003308287A (ja) 2002-04-12 2003-10-31 Seiko Epson Corp 制御装置および制御方法
JP2019049933A (ja) 2017-09-12 2019-03-28 キヤノン株式会社 情報処理装置および画像形成装置

Also Published As

Publication number Publication date
JP2021047667A (ja) 2021-03-25
CN112527703A (zh) 2021-03-19
US20210089254A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
CN112527704B (zh) 图像形成装置和数据通信方法
JP7419715B2 (ja) 画像形成装置、データ整合性判定方法
CN104079744A (zh) 信息处理装置、错误处理方法
JP4692655B2 (ja) 画像処理装置
CN104238973A (zh) 打印装置及其控制方法
JP5316095B2 (ja) 画像形成装置及びプログラム
US8724190B2 (en) Image forming apparatus, image forming method, and computer-readable recording medium
JP4541514B2 (ja) 画像形成装置
JP5043450B2 (ja) シリアル通信システム及びスレーブ装置
JP2021022054A (ja) 画像形成装置、通信方法
US11418678B2 (en) Electronic apparatus, communication apparatus, and communication abnormality detection method for detecting communication abnormality of serial bus
US8737903B2 (en) Method and apparatus for forming image
JP3559724B2 (ja) 画像形成装置と該画像形成装置の制御方法
JP4590292B2 (ja) 画像形成装置
JP2021022055A (ja) 画像形成装置、データ転送方法
JP6299285B2 (ja) 画像形成装置、制御方法、及びプログラム
JPH096076A (ja) 画像形成装置
JP5026841B2 (ja) 画像形成装置
JP2007322698A (ja) 画像形成装置、画像形成システム、記録媒体、及び、画像形成装置の制御方法
JP2004237667A (ja) データ転送方法
JPS63186325A (ja) 記録装置
JP2000103533A (ja) 画像形成装置およびその被記録材搬送制御方法
JP2001272896A (ja) 画像形成装置
GB2264459A (en) Electrophotographic printer control.
JP2001154509A (ja) 画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7419715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150