KR20030081157A - 제어 장치 및 제어 방법 - Google Patents
제어 장치 및 제어 방법 Download PDFInfo
- Publication number
- KR20030081157A KR20030081157A KR10-2003-0022880A KR20030022880A KR20030081157A KR 20030081157 A KR20030081157 A KR 20030081157A KR 20030022880 A KR20030022880 A KR 20030022880A KR 20030081157 A KR20030081157 A KR 20030081157A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- dma
- control
- time
- control unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Ink Jet (AREA)
- Character Spaces And Line Spaces In Printers (AREA)
- Vehicle Body Suspensions (AREA)
- Steering Control In Accordance With Driving Conditions (AREA)
- Record Information Processing For Printing (AREA)
Abstract
본 발명에 따르면, 다이렉트 메모리 액세스를 이용하여, 보다 복잡한 제어를 행할 수 있게 된다.
제 1 DMA 처리부(54)는, DMA 수단(54-1∼ 54-n)에 의해 제 1 제어부로 제어데이터를 전송하고, 제 2 DMA 처리부(56)는 DMA 수단(56-1~ 56-m)에 의해 제 2 제어부(36)로 제어 데이터를 전송한다. 제 1 DMA 처리부(54)는 DMA 수단인 분기 제어 수단(52)을 더 구비하고, 제 2 타이머부(40)로 타이밍 데이터를 전송한다. 제 2 타이머부(40)는, 전송된 타이밍 데이터에 의해 지정된 시간이 경과하면, 제 2 DMA 처리부(56)의 DMA 수단(56-1)으로 기동 신호를 송신하고, 이것에 의해, DMA 수단(56-1~ 56-m)이 순차 기동된다.
Description
본 발명은, 다이렉트 메모리 액세스를 이용한 제어 장치 및 제어 방법에 관한 것이다.
최근 전자 기기에 있어서의 구동 기구는 매우 고속이면서 정확한 동작이 요구되는데, 그와 같은 요구를 만족할 수 있는 제어 방법으로서, 다이렉트 메모리 액세스(Direct Memory Access : DMA)를 이용한 제어가 알려져 있다. 이 DMA는, 전용 하드웨어 회로에 의해서, 중앙 처리 장치(CPU)를 거치지 않고서 메모리에 기억된 데이터를 구동 기구의 제어 회로로 출력하는 것이다. 이러한 방법에 의하면, CPU에 부하를 가하지 않고 구동 기구를 제어할 수 있기 때문에, 구동 기구의 고속 동작에도 대응하는 것이 가능해진다.
예컨대, 일본 특허 공개 200l-327191 호 공보에는, DMA를 프린터 등의 구동 기구의 제어에 적용한 제어 장치가 개시되어 있다. 이 제어 장치에서는, 미리, 제어의 전환 타이밍을 지정하기 위한 타이밍 데이터를 기억한 타이밍 데이터 테이블과, 각 전환 타이밍마다 사용할 제어 데이터를 기억한 제어 데이터 테이블을 마련해 둔다. 그리고, CPU에 의한 구동 개시 요구후에는, 제 1 DMA 수단이 타이밍 데이터 테이블에 기억된 타이밍 데이터를 타이머에 전송하여, 타이머가 타임 업될 때마다, 제 2 기동 신호가 송신된다. 제 2 DMA 수단은, 기동 신호를 수신할 때마다, 제어 데이터 테이블에 기억된 제어 데이터를 순차적으로 구동 기구의 제어부로 공급한다. 이러한 구성에 의하면, 구동 개시 요구후에는, CPU에 부하를 가하는 일없이, 미리 마련한 타이밍 데이터 및 제어 데이터에 따라서 구동 기구를 제어할 수 있다.
또한, 제 2 DMA 수단은, 복수 종류의 제어 데이터의 각각에 대응한 복수의 DMA 수단을 구비하고 있고, 최초의 DMA 수단이 기동되는 것에 의해 제 1 제어 데이터의 DMA 전송이 완료되면, 다음 DMA 수단이 기동되어 제 2 제어 데이터의 DMA 전송이 행해진다고 하는 순서가 반복된다. 이와 같이 하여, 복수 종류의 제어 데이터에 근거하는 구동 장치의 제어를 DMA에 의해 행할 수 있다. 즉, 상기 공보에 개시된 제어 장치에서는, 복수의 DMA 수단을 연쇄적으로 기동시키는 구성을 취하는 것에 의해, CPU에 부하를 가하는 일없이 복수 종류의 제어 데이터를 이용한 구동 기구의 제어를 가능하게 하는 것이다.
상술한 바와 같이, 상기 종래의 제어 장치에 있어서는, 제 2 DMA 수단에 기동 신호가 송신되면, 이 제 2 DMA 수단이 구비하는 복수의 DMA 수단이 순차 자동적으로 기동된다. 따라서, 이들 복수의 DMA 수단의 기동 타이밍을 독립적으로 설정할 수가 없기 때문에, 예컨대, 복수의 제어 대상에 대해 서로 다른 타이밍에서 제어 데이터를 공급한다고 하는 복잡한 제어를 행하는 것은 곤란하다.
본 발명은 상기한 점을 감안하여 이루어진 것이며, 다이렉트 메모리 액세스를 이용하여, 보다 복잡한 제어를 행하는 것이 가능한 제어 장치 및 제어 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해서, 본 발명은, 각각이 하나 또는 복수 종류의 제어 데이터에 근거하여 처리를 실행하는 복수의 제어부에 대하여, 각각에 적합한 제어 데이터를 송신하기 위한 제어 장치에 있어서,
소정의 제 1 기동 신호를 수신할 때마다 기동되어, 소정의 제 1 제어부에 적합한 종류의 제어 데이터를 메모리로부터 판독하여 상기 제 1 제어부로 전송하는 제 1 DMA 처리부와,
소정의 제 2 기동 신호를 수신할 때마다 기동되어, 소정의 제 2 제어부에 적합한 종류의 제어 데이터를 메모리로부터 판독하여 상기 제 2 제어부로 전송하는 제 2 DMA 처리부를 구비하고,
상기 제 1 DMA 처리부는, 상기 제 2 기동 신호를 상기 제 2 DMA 처리부에 전송하기 위한 처리를 행하는 DMA 기동 수단을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 제 1 제어부로 제어 데이터를 전송하는 제 1 DMA 처리부로부터, 제 2 제어부로 제어 데이터를 전송하는 제 2 DMA 처리부를 기동할 수 있다. 따라서, 제 1 및 제 2 제어부에 대하여, 서로 동기를 취하면서도, 독립적으로 제어 데이터를 전송할 수 있다.
이 경우, 본 발명의 제어 장치는, 상기 제 1 및 제 2 DMA 처리부에 의해 제어 데이터가 판독되는 제 1 및 제 2 제어 데이터 테이블과,
상기 제 1 및 제 2 제어 데이터 테이블에 제어 데이터를 설정하는 제어 데이터 설정 수단을 구비하는 것으로 하여도 좋다. 이와 같이 하면, 제 1 및 제 2 제어 데이터 테이블에 미리 설정한 제어 데이터를 각각 제 1 및 제 2 처리부로 전송할 수 있다. 즉, 미리 설정한 제어 데이터에 따라서, 제 1 및 제 2 제어부를 동작시킬 수 있다.
또한, 본 발명의 제어 장치는, 계시 데이터를 수신하고 나서 당해 계시 데이터에 의해 지정되는 시간이 경과한 시점에서 소정의 타임 업 신호를 출력하는 제 1 계시 수단과, 소정의 기동 신호를 수신할 때마다 기동되어, 상기 제 1 제어부의 동작 전환 타이밍을 지정하는 계시 데이터를 메모리로부터 판독하여 상기 제 1 계시 수단으로 송신하는 제 1 계시용 DMA 수단을 구비하며,
상기 제 1 계시 수단이 출력하는 상기 타임 업 신호가, 상기 제 1 기동 신호로서 상기 제 1 DMA 처리부로 송신되고, 상기 제 1 DMA 처리부는, 그 데이터 전송 동작이 종료하면 상기 제 1 계시용 DMA 수단을 기동시키는 것으로 하여도 좋다.
이와 같이 하면, 제 1 계시용 DMA 수단에 기동 신호가 송신된 후에, 계시 데이터에 의해 지정되는 시간이 경과하면, 제 1 DMA 처리부에 제 1 기동 신호가 송신되는 것에 의해, 제 1 DMA 처리부가 기동되어 제어 데이터의 전송 동작이 행해진다. 그리고, 이 데이터 전송 동작이 종료되면, 다시, 제 1 계시용 DMA 수단이 기동되고, 다음 계시 데이터에 의해 지정된 시간이 경과하면, 제 1 DMA 처리부가 기동된다. 이렇게 하여, 계시 데이터에 의해 제 1 DMA 처리부의 기동 타이밍, 즉, 제 1 제어부로의 제어 데이터의 전송 타이밍을 지정할 수 있다.
이 경우, 상기 제 1 계시용 DMA 수단에 의해 계시 데이터가 판독되는 계시 데이터 테이블과, 해당 계시 데이터 테이블에 계시 데이터를 설정하는 계시 데이터 설정 수단을 구비하는 것으로 하여도 좋다. 이와 같이 하면, 계시 데이터 테이블에 미리 설정된 계시 데이터에 근거하여, 제 1 DMA 처리부로의 제어 데이터 전송 타이밍을 지정할 수 있다.
또한, 본 발명의 제어 장치는, 계시 데이터를 수신하고 나서 당해 계시 데이터에 의해 지정되는 시간이 경과한 시점에서 소정의 타임 업 신호를 출력하는 제 2 계시 수단을 구비하고, 상기 DMA 기동 수단은, 상기 제 1 기동 신호를 수신할 때마다 계시 데이터를 메모리로부터 판독하여 상기 제 2 계시 수단으로 송신하는 제 2 계시용 DMA 수단을 구비하고, 상기 제 2 계시 수단이 출력하는 상기 타임 업 신호가, 상기 제 2 기동 신호로서 상기 제 2 DMA 처리부로 송신되는 것으로 하여도 좋다. 이와 같이 하면, 제 2 계시용 DMA 수단이 전송하는 계시 데이터에 근거하여, 제 2 DMA 처리부의 기동 타이밍을 설정할 수 있다.
또한, 상기 제 1 DMA 처리부는, 상기 제 1 제어부에 적합한 제어 데이터의 종류 마다 각각 대응하여 마련된, 대응하는 종류의 제어 데이터를 메모리로부터 하나씩 판독하여 상기 제 1 제어부로 전송하는 하나 또는 복수의 DMA 수단을 구비하는 것으로 하여도 좋다. 이와 같이 하면, 제 1 제어부에 대응한 제어 데이터가 복수 종류인 경우에, 각 종류의 데이터를 하나씩 제 1 제어부로 전송할 수 있다.
이 경우 상기 제 2 DMA 처리부는, 상기 제 2 제어부에 적합한 제어 데이터의 종류 마다 각각 대응하여 마련된, 대응하는 종류의 제어 데이터를 메모리로부터 하나씩 판독하여 상기 제 2 제어부로 전송하는 하나 또는 복수의 DMA 수단을 구비하고, 상기 제 1 DMA 처리부는, 상기 제 2 DMA 처리부가 구비하는 DMA 수단 중 적어도 하나의 DMA 수단에 대하여, 그 데이터 전송 동작을 지정하기 위한 동작 지정 데이터를 메모리로부터 판독하여 당해 DMA 수단의 제어 레지스터로 전송하는 DMA 동작 제어용 DMA 수단을 구비하는 것으로 하여도 좋다. 이와 같이 하면, 제 2 제어부에 대응한 제어 데이터가 복수 종류인 경우에, 각 종류의 데이터를 하나씩 제 1 제어부로 전송할 수 있다. 그리고, 제 1 DMA 처리부의 DMA 동작 제어용 DMA 수단에 의해, 제 2 DMA 처리부 중 적어도 하나의 DMA 수단의 데이터 전송 동작을 지정할 수 있다. 즉, 제 1 DMA 처리부측으로부터 제 2 DMA 처리부의 동작을 변경하는 것이 가능해진다.
또한, 상기 제 1 DMA 처리부가 구비하는 DMA 수단은, 상기 제 1 기동 신호에 의해 어느 하나의 DMA 수단이 기동되고, 그 후, 다른 DMA 수단이 순차 기동되도록 구성되어 있는 것으로 하여도 좋다.
또한, 상기 동작 지정 데이터는, DMA 수단의 데이터 전송원, 데이터 전송 목적지, 데이터 전송 회수, 또는, 다음에 기동시켜야 되는 DMA 수단을 나타내는 링크 목적지 DMA 중 어느 하나를 지정하는 것으로 하여도 좋다.
또한, 상기 제 2 DMA 처리부는, 소정의 제 1 DMA 수단과, 해당 제 1 DMA 수단에 의해 기동될 수 있는 복수의 제 2 DMA 수단을 포함하고,
상기 제 1 DMA 처리부가 구비하는 상기 DMA 동작 제어용 DMA 수단은, 상기 제 1 DMA 수단의 제어 레지스터에, 상기 복수의 제 2 DMA 수단 중 어느 하나를 링크 목적지 DMA로서 지정하는 데이터를 전송하는 것으로 하여도 좋다. 이와 같이 하면, 제 1 DMA 처리부측으로부터, 제 2 DMA 처리부에서 기동되는 DMA 수단을 지정할 수 있다.
또한, 본 발명의 제어 장치에 있어서, 상기 제 1 제어부는 프린터의 캐리지를 구동하는 스텝 모터의 제어부이며, 상기 제 2 제어부는 상기 캐리지에 마련된 인쇄 헤드의 제어부이며,
상기 제 1 계시용 DMA 수단이 상기 제 1 계시 수단으로 전송하는 계시 데이터는, 상기 스텝 모터의 위상 전환 타이밍을 지정하기 위한 타이밍 데이터이며,
상기 제 1 DMA 처리부가 상기 제 1 제어부로 전송하는 제어 데이터는, 상기 위상 전환 타이밍마다 상기 스텝 모터에 인가해야 할 전압의 위상 패턴을 지정하기 위한 위상 패턴 데이터, 및, 상기 위상 전환 타이밍마다 상기 스텝 모더에 공급해야 할 전류값을 지정하기 위한 전류값 데이터를 포함하며,
상기 제 2 DMA 처리부가 상기 제 2 제어부로 전송하는 제어 데이터는, 상기 위상 전환 타이밍마다 상기 인쇄 헤드가 인쇄해야 할 인쇄 데이터를 포함하는 것으로 하여도 좋다. 이와 같이 하면, 프린터의 캐리지를 구동 제어하면서, 그것에 동기하여 인쇄 헤드를 제어할 수 있다.
이 경우, 상기 프린터는 잉크젯식 프린터이며, 상기 인쇄 데이터는, 상기 인쇄 헤드가 인쇄해야 할 각 화소에 대하여, 상기 인쇄 헤드에 의한 잉크의 토출 기간을 분할한 복수의 구간 각각에 있어서의 잉크 토출의 유무를 지정하는 데이터이며,
상기 제 2 DMA 처리부는, 소정의 기동 신호를 수신할 때마다 기동되어, 상기 인쇄 데이터를 메모리로부터 판독하여 상기 제 2 제어부로 전송하는 DMA 수단과, 상기 복수의 구간 각각에 대응한 타이밍으로 당해 DMA 수단에 상기 기동 신호를 송신하는 기동 수단을 포함하는 것으로 하여도 좋다.
이와 같이 하면, 프린터 캐리지의 구동 제어와 동기하면서, 잉크 토출 시간에 근거하여 화소 농도의 제어를 실행할 수 있다.
또한, 본 발명의 제어 장치에 있어서, 상기 제 1 제어부는 잉크젯식 프린터의 캐리지를 구동하는 스텝 모터의 제어부이며, 당해 잉크젯식 프린터는, 상기 캐리지의 이동 위치에 따른 소정의 타이밍에서 잉크의 유무에 따른 변화를 나타내는 잉크 검출 신호를 출력하는 잉크 정보 출력 수단을 구비하고,
상기 제 2 제어부는, 상기 잉크 검출 신호로부터 얻어진 잉크 검출 데이터에 근거하여 소정의 처리를 실행하는 처리부이며,
상기 계시 데이터는, 상기 스텝 모터의 위상 전환 타이밍을 지정하기 위한 타이밍 데이터이며,
상기 제 1 DMA 처리부가 상기 제 1 제어부로 전송하는 제어 데이터는, 상기 위상 전환 타이밍마다 상기 스텝 모터에 인가해야 할 전압의 위상 패턴을 지정하기 위한 위상 패턴 데이터, 및, 상기 위상 전환 데이터마다 상기 스텝 모터에 공급해야 할 전류값을 지정하기 위한 전류값 데이터를 포함하고,
상기 제 2 DMA 처리부는, 상기 잉크 검출 신호로부터 얻어진 잉크 검출 데이터를 메모리로부터 판독하여 상기 제 2 제어부로 전송하는 잉크 데이터 전송용 DMA 수단을 구비하고,
상기 제 1 DMA 처리부가 구비하는 상기 DMA 동작 제어용 DMA 수단은, 0 또는 소정의 양의 값 중 어느 하나의 값으로 하는 전송 회수 데이터를 메모리로부터 판독하여, 데이터 전송 회수를 지정하는 동작 지정 데이터로서 상기 잉크 데이터 전송용 DMA 수단의 제어 레지스터에 전송하는 것으로 하여도 좋다.
이와 같이 하면, 제 1 DMA 처리부로부터, 제 2 DMA 처리부의 잉크 데이터 전송용 DMA 수단의 데이터 전송 회수를 0 또는 양의 값으로 설정할 수 있기 때문에, 잉크 정보 검출 신호로부터 얻어지는 잉크 검출 데이터 중, 잉크 유무의 판별에 필요한 기간의 데이터만을 잉크 데이터 전송용 DMA 수단에 의해 제 2 제어부로 전송할 수 있다.
또한, 본 발명의 제어장치에 있어서, 상기 제 1 제어부는, 프린터가 수신한 데이터가 저장되는 수신 버퍼를 포함하며, 상기 제 2 제어부는, 상기 수신 데이터가 그 종류마다 분류되어 저장되는 복수의 종류별 버퍼를 포함하고,
상기 제 2 DMA 처리부가 구비하는 상기 복수의 제 2 DMA 수단은, 상기 수신 버퍼에 저장된 수신 데이터의 종류에 대응하여 마련되어 있으며, 상기 수신 버퍼에 저장된 수신 데이터를 그 종류에 해당하는 상기 종류별 데이터 버퍼로 전송하고,
상기 제 1 DMA 처리부는,
상기 수신 데이터의 종류를 나타내는 데이터가 인가된 경우에 그 종류에 대응하는 상기 제 2 DMA 수단을 나타내는 DMA 식별 데이터를 메모리로 출력하는 테이블 수단과,
상기 프린터가 수신한 데이터를 메모리로부터 판독하여 상기 수신 버퍼로 전송하는 수신 데이터 전송 DMA 수단과,
상기 수신 버퍼로부터 데이터의 종류를 나타내는 데이터를 판독하여, 상기테이블 수단으로 전송하는 DMA 수단과,
상기 테이블 수단이 출력한 DMA 식별 데이터를 메모리로부터 판독하여, 링크 목적지 DMA를 지정하는 동작 지정 데이터로서 상기 제 1 DMA 수단의 제어 레지스터에 전송하는 DMA 수단을 포함하는 것으로 하여도 좋다.
이와 같이 하면, 수신 버퍼에 저장된 수신 데이터의 종류에 따라서, 그 종류에 대응한 제 2 DMA 수단이 기동된다. 그리고, 각 제 2 DMA 수단은 대응하는 종류의 수신 데이터를 대응하는 종류별 버퍼에 저장한다. 따라서, 수신 데이터를 그 종류에 대응한 종류별 버퍼에 전송할 수 있다.
도 1은 본 발명이 적용 가능한 제어 장치의 개략 구성을 나타내는 블럭도,
도 2은 본 발명의 제 1 실시예의 구성을 처리 흐름과 함께 나타내는 기능 블럭도,
도 3은 DMA의 구성 및 기본적인 동작을 도시하는 도면,
도 4는 본 발명의 제 2 실시예의 구성을 처리 흐름과 함께 나타내는 기능 블럭도,
도 5는 스텝 모터의 구동 제어 패턴의 전형적인 예를 도시하는 도면으로서, (a)는 스텝 모터의 속도 패턴을, (b)는 스텝 모터로 공급하는 전류 패턴을 나타내는 도면,
도 6은 각 화소를 인쇄할 때의 잉크 토출 구간을 나타내는 도면,
도 7은 본 발명의 제 3 실시예의 구성을 처리 흐름과 함께 나타내는 기능 블록도,
도 8은 본 발명의 제 4 실시예의 구성을 처리 흐름과 함께 나타내는 기능 블록도,
도 9는 본 실시예에 있어서 제어되는 잉크젯식 프린터의 개략 구성을 나타내는 평면도로서, 잉크 검출 센서의 배치를 나타내는 도면,
도 10은 잉크 검출 센서의 출력 전압 신호의 일례를, 캐리지와 검출 프리즘과의 위치 관계와 함께 나타내는 도면,
도 11은 본 실시예에 있어서의 전송 회수 데이터 테이블의 데이터의 내용을, 캐리지의 위치 및 스텝 모터의 위상 전환 타이밍에 대응시켜 나타내는 도면,
도 12는 본 발명의 제 5 실시예의 구성을 처리 흐름과 함께 나타내는 기능 블록도,
도 13은 본 실시예에 있어서 호스트 컴퓨터로부터 프린터로 송신되는 데이터 열의 일례를 도시하는 도면,
도 14는 본 실시예에 있어서의 테이블 메모리의 구성 및 동작을 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 제어 장치12 : CPU
14 : 메모리16 : DMA 처리부
18 : 타이머부20 : 제어부
34 : 제 1 제어부36 : 제 2 제어부
38 : 제 1 타이머부40 : 제 2 타이머부
42 : 제 1 타이밍 데이터 테이블44 : 제 2 타이밍 데이터 테이블
46 : 제 1 제어 데이터 테이블48 : 제 2 제어 데이터 테이블
50 : 제 1 타이머 제어 수단52 : 분기 제어 수단
54 : 제 1 DMA 처리부54-1∼ 54-n: DMA 수단
56 : 제 2 DMA 처리부56-1∼ 56-m: DMA 수단
100 : 스텝 모터102 : 모터 구동 제어부
104 : 인쇄 헤드106 : 인쇄 헤드 제어부
116 : 위상 패턴 제어 수단118 ; 상 전류 제어 수단
120 : 인쇄 제어 수단122 : 제 2 타이머 제어 수단
124 : 제 3 타이머부200 : 전송 회수 제어 수단
300 : 잉크 검출 센서302 : 잉크 데이터 전송 수단
306 : 잉크 검출 데이터 버퍼308 : 에러 처리 제어부
310 : 캐리지312 : 인쇄 헤드
400 : 수신 데이터 전송 수단402 : 테이블 전송 수단
404 : 링크 목적지 전송 수단406 : 전환 제어 수단
408 : 커맨드 전송 수단410 : 데이터 전송 수단
418 : 제 1 제어부420 : 수신 버퍼
422 : 제 2 제어부424 : 커맨드 버퍼
426 : 이미지 버퍼
도 1은, 본 발명이 적용 가능한 제어 장치(10)의 개략 구성을 나타내는 블럭도이다. 동 도면에 나타내는 바와 같이, 제어 장치(10)는 CPU(12)를 구비하고 있다. CPU(12)는, 메모리(14)에 기억된 프로그램에 따라서, 각종 연산 처리·제어 처리를 행한다. 또한, DMA부(16)는, CPU(12)를 거치지 않고, 각종 입출력 장치와 메모리(14) 사이의 데이터의 DMA 전송을 실행한다. 도 1에서는, 입출력 장치로서, 타이머부(18) 및 제어부(20)를 나타내고 있다.
메모리(14)로부터 데이터의 판독 어드레스 및 판독한 데이터의 전송 목적지 어드레스는, 어드레스 버스(22)에 의해 지정되고, 판독된 데이터는 데이터 버스(24)에 의해 전송된다. 메모리(14)로부터 타이머부(18)에 타이밍 데이터가 전송되면, 타이머부(18)는 시간의 계측을 개시하고, 수신된 타이밍 데이터에 대응한시간이 경과한 시점에서 타임 업 신호를 DMA(16)에 출력한다. 이것에 의해, DMA(16)는, 메모리(14)로부터 제어부(20)로 소정의 제어 데이터를 전송한다.
이하, 본 발명의 실시예에 대하여 설명한다. 또한, 이하의 각 실시예에 있어서는, 각종 기능을 갖는 구성 부분은 동일한 부호를 부여하고, 그 설명을 적절히 생략 또는 간략화한다.
(제 1 실시예)
도 2는, 본 발명의 제 1 실시예의 구성을 처리의 흐름과 함께 나타내는 기능 블록도이다. 또한, 도 2 및 이것과 마찬가지의 기능 블록도를 나타내는 이하의 각 도면에 있어서, DMA 기동 동작을 굵은 실선의 화살표로 나타내고, 데이터 전송의 흐름을 가는 실선의 화살표로 나타내고 있다.
도 2에 도시된 바와 같이, 본 실시예에 있어서, 처리부(20)는 제 1 제어부(34)와 제 2 제어부(36)에 의해 구성되어 있다. 제 1 제어부(34) 및 제 2 제어부(36)는, 각각, 제 1 구동부(30) 및 제 2 구동부(32)를 제어한다. 또한, 제 1 구동부(30)는, 예컨대, 프린터의 캐리지를 구동하는 구동 기구이며, 제 2 구동부(32)는 프린터의 인쇄 헤드이지만, 이것에 한정되지 않는다.
타이머부(18)는, 제 1 제어부(34)에 대응한 제 1 타이머부(38)와, 제 2 제어부(36)에 대응한 제 2 타이머부(40)에 의해 구성되어 있다. 제 1 타이머부(38) 및 제 2 타이머부(40)는, 각각, 소정의 레지스터를 구비하고 있으며, 이들의 레지스터에 타이밍 데이터가 기입되면, 그 타이밍 데이터에 의해 지정된 시간이 경과한 시점에 타임 업 신호가 출력된다.
또한, 본 실시예에 있어서, 제 1 타이밍 데이터 테이블(42), 제 2 타이밍 데이터 테이블(44), 제 1 제어 데이터 테이블(46), 및 제 2 제어 데이터 테이블(48)이 마련되어 있다. 제 1 타이밍 데이터 테이블(42) 및 제 2 타이밍 데이터 테이블(44)에는, 각각, 제 1 제어부(34) 및 제 2 제어부(36)의 동작의 전환 타이밍을 제어하기 위한 타이밍 데이터(보다 구체적으로는, 전환 타이밍간의 시간 간격을 나타내는 데이터)가 기억되어 있다. 또한, 제 1 제어 데이터 테이블(46)은 n개의 테이블(46-1~ 46-n)을 구비하고 있고, 이들의 테이블(46-1~ 46-n)에는, 각 전환 타이밍에서의 제 1 제어부(34)의 동작을 제어하기 위한 n 종류의 제어 데이터가 종류별로 기억되어 있다. 마찬가지로, 제 2 제어 데이터 테이블(48)은, m개의 테이블(48-1~ 48-m)을 구비하고 있고, 이들 테이블(48-1~ 48-m)에는, 각 전환 타이밍에서의 제 2 제어부(36)의 동작을 제어하기 위한 m 종류의 제어 데이터가 종류별로 기억되어 있다. 상기한 테이블(42, 44, 46-1~ 46-n, 48-1~ 48-m)은, 각각 메모리(14) 내에 할당된 소정의 어드레스 공간에 마련되어 있고, 그들의 데이터 내용은 제어 개시전에 CPU(12)에 의해 설정되어 있다.
또한, 본 실시예의 제어 장치는, 제 1 타이머 제어 수단(50), 제 1 DMA 처리부(54), 및 제 2 DMA 처리부(56)를 구비하고 있다. 제 1 DMA 처리부(54)는 분기 제어 수단(52)과, 제 1 제어부(34)의 n 종류의 제어 데이터에 대응한 n개의 DMA 수단(54-1~ 54-n)을 구비하고 있다. 또한, 제 2 DMA 처리부(56)는, 제 2 제어부(36)의 m 종류의 제어 데이터에 대응한 m개의 DMA 수단(56-1~ 56-m)을 구비하고 있다. 이들 제 1 타이머 제어 수단(50), 분기 제어 수단(52), DMA 수단(54-1~ 54-n), 및 DMA 수단(56-1~ 56-m)은, 도 1에 도시하는 DMA부(16)를 구성하고 있고, 각각 독립된 DMA로서 기능한다.
도 3은, DMA의 구성 및 기본적인 동작을 나타내는 도면이다. 동 도면에 도시된 바와 같이, 각 DMA에는, 전송원 레지스터(R1), 전송 목적지 레지스터(R2), 전송 회수 레지스터(R3), 전송 방법 레지스터(R4), 및 링크 목적지 레지스터(R5)가 마련되어 있다. 전송원 레지스터(R1) 및 전송원 레지스터(R2)는, 각각, DMA의 전송원 레지스터 및 전송 목적지 레지스터를 지정하기 위한 레지스터이다. 또한, 전송 회수 레지스터(R3)는 1회 기동에 대한 데이터 전송 회수(즉 전송 데이터수)를 지정하기 위한 레지스터이다. 전송 방법 레지스터(R4)는, 데이터 전송을 1 바이트씩 행할 지 블록 단위로 정리하여 행할 지 등의 전송 방법을 지정하기 위한 레지스터이다. 또한, 링크 목적지 레지스터(R5)는, DMA 전송 처리가 완료되었을 때 다음에 기동해야 할 DMA를 지정하기 위한 레지스터이다. 즉, DMA가 기동되면, 전송원 레지스터(R1)에 의해 지정된 전송원 어드레스로부터 전송 목적지 레지스터(R2)에 의해 지정된 전송 목적지 어드레스로, 전송 회수 레지스터(R3)에 의해 지정된 바이트 수의 데이터가, 전송 방법 레지스터(R4)에 의해 지정된 방법으로 전송된다. 그리고, 데이터 전송이 완료되면, 링크 목적지 레지스터(R5)에 의해 지정된 DMA(이하, 링크 목적지 DMA라고 함)가 기동된다.
또한, DMA에 의해서 데이터 전송이 행해지면, 전송원 레지스터(R1) 및 전송 목적지 레지스터(R2)에 설정된 어드레스는 각각 다음의 메모리 어드레스를 지시하도록 자동적으로 증분된다. 또한, DMA가 구비하는 레지스터(R1 ~ R5), 및 상기된 타이머부(38, 40)가 구비하는 레지스터는, 모두 메모리(14) 상의 소정의 어드레스에 마련되어 있고, 각 레지스터로의 전송 기입은, 해당하는 메모리 어드레스로의 데이터 전송에 의해 행해질 수 있다.
다음에, 도 2를 참조하여, 본 실시예에 있어서의 동작을 설명한다. 먼저, CPU(12)로부터 제 1 타이머 제어 수단(50)에 구동 개시 신호가 송신되면(S10), 제 1 타이머 제어 수단(50)은, 제 1 타이밍 데이터 테이블(42)로부터 제 1 번째의 타이밍 데이터를 판독하여(S12), 제 1 타이머부(38)의 레지스터에 전송한다(S14). 제 1 타이머부(38)는, 그 레지스터에 타이밍 데이터가 전송되고 나서 타이밍 데이터에 의해 지정된 시간이 경과한 시점에, 타임 업 신호를 제 1 DMA 처리부(54)의 분기 제어 수단(52)으로 송신한다(S16).
분기 제어 수단(52)은, 타임 업 신호에 따라서 기동되어, 제 2 타이밍 데이터 테이블(44)로부터 타이밍 데이터를 판독하여(S18), 제 2 타이머부(40)의 레지스터로 전송하고(S20), 이 데이터 전송이 완료되면, 링크 목적지 DMA인 DMA 수단(54-1)을 기동한다(S22). 제 2 타이머부(40)는, 그 레지스터에 타이밍 데이터가 전송되고 나서 타이밍 데이터에 의해 지정된 시간이 경과한 시점에, 타임 업 신호를 제 2 DMA 처리부(56)의 DMA 수단(56-1)으로 출력한다(S24). 이것에 의해, DMA 수단(56-1)이 기동된다.
이렇게 하여, CPU(12)로부터의 구동 개시 신호에 따라서, 제 1 DMA 처리부(54)의 DMA 수단(54-1)이 기동되어, 이 기동 시점으로부터 타이밍 데이터에 의해 지정된 시간이 경과하면, 제 2 DMA 처리부(56)의 DMA 수단(56-1)이 기동된다. 그리고, 이후, 제 1 DMA 처리부(54) 및 제 2 DMA 처리부(56)의 각각에 있어서, 각 DMA 수단(54-1~ 54-n및 56-1~ 56-n)에 의한 DMA 전송 동작이 행해진다.
즉, 제 1 DMA 처리부(54)에 있어서는, 분기 제어 수단(52)에 의해 기동된 DMA 수단(54-1)은, 제 1 제어 데이터 테이블(46)의 테이블(46-1)의 제 1 번째의 제어 데이터를 판독하여(S26), 제 1 제어부(34)로 전송한다(S28). 이 데이터 전송이 완료되면, DMA 수단(54-1)의 링크 목적지 DMA인 DMA 수단(54-2)이 기동되어, 테이블(46-2)의 제 1 번째의 제어 데이터를 제 1 제어부(34)로 전송한다. 이후, 마찬가지로 하여, 각 DAM 수단(54-i)(i≤n)이 순차 테이블(46-i)의 제 1 번째의 제어 데이터를 판독하고(S30), 제 1 제어부(34)로 전송(S32)하는 것에 의해, n 종류의 제어 데이터가 제 1 제어부(34)로 전송된다.
또한, 제 2 DMA 처리부(56)에 있어서도, 제 2 타이머부(40)에 의해 기동된 DMA 수단(56-1)이, 제 2 제어 데이터 테이블(48)의 테이블(48-1)로부터 제 1 번째의 데이터가 판독되어(S34), 제 2 제어부(36)로 전송된다(S36). 이 데이터 전송이 완료되면, DMA 수단(56-1)의 링크 목적지 DMA인 DMA 수단(56-2)이 기동되어, 테이블(48-2)의 제 1 번째의 제어 데이터를 판독하여 제 2 제어부(36)로 전송한다. 마찬가지로 하여, DMA 수단(56-i)(i≤m)이 순차 기동되어, 테이블(48-1)의 제 1 번째의 제어 데이터를 판독하여(S38), 제 2 제어부(36)로 전송한다(S40).
제 1 DMA 처리부(54)에서는, DMA 수단(54-n)의 링크 목적지 DMA로서 제 1 타이머 제어 수단(50)이 설정되어 있고, DMA 수단(54-n)에 의한 데이터 전송이 완료하면, 제 1 타이머 제어 수단(50)이 다시 기동된다(S42). 따라서, 제 1 타이머 제어 수단(50)에 의해서 제 1 타이밍 데이터 테이블(42)로부터 판독된 타이밍 데이터가 제 1 타이머부(38)로 전송되는 것에 의해, 상기와 마찬가지의 처리(S12 ~ S40)가 반복된다. 이 때, 각 DMA의 전송원 레지스터의 어드레스는 증분되어 있기 때문에, 각 테이블에 기억된 각 종류의 제어 데이터가 순번대로 판독되어 전송되게 된다. 그리고, 제 1 타이머 제어 수단(50)에 의해 제 1 타이밍 데이터 테이블(42)로부터 다음에 판독되어야 할 타이밍 데이터가 없게 되면, 이후, 제 1 타이머 제어 수단(50)은 동작을 휴지하고, 그것에 의해, 일련의 데이터 전송 동작은 종료된다.
이상과 같이 하여, 제 1 타이밍 데이터 테이블(42)에 기억된 타이밍 데이터에 의해 지정되는 전환 타이밍에서, 제 1 DMA 처리부(54)에 의해, 제 1 제어 데이터 테이블(46)의 테이블(46-1~ 46-n)에 기억된 n 종류의 제어 데이터가 종류마다 1개씩 제 1 제어부(34)로 전송되고, 제 1 제어부(34)는 이들 제어 데이터에 따라서제 1 구동부(30)를 제어한다. 또한, 제 1 DMA 처리부(54)에 의한 데이터 전송의 타이밍에 대해, 제 2 타이밍 데이터 테이블(44)에 기억된 타이밍 데이터에 의해 지정된 시간 만큼 늦어진 타이밍에서, 제 2 DMA 처리부(56)에 의해 제 2 제어 데이터 테이블(48-1~ 48-m)에 기억된 m 종류의 제어 데이터가 종류마다 1개씩 제 2 제어부(36)로 전송되고, 제 2 제어부(36)는 이들 제어 데이터에 따라서 제 2 구동부(32)를 제어한다.
따라서, 본 실시예에 의하면, 미리 CPU(12)가 제 1 제어부(34) 및 제 2 제어부(36)에 의해 실현할 제어 동작에 따른 타이밍 데이터 및 제어 데이터를 각 테이블에 설정하여 두는 것에 의해서, 서로 동기를 취하면서도 독립적으로 처리를 행하도록 제 1 구동부(30) 및 제 2 구동부(32)의 동작을, CPU(12)에 부하를 가하지 않고 정확히 제어하는 것이 가능하다.
또한, 상기 실시예에서는, 제 1 DMA 처리부(54)가 구비하는 분기 제어 수단(52)에 의해서 또 하나의 제 2 DMA 처리부(56)를 기동하는 것에 의해, 2개의 제어부(34, 36)에 제어 데이터를 DMA 전송하는 것으로 하였다. 그러나, 본 발명은 이들에 한정되는 것은 아니며, 이용 가능한 DMA의 수의 범위 내에서, 예컨대, 제 2 DMA 처리부(56)에도 분기 제어 수단(52)과 마찬가지의 DMA 수단을 마련하고, 이 DMA 수단에 의해 또 다른 DMA 처리부를 기동하는 것에 의해, 3개 이상의 제어부에 대하여 제어 데이터를 전송하도록 하는 것도 가능하다.
또한, 상기 구성에서는, 제 1 DMA 처리부(54)의 최후의 DMA 수단(54-n)의 링크 목적지 DMA로서 제 1 타이머 제어 수단(50)을 설정하고, DMA 수단(54-n)에 의한 데이터 전송이 완료된 시점에서, 제 1 타이머 제어 수단(50)을 기점으로 하는 다음 DMA 처리 사이클을 개시시키는 것으로 하였다. 따라서, 본 발명은, 이것에 한정되지 않고, 예컨대, 제 1 타이머 제어 수단(50)을 제 2 DMA 처리부(56)의 최후의 DMA 수단(56-n)의 링크 목적지 DMA로서 설정하는 것에 의해, 제 1 DMA 처리부(54)의 처리 사이클의 개시 타이밍을 제 2 DMA 처리부(56)에 의한 데이터 전송의 종료 타이밍을 기준으로 하여 설정할 수 있다.
(제 2 실시예)
다음에, 본 발명의 제 2 실시예에 대하여 설명한다. 도 4는 본 실시예의 구성을 처리의 흐름과 함께 나타내는 기능 블록도이다. 본 실시예는, 본 발명을 프린터 제어에 적용한 것이며, 프린터의 캐리지를 구동하는 스텝 모터(100)의 제어를 행하는 모터 제어부(102)가 상기 제 1 실시예에 있어서의 제 1 제어부(34)에 대응하고, 인쇄 헤드(104)를 제어하는 인쇄 헤드 제어부(106)가 상기 제 1 실시예에 있어서의 제 2 제어부(36)에 대응하고 있다. 또한, 본 실시예에서는, 제 1 제어 데이터 테이블(46)은, 위상 패턴 테이블(108) 및 상(相) 전류값 테이블(110)에 의해 구성되어 있고, 또한 제 2 제어 데이터 테이블(48)은 인쇄 데이터 테이블(112)에 의해 구성되어 있다. 또한, 제 1 DMA 처리부(54)는, DMA 수단으로서, 위상 패턴 제어 수단(116) 및 상 전류 제어 수단(118)을 마련하고 있고, 또한 제 2 DMA 처리부(56)는, DMA 수단으로서, 인쇄 제어 수단(120) 및 제 2 타이머 제어 수단(122)을 구비하고 있다.
위상 패턴 제어 수단(116)은, 위상 패턴 테이블(108)에 기억된 위상 패턴 데이터를 모터 제어부(102)로 전송하고, 또한 상 전류 제어 수단(118)은, 상전류값 테이블(110)에 기억된 상 전류 데이터를 모터 제어부(102)로 전송한다. 한편, 인쇄 제어 수단(120)은 인쇄 데이터 테이블(112)에 기억된 인쇄 데이터를 인쇄 헤드 제어부(106)로 전송한다. 또한, 후술하는 바와 같이, 1 화소분의 인쇄 데이터는, 소정수로 분할된 각 잉크 토출 구간에서의 잉크 토출의 유무를 나타내는 데이터로서 인쇄 헤드 제어부(106)로 전송되는데, 제 2 타이머 제어 수단(122) 및 제 2 타이머부(124)에 의해서, 토출 타이밍 테이블(126)에 기억된 토출 타이밍 데이터에 근거하여 인쇄 제어 수단(120)이 기동되는 것에 의해서, 각 잉크 토출 구간에 동기하여 인쇄 데이터의 전송이 행해진다.
일반적으로, 스텝 모터를 구동하는 데에는, 모터에 인가하는 전압의 위상 패턴을 순차 전환할 필요가 있다. 그래서, 본 실시예에서는, 스텝 모터(100)의 위상의 전환 타이밍을 나타내는 전환 타이밍 데이터를 제 1 타이밍 데이터 테이블(42)에 설정하고, 각 전환 타이밍에서 스텝 모터(100)로 인가해야 할 전압의 위상 패턴을 나타내는 위상 패턴 데이터를 위상 패턴 테이블(108)에 설정한다. 또한, 스텝 모터(100)를 구동하는 경우, 그 구동 제어 패턴에 따라서 모터에 공급하는 상 전류를 변화시킬 필요가 있는데, 각 전환 타이밍에서의 상 전류를 나타내는 상 전류 데이터를 상전류값 테이블(110)에 설정한다.
도 5는, 스텝 모터(100)의 구동 제어 패턴의 전형적인 예를 나타내는 것이고, 도 5(a)는 스텝 모터(100)의 속도 패턴을, 또한, 도 5(b)는 스텝 모터(100)로 공급하는 전류 패턴을 나타낸다. 도 5(a)에 나타내는 사다리꼴 파형의 속도 패턴으로 구동하는 경우, 도 5(b)에 도시하는 바와 같이, 가속 영역(I)에서는, 큰 상 전류를 공급하여 가속시키고, 정속 영역(Ⅱ)에서는 마찰을 상쇄시켜 일정 속도를 유지할 수 있을 정도의 비교적 작은 상 전류를 공급하고, 감속 영역(Ⅲ)에서는, 제동력을 살리기 위한 큰 상 전류를 공급하여 감속시킨다. CPU(12)는, 이와 같이 스텝 모터(100)의 구동 제어 패턴에 따라서 정해진 상 전류 패턴에 따라서, 각 전환 타이밍에서의 상 전류 데이터를 상 전류값 테이블(110)에 설정한다. 또한, 스텝 모터(100)의 정지후의 영역(Ⅳ)에도 일정한 전류를 계속해서 공급하는 것은, 스텝 모터(100)의 모든 상에 미소 전류를 흘려 모터(100)의 잔류 진동을 빠르게 감쇠시키기 위한 것이다. 이와 같은 통전을 러쉬(rush) 통전이라고 한다. 따라서, 스텝 모터(100)가 정지 위치에 도달한 후, 최후의 제어 데이터로서 러쉬 통전의 위상 패턴(모든 상) 및 러쉬 통전의 전류값을 설정하고, 또한 최후의 전환 타이밍 데이터로서 러쉬 통전 시간을 설정한다.
본 실시예에 있어서도, 상기 제 1 실시예와 마찬가지로, 제 1 타이밍 데이터 테이블(42)에 기억된 전환 타이밍 데이터에 따른 타이밍에서, 제 1 제어부(54)가 기동되어, 위상 패턴 테이블(108) 및 상 전류값 테이블(110)에 기억된 제어 데이터가 각각 1개씩 순번대로 모터 제어부(102)에 공급된다. 따라서, 각 테이블에 기억된 데이터에 근거하여, 도 5(a)에 예시하는 구동 패턴에 따라서 스텝 모터(100)의제어가 행해진다.
그래서, 본 실시예에 있어서, 스텝 모터(100)의 위상 전환은, 인쇄 헤드(104)에 1 화소를 인쇄할 때마다 행해진다. 그리고, 도 6에 도시된 바와 같이, 각 화소의 인쇄에 대하여, 인쇄 헤드(104)에 의한 잉크 토출 시간을 예컨대 6개의 구간(T1 ~ T6)으로 분할하고, 인쇄 제어 수단(120)은 구간(T1 ~ T6)의 각각에 있어서의 잉크 토출의 유무를 나타내는 인쇄 데이터를 각 구간(T1 ~ T6)의 타이밍에 인쇄 헤드 제어부(106)로 전송하는 것에 의해 각 화소의 농도를 제어한다. 즉, 인쇄 데이터 테이블(112)에는, 인쇄 데이터로서, 인쇄 헤드가 각 화소의 인쇄에 있어서 잉크의 토출을 행할 각 구간(T1 ~ T6)마다 잉크 토출의 유무를 지정하는 데이터가 기억되어 있고, 각 구간(T1 ~ T6)에 대응한 타이밍에 이 인쇄 데이터가 전송된다. 또한, 잉크의 토출은, 정속시뿐만 아니라, 가감속시에도 행해지도록 하여도 좋다. 또한, 잉크 토출 시간의 분할수는 6개로 한정하지 않고, 임의의 분할수를 이용할 수 있다.
상기한 바와 같이, 스텝 모터(100)의 위상 전환은, 1 화소 마다 행해지기 때문에, 각 화소에 대한 구간(T1 ~ T6)에서의 인쇄 데이터의 전송은, 스텝 모터(100)의 위상 전환 타이밍에 동기하여 행할 필요가 있다. 본 실시예에서는, 위상 전환 타이밍에 분기 제어 수단(52)이 제 2 타이머부(40)를 시동시키고, 제 2 타이머부(40)의 타임 업시에 인쇄 제어 수단(120)을 기동한다. 이 인쇄 제어 수단(120)에 의한 데이터 전송후, 제 2 타이머 제어 수단(122)이 기동되어, 토출 타이밍 테이블(126)에 기억된 토출 타이밍 데이터(즉, 구간(T1 ~ T6)의 시간 길이를 나타내는 데이터)가 타이머(124)에 전송된다. 그리고, 타이머(124)의 타임 업시에 다시 인쇄 제어 수단(120)이 기동된다. 이것에 의해, 인쇄 제어 수단(120)은, 위상 전환 타이밍에 동기하면서, 각 화소에 대한 인쇄 데이터를 구간(T1 ~ T6)마다 인쇄 헤드 제어 수단(106)으로 전송한다.
이하, 도 4를 참조하여, 본 실시예에 있어서의 동작을 설명한다. 먼저, CPU(12)로부터 제 1 타이머 제어 수단(50)에 인쇄 개시 신호가 송신되면(S50), 제 1 타이머 제어 수단(50)은, 제 1 타이밍 데이터 테이블(42)로부터 제 1 번째의 타이밍 데이터를 판독하여(S52), 제 1 타이머부(38)에 전송한다(S54). 제 1 타이머부(38)는, 타이밍 데이터가 전송되고 나서, 그 타이밍 데이터에 의해 지정된 시간이 경과한 시점에, 타임 업 신호를 분기 제어 수단(52)으로 송신한다(S56).
분기 제어 수단(52)은, 타임 업 신호에 따라서 기동되고, 제 2 타이밍 데이터 테이블(44)로부터 타이밍 데이터를 판독하여(S58), 제 2 타이머부(40)로 전송하며(S60), 또한 이 데이터 전송이 완료되면, 링크 목적지 DMA인 위상 패턴 제어 수단(116)을 기동한다(S62). 제 2 타이머부(40)는, 타이밍 데이터가 전송되고 나서, 그 타이밍 데이터에 의해 지정된 시간이 경과한 시점에, 타임 업 신호를 인쇄 제어 수단(120)으로 출력하고(S64), 이것에 의해 인쇄 제어 수단(120)이 기동된다.
분기 제어 수단(52)에 의해 기동된 위상 패턴 제어 수단(116)은, 위상 패턴 테이블(108)의 제 1 번째의 위상 패턴 데이터를 판독하여 모터 제어부(102)로 전송한다(S66, S68). 이 데이터 전송이 완료되면, 위상 패턴 제어 수단(116)은, 링크 목적지 DMA인 상 전류 제어 수단(118)을 기동한다(S70). 기동된 상 전류 제어 수단(118)은, 상 전류값 테이블(110)의 제 1 번째의 상 전류 데이터를 모터 제어부(102)로 전송한다(S72, S74).
이렇게 하여 위상 패턴 데이터 및 상 전류 데이터가 모터 제어부(102)로 전송되면, 모터 제어부(102)는, 다음의 DMA 전송 사이클에서 제어 데이터가 전송될 때까지, 전송된 이들의 데이터에 따라서 스텝 모터(100)의 제어를 행한다.
또한, 제 2 타이머부(40)에 의해 기동된 인쇄 제어 수단(120)은, 인쇄 데이터 테이블(112)의 제 1 번째의 인쇄 데이터를 인쇄 헤드 제어부(106)로 전송한다(S76, S78). 이 데이터 전송이 완료되면, 링크 목적지 DMA인 제 2 타이머 제어 수단(122)이 기동되어(S80), 토출 타이밍 테이블(126)로부터 제 3 타이머부(124)로 토출 타이밍 데이터가 전송된다(S82, S84). 그리고, 제 3 타이머부(124)가 타임 업되면, 인쇄 제어 수단(120)으로 타임 업 신호를 출력한다(S86). 이것에 의해, 인쇄 제어 수단(120)이 다시 기동되어, 인쇄 데이터 테이블(112)의 다음 인쇄 데이터가 인쇄 헤드 제어부(106)로 전송된다. 이와 같은 인쇄 제어 수단(120)에 의한 인쇄 데이터의 전송이 6회 행해지면, 1화소분의 인쇄 데이터의 전송이 완료된다. 이렇게 하여, 각 화소에 대하여, 인쇄 데이터에 의해 지정된 구간에서 잉크가 토출되어, 그에 따른 농도로의 인쇄가 행해진다.
이상 설명한 바와 같이, 본 실시예에서는, 제 1 타이밍 데이터 테이블(42)에 기억된 타이밍 데이터에 의해 지정된 위상 전환 타이밍에서, 위상 패턴 데이터 및 상 전류 데이터가 모터 제어부(102)에 전송되고, 또한 각 위상 전환 타이밍에 동기하여 인쇄 제어 수단(120)이 구간(T1 ~ T6)마다 인쇄 데이터를 인쇄 헤드 제어부로전송하는 것에 의해, 각 화소에 대하여 지정된 농도로의 인쇄가 행해진다. 따라서, 본 실시예에 따르면, CPU(12)가, 스텝 모터(100)의 구동 제어 패턴에 따른 타이밍 데이터, 위상 패턴 데이터 및 상 전류 데이터를 테이블(42, 108, 110)에 설정하여 두고, 또한 각 화소의 인쇄 데이터(화소 농도에 따른 각 구간(T1 ~ T6)에서의 잉크 토출의 유무를 나타내는 데이터)를 인쇄 데이터 테이블(112)에 미리 설정해 둔 다음, 제 1 타이머 제어 수단(50)에 인쇄 개시 신호를 송신하면, 그 후에는 CPU(12)를 거치지 않고 인쇄 동작이 실현된다. 즉, 본 실시예에 따르면, 스텝 모터(100)의 구동 제어 및 인쇄 헤드의 인쇄 제어라고 하는, 서로 동기를 취하면서 독립적으로 행해야 하는 2개의 처리를, CPU(12)에 부하를 가하지 않고, 보다 정확하게 행할 수 있다.
또한, 상기 제 2 실시예에 있어서, 제 2 타이밍 데이터 테이블(44)에 기억된 타이밍 데이터는, 위상 전환 타이밍이 도래하고 나서 인쇄 제어 수단(120)이 기동될 때까지의 시간 지연을 지정하게 된다. 따라서, 예컨대, 캐리지의 구동 방향에 의해서 인쇄 위치가 어긋난 경우에, 그 인쇄 위치의 조정(소위, LR 어긋남 조정)을, 상기 타이밍 데이터의 값에 의해서 행할 수 있다.
또한, 상기 제 2 실시예에서는, 프린터가 단일 인쇄 헤드를 갖는 단색 프린터인 것으로 하여 설명하였지만, 본 발명은 복수의 인쇄 헤드를 갖는 컬러 프린터의 경우에도 적용 가능하다. 즉, 상기 제 1 실시예에 관하여 상술한 바와 같이, DMA에 의해서 제어 데이터를 전송하는 제어부의 개수는 3개 이상으로 늘리는 것이 가능하기 때문에, 각 인쇄 헤드의 제어부에 대응하여 제 2 DMA 처리부(56)와 마찬가지의 DMA 처리부를 마련하는 것에 의해, 인쇄 헤드마다의 제어를 행할 수 있게 된다.
(제 3 실시예)
다음에, 본 발명의 제 3 실시예에 대하여 설명한다. 본 실시예의 구성은, 상기 제 1 실시예의 구성(도 2)에 있어서, 제 1 DMA 처리부(54)에 의해, 제 2 DMA 처리부(56)를 구성하는 DMA 수단의 동작(즉 DMA의 제어 레지스터의 내용)을 제어 실행중에 동적으로 변경할 수 있도록 한 것이다.
도 7은, 본 실시예의 구성을 처리 흐름과 함께 나타내는 기능 블록도이다. 동 도면에 도시하는 바와 같이, 본 실시예에서는, 제 1 DMA 처리부(54)는 DMA 수단으로서 전송 회수 제어 수단(200)을 구비하고, 이것에 대응하여, 제 1 제어 데이터 테이블(46)은, 전송 회수 데이터 테이블(202)을 구비하고 있다. 전송 회수 데이터 테이블(202)은, 제 2 DMA 처리부(56)의 DMA 수단(56-1)의 데이터 전송 회수를 지정하기 위한 전송 회수 데이터가 기억되어 있고, 전송 회수 제어 수단(200)이 기동되면, 전송 회수 레지스터 테이블(202)로부터 DMA 수단(56-1)의 전송 회수 레지스터(R3)에 전송 회수 데이터가 전송된다. 따라서, 제 2 DMA 처리부(56)에 있어서 제 1 DMA 수단(56-1)이 기동되면, 상기와 같이 전송 회수 테이블(202)로부터 전송 회수 레지스터(R3)로 전송된 전송 회수 데이터에 따른 바이트 수의 데이터 전송이 실행된다.
이와 같이, 본 실시예에서는, 제 1 DMA 처리부(54)로부터 제 2 DMA 처리부(56)의 DMA 수단이 전송하는 데이터 수를 변경할 수 있다. 이 때문에, 예컨대, 본 실시예가 프린터 제어에 적용된 경우에, 제 1 DMA 처리부(54)가 호스트 컴퓨터로부터의 수신 데이터를 수신 버퍼에 저장하는 처리를 행하고, 제 2 DMA 처리부(56)가 데이터 수신의 타이밍에서 소정수의 펄스를 출력 포트에 출력하는 처리를 행하는 경우에, 제 1 DMA 처리부(54)의 데이터 수신량에 따라서 제 2 DMA 처리부(56)에 의한 출력 펄스수를 변경시키거나, 또는 펄스 출력을 금지한다고 하는 등의 제 2 DMA 처리부(56)의 처리 내용을 제 1 DMA 처리부(54) 측으로부터 동적으로 변경하는 것이 가능하다.
또한, 상기 제 3 실시예에서는, 제 2 DMA 처리부(56)의 1개의 DMA 수단(56-1)의 DMA 동작을 변경하는 것으로 하였지만, 전송 회수 제어 수단(200)을 복수 마련하여, 제 2 DMA 처리부(56)의 복수의 DMA 수단의 DMA 동작을 변경하도록 하여도 좋다. 또한, DMA 동작의 변경 대상은, 전송 회수에 한정되지 않고, 전송원 어드레스, 전송 목적지 어드레스, 전송 방법, 링크 목적지 DMA에 대해서도, 대응하는 제어 레지스터에 데이터를 기입하는 것에 의해 그 내용을 변경할 수 있다. 예컨대, DMA 수단(56-1)에 대해서는 전송 회수를 변경하고, DMA 수단(56-2)에 대해서는 전송원 어드레스를 변경한다고 하는 것도 가능하다.
또한, 상기 제 3 실시예에서는, 제 1 DMA 처리부(54) 측으로부터 제 2 DMA 처리부(56)의 DMA 전송 처리의 내용을 변경하는 것으로 하였지만, 제 2 DMA처리부(56) 측으로부터 제 1 DMA 처리부(54)의 DMA 전송 처리의 내용을 변경할 수도 있고, 또한 제 2 DMA 처리부(56)가 다시 다른 DMA 처리부를 기동시키는 구성으로 하여, 제 2 DMA 처리부(56)로부터 당해 다른 DMA 제어부의 DMA 전송 처리의 내용을 변경할 수도 있다.
(제 4 실시예)
다음에, 본 발명의 제 4 실시예에 대하여 설명한다. 도 8은, 본 실시예의 구성을 처리 흐름과 함께 나타내는 기능 블록도이다. 본 실시예는, 본 발명을 잉크젯식 프린터 제어에 적용한 것이며, 제 1 DMA 처리부(54)는 상기 제 2 실시예(도 4)와 마찬가지로 캐리지를 구동하기 위한 스텝 모터(100)의 제어를 행한다. 한편, 제 2 DMA 처리부(56)는, 잉크 검출 센서(300)에 의한 잉크 검출 데이터를 메모리에 DMA 전송하는 잉크 데이터 전송 수단(302)을 구비한다. 잉크 검출 센서(300)는, 프린터로의 잉크 탱크의 장착의 유무 및 잉크 탱크 내의 잉크의 유무를 검출하는 것이며, 그 출력 신호는 AD 변환기(303)에 의해서 AD 변환되어, 잉크 검출 데이터로서 검출 데이터 레지스터(304)에 저장된다. 제 2 DMA 처리부(56)의 잉크 데이터 전송 수단(302)은, 레지스터(304)에 저장된 잉크 검출 데이터를 잉크 검출 데이터 버퍼(306)로 전송한다. 에러 처리 제어부(308)는, 잉크 검출 데이터 버퍼(306)에 전송되어 저장된 잉크 검출 데이터에 근거하여, 잉크 탱크의 미장착 또는 잉크 탱크의 잉크 떨어짐을 검지하여, 소정의 에러 처리를 실행한다.
도 9는, 본 실시예에 있어서 제어된 잉크젯식 프린터의 개략 구성을 나타내는 평면도이고, 잉크 검출 센서(300)의 배치를 나타내고 있다. 동 도면에 있어서, 프린터의 캐리지(310)는 가이드 축(314)에 의해서 가이드되고, 스텝 모터(100)에 의해 가이드 축(314)에 따라 도면 좌우로 구동된다. 그리고, 캐리지(310)에 마련된 인쇄 헤드(312)는, 용지 반송부(316)에 의해 반송되는 기록 용지에 인쇄를 행한다.
프린터에는 잉크 탱크(318, 320)가 탈착 가능하게 마련되어 있다. 잉크 탱크(318)는, 컬러 잉크를 저유(貯溜)한 컬러 잉크 카트리지이며, 또한 잉크 탱크(320)는, 흑색 잉크를 저유한 흑색 잉크 카트리지이다. 잉크 탱크(318, 320)가 장착되면, 도시하지 않은 잉크 튜브를 통해서, 컬러 및 흑색 각각의 잉크가 인쇄 헤드(312)로 공급된다.
잉크 탱크(318)의 캐리지 이동 공간(322) 측의 면에는, 2개의 검출 프리즘(324, 326)이 캐리지(310)의 이동 방향으로 이간되어 마련되어 있다.
마찬가지로, 잉크 탱크(320)의 캐리지 이동 공간(322) 측의 면에는 2개의 검출 프리즘(328, 330)이 캐리지(310)의 이동 방향으로 이간하여 마련되어 있다. 한편, 상기한 잉크 검출 센서(300)는, 캐리지(310)의 잉크 탱크(318, 320) 측의 면에 부착되어 있고, 캐리지(310)가 도면 좌우로 구동된 경우에, 검출 프리즘(324, 326, 328, 330)의 정면을 그 순서로 또는 이것과는 역순으로 통과하도록 이루어져 있다. 잉크 검출 센서(300)는 발광부와 수광부를 구비하고 있고, 각 검출 프리즘(324 ~ 330)으로부터의 반사광의 유무에 근거하여, 잉크 탱크(318, 320) 내의 잉크의 유무나 잉크 탱그 장착의 유무 등을 검출한다.
상기 검출 프리즘(324 ~ 330) 중, 검출 프리즘(324, 328)은, 잉크 탱크(318, 320) 내의 잉크의 유무를 검출하기 위한 것이다. 이들 검출 프리즘(324, 328)은, 잉크 탱크(318, 320)에 저유된 잉크의 양이 소정량 이상인 경우에는 잉크 내에 침수하여 잉크 검출 센서(300)로부터의 입사광을 반사시키지 않고, 잉크의 양이 소정량을 밑돌면 잉크로부터 노출되어 입사광을 반사하도록 구성되어 있다. 따라서, 잉크 검출 센서(300)는, 검출 프리즘(324, 328)으로부터의 반사광이 수광되었는 지 여부에 따라서, 잉크 탱크(318, 320) 내의 잉크의 유무를 검출할 수 있는 것이다.
한편, 검출 프리즘(326, 330)은, 잉크 탱크(318, 320) 내의 잉크 양에 관계없이 잉크로부터 노출되도록 배치되어 있어, 항상 잉크 검출 센서(300)로부터의 입사광을 반사한다. 따라서, 잉크 검출 센서(300)는, 검출 프리즘(326, 330)으로부터의 반사광이 수광되었는 지 여부에 따라서, 잉크 탱크(318, 320)의 장착 유무를 검출할 수 있다.
도 10은, 잉크 검출 센서(300)의 출력 전압 신호의 일례를, 캐리지(310)와 검출 프리즘(324 ~ 330)과의 위치 관계와 함께 나타낸다. 또한, 동 도면에서는, 잉크 검출 센서(300)의 수광부가 광을 검출한 경우에 출력 전압이 저하하는 것으로 하고 있다. 잉크 탱크(318, 320)가 함께 장착되고, 또한, 모든 잉크 탱크에 잉크가 있는 경우에는, 동 도면에 실선으로 나타내는 바와 같이, 검출 프리즘(324, 328)에 대응하는 신호는 검출되지 않고, 검출 프리즘(326, 330)에 대응하는 신호(A, B)가 출력된다. 한편, 잉크 탱크(318, 320)의 잉크가 없어지면, 동 도면에 점선으로 나타내는 바와 같이, 검출 프리즘(324, 328)에 대응하는 신호(C, D)가출력되게 된다.
도 10의 신호 파형으로부터 알 수 있는 바와 같이, 검출 프리즘(324 ~ 330)에 대응한 신호가 출력되는 것은, 모든 기간 중 극히 일부의 구간이다. 이 때문에, 잉크 검출 데이터 버퍼(306)의 메모리 용량을 억제하도록, 검출 프리즘(324 ∼ 330)에 대응한 신호가 출력되는 전후의 구간(도 10에 나타내는 구간 Ⅰ~ Ⅳ)의 신호만을 잉크 검출 데이터로 하여 잉크 검출 데이터 버퍼(306)에 저장하는 것이 바람직하다. 한편, 이와 같은 구간(Ⅰ~ Ⅳ)은 캐리지(310)의 이동 위치에 대응하여 정해진 것이기 때문에, 구간(Ⅰ~ Ⅳ)의 신호만을 채취하기 위해서는, 캐리지(310)의 이동 위치에 근거하여, 잉크 검출 데이터 버퍼(306)로의 데이터 전송을 행하는 타이밍을 정하는 것이 필요하다.
그리고, 본 실시예에서는, 도 8에 도시한 바와 같이, 상기 제 3 실시예의 경우와 마찬가지로, 캐리지(310)를 구동하는 스텝 모터(100)를 제어하는 제 1 DMA 처리부(54)에 전송 회수 제어 수단(200)을 마련하고, 이 전송 회수 제어 수단(200)에 의한 전송 회수 데이터 테이블(202)로부터 잉크 데이터 전송 수단(302)의 전송 회수 레지스터(R3)로의 데이터 전송을 행하는 것에 의해, 잉크 데이터 전송 수단(302)에 의한 잉크 검출 데이터의 전송 동작을 제어한다.
도 11은, 본 실시예에 있어서의 전송 회수 데이터 테이블(202)의 데이터의 내용을, 캐리지(300)의 위치 및 스텝 모터(100)의 위치 전환 타이밍과 대응시켜 나타내고 있다. 동 도면에 도시하는 바와 같이, 전송 회수 데이터 테이블(202)에는, 스텝 모터(100)의 각 위치 전환 타이밍에 대응하여, 잉크 검출 데이터의 전송의 필요 여부(1 : 전송 필요, 0 : 전송 불필요)를 나타내는 전송 제어 데이터가 저장되어 있고, 상기한 구간(Ⅰ~ Ⅳ)에 대응하는 범위의 값이 「1」로 되어 있다.
상기 제 2 실시예와 마찬가지로, 제 1 DMA 처리부(54)는 위상 전환 타이밍마다 기동된다. 따라서, 전송 회수 데이터 테이블(202)에 기억된 전송 제어 데이터도 위상 전환 타이밍 마다 잉크 데이터 전송 회수 레지스터(R3)로 전송된 전송 제어 데이터의 값이 「1」인 경우에는, 데이터 전송 회수도 「1」로 되고, 잉크 데이터 전송 수단(302)은 레지스터(304)에 저장된 1 바이트분의 잉크 검출 데이터를 잉크 검출 데이터 버퍼(306)로 전송한다. 한편, 전송 회수 레지스터(R3)로 전송된 전송 제어 데이터의 값이 「0」인 경우에는, 데이터 전송 회수가 「0」으로 되고, 잉크 데이터 전송 수단(302)에 의한 데이터 전송은 행해지지 않는다. 또한, 여기서는 1개의 센서 출력 데이터가 1 바이트로 표시되는 것으로 하였지만, 예컨대, 2 바이트로 표시된 것으로 하면, 전송 필요의 경우의 값을 「2」로 하여도 좋다.
이와 같이, 본 실시예에서는, 제 1 DMA 처리부(54)가 제어하는 캐리지(310)의 위치에 따라서, 제 2 DMA 처리부(56)의 잉크 데이터 전송 수단(302)의 데이터 전송 바이트수(보다 구체적으로는 데이터 전송 실행의 유무)를 제어하는 것에 의해, 필요한 구간(Ⅰ~ Ⅳ)의 센서 출력 데이터 만을 잉크 검출 데이터 버퍼(306)로 전송하는 것이 가능하게 되어 있다. 따라서, 본 실시예에 따르면, 잉크 검출 데이터 버퍼(306)의 메모리 용량을 대폭적으로 저감할 수 있고, 또한 에러 처리 제어부(308)는 잉크 검출 데이터에 근거한 잉크 떨어짐 등의 판별 처리를 효율적으로 행할 수 있게 된다.
(제 5 실시예)
다음에, 본 발명의 제 5 실시예에 대하여 설명한다. 도 12는, 본 실시예의 구성을 처리 흐름과 함께 나타내는 기능 블록도이다. 본 실시예에서는, 제 1 DMA 처리부(54)는 프린터가 호스트 컴퓨터로부터 수신한 데이터를, 제 1 제어부(418)이 구비하는 수신 버퍼(420)에 저장한다. 또한, 제 2 DMA 처리부(56)는, 수신 버퍼에 저장된 수신 데이터 내의 제어 커맨드 및 인쇄 데이터를 각각 제 2 제어부(422)가 구비하는 커맨드 버퍼(424) 및 이미지 버퍼(426)에 각각 저장한다. 제 1 제어부(418)는, 수신 버퍼(420)에 저장된 수신 데이터에 근거하여 소정의 제어 처리를 행하고, 제 2 제어부(422)는, 커맨드 버퍼(424) 및 이미지 버퍼(426)에 각각 저장된 데이터에 근거하여 소정의 제어 처리를 행한다.
도 13은, 본 실시예에 있어서 호스트 컴퓨터로부터 프린터로 송신되는 데이터열의 일례를 나타낸다. 동 도면에 나타내는 데이터열에 있어서, 예컨대, 값「00」은, 그 직후의 1 바이트가 제어 커맨드인 것을 나타내고, 값「01」은, 그 직후의 바이트가 인쇄 데이터인 것을 나타내고 있다. 따라서, 도 13에 나타내는 예에서는, 값「00」에 이어지는 x1, x2, x3 등이 제어 커맨드로 해석되고, 값「01」에 이어지는 d1, d2 등이 인쇄 데이터로서 해석된다. 본 실시예에서는, 수신 데이터의 값 「00」에 이어지는 제어 커맨드를 커맨드 버퍼(424)에 전송하고, 또한, 값「01」에 이어지는 인쇄 데이터를 이미지 버퍼(426)에 전송한다.
이러한 동작을 실현하기 위해서, 제 1 DMA 처리부(54)는, DMA 수단으로서, 수신 데이터 전송 수단(400), 테이블 전송 수단(402), 및 링크 목적지 전송수단(404)을 구비하고 있다. 또한, 제 2 DMA 처리부(56)는, DAM 수단으로서 전환 제어 수단(406), 커맨드 전송 수단(408), 및 데이터 전송 수단(410)을 구비하고 있고, 전환 제어 수단(406)의 링크 목적지 DMA로서 커맨드 전송 수단(408) 또는 데이터 전송 수단(410) 중 어느 한쪽이 설정되도록 이루어져 있다. 또한, 프린터가 호스트 컴퓨터로부터 수신한 데이터는 수신 레지스터(412)에 저장되는 것으로 한다.
제 1 DMA 처리부(54)의 수신 데이터 전송 수단(400)은, 분기 제어 수단(52)에 의해서 기동되면, 수신 레지스터(412)에 저장된 수신 데이터를 수신 버퍼(420)로 전송한다. 또한, 테이블 전송 수단(402)은, 수신 버퍼(420)에 저장된 수신 데이터를 테이블 메모리(416)로 전송한다. 테이블 메모리(416)는, 전송되어 온 데이터에 대응한 값을 출력하는 것이며, 도 14에 도시한 바와 같이, 제어 커맨드를 나타내는 값「00」이 전송되어 온 경우에는, 제 2 DMA 처리부(56)의 커맨드 전송 수단(408)의 DMA 채널 번호(CH_A)를, 또한, 데이터를 나타내는 값「01」이 전송되어 온 경우에는, 제 2 DAM 처리부(56)의 데이터 전송 수단(410)의 DMA 채널 번호(CH_B)를, 소정의 출력 레지스터(416a)로 출력한다. 그리고, 링크 목적지 전송 수단(404)은, 출력 레지스터(416a)에 출력된 데이터를, 제 2 DMA 처리부(56)의 전환 제어 수단(406)의 링크 목적지 레지스터(R5)로 전송한다. 따라서, 제 2 DMA 처리부(56)에 있어서 전환 제어 수단(406)의 링크 목적지는, 수신 데이터의 값 「00」 또는 「01」에 따라서 커맨드 전송 수단(408) 또는 데이터 전송 수단(410)의 어느 하나로 설정되는 것으로 된다.
커맨드 전송 수단(408)은 수신 버퍼(420)의 데이터를 커맨드 버퍼(424)로 전송하고, 또한 데이터 전송 수단(410)은 수신 버퍼(420)의 데이터를 이미지 버퍼(426)로 전송한다. 따라서, 커맨드 버퍼(424)에는, 수신 데이터 중 제어 커맨드만이, 또한, 이미지 버퍼(426)에는 수신 데이터중 인쇄 데이터만이 저장되는 것으로 된다.
또한, 상기한 바와 같이 본 실시예에서는 수신 버퍼(420)로부터의 데이터 전송을, 테이블 전송 수단(402), 커맨드 전송 수단(408), 및 데이터 전송 수단(410)이 행하는 것으로 하였지만, 어느 한 전송 수단에 의해서 수신 버퍼(420)로부터 1 바이트의 데이터 전송이 행해지면, 이들 3개의 전송 수단의 전송원 어드레스가 증분되도록 되어 있다. 이 때문에, 테이블 전송 수단(402)이 수신 버퍼로부터 데이터의 종류를 나타내는 「00」 또는 「01」의 데이터를 전송하면, 커맨드 전송 수단(408) 또는 데이터 전송 수단(410)은, 「00」 또는 「01」에 이은 제어 커맨드 또는 인쇄 데이터를 전송하고, 그 다음에, 테이블 전송 수단(402)은 다시 「00」 또는 「01」의 데이터를 전송한다. 이와 같이, 테이블 전송 수단(402)로부터 테이블 메모리(416)로 전송하기 때문에, 「00」또는「01」이외의 데이터가 테이블 메모리(416)로 전송되는 일은 없다.
다음에, 본 실시예에 있어서의 수신 버퍼(420)로부터 커맨드 버퍼(424) 또는 이미지 버퍼(426)로의 데이터 전송 처리의 내용을, 도 13에 예시하는 데이터열이 수신 버퍼(420)에 저장되어 있는 경우에 대하여 구체적으로 설명한다. 또한, 테이블 전송 수단(402)의 전송원 어드레스가 수신 버퍼(420)의 선두 어드레스로 설정되어 있다.
먼저, 테이블 전송 수단(402)은 수신 데이터의 선두 데이터「00」을 테이블 메모리(416)로 전송한다. 이에 따라서, 테이블 메모리(416)는 「00」에 대응하는 값(CH_A)을 출력 레지스터(416a)에 출력한다. 다음에, 링크 목적지 전송 수단(404)이 출력 레지스터(416a)에 출력된 값(CH_A)을 제 2 DMA 처리부(56)의 전환 제어 수단(406)의 링크 목적지 레지스터(R5)로 전송한다. 이것에 의해, 전환 제어 수단(406)의 링크 목적지 DMA는 커맨드 전송 수단(408)으로 이루어진다. 즉, 전환 제어 수단(406) 다음에 커맨드 전송 수단(408)이 기동되는 것에 의해, 2번째의 수신 데이터(제어 커맨드)(x1)가 커맨드 버퍼(424)로 전송된다.
이하, 마찬가지로, 수신 데이터의 제 3 번째, 제 5 번째의 데이터 「00」에 대응하여, 제 4 번째 및 제 6 번째의 데이터(X2, X3)이 커맨드 버퍼(424)로 전송된다. 또한, 제 7 번째, 제 9 번째의 데이터 「01」에 대해서는, 메모리 테이블(416)로부터 값(CH_B)가 출력되어, 전환 제어 수단(406)의 링크 목적지 레지스터(R5)로 전송되는 것에 의해, 데이터 전송 수단(410)이 기동된다. 따라서, 제 8 번째, 제 10 번째의 데이터(인쇄 데이터)(d1, d2)는 데이터 전송 수단(410)에 의해 이미지 버퍼(426)로 전송된다.
이와 같이, 본 실시예에서는, 제 1 DMA 처리부(54)가 수신한 데이터가 제어 커맨드나 인쇄 데이터에 따라서, 제 2 DMA 처리부(56)에 의한 데이터 전송 목적지를 커맨드 버퍼(424) 또는 이미지 버퍼(426) 중 어느 하나로 전환할 수 있다.
또한, 상기 설명에서는, 수신 데이터가 제어 커맨드 및 인쇄 데이터의 2 종류인 것으로 하여 설명하였지만, 수신 데이터의 종류가 3 종류 이상인 경우에도,제 2 DMA 처리부(56)에 각 종류에 대응한 DMA 수단을 마련하고, 데이터의 종류에 따라서 전환 제어 수단의 링크 목적지 DMA를 설정하는 것에 의해, 데이터의 종류마다의 버퍼에 데이터를 전송할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 제 1 제어부로 제어 데이터를 전송하는 제 1 DMA 처리부로부터, 제 2 제어부로 제어 데이터를 전송하는 제 2 DMA 처리부를 기동할 수 있기 때문에, 제 1 및 제 2 제어부에 대하여, 서로 동기를 취하면서도, 독립적으로 제어 데이터를 전송할 수 있다. 따라서, 본 발명에 따르면, 다이렉트 메모리 액세스를 이용하여 보다 복잡한 제어를 행하는 것이 가능하게 된다.
Claims (17)
- 각각이 하나 또는 복수의 종류의 제어 데이터에 근거하여 처리를 행하는 복수의 제어부에 대하여, 각각에 적합한 제어 데이터를 송신하기 위한 제어 장치에 있어서,소정의 제 1 기동 신호를 수신할 때마다 기동되어, 소정의 제 1 제어부에 적합한 종류의 제어 데이터를 메모리로부터 판독하여 상기 제 1 제어부로 전송하는 제 1 DMA 처리부와,소정의 제 2 기동 신호를 수신할 때마다 기동되어, 소정의 제 2 제어부에 적합한 종류의 제어 데이터를 메모리로부터 판독하여 상기 제 2 제어부로 전송하는 제 2 DMA 처리부를 구비하고,상기 제 1 DMA 처리부는, 상기 제 2 기동 신호를 상기 제 2 DMA 처리부로 송신하기 위한 처리를 행하는 DMA 기동 수단을 구비한 것을 특징으로 하는 제어 장치.
- 제 1 항에 있어서,상기 제 1 및 제 2 DMA 처리부에 의해 제어 데이터가 판독되는 제 1 및 제 2 제어 데이터 테이블과,상기 제 1 및 제 2 제어 데이터 테이블에 제어 데이터를 설정하는 제어 데이터 설정 수단을 구비하는 것을 특징으로 하는 제어 장치.
- 제 1 항 또는 제 2 항에 있어서,계시(計時) 데이터를 수신하고 나서 당해 계시 데이터에 의해서 지정되는 시간이 경과한 시점에서 소정의 타임 업(time up) 신호를 출력하는 제 1 계시 수단과,소정의 기동 신호를 수신할 때마다 기동되어, 상기 제 1 제어부의 동작 전환 타이밍을 지정하는 계시 데이터를 메모리로부터 판독하여 상기 제 1 계시 수단으로 송신하는 제 1 계시용 DMA 수단을 구비하고,상기 제 1 계시 수단이 출력하는 상기 타임 업 신호가, 상기 제 1 기동 신호로서 상기 제 1 DMA 처리부로 송신되고,상기 제 1 DMA 처리부는, 그 데이터 전송 동작이 종료하면 상기 제 1 계시용 DMA 수단을 기동시키는 것을 특징으로 하는 제어 장치.
- 제 3 항에 있어서,상기 제 1 계시용 DMA 수단에 의해 계시 데이터가 판독되는 계시 데이터 테이블과,해당 계시 데이터 테이블에 계시 데이터를 설정하는 계시 데이터 설정 수단을 구비하는 것을 특징으로 하는 제어 장치.
- 제 1 항 또는 제 2 항에 있어서,계시 데이터를 수신하고 나서 당해 계시 데이터에 의해서 지정되는 시간이 경과한 시점에서 소정의 타임 업 신호를 출력하는 제 2 계시 수단을 구비하고,상기 DMA 기동 수단은, 상기 제 1 기동 신호를 수신할 때마다 계시 데이터를 메모리로부터 판독하여 상기 제 2 계시 수단으로 송신하는 제 2 계시용 DMA 수단을 구비하고,상기 제 2 계시 수단이 출력하는 상기 타임 업 신호가, 상기 제 2 기동 신호로서 상기 제 2 DMA 처리부로 송신되는 것을 특징으로 하는 제어 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 DMA 처리부는, 상기 제 1 제어부에 적합한 제어 데이터의 종류 마다에 각각 대응하여 마련된, 대응하는 종류의 제어 데이터를 메모리로부터 1개씩 판독하여 상기 제 1 제어부로 전송하는 하나 또는 복수의 DMA 수단을 구비하는 것을 특징으로 하는 제어 장치.
- 제 6 항에 있어서,상기 제 2 DMA 처리부는, 상기 제 2 제어부에 적합한 제어 데이터의 종류 마다에 각각 대응하여 마련된, 대응하는 종류의 제어 데이터를 메모리로부터 1개씩 판독하여 상기 제 2 제어부로 전송하는 하나 또는 복수의 DMA 수단을 구비하고,상기 제 1 DMA 처리부는, 상기 제 2 DMA 처리부가 구비하는 DMA 수단 중 적어도 하나의 DMA 수단에 대하여, 그 데이터 전송 동작을 지정하기 위한 동작 지정 데이터를 메모리로부터 판독하여 당해 DMA 수단의 제어 레지스터로 전송하는 DMA 동작 제어용 DMA 수단을 구비하는 것을 특징으로 하는 제어 장치.
- 제 6 항에 있어서,상기 제 1 DMA 처리부가 구비하는 DMA 수단은, 상기 제 1 기동 신호에 의해 어느 하나의 DMA 수단이 기동되고, 그 후에, 다른 DMA 수단이 순차 기동되도록 구성되어 있는 것을 특징으로 하는 제어 장치.
- 제 7 항에 있어서,상기 동작 지정 데이터는, DMA 수단의 데이터 전송원, 데이터 전송 목적지, 데이터 전송 회수, 또는, 다음에 기동시킬 DMA 수단을 나타내는 링크 목적지 DMA중 어느 하나를 지정하는 것을 특징으로 하는 제어 장치.
- 제 9 항에 있어서,상기 제 2 DMA 처리부는, 소정의 제 1 DMA 수단과, 해당 제 1 DMA 수단에 의해 기동될 수 있는 복수의 제 2 DMA 수단을 포함하고,상기 제 1 DMA 처리부가 구비하는 상기 DMA 동작 제어용 DMA 수단은, 상기 제 1 DMA 수단의 제어 레지스터에, 상기 복수의 제 2 DMA 수단 중 어느 하나를 링크 목적지 DMA로서 지정하는 데이터를 전송하는 것을 특징으로 하는 제어 장치.
- 제 3 항에 있어서,상기 제 1 제어부는 프린터의 캐리지(carriage)를 구동하는 스텝 모터의 제어부이고, 상기 제 2 제어부는 상기 캐리지에 마련된 인쇄 헤드의 제어부이며,상기 제 1 계시용 DMA 수단이 상기 제 1 계시 수단으로 전송하는 계시 데이터는, 상기 스텝 모터의 위상 전환 타이밍을 지정하기 위한 타이밍 데이터이며,상기 제 1 DMA 처리부가 상기 제 1 제어부로 전송하는 제어 데이터는, 상기 위상 전환 타이밍 마다 상기 스텝 모터에 인가해야 할 전압의 위상 패턴을 지정하기 위한 위상 패턴 데이터, 및 상기 위상 전환 타이밍 마다 상기 스텝 모터에 공급할 전류값을 지정하기 위한 전류값 데이터를 포함하며,상기 제 2 DMA 처리부가 상기 제 2 제어부로 전송하는 제어 데이터는, 상기 위상 전환 타이밍 마다 상기 인쇄 헤드가 인쇄해야 할 인쇄 데이터를 포함하는 것것을 특징으로 하는 제어 장치.
- 제 11 항에 있어서,상기 프린터는 잉크젯식 프린터이며,상기 인쇄 데이터는, 상기 인쇄 헤드가 인쇄해야 할 각 화소에 대하여, 상기 인쇄 헤드에 의한 잉크의 토출 기간을 분할한 복수의 구간 각각에 있어서의 잉크 토출의 유무를 지정하는 데이터이며,상기 제 2 DMA 처리부는,소정의 기동 신호를 수신할 때마다 기동되어, 상기 인쇄 데이터를 메모리로부터 판독하여 상기 제 2 제어부로 전송하는 DMA 수단과,상기 복수의 구간의 각각에 대응한 타이밍으로 당해 DMA 수단에 상기 기동 신호를 송신하는 기동 수단을 포함하는 것을 특징으로 하는 제어 장치.
- 제 7 항에 있어서,상기 제 1 제어부는 잉크젯식 프린터의 캐리지를 구동하는 스텝 모터의 제어부이고, 당해 잉크젯식 프린터는, 상기 캐리지의 이동 위치에 따른 소정의 타이밍으로 잉크의 유무에 따른 변화를 나타내는 잉크 검출 신호를 출력하는 잉크 정보 출력 수단을 구비하고,상기 제 2 제어부는, 상기 잉크 검출 신호로부터 얻어진 잉크 검출 데이터에 근거하여 소정의 처리를 행하는 처리부이며,상기 계시 데이터는, 상기 스텝 모터의 위상 전환 타이밍을 지정하기 위한 타이밍 데이터이며,상기 제 1 DMA 처리부가 상기 제 1 제어부로 전송하는 제어 데이터는, 상기 위상 전환 타이밍 마다 상기 스텝 모터에 인가해야 할 전압의 위상 패턴을 지정하기 위한 위상 패턴 데이터, 및 상기 위상 전환 타이밍 마다 상기 스텝 모터에 공급해야 할 전류값을 지정하기 위한 전류값 데이터를 포함하고,상기 제 2 DMA 처리부는, 상기 잉크 검출 신호로부터 얻어진 잉크 검출 데이터를 메모리로부터 판독하여 상기 제 2 제어부에 전송하는 잉크 데이터 전송용 DMA 수단을 구비하고,상기 제 1 DMA 처리부가 구비하는 상기 DMA 동작 제어용 DMA 수단은, 0 또는 소정의 양(正)의 값 중 어느 하나의 값을 취하는 전송 회수 데이터를 메모리로부터 판독하고, 데이터 전송 회수를 지정하는 동작 지정 데이터로서 상기 잉크 데이터 전송용 DMA 수단의 제어 레지스터에 전송하는 것을 특징으로 하는 제어 장치.
- 제 10 항에 있어서,상기 제 1 제어부는, 프린터가 수신한 데이터가 저장되는 수신 버퍼를 포함하고, 상기 제 2 제어부는, 상기 수신 데이터가 그 종류 마다 분류되어 저장되는 복수의 종류별 버퍼를 포함하고,상기 제 2 DMA 처리부가 마련하는 상기 복수의 제 2 DMA 수단은, 상기 수신 버퍼에 저장된 수신 데이터의 종류에 대응하여 마련되어 있고, 상기 수신 버퍼에 저장된 수신 데이터를 그 종류에 해당하는 상기 종류별 데이터 버퍼에 전송하고,상기 제 1 DMA 처리부는,상기 수신 데이터의 종류를 나타내는 데이터가 인가된 경우에 그 종류에 대응하는 상기 제 2 DMA 수단을 나타내는 DMA 식별 데이터를 메모리에 출력하는 테이블 수단과,상기 프린터가 수신된 데이터를 메모리로부터 판독하여 상기 수신 버퍼로 전송하는 수신 데이터 전송 DMA 수단과,상기 수신 버퍼로부터 데이터의 종류를 나타내는 데이터를 판독하여, 상기 테이블 수단으로 전송하는 DMA 수단과,상기 테이블 수단이 출력한 DMA 식별 데이터를 메모리로부터 판독하고, 링크 목적지 DMA를 지정하는 동작 지정 데이터로서 상기 제 1 DMA 수단의 제어 레지스터에 전송하는 DMA 수단을 포함하는 것을 특징으로 하는 제어 장치.
- 각각이 하나 또는 복수의 종류의 제어 데이터에 근거하여 제어 처리를 행하는 복수의 제어부에 대하여, 각각에 적합한 제어 데이터를 송신하는 제어 방법에 있어서,소정의 제 1 기동 신호가 발생될 때마다, 소정의 제 1 제어부에 적합한 종류의 제어 데이터를 메모리로부터 판독하여 상기 제 1 제어부로 전송하는 제 1 DMA 전송 단계와,소정의 제 2 기동 신호가 발생될 때마다, 소정의 제 2 제어부에 적합한 종류의 제어 데이터를 메모리로부터 판독하여 상기 제 2 제어부로 전송하는 제 2 DMA 전송 단계를 구비하고,상기 제 1 DMA 전송 단계는, 상기 제 2 기동 신호를 발생하는 DMA 기동 단계를 포함하는 것을 특징으로 하는 제어 방법.
- 제 15 항에 있어서,소정의 기동 신호가 발생될 때마다, 상기 제 1 제어부의 동작 전환 타이밍을 지정하는 계시 데이터를 메모리로부터 판독하여, 당해 계시 데이터에 의해서 지정되는 시간이 경과한 시점에서, 상기 제 1 기동 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 제어 방법.
- 제 15 항 또는 제 16 항에 있어서,상기 DMA 기동 단계에서는, 상기 제 1 기동 신호가 발생될 때마다, 계시 데이터를 메모리로부터 판독하여, 당해 계시 데이터에 의해서 지정되는 시간이 경과한 시점에서, 상기 제 2 기동 신호를 발생하는 것을 특징으로 하는 제어 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002111284A JP4144240B2 (ja) | 2002-04-12 | 2002-04-12 | 制御装置および制御方法 |
JPJP-P-2002-00111284 | 2002-04-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030081157A true KR20030081157A (ko) | 2003-10-17 |
KR100562606B1 KR100562606B1 (ko) | 2006-03-17 |
Family
ID=28449997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030022880A KR100562606B1 (ko) | 2002-04-12 | 2003-04-11 | 제어 장치 및 제어 방법 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6915357B2 (ko) |
EP (1) | EP1353250B1 (ko) |
JP (1) | JP4144240B2 (ko) |
KR (1) | KR100562606B1 (ko) |
CN (1) | CN1258277C (ko) |
AT (1) | ATE303621T1 (ko) |
CA (1) | CA2425347C (ko) |
DE (1) | DE60301427T2 (ko) |
ES (1) | ES2244850T3 (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7386048B2 (en) | 2002-05-28 | 2008-06-10 | Sharp Laboratories Of America, Inc. | Methods and systems for image intra-prediction mode organization |
US7114014B2 (en) * | 2003-06-27 | 2006-09-26 | Sun Microsystems, Inc. | Method and system for data movement in data storage systems employing parcel-based data mapping |
US20040268082A1 (en) * | 2003-06-27 | 2004-12-30 | Michael Yatziv | Method and system for parcel-based data mapping |
US7225277B2 (en) * | 2003-09-04 | 2007-05-29 | International Business Machines Corporation | Proxy direct memory access |
JP2005202767A (ja) * | 2004-01-16 | 2005-07-28 | Toshiba Corp | プロセッサシステム、dma制御回路、dma制御方法、dmaコントローラの制御方法、画像処理方法および画像処理回路 |
JP2007306707A (ja) * | 2006-05-11 | 2007-11-22 | Toshiba Corp | ステッピングモータ制御装置、画像形成装置、及びシーケンス制御装置 |
US7779288B2 (en) * | 2007-03-19 | 2010-08-17 | Kabushiki Kaisha Toshiba | High resolution timer circuit and time count method for suppressing increase in storage capacity |
KR101780422B1 (ko) | 2010-11-15 | 2017-09-22 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템 |
US8447897B2 (en) * | 2011-06-24 | 2013-05-21 | Freescale Semiconductor, Inc. | Bandwidth control for a direct memory access unit within a data processing system |
JP5888050B2 (ja) * | 2012-03-27 | 2016-03-16 | 株式会社ソシオネクスト | 半導体集積回路およびそのdma制御方法 |
US9128925B2 (en) | 2012-04-24 | 2015-09-08 | Freescale Semiconductor, Inc. | System and method for direct memory access buffer utilization by setting DMA controller with plurality of arbitration weights associated with different DMA engines |
WO2016079771A1 (ja) * | 2014-11-19 | 2016-05-26 | 三菱電機株式会社 | 制御装置、制御方法、及びプログラム |
JP6589750B2 (ja) * | 2016-06-20 | 2019-10-16 | 株式会社デンソー | モータ制御装置 |
JP2020149526A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社東芝 | 処理装置、処理方法及びプログラム |
JP7327029B2 (ja) * | 2019-09-19 | 2023-08-16 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置、データ通信方法 |
JP7419715B2 (ja) * | 2019-09-19 | 2024-01-23 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置、データ整合性判定方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933616A (en) * | 1987-08-19 | 1990-06-12 | Pitney Bowes Inc. | Drive control system for imprinting apparatus |
JPH05130162A (ja) | 1991-10-31 | 1993-05-25 | Ricoh Co Ltd | データ転送方式 |
JPH05292142A (ja) | 1992-04-16 | 1993-11-05 | Hitachi Ltd | データ通信制御装置および方法 |
JPH0695815A (ja) | 1992-09-09 | 1994-04-08 | Nec Corp | 印字装置 |
US5583410A (en) * | 1994-10-21 | 1996-12-10 | Pitney Bowes Inc. | Method and apparatus for multiplex control of a plurality of stepper motors |
JP3403284B2 (ja) * | 1995-12-14 | 2003-05-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理システム及びその制御方法 |
JPH09265367A (ja) | 1996-03-27 | 1997-10-07 | Ricoh Co Ltd | プリンタ制御装置およびプリンタ制御方法 |
US7203415B2 (en) * | 1996-08-12 | 2007-04-10 | Sony Corporation | Recording, reproducing, and recording/reproducing apparatuses for recording input data in a recording medium capable of non-linear access and methods therefor |
JPH1185669A (ja) | 1997-09-02 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 転送制御装置 |
JP3700410B2 (ja) | 1998-09-09 | 2005-09-28 | 富士ゼロックス株式会社 | プリンタシステムおよびプリント制御方法 |
US6014000A (en) * | 1998-10-28 | 2000-01-11 | Hewlett-Packard Company | System with motor control using multiple timing signal generators |
JP2000347987A (ja) * | 1999-06-07 | 2000-12-15 | Matsushita Electric Ind Co Ltd | Dma転送装置 |
CA2343830C (en) * | 2000-05-12 | 2005-02-08 | Seiko Epson Corporation | Drive mechanism control device and method |
JP4655328B2 (ja) | 2000-05-12 | 2011-03-23 | セイコーエプソン株式会社 | 駆動機構制御装置、駆動機構の制御方法及びその記録媒体 |
JP3895610B2 (ja) * | 2001-03-21 | 2007-03-22 | 株式会社リコー | 画像形成装置および画像形成方法 |
US20040093439A1 (en) * | 2002-09-24 | 2004-05-13 | Rohm Co., Ltd | Data processing control apparatus and DMA controller |
JP2004326180A (ja) * | 2003-04-21 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 集積回路、それを用いた画像入出力装置及び画像入出力方法 |
-
2002
- 2002-04-12 JP JP2002111284A patent/JP4144240B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-10 EP EP03007992A patent/EP1353250B1/en not_active Expired - Lifetime
- 2003-04-10 DE DE60301427T patent/DE60301427T2/de not_active Expired - Lifetime
- 2003-04-10 AT AT03007992T patent/ATE303621T1/de not_active IP Right Cessation
- 2003-04-10 ES ES03007992T patent/ES2244850T3/es not_active Expired - Lifetime
- 2003-04-11 US US10/411,966 patent/US6915357B2/en not_active Expired - Fee Related
- 2003-04-11 KR KR1020030022880A patent/KR100562606B1/ko not_active IP Right Cessation
- 2003-04-11 CN CNB031101372A patent/CN1258277C/zh not_active Expired - Fee Related
- 2003-04-14 CA CA002425347A patent/CA2425347C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6915357B2 (en) | 2005-07-05 |
CN1258277C (zh) | 2006-05-31 |
EP1353250A1 (en) | 2003-10-15 |
DE60301427T2 (de) | 2006-06-14 |
DE60301427D1 (de) | 2005-10-06 |
ATE303621T1 (de) | 2005-09-15 |
CA2425347C (en) | 2007-07-10 |
ES2244850T3 (es) | 2005-12-16 |
JP4144240B2 (ja) | 2008-09-03 |
EP1353250B1 (en) | 2005-08-31 |
CN1452368A (zh) | 2003-10-29 |
US20030233496A1 (en) | 2003-12-18 |
KR100562606B1 (ko) | 2006-03-17 |
CA2425347A1 (en) | 2003-10-12 |
JP2003308287A (ja) | 2003-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100562606B1 (ko) | 제어 장치 및 제어 방법 | |
US6109721A (en) | Alignment system and process of automatically controlling bidirectional printing position of printhead in a serial printer | |
US5442383A (en) | Ink jet printer with a device for determining a printing interval | |
JP2003305903A (ja) | 記録装置及び記録装置の制御方法 | |
KR100575917B1 (ko) | 구동 기구 제어 장치, 구동 기구의 제어 방법, 구동 기구의 구동 동작 확인 방법, 및 이들 방법의 프로그램을 기록한 기록 매체 | |
JPH11179895A (ja) | 記録装置及びその制御方法 | |
US6592198B2 (en) | Recording apparatus with control of a recording medium conveying mechanism | |
US6481815B1 (en) | Ink jet printer and its preliminary driving method | |
US4956717A (en) | Method of and apparatus for controller duplex page printer | |
US4821639A (en) | Control for enabling flight timing of hammers during printing | |
KR100210353B1 (ko) | 프린터의 정밀인쇄제어장치 | |
JP2790190B2 (ja) | 画像記録装置 | |
US20030020941A1 (en) | Printing apparatus and method capable of flexibly controlling response signal | |
US8275274B2 (en) | Image forming apparatus | |
JP3301337B2 (ja) | インクジェットプリンタ | |
JPH11138865A (ja) | 記録方法及び装置 | |
JPH027548B2 (ko) | ||
EP0609615A1 (en) | Computer printer controller | |
JP2002254707A (ja) | 印刷装置およびその制御装置 | |
JP2000272175A (ja) | カラープリンタ及びその動作方法 | |
JP2006068955A (ja) | 画像記録装置 | |
JPS59179379A (ja) | 印字装置 | |
JPH10244726A (ja) | シリアルプリンタ | |
JP2000127509A (ja) | ドットラインプリンタの印刷制御装置 | |
JPH01269564A (ja) | 印刷システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140220 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |