ES2237207T3 - Soldadura de un chip semiconductora a un sustrato. - Google Patents

Soldadura de un chip semiconductora a un sustrato.

Info

Publication number
ES2237207T3
ES2237207T3 ES99970263T ES99970263T ES2237207T3 ES 2237207 T3 ES2237207 T3 ES 2237207T3 ES 99970263 T ES99970263 T ES 99970263T ES 99970263 T ES99970263 T ES 99970263T ES 2237207 T3 ES2237207 T3 ES 2237207T3
Authority
ES
Spain
Prior art keywords
gold
material composition
layer
chip
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES99970263T
Other languages
English (en)
Inventor
Lars-Anders Olofsson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of ES2237207T3 publication Critical patent/ES2237207T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

Un método para soldar un chip semiconductor a un sustrato, por ejemplo a una cápsula en un transistor de potencia de RF, caracterizado por: - revestir el chip semiconductor con una capa de adhesión, compuesta de una primera composición de material; - cubrir la capa de adhesión con una capa soldable, compuesta de una segunda composición de material; - cubrir la capa soldable con una capa antioxidación, compuesta de una tercera composición de material; - cubrir la capa antioxidación con una capa de soldadura de oro-estaño; - situar el chip sobre una superficie soldable de un sustrato, por vía de la mencionada soldadura de oro- estaño; - exponer el sustrato y el chip a un entorno inerte, en el que se distribuye un gas reductor, y someter los mencionados sustrato y chip, a una presión que está sustancialmente por debajo de la presión atmosférica, mientras que se calienta la aleación de oro-estaño, a una temperatura por encima de su temperatura de fusión; - incrementar la presión del gas, mientras que la soldadura de oro-estaño se funde; y - reducir la temperatura, cuando se excede una presión de gas predeterminada, de forma que la soldadura de oro-estaño solidifique.

Description

Soldadura de un chip semiconductor a un sustrato.
Campo de la invención
La presente invención se refiere, en general, a un método, y a un dispositivo producido por el mencionado método, para la soldadura de un chip semiconductor a un sustrato, y en particular para soldar el mencionado chip semiconductor, a una cápsula en un transistor de potencia de RF.
Antecedentes de la invención
En el momento actual, se monta chips en transistores de potencia de RF, y en módulos de potencia de RF, por medio de un proceso de soldadura de oro-silicio eutéctico. Las cápsulas son metalizadas, a menudo con níquel y una capa relativamente gruesa de oro (2-5 \mum). Los chips (transistores, resistencias y condensadores) que se va a disponer en las cápsulas, están provistos con una capa de oro muy fina en sus superficies inferiores. Esta capa de oro sirve para impedir la oxidación de la superficie inferior del chip. Cuando se usa oro-silicio, la cápsula se calienta a una temperatura de 400 - 450ºC, y los chips se sitúan entonces individualmente contra la cápsula y son frotados o rozados hacia adelante y atrás, hasta que se forma una aleación, entre el silicio en el chip y el oro en la cápsula. No es posible determinar de forma precisa el punto en el que esta aleación comienza a formarse. Este paso en el proceso es, por lo tanto, normalmente llevado a cabo manualmente, de modo que un operador será capaz de observar cuando se ha formado una aleación, y se ha conseguido la soldadura efectiva.
Aunque todo el oro presente en la cápsula (por debajo del chip) se consume en este proceso de soldadura, permanece un buen excedente de silicio en el chip. Este excedente de silicio puede migrar en la aleación de AuSi fundido, y precipitar fuera en forma de cristales de Si. Este proceso se acelera a temperaturas elevadas y también cuando el frotamiento, o rozamiento, mecánico es vigoroso. Por consiguiente, no es adecuado/posible llevar a cabo este proceso de frotamiento mecánicamente o con ultrasonidos, puesto que se recogerá una cantidad excesivamente grande de cristales de Si en la aleación de AuSi fundida. Los inconvenientes de una cantidad excesivamente grande de cristales de Si, en la aleación de AuSi fundido, es que la colada obtiene una consistencia viscosa, y por lo tanto no fluirá hacia fuera y ni mojará eficazmente la superficie.
Estos cristales de silicio encerrarán eficazmente cualesquiera burbujas de aire, que puedan haberse formado entre el chip y la cápsula. Tales burbujas perjudican drásticamente la conductividad térmica entre el chip y la cápsula. El grosor total de una unión por aleación de AuSi, formada por el oro sobre la cápsula y el silicio en el chip, nunca puede ser más de un 50% mayor que el grosor del oro. Así, cuando el oro tiene un grosor de 4 \mum, la unión solo tendrá un grosor de unos 6 \mum. Esto genera elevadas demandas, en relación con el carácter plano y suave de la cápsula, puesto que de otro modo pueden entrar en juego las deficiencias de la soldadura entre el chip y la
cápsula.
Es del dominio público el que se pueda aplicar una soldadura adicional AuSi, entre el chip y la cápsula, mediante una preforma. Muy a menudo es difícil, y costoso, conseguir esto debido a las pequeñas dimensiones de tales preformas. No es posible en la práctica trabajar con preformas que tienen un grosor material menor que unos 25 \mum. Una unión de este grosor, no obstante, incrementará la resistencia térmica entre el chip y la cápsula en una medida inaceptable.
Otras técnicas para soldar un chip semiconductor son mostradas en los documentos US-A-5 614 291, y US-A-4 734 755.
Sumario de la invención
Un problema existente con las técnicas conocidas para la soldadura de chips de semiconductor a un sustrato, por ejemplo una cápsula en un transistor de potencia de RF, es que el proceso de soldadura necesita una etapa de trabajo manual, en la soldadura de cada chip per se.
Otro problema existente con las técnicas conocidas, es que la formación de cristales de Si perjudica el flujo de la soldadura, y tiene como resultado atrapar burbujas. Estas burbujas son responsables de perjudicar el transporte de calor a lo lejos del chip.
Otro problema más, existente con las técnicas conocidas, es que la alta temperatura de solidificación de la soldadura de SiAu, tiene como resultado altas tensiones mecánicas entre el chip y la cápsula limitando más, con ello, el tamaño del chip. El chip se rompe si este límite se rebasa.
Aún otro problema existente con las técnicas conocidas, es que para impedir que las tensiones mecánicas partan un chip, es necesario montar diversos pequeños chips en su lugar, con lo que se incrementa los costes a este respecto.
Otro problema existente con las técnicas conocidas, es que una alta temperatura de trabajo (400-450ºC) cuando se monta los chips, supone que los átomos son capaces de difundirse desde una capa de níquel, por debajo de la capa de oro, hacia arriba a través del mencionado oro, y ser oxidados, lo que causa problemas de enlaces y soldaduras. Esto debe ser contrarrestado con una técnica especial de recubrimiento electrolítico del níquel, y una gruesa capa de oro en las superficies que no necesitan realmente una gruesa capa de oro a los efectos de la soldadura AuSi.
Aun otro problema existente con las técnicas conocidas, es que la alta temperatura de trabajo que se alcanza con el proceso de montaje del chip, supone que las partes de la cápsula real deben ser unidas entre sí, con una soldadura fuerte o soldadura recocida, que sigue teniendo un alto punto de fusión, por ejemplo AgCu a 790ºC. La unión de metales y cerámicas a esta elevada temperatura, tendrá como resultado la aparición de altas tensiones mecánicas, después de enfriar las uniones, debido al hecho de que aquellos metales y cerámicas que son adecuados en este contexto, no tiene respectivamente los mismos coeficientes de expansión térmica. Esto limita el diseño de la cápsula. Por ejemplo, no es posible usar los óptimos materiales cobre y cerámica AIN en la cápsula, puesto que los coeficientes de expansión de estos materiales son demasiado diferentes uno respecto de otro.
Aun otro problema existente con las técnicas conocidas, es que la junta soldada, relativamente fina, formada, genera elevadas demandas en relación con la suavidad de la superficie o la lisura de las cápsulas, puesto que de otro modo se producirá una deficiencia en la soldadura, de forma que no todos los chips serán soldados de forma eficaz. Esto perjudica drásticamente la conductividad térmica, entre el chip y la cápsula.
La presente invención se ocupa de estos problemas, proporcionando un método para soldar un chip semiconductor a un sustrato, tal como una cápsula en un transistor de potencia de RF, por ejemplo. Primero se proporciona al chip semiconductor una capa de adhesión, que consiste en una primera composición de material. Después se dispone una capa soldable de una segunda composición de material, sobre esta capa de adhesión. A continuación se dispone, sobre la capa soldable, una capa antioxidación que consiste en una tercera composición de material. Después, se recubre la capa antioxidación con una capa de soldadura, que consiste en una aleación oro-estaño. El chip se sitúa en una superficie soldable de la cápsula, por vía de la mencionada soldadura oro-estaño. La cápsula y el chip se exponen a un entorno inerte, al que se ha añadido un gas de reducción, y la cápsula y el chip se someten a una presión, que está sustancialmente por debajo de la presión atmosférica, mientras que se calienta la aleación oro-estaño en la soldadura, a una temperatura por encima de su temperatura de fusión. La presión del gas se incrementa, mientras que la soldadura de oro-estaño está en un estado fundido, y la temperatura se reduce hasta rebasar una presión del gas predeterminada, de forma que la aleación de oro-estaño solidificará.
De acuerdo con una realización preferida del método inventivo, la primera composición de material es una composición de titanio - tungsteno (TiW), la segunda composición de material es níquel (Ni), y la tercera composición de material es oro (Au).
En otra realización preferida del método inventivo, la primera composición de material es titanio (Ti), la segunda composición de material es platino (Pt), y la tercera composición de material es oro (Au).
De acuerdo con otra realización preferida del método inventivo, la composición de la soldadura de oro-estaño se compensa con oro de la cápsula, de forma que la composición de la aleación final caerá tan cerca como sea posible del punto de fusión eutéctico.
En otra realización preferida del método inventivo, la aleación de oro-estaño en la soldadura tiene una composición de un 75% de Au y un 25% de Sn, cuando la cápsula incluye 3-4 \mum de grosor de oro, al que el chip debe ser soldado.
De acuerdo con otra realización preferida más, del método inventivo, el gas reductor es ácido fórmico en estado vapor.
En una realización de un transistor de potencia de RF acorde con la invención, el transistor incluye, por lo menos, un chip semiconductor de potencia de RF, y una cápsula. Se proporciona al chip semiconductor una capa de adhesión, que consiste en una primera composición de material, una capa soldable de una segunda composición de material, dispuesta sobre la mencionada capa de adhesión, y una capa antioxidación de una tercera composición de material, dispuesta sobre la mencionada capa soldable. El chip está dispuesto sobre una superficie soldable de la cápsula, por vía de una soldadura que contiene una aleación de oro-estaño, que tiene una composición de la aleación igual, o parecida, a la del punto de fusión eutéctico.
El objetivo de la presente invención es facilitar que se obtenga una junta soldada libre de poros, entre un chip semiconductor y un sustrato, tal como una cápsula en un transistor de potencia de RF, por ejemplo, donde se desea una baja temperatura de solidificación de soldadura, que permitirá que el nitruro de aluminio se use como un aislante cerámico en ciertas clases de cápsula, en lugar del óxido de berilio, que es altamente tóxico.
Una ventaja proporcionada por la presente invención, es que todo el procedimiento, desde la etapa de posicionar los chips hasta la etapa de soldar firmemente los chips a la cápsula, puede ser automatizado.
Otra ventaja proporcionada por la presente invención, es que el grosor de una junta soldada puede ser determinado de forma precisa, de modo que se adapte a la curvatura de las cápsulas, y para minimizar la resistencia térmica de la junta soldada.
Otra ventaja proporcionada por la presente invención, es que la conductividad térmica de la aleación oro-estaño en la junta soldada, es aproximadamente el doble de una junta soldada consistente en una aleación oro-silicio.
Aun otra ventaja más proporcionada por la presente invención, es que la relativamente baja temperatura de soldadura, reduce el riesgo de una difusión del níquel a través del oro, al mínimo. Por consiguiente, el grosor del oro en las cápsulas puede reducirse desde 3 - 5 \mum hasta los 0,5 - 1 \mum que se necesita en la unión por hilo. Además de reducir costes, este revestimiento de oro, más fino, reduce también sensiblemente el riesgo de juntas pobremente soldadas, entre las cápsulas y las placas de circuito impreso, como resultado de la contaminación de oro en la soldadura de estaño-plomo. También es posible metalizar de forma selectiva una capa de oro muy fina, en aquellas partes de las lengüetas de conexión que han de ser soldadas sobre placas de circuito impreso.
Aun otra ventaja proporcionada por la presente invención, es que el proceso para soldar oro-estaño es un proceso por lotes, que permite que se procese un gran número de cápsulas a la vez. Esto es particularmente beneficioso en relación con aquellos tipos de cápsula que pueden ser manipulados en series, puesto que los costes de fabricación se reducen sensiblemente.
Otra ventaja proporcionada por la presente invención, es que la suelda con una soldadura que consiste en una aleación de oro-estaño, se lleva a cabo a una temperatura de solo en torno a 300ºC, con lo que se permite que el método de fabricación de las auténticas cápsulas sea radicalmente modificado. La soldadura fuerte, o soldadura recocida, actual de las partes de la cápsula a 790ºC, puede ser sustituida por un proceso de soldadura fuerte, a una temperatura mucho menor, por ejemplo suelda con una soldadura que comprende una aleación de oro-silicio a 380ºC. Este último proceso tiene por resultado tensiones termodinámicas mucho menores, entre las cerámicas y el metal en la cápsula, con lo que se permite el uso de materiales que tienen propiedades térmicas más pobres, tales como cobre y nitruro de aluminio, por ejemplo, para así obtener beneficios como son la conductividad térmica mejorada y la no toxicidad.
La invención se describirá ahora, con mayor detalle, con referencia a las realizaciones ejemplares preferidas de esta, y también con referencia a los dibujos anexos.
Descripción detallada de las realizaciones preferidas
La soldadura de oro-estaño necesita la presencia de superficies soldables, tanto en el sustrato, como en el chip semiconductor. Con respecto a los chips semiconductores, esto se consigue revistiendo a los chips semiconductores, que han sido finalmente procesados en otros aspectos, con una capa adhesiva contra los semiconductores, que puede ser de silicio por ejemplo. Una capa soldable se dispone en la capa de adhesión, y una capa antioxidante se dispone sobre la mencionada capa soldable. La capa de adhesión puede, por ejemplo, componerse de TiW (titanio - tungsteno), mientras que la capa soldable puede componerse de Ni (níquel) y la capa antioxidación puede componerse de Au (oro). La capa de adhesión puede consistir, alternativamente, en titanio puro, en cuyo caso la capa soldable puede componerse de platino, y la capa antioxidación puede componerse de oro.
La capa de adhesión puede tener un grosor que varía entre 1.000 -1.500 \oplus, mientras que la capa soldable puede tener un grosor de 1.000 - 1.500 \oplus, y la capa antioxidación un grosor de 5.000 - 10.000 \oplus (1 \oplus = 0,1 nm). Una capa gruesa de aleación de soldadura de oro-estaño, se aplica a la capa antioxidación, o se aplica junto con la aplicación de la mencionada capa antioxidación. Esto asegura que la soldadura de metal estará disponible para cada chip, y con esto se evita la necesidad de manipular preformas de soldadura.
La soldadura de oro-estaño se puede aplicar en una serie de diferentes formas, por ejemplo mediante metalización selectiva, deposición en forma de pasta de soldadura, por medio de impresión por clisé o serigrafía. La soldadura es preferentemente metalizada, o galvanizada, en la parte trasera de un chip semiconductor, o se puede fijar una lámina muy fina de oro-estaño a la parte trasera de un chip semiconductor, bien mediante fusión de la mencionada lámina sobre la mencionada placa, o mediante unión por compresión térmica.
Debido a que las cápsulas en las que el chip o los chips deben ser situados, no son completamente planas, la cantidad de soldadura usada debe ser adaptada, de forma que asegure que el volumen entre el chip y la cápsula, se rellenará siempre con la soldadura de oro-estaño. Se necesita un grosor de oro-estaño de 10 \mum, en el caso de un chip que tenga una longitud de 5 mm, por ejemplo, y en el caso de cápsulas que tengan 5 partes por mil.
Siempre se encuentra un revestimiento de oro en las cápsulas en las que se monta el chip. Este oro aleará con la soldadura de oro-estaño, y elevará el punto de fusión, si la soldadura originalmente tenía una composición de aleación que cae exactamente en el punto de fusión eutéctico.
Para evitar esto, el chip es revestido con una soldadura de oro-estaño, que tiene una composición que tiene en cuenta el oro que llega procedente de la cápsula. Una composición adecuada puede, por ejemplo, ser 75% de Au y 25% de Sn, en una cápsula que contiene 3 - 4 \mum de oro. Esto tiene como resultado una composición en la aleación final, que está muy cerca del punto de fusión eutéctico de 280ºC.
Frecuentemente se formará burbujas en la junta soldada, cuando se suelda chips sobre cápsulas. Debido a que la aparición de tales burbujas se controla a través de como la soldadura moja las dos superficies a soldar, no es posible impedir la formación de tales burbujas. Estas burbujas de gas son muy perjudiciales, en las juntas soldadas presentes en componentes de alta potencia, tales como en transistores de potencia de RF, por ejemplo, puesto que provocan el sobrecalentamiento de los componentes. Este problema se puede minimizar, soldando a la mínima presión de gas posible, por ejemplo una presión de 133 - 1.330 Pa (1 - 10 torr). Cuando se completa la soldadura, la presión de ambiente en la junta soldada se incrementa, por ejemplo a la presión atmosférica normal, previamente al enfriamiento de los componentes, de forma que la soldadura solidificará. Cualesquiera burbujas de gas que se haya formado durante el proceso de fusión de la soldadura, se comprimirán de este modo, haciéndose prácticamente inofensivas. El volumen de una semejante burbuja de gas, se reducirá en relación con la diferencia de presión y en el caso de la diferencia de presión mencionada, el volumen de las burbujas de gas se reducirá en aproximadamente un factor 100.
La aleación de oro-estaño afectada es inmediatamente oxidada, y el óxido (óxido de estaño) obstruye el desparramado satisfactorio y el flujo de la soldadura. El uso de flujo convencional no es adecuado en la operación de soldadura, puesto que los flujos convencionales tienen por resultado productos de descomposición, no inmediatamente disueltos a la temperatura de soldadura en cuestión (300 - 350ºC). Además, es muy difícil, poco práctico y costoso, intentar eliminar los residuos. Por consiguiente, se puede usar un flujo gaseoso en el proceso de soldadura. En el caso actual, se usa un pequeño volumen de vapor de ácido fórmico, al que se añade un gas inerte. El gas inerte usado puede ser, por ejemplo, nitrógeno gaseoso. Se puede hacer que el nitrógeno gaseoso pase a través de un recipiente que contiene ácido fórmico, previamente a su distribución a la cámara en la que tendrá lugar la soldadura. El nitrógeno gaseoso arrastra moléculas de ácido fórmico a la cámara. El vapor de ácido fórmico reduce el óxido del estaño, para proporcionar estaño metálico y también productos de restos gaseosos. Esto evita la necesidad de limpiar los componentes después de la mencionada operación de soldadura.
Se comprenderá que la invención no se limita a las realizaciones de esta, descritas e ilustradas más arriba, y que puede hacerse modificaciones dentro del alcance de las siguientes reivindicaciones.

Claims (9)

1. Un método para soldar un chip semiconductor a un sustrato, por ejemplo a una cápsula en un transistor de potencia de RF, caracterizado por:
- revestir el chip semiconductor con una capa de adhesión, compuesta de una primera composición de material;
- cubrir la capa de adhesión con una capa soldable, compuesta de una segunda composición de material;
- cubrir la capa soldable con una capa antioxidación, compuesta de una tercera composición de material;
- cubrir la capa antioxidación con una capa de soldadura de oro-estaño;
- situar el chip sobre una superficie soldable de un sustrato, por vía de la mencionada soldadura de oro-estaño;
- exponer el sustrato y el chip a un entorno inerte, en el que se distribuye un gas reductor, y someter los mencionados sustrato y chip, a una presión que está sustancialmente por debajo de la presión atmosférica, mientras que se calienta la aleación de oro-estaño, a una temperatura por encima de su temperatura de fusión;
- incrementar la presión del gas, mientras que la soldadura de oro-estaño se funde; y
- reducir la temperatura, cuando se excede una presión de gas predeterminada, de forma que la soldadura de oro-estaño solidifique.
2. Un método acorde con la reivindicación 1, caracterizado porque la primera composición de material es titanio - tungsteno (TiW), la segunda composición de material es níquel (Ni), y la tercera composición de material es oro (Au).
3. Un método acorde con la reivindicación 1, caracterizado porque la primera composición de material es titanio (Ti), la segunda composición de material es platino (Pt), y la tercera composición de material es oro (Au).
4. Un método acorde con la reivindicación 1, caracterizado porque la composición de la soldadura de oro-estaño está adaptada para compensar el oro que se obtiene del sustrato, de forma que se obtiene una composición final de la aleación, que tiene un punto de fusión eutéctico, o un punto de fusión cercano al mencionado punto de fusión eutéctico.
5. Un método acorde con la reivindicación 4, caracterizado porque la soldadura de oro-estaño comprende un 75% de Au y un 25% de Sn, cuando el sustrato incluye una capa de oro de 3 - 4 \mum de grosor.
6. Un método acorde con la reivindicación 1, caracterizado porque el gas reductor es vapor de ácido fórmico.
7. Un transistor de potencia de RF, que incluye por lo menos un chip semiconductor de potencia de RF y una cápsula, caracterizado porque el chip semiconductor incluye una capa de adhesión, compuesta de una primera composición de material, una capa soldable compuesta de una segunda composición de material, provista sobre la mencionada capa de adhesión, una capa de antioxidación compuesta de una tercera composición de material, provista sobre la mencionada capa soldable, donde el chip está dispuesto sobre una superficie de cápsula soldable, por vía de una soldadura de oro-estaño, que tiene una composición de aleación que proporciona un punto de fusión eutéctico, o un punto de fusión cercano al mencionado punto de fusión eutéctico.
8. Un transistor de potencia de RF acorde con al reivindicación 7, caracterizado porque la primera composición de material es titanio - tungsteno (TiW), la segunda composición de material es níquel (Ni), y la tercera composición de material es oro (Au).
9. Un transistor de potencia de RF acorde con al reivindicación 7, caracterizado porque la primera composición de material es titanio (Ti), la segunda composición de material es platino (Pt), y la tercera composición de material es oro (Au).
ES99970263T 1998-10-02 1999-09-23 Soldadura de un chip semiconductora a un sustrato. Expired - Lifetime ES2237207T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9803350 1998-10-02
SE9803350A SE512906C2 (sv) 1998-10-02 1998-10-02 Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav

Publications (1)

Publication Number Publication Date
ES2237207T3 true ES2237207T3 (es) 2005-07-16

Family

ID=20412803

Family Applications (1)

Application Number Title Priority Date Filing Date
ES99970263T Expired - Lifetime ES2237207T3 (es) 1998-10-02 1999-09-23 Soldadura de un chip semiconductora a un sustrato.

Country Status (12)

Country Link
US (2) US6206269B1 (es)
EP (1) EP1121840B1 (es)
JP (1) JP2002527892A (es)
KR (1) KR100713114B1 (es)
CN (1) CN1196389C (es)
AU (1) AU1193200A (es)
CA (1) CA2343823A1 (es)
DE (1) DE69923337T2 (es)
ES (1) ES2237207T3 (es)
SE (1) SE512906C2 (es)
TW (1) TW410537B (es)
WO (1) WO2000021346A1 (es)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076910A1 (en) * 1999-12-15 2002-06-20 Pace Benedict G. High density electronic interconnection
JP2001176999A (ja) * 2000-11-27 2001-06-29 Tanaka Kikinzoku Kogyo Kk 電子部品の気密封止方法
JP3989254B2 (ja) * 2002-01-25 2007-10-10 日本碍子株式会社 異種材料接合体及びその製造方法
CN1445049A (zh) * 2002-03-19 2003-10-01 日本胜利株式会社 焊锡膏、焊接成品及焊接方法
DE10314876B4 (de) 2003-04-01 2008-02-14 Infineon Technologies Ag Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
JP2005205418A (ja) * 2004-01-20 2005-08-04 Denso Corp 接合構造体の製造方法
US7407083B2 (en) * 2004-08-19 2008-08-05 Thermal Corp. Bonded silicon, components and a method of fabricating the same
DE102005006281B4 (de) * 2005-02-10 2014-07-17 Infineon Technologies Ag Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
US7239517B2 (en) * 2005-04-11 2007-07-03 Intel Corporation Integrated heat spreader and method for using
DE102005024430B4 (de) * 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
DE102006034600B4 (de) * 2006-07-26 2010-01-14 Infineon Technologies Ag Verfahren zur Herstellung einer Lötverbindung
CN101641785B (zh) * 2006-11-09 2011-07-13 怡得乐Qlp公司 具有延展层的微电路封装体
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
US8753983B2 (en) * 2010-01-07 2014-06-17 Freescale Semiconductor, Inc. Die bonding a semiconductor device
CN101819076B (zh) * 2010-04-21 2011-07-27 中国电子科技集团公司第二十四研究所 基于金锡共晶的谐振型压力传感器芯片局部真空封装方法
DE102012216546B4 (de) 2012-09-17 2023-01-19 Infineon Technologies Ag Verfahren zum verlöten eines halbleiterchips mit einem träger
KR102602322B1 (ko) * 2015-05-21 2023-11-17 쇼오트 아게 리튬-황 배터리용 유리-세라믹 전해질
CN105244755B (zh) * 2015-10-24 2018-04-03 长沙青波光电科技有限公司 半导体激光单管芯片封装方法
CN106825825B (zh) * 2017-03-26 2018-11-13 中国电子科技集团公司第十六研究所 一种用于微波毫米波器件组装的高焊透率焊接方法
TWI703646B (zh) * 2019-05-09 2020-09-01 樂鑫材料科技股份有限公司 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212349A (en) * 1979-01-02 1980-07-15 International Business Machines Corporation Micro bellows thermo capsule
DE3421672A1 (de) * 1984-06-09 1985-12-12 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Wechsellastbestaendiges, schaltbares halbleiterbauelement
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4786569A (en) * 1985-09-04 1988-11-22 Ciba-Geigy Corporation Adhesively bonded photostructurable polyimide film
US5156322A (en) * 1988-07-22 1992-10-20 Hoechst Ceramtec Aktiengesellschaft Process for the production of a solder coating on metallized materials
DD276760A1 (de) * 1988-11-04 1990-03-07 Liebknecht Mikroelektron Abdeckueberzug zum schutz von unkontaktierten halbleiterkoerpern
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JPH0682750B2 (ja) * 1989-08-30 1994-10-19 日東電工株式会社 ウエハ保護シートの剥離方法
CA1309510C (en) * 1989-09-29 1992-10-27 Vincent Scarnecchia Carrier continuous film for heat fusible materials
JPH07101736B2 (ja) * 1990-06-28 1995-11-01 日本電装株式会社 半導体装置およびその製造方法
US5270571A (en) * 1991-10-30 1993-12-14 Amdahl Corporation Three-dimensional package for semiconductor devices
US5197654A (en) * 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
US5234149A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Debondable metallic bonding method
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
US5965278A (en) * 1993-04-02 1999-10-12 Ppg Industries Ohio, Inc. Method of making cathode targets comprising silicon
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP3439275B2 (ja) * 1994-11-25 2003-08-25 エヌイーシートーキン株式会社 光アイソレータの製造方法
US5622305A (en) * 1995-05-10 1997-04-22 Lucent Technologies Inc. Bonding scheme using group VB metallic layer
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder

Also Published As

Publication number Publication date
US6206269B1 (en) 2001-03-27
SE9803350D0 (sv) 1998-10-02
KR100713114B1 (ko) 2007-05-02
JP2002527892A (ja) 2002-08-27
EP1121840A1 (en) 2001-08-08
EP1121840B1 (en) 2005-01-19
TW410537B (en) 2000-11-01
CA2343823A1 (en) 2000-04-13
US6255002B1 (en) 2001-07-03
SE512906C2 (sv) 2000-06-05
SE9803350L (sv) 2000-04-03
KR20010073192A (ko) 2001-07-31
DE69923337D1 (de) 2005-02-24
CN1321409A (zh) 2001-11-07
CN1196389C (zh) 2005-04-06
DE69923337T2 (de) 2006-04-06
WO2000021346A1 (en) 2000-04-13
AU1193200A (en) 2000-04-26

Similar Documents

Publication Publication Date Title
ES2237207T3 (es) Soldadura de un chip semiconductora a un sustrato.
US7371615B2 (en) Heat sink and method for its production
KR20040025545A (ko) 반도체장치
JPS588960B2 (ja) ろう付け方法
KR102336484B1 (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
KR920007121B1 (ko) 전자회로 장치
JPS592595B2 (ja) ろう合金
JP2006066716A (ja) 半導体装置
JP3068224B2 (ja) 半導体装置
JP4812429B2 (ja) 回路装置の製造方法
RU2167469C2 (ru) Способ пайки полупроводникового кристалла к корпусу
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
US20230387062A1 (en) Semiconductor device
JPH0430439A (ja) ベアチップの実装構造
JP4332047B2 (ja) 電子装置
JP2003094194A (ja) はんだ材及び電子部品における部材の固定方法
JPH104162A (ja) 半導体素子実装用回路基板のろう付け治具
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
US20040258948A1 (en) Solder coated lid
JPH03241859A (ja) 半導体装置
JP2003188041A (ja) チップ部品およびそれを実装した回路装置
CN112602182A (zh) 在表面上预先固定半导体芯片的方法、制造半导体器件的方法和半导体器件
JP2004006580A (ja) 電子部品及びその実装構造及びその実装方法
JP2002141621A (ja) セラミックス回路基板とモジュール構造体
JPH04240758A (ja) セラミック多層配線基板