JP2004006580A - 電子部品及びその実装構造及びその実装方法 - Google Patents

電子部品及びその実装構造及びその実装方法 Download PDF

Info

Publication number
JP2004006580A
JP2004006580A JP2002248539A JP2002248539A JP2004006580A JP 2004006580 A JP2004006580 A JP 2004006580A JP 2002248539 A JP2002248539 A JP 2002248539A JP 2002248539 A JP2002248539 A JP 2002248539A JP 2004006580 A JP2004006580 A JP 2004006580A
Authority
JP
Japan
Prior art keywords
electronic component
electrode
external connection
circuit board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002248539A
Other languages
English (en)
Other versions
JP2004006580A5 (ja
Inventor
Keiji Sato
佐藤 恵二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2002248539A priority Critical patent/JP2004006580A/ja
Publication of JP2004006580A publication Critical patent/JP2004006580A/ja
Publication of JP2004006580A5 publication Critical patent/JP2004006580A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ガラスパッケージ部品の無鉛はんだによると回路基板への実装を可能とし、環境汚染を生じない回路基板実装を実現することにある。
【解決手段】ガラスパッケージ1のガラス面の形成された部品の外部接続用電極2ははんだ3により回路基板4の基板電極5に接合される。
はんだ3にはSn−ZnまたはSn−Zn−BiあるいはSn−Bi主成分とする低温無鉛はんだを使用する。
【選択図】  図2

Description

【0001】
【発明の属する技術分野】
本発明は電子部品の回路基板への実装構造、特にガラスパッケージを有する電子部品でその電子部品の回路基板への接続のための電極がガラスに形成されている電子部品の回路基板への実装構造に関するものである。
【0002】
【従来の技術】
表面実装においてはまず回路基板の電極部にペースト状はんだを印刷し、次に回路基板に表面実装型部品を載せリフロー炉によりはんだを加熱溶融させる。
【0003】
このようなリフロー方式の表面実装では部品が熱の影響を大きく受ける。
【0004】
図4は表面実装部品の実装断面図である。
部品は両端に電極が形成されており部品の外部接続用電極2ははんだ3により回路基板4の基板電極5に接合される。
部品の外部接続用電極2と回路基板4の基板電極5には接合強度を向上するためフィレット部6が形成されることが多い。
基板としては紙フェノール樹脂基板やガラスエポキシ基板に代表されるリジット基板、ポリイミドやポリエステルのフィルムをベースとするフレキシブル基板更にセラミックを代表とする無機系基板などがある。
電子部品の外部接続用電極としてはチップコンデンサやチップ抵抗などでは厚膜電極が、タンタル電解コンデンサや水晶振動子、半導体などでは金属端子が主に使用されている。
【0005】
なお厚膜電極ではそのうえにさらにめっきにより金属層が形成される。
【0006】
これら電極特に金属端子の場合は熱による応力緩和がなされガラスパッケージには亀裂が比較的入り難い。
【0007】
しかしこのようなガラスパッケージ部品では構造と製法を簡易にするためには薄膜電極を採用することが好ましい。
【0008】
ガラスパッケージ部品の1例として水晶振動子ないしは一般的には圧電振動子がある。
【0009】
たとえば図2に示すような水晶振動子が特開平5−121985や特開平5−199056などに開示されている。
【0010】
図2では片持ち支持であるが両端支持でもかまわないし、また図2では支持部はパッケージを厚肉とすることにより振動空間を形成しているが水晶振動子の支持部を厚肉とすることにより振動空間を形成することもできる。
【0011】
特開2001−16069では図3示すようなガラスパッケージ1とカバー7で水晶振動子10を挟み込んで支持する構造が開示されている。
もちろんこれも特開2000−68780に開示されているように片持ち支持であってもかまわない。
【0012】
上記のような電子部品の回路基板への部品実装はSn−37重量%Pbの組成を中心とする融点183℃付近のPb共晶はんだが使用される。
【0013】
しかしながら上記Pb含有はんだの使用はPbの毒性により環境汚染等の問題を生ずる。
【0014】
【発明が解決しようとする課題】
無鉛はんだとしては従来から知られているSn−3.5Ag共晶はんだを始めとして種々のはんだが考えられている。
【0015】
しかしながら、このような無鉛はんだは融点の高いものが多くガラスをパッケージとするようなガラス上に外部接続電極を特に薄膜電極で形成した部品の回路基板への実装、特にリフロー実装ではガラスに亀裂が入りやすい。
【0016】
特にフィレット部を形成するようなガラスパッケージ部品で亀裂が発生しやすくガラスパッケージ部品の信頼性上の大きな問題である。
【0017】
本発明はこのようなガラスパッケージ部品の無鉛はんだによると回路基板への実装を可能とし、環境汚染を生じない回路基板実装を実現することにある。
【0018】
【課題を解決するための手段】
上記課題を解決する手段として、本発明ではガラスに直接形成された薄膜の外部接続電極を有する電子部品の電極と回路基板電極の接合をSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする無鉛はんだにより行う。
【0019】
これにより従来の鉛入りはんだと同じ温度ではんだ付けすることが可能となりガラスパッケージ部品での亀裂が発生を防止することが可能となる。
【0020】
またガラスに形成された薄膜の外部接続電極を有する電子部品の外部接続電極にSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする被膜層ないしははんだめっきを形成する。
【0021】
あるいはガラスに形成された薄膜の外部接続電極を有する電子部品をはんだ実装する回路基板の電極にSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする被膜層ないしははんだめっきを形成する。
【0022】
これによりSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金の濡れ広がりの悪さにともなう接合強度の低下を防止できる。
【0023】
【発明の実施の形態】
以下に本発明を図面に基づいて説明する。
【0024】
図1はガラスパッケージ部品を示す断面図である。
【0025】
ガラスパッケージ1にカバー7が封止材8により封止されなかに素子9が入っている。
【0026】
この図に示したガラスパッケージ部品は表面実装型である。
ガラスパッケージ1の底面には部品の外部接続用電極2が形成されこの電極はケースの側面まで続いている。この側面部に形成された電極は必ずしも必要なものではないが回路基板との接合の際フィレット部(部品の外部接続用電極と回路基板電極によって形成される角の部分の隅肉部)を形成して接合強度の向上に寄与する。
【0027】
部品の外部接続用電極2はめっき法などによりSn−Zn系、Sn−Zn−Bi系合金膜が形成されている。
【0028】
図4は上記ガラスパッケージ部品の実装断面図である。
【0029】
なお、ここでいうガラスとは珪酸塩ガラスあるいはガラスセラミックス(結晶化ガラスとも言う)をいう。
【0030】
ガラスパッケージ1のガラス面の形成された部品の外部接続電極2ははんだ3により回路基板4の基板電極5に接合される。この際部品の外部接続電極2と基板電極5にフィレット部6を形成すると接合強度が向上する。
【0031】
またこの外部接続電極はガラス上に直接、スパッタリング、蒸着、めっきなどにより形成された薄膜電極である。
【0032】
めっきは無電解、電解どちらでもよい。
【0033】
この薄膜電極は1層、1種類の金属ないしは合金とは限らない。たとえばCrとAuのように多層の場合もある。ただし厚膜電極のうえに薄膜電極というような構造は含まない。
【0034】
上記はんだ付けはまず回路基板の電極部にペースト状はんだを印刷し、次にはんだ印刷部に部品の外部接続用電極が合う様に部品を載せリフロー炉によりはんだを加熱溶融させる。
【0035】
回路基板4上の基板電極5と部品の外部接続用電極2を接合するはんだ3にはSn−ZnまたはSn−Zn−BiあるいはSn−Bi主成分とする低温無鉛はんだを使用する。
【0036】
Sn−Zn系はんだはSn−9重量%Zn共晶(融点198℃)を基礎としたもので、例としてZnは5〜10重量%である。
【0037】
濡れ性改善のため9重量%以下のBiを添加することが多い。
【0038】
強度や信頼性改善のため更に他の成分を添加することもある。
【0039】
そのような元素としてたとえばAlがある。
【0040】
Sn−Bi系はんだはSn−58重量%Bi共晶(融点139℃)を基礎としたもので、例としてBiは25〜70重量%の範囲である。
【0041】
強度や信頼性改善のため特に3.0重量%までのAgを添加することもある。
【0042】
強度や信頼性等の特性改善のため更に他の成分を添加することも可能である。
【0043】
なお本発明の無鉛はんだとは不可避不純物として0.2重量%以下しかPbを含まないものをいう。
【0044】
Sn−Zn系は低コストで資源量も多く、しかも人体への悪影響も少なく有利である。
【0045】
一方Sn−Bi系は融点が低く、信頼性もSn−Zn系より劣り用途が限定される。
【0046】
同じ基板に実装する他の部品はガラスパッケージ部品と一緒にSn−ZnまたはSn−Zn−BiあるいはSn−Bi主成分とする低温無鉛はんだでリフロー実装してもよい。
【0047】
あるいは他の部品はあらかじめSn、Sn−Cu、Sn−Ag、Sn−Ag−Cu、またはSn−Ag−Cu−Biを主成分とするSn−ZnまたはSn−Bi系はんだより融点の高いはんだで行ってもよい。
【0048】
しかし基板上にすでに部分的に部品が搭載されているような場合、回路基板の電極へのはんだ供給を印刷で行うのは難しい。
【0049】
このような場合はSn−Zn系、Sn−Zn−Bi系またはSn−Bi系ペースト状はんだの回路基板の電極への塗布はディスペンサで行うのが都合がよい。ディスペンサとは図5に示すようにシリンダ11にペースト状はんだ14を充填しピストン12によりノズル13から接合部に吐出する装置である。
【0050】
Sn−Zn系、Sn−Zn−Bi系またはSn−Bi系はんだによるリフローは窒素雰囲気で行うことが低リフロー温度化と濡れ広がり向上、ハンダボール低減に有効であり特にSn−Zn系、Sn−Bi系でこの効果は大きい。
【0051】
更にガラスへの亀裂発生防止のためにはできるだけ徐々に昇降温させることが望ましいが温度をゆっくりあげることはフラックスの劣化の原因となる。
【0052】
このフラックスの劣化を防ぎゆっくり温度を昇温させるためにも窒素雰囲気でのリフローは有効である。
【0053】
酸素濃度は1%以下好ましくは0.1%以下がよい。
回路基板の基板電極にはSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする被膜層ないしはんだめっきあるいは溶融はんだに浸漬して表面にはんだ層を形成することが有効である。
【0054】
この部品の外部接続用電極あるは基板電極に形成するSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする被膜層はかならずしもはんだと全く同じ組成である必要はない。
【0055】
基板電極では溶融はんだに浸漬して表面にはんだ層を形成する方法(レベラーあるいはHAL処理などと呼ばれる方法)が低コスト化にむいており都合がよい。
【0056】
Sn−Zn系、Sn−Zn−Bi系またはSn−Bi系はんだは濡れ性が悪く、特にSn−Zn系、Sn−Bi系はんだは濡れ性が悪い。またSn−Zn−Bi系はボイドが発生しやすい。
回路基板ないしは部品の外部接続用電極の少なくともどちらか一方にSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする層を形成することは濡れ性不足対策として有効であり、Sn−Zn−Bi系はんだの場合は特にボイド抑制に大きな効果がある。
【0057】
このようにSn−Zn系、Sn−Zn−Bi系またはSn−Bi系はんだを使用し、更に部品の外部接続用電極あるいは基板電極にもSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金層を設けてリフローを行うことにより、リフロー温度、特にピーク温度を従来のPb含有はんだと同等にすることができガラスパッケージ部品での亀裂発生が抑制でき、ガラスパッケージ部品の無鉛はんだによると回路基板への実装を可能とし、環境汚染を生じない回路基板実装を実現することができる。
【0058】
【発明の効果】
以上説明してきたように、本発明によれば、ガラスパッケージ部品と回路基板の接合をSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする無鉛はんだにより行うことにより鉛入りはんだと同じ温度ではんだ付けすることが可能となりガラスパッケージ部品での亀裂が発生を防止することが可能となり回路基板実装の無鉛化を可能とし環境汚染を生じない回路基板実装を実現することが可能となる。
【図面の簡単な説明】
【図1】ガラスパッケージ部品の断面図である。
【図2】水晶振動子の断面図である。
【図3】水晶振動子の断面図である。
【図4】ガラスパッケージ部品の回路基板への実装断面図である。
【図5】ディスペンサの断面図である。
【符号の説明】
1 ・・・パッケージ
2 ・・・外部接続用電極
3 ・・・はんだ
4 ・・・回路基板
5 ・・・基板電極
6 ・・・フィレット部
7 ・・・カバー
8 ・・・封止材
9 ・・・素子
10 ・・・水晶振動子
11 ・・・シリンダ
12 ・・・ピストン
13 ・・・ノズル
14 ・・・ペースト状はんだ

Claims (14)

  1. ガラスに形成された外部接続用電極を有し、かつその外部接続用電極にSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする被膜層が形成されていることを特徴とする電子部品。
  2. 前記外部接続用電極が薄膜電極であることを特徴とする請求項1記載の電子部品。
  3. 前記電子部品が表面実装部品であることを特徴とする請求項1記載の電子部品。
  4. 前記電子部品が水晶振動子であることを特徴とする請求項1記載の電子部品。
  5. ガラスに形成された外部接続用電極を有する電子部品の前記外部接続用電極と回路基板電極の接合がSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする無鉛はんだで行われていることを特徴とする電子部品の実装構造。
  6. 前記電子部品の外部接続用電極が薄膜電極であることを特徴とする請求項5記載の電子部品の実装構造。
  7. 前記電子部品が表面実装部品であることを特徴とする請求項5記載の電子部品の実装構造。
  8. 前記電子部品の電極と回路基板電極の接合がフィレット部を形成していることを特徴とする請求項5記載の電子部品の実装構造。
  9. 前記電子部品が水晶振動子であることを特徴とする請求項5記載の電子部品の実装構造。
  10. ガラスに形成された外部接続用電極を有する電子部品の前記外部接続用電極と回路基板電極の接合をSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする無鉛はんだによりリフロー方式で行うことを特徴とする電子部品の実装方法。
  11. 前記回路基板電極がSn−Zn系、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする合金で表面被覆されていることを特徴とする請求項10記載の電子部品の実装方法。
  12. 前記電子部品の電極がSn−Zn系合金、Sn−Zn−Bi系またはSn−Bi系合金を主成分とする合金で表面被覆されていることを特徴とする請求項10記載の電子部品の実装方法。
  13. 前記リフローを窒素ガス雰囲気中で行うことを特徴とする請求項10記載の電子部品の実装方法。
  14. 前記はんだの回路基板への塗布をディスペンサで行うことを特徴とする請求項10記載の電子部品の実装方法。
JP2002248539A 2002-04-22 2002-08-28 電子部品及びその実装構造及びその実装方法 Pending JP2004006580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002248539A JP2004006580A (ja) 2002-04-22 2002-08-28 電子部品及びその実装構造及びその実装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002119671 2002-04-22
JP2002248539A JP2004006580A (ja) 2002-04-22 2002-08-28 電子部品及びその実装構造及びその実装方法

Publications (2)

Publication Number Publication Date
JP2004006580A true JP2004006580A (ja) 2004-01-08
JP2004006580A5 JP2004006580A5 (ja) 2005-10-13

Family

ID=30447288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002248539A Pending JP2004006580A (ja) 2002-04-22 2002-08-28 電子部品及びその実装構造及びその実装方法

Country Status (1)

Country Link
JP (1) JP2004006580A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278388A (ja) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd 接続方法,接続構造および電子機器
WO2010140469A1 (ja) * 2009-06-01 2010-12-09 住友電気工業株式会社 接続方法,接続構造および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278388A (ja) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd 接続方法,接続構造および電子機器
WO2010140469A1 (ja) * 2009-06-01 2010-12-09 住友電気工業株式会社 接続方法,接続構造および電子機器
JP4746687B2 (ja) * 2009-06-01 2011-08-10 住友電気工業株式会社 接続方法,接続構造および電子機器

Similar Documents

Publication Publication Date Title
EP2140963B1 (en) Pb-free solder-connected electronic article
US5221038A (en) Method for forming tin-indium or tin-bismuth solder connection having increased melting temperature
US20100291399A1 (en) Lid for a functional part and a process for its manufacture
US5071058A (en) Process for joining/coating using an atmosphere having a controlled oxidation capability
JP2002001573A (ja) 無鉛クリームはんだ、およびそれを使用した接着方法
JPH06176953A (ja) チップ型電子部品
JP3580731B2 (ja) 鉛フリー半田の半田付け方法、及び当該半田付け方法にて半田付けされた接合体
JP2004006580A (ja) 電子部品及びその実装構造及びその実装方法
JP2005072173A (ja) 電子部品およびソルダペースト
US6818988B2 (en) Method of making a circuitized substrate and the resultant circuitized substrate
JP2002185130A (ja) 電子回路装置及び電子部品
JP4259445B2 (ja) 半田ペーストおよび半田接合方法
JP4251721B2 (ja) 気密端子およびその製造方法
EP0904887A1 (en) Gold plated solder material and method of fluxless soldering using said solder
JP2003168857A (ja) 回路基板の実装構造および実装方法
JP2004221378A (ja) 電子部品の実装方法
JP4368081B2 (ja) チップ部品を実装した回路装置
JP2003017847A (ja) 電子回路装置及びその製造方法
JPH0871741A (ja) 電気部品
JP2004031724A (ja) ワークの半田付け方法及び半田付け実装体
JPH0737753A (ja) チップ型部品
JPH10286688A (ja) 半田付け物品
JPH05259632A (ja) プリント配線板およびその製造方法
JP3551167B2 (ja) 半導体装置
JPH0729662Y2 (ja) 面実装型電子部品を使用した基板装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20040304

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A521 Written amendment

Effective date: 20050609

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050609

A977 Report on retrieval

Effective date: 20080402

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20080520

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080711

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080819

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20081224

Free format text: JAPANESE INTERMEDIATE CODE: A02