DE69808576T2

DE69808576T2 - Elektronischer Hochfrequenzschalter

Info

Publication number: DE69808576T2
Application number: DE69808576T
Authority: DE
Inventors: Keiichi Honda; Hisanori Uda
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1997-02-24
Filing date: 1998-02-23
Publication date: 2003-06-18
Anticipated expiration: 2018-02-24
Also published as: JPH10242829A; US5945867A; EP0903855A1; DE69808576D1; EP0903855B1

Description

Hintergrund der Erfindung

Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Umschalt-Schaltungsvorrichtung, die sich aus einer Vielzahl von Feldeffekttransistoren (FETs) zusammensetzt.

Beschreibung des Stands der Technik

Es werden z. B. GaAs-System-Umschalt-Schaltungsvorrichtungen, die mit hoher Geschwindigkeit einen Umschaltvorgang vornehmen können, in Sende-/Empfangsvorrichtungen für Mikrowellenkommunikationssysteme verwendet. Fig. 9 ist ein Schaltdiagramm, das ein Beispiel einer herkömmlichen Umschalt-Schaltungsvorrichtung zeigt, die MESFETs (Metall-Halbleiter-Feldeffekttransistoren, die nachfolgend einfach als FETs bezeichnet werden) verwendet.
Die in Fig. 9 gezeigte Umschalt-Schaltungsvorrichtung umfasst einen FET 100, der zwischen einem Knoten N1, der mit einem Anschluss A verbunden ist, und einem mit einem Anschluss B verbundenen Knoten N3 angeschlossen ist, und einen FET 200, der zwischen einem Knoten N2, der mit einem Anschluss A verbunden ist, und einem mit einem Anschluss C verbundenen Knoten N4 angeschlossen ist. Er umfasst auch einen FET 300, der zwischen dem Knoten N3 und einem Erdpotential angeschlossen ist, sowie einen FET 400, der zwischen dem Knoten N4 und dem Erdpotential angeschlossen ist.
Die FETs 100 und 400 weisen jeweils Gates auf, die an einen Steueranschluss D über jeweilige Widerstände angeschlossen sind, und die FETs 200 und 300 weisen jeweils Gates auf, die an einen Steueranschluss E über jeweilige Widerstände angeschlossen sind. Die Steuerspannungen V1 und V2, die zu einander komplementär sind, werden an die Steueranschlüsse D bzw. E angelegt.
Der Anschluss A wird mit einem Hochfrequenz-Signal RX0 gespeist, der Anschluss B mit einem Hochfrequenz-Signal RX1 und der Anschluss C mit einem Hochfrequenz- Signal RX2.
Fig. 10 ist ein Diagramm, das ein Beispiel der Charakteristiken von Drainstrom (Id)- Quellen-Drainspannung (Vds)-Charakteristik in einem FET zeigt.
Ist die Gatespannung Vgs z. B. 0 V, so beträgt der Drainstrom Id etwa 0,15 [A/mm]. Ist die Gatespannung Vgs niedriger als -1,0 V, so beträgt der Drainstrom Id etwa Null. Demgemäß schaltet sich der FET z. B. ein, wenn die Gatespannung Vgs gleich 0 V ist, und er schaltet sich aus, wenn die Gatespannung Vgs gleich -3,0 V ist.
In der in Fig. 9 dargestellten Umschalt-Schaltungsvorrichtung schalten sich z. B. die FETs 200 und 300 ein und die FETs 100 und 400 schalten sich aus, wenn die Steuerspannung V1 gleich -3,0 V und die Steuerspannung V2 gleich 0 V ist. Dadurch wird eine Signalübermittlung zwischen den Anschlüssen A und C ermöglicht. Diese Spannungen im Betrieb sowie die FET-Zustände sind in Klammern angegeben.
Ist die Steuerspannung V1 gleich 0 V und die Steuerspannung V2 gleich -3,0 V, so schalten sich andererseits die FETs 100 und 400 ein und die FETs 200 und 300 schalten sich aus. Dies ermöglicht eine Signalübertragung zwischen den Anschlüssen A und B.
In einer herkömmlichen Umschalt-Schaltungsvorrichtung, die FETs verwendet, wird der Übertragungspfad umgeschaltet, indem der lineare Bereich mit der Gatespannung Vgs gleich 0 V (AN-Zustand) in der Drainstrom (Id)-Source-Drainspannungs-(Vds)- Charakteristik und der Zustand bei Anlegen der Gatespannung Vgs bei oder unterhalb der Pinch-off-Spannung (AUS-Zustand) verwendet wird.
Wie in Fig. 11 gezeigt, kann eine Gatespannung Vgs, die Null übersteigt, am FET angelegt werden, bis ein Vorwärtsstrom zum Gate fließt (in Fig. 11, Vgs = 0,5 V). Kann dieser Zustand als AN-Zustand verwendet werden, so ist es möglich, einen größeren Strom durchzuschicken, als es im Fall von Vgs = 0 wäre, und die Steigung des linearen Bereichs (AN-Widerstand Ron) zu verringern, um einen Hochleistungs-Betrieb und niedrige Einfügungsdämpfung zu realisieren.
Die in Fig. 9 dargestellte herkömmliche Umschalt-Schaltungsvorrichtung erfordert eine negative Stromversorgungsschaltung, da das Anlegen von negativer Steuerspannung nötig ist, um die FETs 100, 200, 300 und 400 ein- bzw. auszuschalten. Dies erschwert die Miniaturisierung der Umschalt-Schaltungsvorrichtung enorm.
Wird die Umschalt-Schaltungsvorrichtung mit positiver Steuerspannung betrieben, ist es notwendig, FETs in der Umschalt-Schaltungsvorrichtung mit einer positiven Steuerspannung potentialmäßig hochzuziehen (pull-up). Verfahren für das Hochziehen eines FET mit positiver Spannung umfassen ein Verfahren, in welchem ein FET potentialmäßig hochgezogen wird, indem eine Stromversorgungsspannung und ein Verfahren, in welchem ein FET ohne jegliche Verwendung einer Stromversorgungsspannung hochgezogen werden, verwendet werden.
Fig. 12 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung zeigt, in welcher FETs potentialmäßig hochgezogen werden, indem eine Stromversorgungsspannung verwendet wird.
Die in Fig. 12 dargestellte Umschalt-Schaltungsvorrichtung umfasst einen FET 1, der zwischen den Knoten N1 und N3 angeschlossen ist, einen FET 2, der zwischen den Knoten N2 und N4 angeschlossen ist, einen FET 3, der zwischen den Knoten N3 und N5 angeschlossen ist, und einen FET 4, der zwischen den Knoten N4 und N5 angeschlossen ist. Die FETs 1 und 4 weisen jeweils Gates auf, die an einen Steueranschluss D über jeweilige Widerstände angeschlossen sind, und die FETs 2 und 3 weisen jeweils Gates auf, die über jeweilige Widerstände an einen Steueranschluss E angeschlossen sind.
Die FETs 1 bis 4 weisen die in Fig. 11 dargestellte Charakteristik auf. Der Anschluss A und der Knoten N5 sind über Widerstände an einen Stromversorgungsanschluss F angeschlossen. Eine Stromversorgungsspannung Vdd von +3,0 V wird an den Stromversorgungsanschluss F angelegt.
Ist die Steuerspannung V1 z. B. gleich 0 V und die Steuerspannung V2 gleich +3,0 V, so schalten sich z. B. die FETs 2 und 3 ein und die FETs 1 und 4 aus. Zu diesem Zeitpunkt werden die Knoten N1, N2 und N5 über den Stromversorgungsanschluss F potentialmäßig direkt auf +3,0 V hochgezogen, der Knoten N3 wird potentialmäßig auf +3,0 V über den FET 3 hochgezogen, und der Knoten N4 wird durch den FET 2 auf +3,0 V potentialmäßig hochgezogen. Diese Betriebsspannungen und die Zustände der FETs sind in Klammern angegeben.
In diesem Fall ist jedoch die Gatespannung Vgs an den Transistoren 2 und 3 im AN- Zustand gleich 0 V, weshalb die Gatespannung Vgs nicht positiv angelegt werden kann. Demgemäß kann kein großer Strom durch die FETs geschickt werden. D. h., die FETs 1 bis 4 können ihre Fähigkeit, das Anlegen von positiver Gatespannung Vgs zu ermöglichen, nicht ausüben.
Fig. 13 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung zeigt, in welcher die FETs ohne Verwendung einer Stromversorgungsspannung potentialmäßig hochgezogen werden.
In der in Fig. 13 abgebildeten Umschalt-Schaltungsvorrichtung ist ebenfalls der FET 1 zwischen den Knoten N1 und N3 angeschlossen, der FET 2 zwischen den Knoten N2 und N4 angeschlossen, der FET 3 ist den Knoten N3 und N5 angeschlossen, und der FET 4 ist zwischen den Knoten N4 und N5 angeschlossen. Die FETs 1 bis 4 weisen jeweils Gates auf, die an den Steueranschluss D über die jeweiligen Widerstände angeschlossen sind, und die FETs 2 und 3 weisen jeweils Gates auf, die an den Steueranschluss E über jeweilige Widerstände angeschlossen sind. Diese FETs 1 bis 4 zeigen die in Fig. 11 dargestellten Charakteristiken.
Beträgt die Steuerspannung V1 z. B. gleich 0 V und die Steuerspannung V2 gleich +3,0 V, so schalten sich z. B. die FETs 2 und 3 an und die FETs 1 und 4 aus. Zu diesem Zeitpunkt lädt der Vorwärtsstrom, der vorübergehend durch die FETs 2 und 3 aufgrund der Steuerspannung V2 von +3,0 V fließt, die externen Kondensatoren C0, C1, C2 und einen Kondensator 13 auf. Somit werden die Spannungen an den Knoten N1, N2, N3, N4 und N5 durch die Built-in-Spannung der FETs auf +2,5 V abgesenkt. Diese Betriebsspannungen und die Zustände der FETs sind in Klammern angegeben.
In diesem Fall wird eine Gatespannung Vgs bei +0,5 V an die FETS 2 und 3 im AN- Zustand angelegt, und ein großer Drainstrom kann durchgeschickt werden. D. h., die in Fig. 13 dargestellte Umschalt-Schaltungsvorrichtung kann sich die Fähigkeit der FETS 1 bis 4, das Anlegen einer großen positiven Gatespannung Vgs zu ermöglichen, effektiv zu Nutze machen. Daraus ergibt sich, dass die Umschalt-Schaltungsvorrichtung, die in Fig. 13 abgebildet ist, eine niedere Einfügungsdämpfung als die in Fig. 12 gezeigte Umschalt-Schaltungsvorrichtung bereit stellen kann.
Die in Fig. 13 gezeigte Umschalt-Schaltungsvorrichtung wirft jedoch das folgende Problem auf. Die Gatespannung Vgs, die an die FETS 1 und 4 im AUS-Zustand angelegt wird, beträgt -2,5 V. Beträgt die Pinch-off-Spannung Vp der FETS 1 bis 4 gleich -1,0 V, so beträgt der Unterschied zwischen der Gatespannung Vgs an den FETs 1 und 4 im AUS-Zustand und der Pinch-off-Spannung gleich 1,5 V. Der Unterschied zwischen der Gatespannung Vgs an einem FET in einem AUS-Zustand und der Pinch-off-Spannung Vp bestimmt die Spannungsfestigkeits-Charakteristik.
In der in Fig. 12 gezeigten Umschalt-Schaltungsvorrichtung beträgt die Gatespannung Vgs an den FETS 1, 4 im AUS-Zustand -3,0 V. In diesem Fall beträgt der Unterschied zwischen der Gatespannung Vgs an den FETs 1, 4 im AUS-Zustand und der Pinch-off- Spannung gleich Vp 2 V.
Auf diese Weise zeigen in der in Fig. 13 gezeigten Umschalt-Schaltungsvorrichtung die FETs im AUS-Zustand eine niedrigere Spannungsfestigkeits-Charakteristik als jene in der Fig. 12 dargestellten Umschalt-Schaltungsvorrichtung. Aus diesem Grund ist sie für einen Signalverlust anfällig und stellt eine Eingangs-/Ausgangsleistungscharakteristik mit verschlechterter Linearität dar.
Fig. 14 ist ein Schaltdiagramm, dass ein weiteres Beispiel einer herkömmlichen Umschalt-Schaltungsvorrichtung zeigt. In der in Fig. 14 dargestellten Umschalt- Schaltungsvorrichtung sind fünf FETs 11 bis 15 in Serie zwischen den Anschlüssen A und B sowie fünf FETs 21 bis 25 in Serie zwischen den Anschlüssen A und C angeschlossen. Die FETs 11 bis 15 weisen jeweils Gates auf, die mit dem Steueranschluss D über jeweilige Widerstände angeschlossen sind, und die FETs 21 bis 25 weisen jeweils Gates auf, die über jeweilige Widerstände an den Steueranschluss E angeschlossen sind. Gegenseitig komplementäre Steuerspannungen V1 und V2 werden an die Steueranschlüsse D und E angelegt.
In der in Fig. 14 gezeigten Umschalt-Schaltungsvorrichtung schalten sich die FETs 11 bis 15 ein und die FETs 21 bis 25 aus, wenn die Steuerspannung V1 gleich +3,0 V und die Steuerspannung V2 gleich 0 V beträgt. Dies ermöglicht eine Signalübertragung zwischen den Anschlüssen A und B.
In diesem Fall wird die Spannung zwischen den Anschlüssen A und C unter den fünf FETs 21 bis 25 aufgeteilt. Wird ein Signal zwischen den Anschlüssen A und B übertragen, ist in diesem Fall ein Signalverlust zwischen den Anschlüssen A und C weniger wahrscheinlich. Weiters ist es möglich, die Größe jedes FET zu verringern, um die Ausbeute zu verbessern.
In den FETs 21 bis 2S sind im AUS-Zustand die an einem Ende zwischen dem Gate und der Source des FET 21 angelegte Spannung und die am anderen Ende zwischen dem Gate und dem Drain des FET 25 angelegte Spannung größer als der Wert im Fall einer gleichen Verteilung. Wird ein großes Leistungssignal zwischen den Anschlüssen A und B übertragen, so tritt zwischen den Anschlüssen A und C leicht ein Signalverlust auf.
Das US-Patent Nr. 5061911 beschrieb eine Umschaltvorrichtung für das Umschalten von HF-Eingangssignalen aus einem gemeinsamen Anschluss zwischen zwei Ausgangsanschlüssen. Die Vorrichtung enthielt einen ersten Transistor zwischen dem gemeinsamen Anschluss und dem ersten Ausgangsanschluss und einen zweiten Transistor zwischen dem gemeinsamen Anschluss und dem zweiten Ausgangsanschluss. Die Vorrichtung enthielt eine Umschaltvorrichtung, die eine Erd-Verbindung an einem ersten Knoten zwischen dem gemeinsamen Anschluss und dem ersten Transistor herstellte, wenn der ersten Transistor sich in einem AUS-Zustand befand, und trennte den zweiten Transistor im AN-Zustand von einer Erd-Verbindung.

Zusammenfassung der Erfindung

Ein bevorzugtes Ziel der vorliegenden Erfindung ist es, eine Umschalt-Schaltungsvorrichtung bereit zu stellen, die das Hindurchleiten eines großen Stroms in einem AN- Zustand ermöglicht und einen Signalverlust in einem AUS-Zustand verhindert.
Ein weiteres bevorzugtes Ziel der vorliegenden Erfindung ist es, eine Umschalt- Schaltungsvorrichtung bereit zu stellen, wodurch eine Verringerung von sowohl Größe als auch Kosten ermöglicht und eine verbesserte Eingangs-/Ausgangsleistungscharakteristik gezeigt wird.
Gemäß der vorliegenden Erfindung wird eine Umschalt-Schaltungsvorrichtung bereit gestellt, welche einen Pfad zwischen einem gemeinsamen Anschluss und einem ersten Anschluss und einen Pfad zwischen dem gemeinsamen Anschluss und einem zweiten Anschluss komplementär in einen EIN- und einen AUS-Zustand umschaltet, umfassend:
einen oder eine Vielzahl von ersten Feldeffekttransistoren, der/die in einer Stufe oder in einer Vielzahl von Stufen zwischen einem ersten Knoten, der mit dem gemeinsamen Anschluss verbunden ist, und dem ersten Anschluss angeschlossen ist/sind, und jeweils eine Gateelektrode, die eine erste Steuerspannung empfängt, eine Elektrode auf der Seite des ersten Knotens und die andere Elektrode auf der Seite des ersten Anschlusses aufweisen;
einen oder eine Vielzahl von zweiten Feldeffekttransistoren, der/die in einer Stufe oder in einer Vielzahl von Stufen zwischen einem zweiten Knoten, der mit dem gemeinsamen Anschluss verbunden ist, und dem zweiten Anschluss angeschlossen ist/sind, und jeweils eine Gateelektrode, die eine zur ersten Steuerspannung komplementäre zweite Steuerspannung empfängt, eine Elektrode auf der Seite des zweiten Knotens und die andere Elektrode auf der Seite des zweiten Anschlusses aufweisen; sowie
eine Umschalt-Schaltung zum Anlegen an den einen aus dem ersten und dem zweiten Knoten, der an den einen aus dem ersten und dem zweiten Feldeffekttransistor angeschlossen ist, der sich durch die daran angelegte Steuerspannung in einem AUS- Zustand befindet, eine bestimmte Pull-up-Spannung, um den einen aus dem ersten und dem zweiten Feldeffekttransistor im AUS-Zustand zu halten, und um den anderen aus dem ersten und dem zweiten Knoten von der Pull-up-Spannung zu isolieren, der an den anderen aus dem ersten und dem zweiten Feldeffekttransistor angeschlossen ist, der sich in einem AN-Zustand befindet;
dadurch gekennzeichnet, dass
ein erster Kondensator zwischen dem gemeinsamen Anschluss und dem ersten Knoten zwischengeschaltet ist,
ein zweiter Kondensator zwischen dem gemeinsamen Anschluss und dem zweiten Knoten zwischengeschaltet ist und
die Pull-up-Spannung eine solche ist, dass sie eine vorgeschriebene Potentialdifferenz in Bezug auf die an den Feldeffekttransistor im AUS-Zustand angelegte Steuerspannung aufweist.
In der Umschalt-Schaltungsvorrichtung gemäß der vorliegenden Erfindung wird eine Pull-up-Spannung an einen der ersten und zweiten Knoten angelegt, der mit dem Feldeffekttransistor, der sich AUS-Zustand befindet, verbunden ist. Danach wird die eine Elektrode jedes Feldeffekttransistors im AUS-Zustand auf der Seite des gemeinsamen Anschlusses potentialmäßig auf die Pull-up-Spannung hochgezogen, und die Gatespannung jedes Feldeffekttransistors im AUS-Zustands wird potentialmäßig auf die Pull- up-Spannung hochgezogen, während die Gatespannung an jedem Feldeffekttransistor im AUS-Zustand auf die Pull-up-Spannung hochgezogen und die Gate-Spannung an jedem Feldeffekttransistor im AUS-Zustand gesenkt wird. Dadurch wird die Spannungsfestigkeits-Charakteristik jedes Feldeffekttransistors im AUS-Zustand angehoben, wodurch ein Signalverlust verhindert wird. Dies ermöglicht eine Verringerung der Anzahl von Stufen der ersten und zweiten Feldeffekttransistoren sowie die Verbesserung der Ausbeute der Umschalt-Schaltungsvorrichtungen und macht auf diese Weise eine Verringerung von Größe und Kosten möglich. Im Vergleich zu einer herkömmlichen Umschalt-Schaltungsvorrichtung, welche dieselbe Anzahl an Stufen der Feldeffekttransistoren aufweist, wird die Eingangs-/Ausgangsleistungscharakteristik verbessert.
Andererseits wird einer der ersten und zweiten Knoten, der mit dem Feldeffekttransistor in der Drainstrom (Id)-Source-Drainspannungs (Vds)-Charakteristik in einem AN-Zustand verbunden ist, von der Pull-up-Spannung isoliert. Danach wird die eine Elektrode jedes Feldeffekttransistors im AN-Zustand auf der Seite des gemeinsamen Anschlusses von der Pull-up-Spannung isoliert, und die Spannung wird aufgrund der Built-in-Spannung niedriger als die Spannung an der Gateelektrode. Dies senkt den Widerstand jedes Feldeffekttransistors im AN-Zustand, wodurch eine niedrigere Einfügungsdämpfung bereit gestellt wird. Da es möglich ist, einen großen Strom zu jedem Feldeffekttransistor im AN-Zustand hindurchzulassen, kann die Breite des Gates verringert werden. Dies verbessert die Ausbeute der Umschalt-Schaltungsvorrichtungen und ermöglicht eine Verringerung sowohl der Größe als auch der Kosten.
Die Umschaltvorrichtung kann zumindest einen dritten Feldeffekttransistor umfassen, der zwischen dem ersten Knoten und einem ersten gemeinsamen Knoten, welcher die Pull-up-Spannung aufnimmt, angeschlossen ist und eine Gateelektrode aufweist, welche die zweite Steuerspannung aufnimmt, und zumindest einen vierten Feldeffekttransistor, der zwischen dem zweiten Knoten und dem ersten gemeinsamen Knoten verbunden ist und eine Gateelektrode aufweist, welche die erste Steuerspannung aufnimmt.
In diesem Fall, wenn jeder erste Feldeffekttransistor sich ausschaltet und jeder zweite Feldeffekttransistor sich einschaltet, schaltet sich der dritte Feldeffekttransistor ein und der vierte Feldeffekttransistor aus. Dann wird der erste gemeinsame Knoten, der die Pull-up-Spannung aufnimmt, mit dem ersten Knoten verbunden und vom zweiten Knoten getrennt.
Wenn jeder erste Feldeffekttransistor ein- und jeder zweite Feldeffekttransistor ausschaltet, schaltet sich andererseits der dritte Feldeffekttransistor aus und der vierte Feldeffekttransistor ein. Dann wird der erste gemeinsame Knoten, der die Pull-up-Spannung aufnimmt, mit dem zweiten Knoten verbunden und vom ersten Knoten getrennt.
Somit wird eine Elektrode auf der Seite des gemeinsamen Anschlusses jedes ersten oder zweiten Feldeffekttransistors im AUS-Zustand potentialmäßig auf die Pull-up-Spannung hochgezogen, und eine Elektrode auf der Seite des gemeinsamen Anschlusses jedes Feldeffekttransistors im AN-Zustand wird potentialmäßig nicht auf die Pull-up-Spannung hochgezogen.
Die Umschaltvorrichtung umfasst einen ersten Kondensator, der zwischen dem gemeinsamen Anschluss und dem ersten Knoten zwischengeschaltet ist, und einen zweiten Kondensator, der zwischen dem gemeinsamen Anschluss und dem zweiten Knoten zwischengeschaltet ist. Dies verhindert aufgrund der Pull-up-Spannung, dass Strom zur Seite des gemeinsamen Anschlusses strömt.
Die Umschalt-Schaltungsvorrichtung kann weiters einen oder eine Vielzahl an fünften Feldeffekttransistoren umfassen, der/die in einer Stufe oder in einer Vielzahl von Stufen zwischen dem ersten Anschluss und einem Erdpotential angeschlossen ist/sind, wobei jeder eine Gateelektrode aufweist, welche die zweite Steuerspannung aufnimmt, eine Elektrode auf der Seite des Erdpotentials und die andere Elektrode auf der Seite des ersten Anschlusses, und einen oder eine Vielzahl an sechsten Feldeffekttransistoren, der/die in einer Stufe oder in einer Vielzahl von Stufen zwischen dem zweiten Anschluss und dem Erdpotential angeschlossen ist/sind, wobei jeder eine Gateelektrode aufweist, welche die erste Steuerspannung aufnimmt, eine Elektrode auf der Seite des Erdpotentials und die andere Elektrode auf der Seite des zweiten Anschlusses.
In diesem Fall schaltet sich jeder fünfte Feldeffekttransistor ein und jeder sechste Feldeffekttransistor aus, wenn jeder erste Feldeffekttransistor sich ausschaltet und jeder zweite Feldeffekttransistor sich einschaltet. Dann wird die andere Elektrode jedes ersten Feldeffekttransistors mit dem Erdpotential verbunden.
Wenn sich jeder erste Feldeffekttransistor ein- und jeder zweite Feldeffekttransistor ausschaltet, schaltet sich jeder fünfte Feldeffekttransistor aus und jeder sechste Feldeffekttransistor ein. Dann wird die andere Elektrode jedes zweiten Feldeffekttransistors mit dem Erdpotential verbunden.
Somit wird die andere Elektrode jedes ersten oder zweiten Feldeffekttransistors im AUS- Zustand mit dem Erdpotential verbunden, was in ausreichendem Ausmaß einen Signalverlust verhindert und die Isolation verbessert.
Der eine oder die Vielzahl an fünften Feldeffekttransistoren kann zwischen dem ersten Anschluss und einem zweiten gemeinsamen Knoten angeschlossen sein, und der eine oder die Vielzahl an sechsten Feldeffekttransistor/en kann/können zwischen dem zweiten Anschluss und dem zweiten gemeinsamen Knoten geschaltet sein, und der zweite gemeinsame Knoten kann mit dem Erdpotential wechselstrom-mäßig verbunden sein und die Pull-up-Spannung aufnehmen. Die Umschalt-Schaltungsvorrichtung kann weiters einen dritten Kondensator umfassen, der zwischen dem zweiten gemeinsamen Knoten und dem Erdpotential angeschlossen ist. In diesem Fall wird verhindert, dass der Strom, der aus der Pull-up-Spannung stammt, zur Seite des Erdpotentials strömt.
Die erste und die zweite Steuerspannung ändern sich komplementär in das Erdpotential und ein positives Potential, und die Pull-up-Spannung wird auf einem positiven Potential gehalten. Auf diese Weise kann die Umschalt-Schaltungsvorrichtung mit einer positiven Stromversorgungsschaltung arbeiten, ohne dass eine negative Stromversorgungsschaltung erforderlich ist. Dies ermöglicht, dass die Größe der Umschalt- Schaltungsvorrichtung verringert werden kann.
Das positive Potential der ersten und der zweiten Steuerspannung kann ungefähr gleich dem positiven Potential der Pull-up-Spannung sein. Dann ist es möglich, die erste und die zweite Steuerspannung sowie die Pull-up-Spannung mit einer gemeinsamen Stromversorgungsspannung zu erzeugen.
Der eine oder die Vielzahl an ersten Feldeffekttransistoren kann/können weiters eine Vielzahl an ersten Feldeffekttransistoren umfassen, und der eine oder die Vielzahl an Feldeffekttransistoren kann/können eine Vielzahl von zweiten Feldeffekttransistoren umfassen, und die Umschalt-Schaltungsvorrichtung kann weiters eine Vielzahl von ersten Widerständen umfassen, die jeweils zwischen der eine Elektrode und der anderen Elektrode eines entsprechenden der Vielzahl an ersten Feldeffekttransistoren angeschlossen sind, und eine Vielzahl an zweiten Widerständen, die jeweils zwischen der einen Elektrode und der anderen Elektrode eines entsprechenden der Vielzahl an zweiten Feldeffekttransistoren angeschlossen sind.
In diesem Fall weisen die eine Elektrode und die andere Elektrode des ersten oder des zweiten Feldeffekttransistors im AUS-Zustand das gleiche Potential auf. Somit wird die zwischen dem gemeinsamen Anschluss und dem ersten oder zweiten Anschluss angelegte Spannung gleichmäßig unter der Vielzahl von Feldeffekttransistoren im AUS- Zustand verteilt.
Dies verbessert die Spannungsfestigkeits-Charakteristik der Feldeffekttransistoren im AUS-Zustand, wodurch eine Verringerung der Anzahl an Stufen der ersten und der zweiten Feldeffekttransistoren möglich ist. Dies verbessert die Ausbeute der Umschalt- Schaltungsvorrichtungen und ermöglicht eine Verringerung sowohl der Größe als auch der Kosten. Im Vergleich zu einer herkömmlichen Umschalt-Schaltungsvorrichtung, welche dieselbe Anzahl an Stufen von Feldeffekttransistoren aufweist, wird die Eingangs-/Ausgangsleistungscharakteristik verbessert.
Der eine oder die Vielzahl an fünften Feldeffekttransistoren kann eine Vielzahl von fünften Feldeffekttransistoren umfassen, und der eine oder die Vielzahl an sechsten Feldeffekttransistoren kann eine Vielzahl an sechsten Feldeffekttransistoren umfassen, und die Umschalt-Schaltungsvorrichtung kann weiters eine Vielzahl von dritten Widerständen umfassen, die jeweils zwischen der einen Elektrode und der anderen Elektrode eines entsprechenden der Vielzahl an fünften Feldeffekttransistoren angeschlossen sind, und eine Vielzahl an vierten Widerständen, die jeweils zwischen der einen Elektrode und der anderen Elektrode eines entsprechenden der Vielzahl an sechsten Feldeffekttransistoren angeschlossen sind.
In diesem Fall weisen die eine Elektrode und die andere Elektrode jedes fünften oder sechsten Feldeffekttransistors im AUS-Zustand das gleiche Potential auf. Somit wird die zwischen dem ersten oder zweiten Anschluss und dem Erdpotential angelegte Spannung gleichmäßig unter der Vielzahl von Feldeffekttransistoren im AUS-Zustand verteilt.
Dies verbessert die Spannungsfestigkeits-Charakteristik der Feldeffekttransistoren im AUS-Zustand, wodurch eine Verringerung der Anzahl an Stufen der fünften und sechsten Feldeffekttransistoren möglich ist. Dies verbessert die Ausbeute der Umschalt- Schaltungsvorrichtungen und ermöglicht eine Verringerung sowohl der Größe als auch der Kosten. Im Vergleich mit einer herkömmlichen Umschalt-Schaltungsvorrichtung mit derselben Anzahl an Stufen der Feldeffekttransistoren wird die Eingangs- /Ausgangsleistungscharakteristik verbessert.
Der eine oder die Vielzahl an ersten Feldeffekttransistoren und der eine oder die Vielzahl an zweiten Feldeffekttransistoren können Metall-Halbleiter-Feldeffekttransistoren sein. Der eine oder die Vielzahl an dritten Feldeffekttransistoren und der eine oder die Vielzahl an vierten Feldeffekttransistoren können Metall-Halbleiter-Feldeffekttransistoren sein. Weiters können der eine oder die Vielzahl an fünften Feldeffekttransistoren und der eine oder die Vielzahl an sechsten Feldeffekttransistoren Metall- Halbleiter-Feldeffekttransistoren sein.
Diese und andere bevorzugte Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung sind besser aus der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen in Verbindung mit den begleitenden Zeichnungen erkennbar.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Schaltdiagramm einer Umschalt-Schaltungsvorrichtung in einer ersten Ausführungsform der vorliegenden Erfindung.
Fig. 2 ist ein Diagramm, das die Ergebnisse der Simulation für eine Frequenzabhängigkeit der Einfügungsdämpfung in der Umschalt-Schaltungsvorrichtung der Fig. 1 und der Umschalt-Schaltungsvorrichtung in Fig. 12 wiedergibt.
Fig. 3 ist ein Diagramm, das die Ergebnisse der Simulation für eine Frequenzabhängigkeit der Isolation in der Umschalt-Schaltungsvorrichtung der Fig. 1 und der Umschalt-Schaltungsvorrichtung der Fig. 12 veranschaulicht.
Fig. 4 ist ein Diagramm, das die Ergebnisse der Simulation für eine Eingangs- /Ausgangsleistungscharakteristik in der Umschalt-Schaltungsvorrichtung der Fig. 1 und der Umschalt-Schaltungsvorrichtung der Fig. 13 darstellt.
Fig. 5 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung in einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 6 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung in einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
Fig. 7 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung darstellt.
Fig. 8 ist ein Diagramm, das die Ergebnisse der Simulation für eine Eingangs- /Ausgangsleistungscharakteristik in der Umschalt-Schaltungsvorrichtung der Fig. 7 und der herkömmlichen Umschalt-Schaltungsvorrichtung der Fig. 14 repräsentiert.
Fig. 9 ist ein Schaltdiagramm eines Beispiels einer herkömmlichen Umschalt- Schaltungsvorrichtung.
Fig. 10 ist ein Diagramm eines Beispiels einen Drainstrom-Source-Drainspannungscharakteristiken eines FET.
Fig. 11 ist ein Diagramm, das ein weiteres Beispiel einer Drainstrom-Source- Drainspannungscharakteristik eines FET zeigt.
Fig. 12 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung zeigt, die FETs potentialmäßig durch die Verwendung einer Stromversorgungsspannung hochzieht.
Fig. 13 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung darstellt, die FETs ohne Verwendung einer Stromversorgungsspannung potentialmäßig hochzieht.
Fig. 14 ist ein Schaltdiagramm, das ein anderes Beispiel einer herkömmlichen Umschalt-Schaltungsvorrichtung zeigt.

Beschreibung der bevorzugten Ausführungsformen

Fig. 1 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung in einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
Die in Fig. 1 gezeigte Umschalt-Schaltungsvorrichtung verfügt über die Anschlüsse A, B, C, Steueranschlüsse D, E und einen Stromversorgungsanschluss F. Die Anschlüsse A, B und C werden mit Hochfrequenz-Signalen RX0, RX1 bzw. RX2 versorgt. Die Steueranschlüsse D und E werden mit gegenseitig komplementären Steuerspannungen V1 bzw. V2 gespeist. In dieser Ausführungsform betragen die Steuerspannungen V1 und V2 gleich +3,0 V oder 0 V. Der Stromversorgungsanschluss F wird mit einer Stromversorgungsspannung Vdd gespeist. In dieser Ausführungsform beträgt die Stromversorgungsspannung Vdd gleich + 3,0 V. Externe Kapazitäten C0, C1 und C2 sind mit den Anschlüssen A, B bzw. C verbunden.
Ein FET 1 wird zwischen Knoten N1 und N3 angeschlossen, ein FET 2 zwischen Knoten N2 und N4, ein FET 3 zwischen Knoten N3 und N5, und ein FET 4 wird zwischen Knoten N4 und N5 angeschlossen. Die FETs 1 und 4 verfügen über jeweils entsprechende Gates, die mit dem Steueranschluss D über entsprechende Widerstände verbunden sind, und die FETs 2 und 3 verfügen über jeweils entsprechende Gates, die über entsprechende Widerstände mit dem Steueranschluss E verbunden sind. Diese FETs 1 bis 4 weisen die in Fig. 11 dargestellte Drainstrom (Id)-Source-Drainspannungs (Vds)-Charakteristik auf. Die Knoten N3 und N4 sind mit den Anschlüssen B bzw. C verbunden. Der Knoten N5 wird durch eine Kapazität C13 geerdet.
Die Umschalt-Schaltungsvorrichtung dieser Ausführungsform weist eine Pull-up- Umschaltvorrichtung 7 auf. Die Pull-up-Umschaltvorrichtung 7 umfasst FETs 5 und 6 sowie Kondensatoren C11 und C12. Der Kondensator C17 ist zwischen dem Anschluss A und dem Knoten N1 zwischengeschaltet, und der Kondensator C12 ist zwischen dem Anschluss A und dem Knoten N2 zwischengeschaltet. Der FET 5 weist eine Source und einen Drain auf, die jeweils mit dem Knoten N1 und dem Knoten N6 über Widerstände verbunden sind, und der FET 6 weist eine Source und einen Drain auf, die jeweils mit dem Knoten N2 und dem Knoten N6 über Widerstände verbunden sind.
Der FET 5 verfügt über ein Gate, das mit dem Steueranschluss E über einen Widerstand verbunden ist, und der FET 6 weist ein Gate auf, das über einen Widerstand mit dem Steueranschluss D verbunden ist. Der Stromversorgungsanschluss F ist mit dem Knoten N6 und weiters auch mit dem Knoten N5 über einen Widerstand verbunden.
Ist die Steuerspannung V1 gleich 0 V und die Steuerspannung V2 gleich +3,0 V, so schalten sich z. B. die FETs 2 und 3 ein und die FETs 1 und 4 schalten sich aus. Zum selben Zeitpunkt schaltet sich der FET 5 ein und der FET 6 aus. Dann wird der Knoten N1 vom Stromversorgungsanschluss F über den Knoten N6 und den FET 5 potentialmäßig hochgezogen, und der Knoten N3 wird potentialmäßig auf +3,0 V vom Stromversorgungsanschluss F durch den Knoten N5 und den FET 3 hochgezogen.
Die Knoten N2 und N4 werden mit einem Vorwärtsstrom, der vorübergehend aufgrund der Steuerspannung V2 durch den FET 2 strömt, gespeist. Die Spannungen an den Knoten N2 und N4 betragen +2,5 V, was der Steuerspannung V2 von +3,0 V entspricht, die durch die Built-in-Spannung des FET 2 gesenkt wird. Diese Betriebsspannungen und die Zustände der FETs werden in Klammern angegeben.
In diesem Fall beträgt die Gatespannung Vgs an den FETs 2 und 3 im AN-Zustand +0,5 V, wodurch ermöglicht wird, dass ein großer Drainstrom hindurchgeschickt wird. Die Gatespannung Vgs an den FETs 1 und 4 im AUS-Zustand beträgt -3,0 V. Wenn die Pinch-off-Spannung Vp der FETs -1,0 V beträgt, beläuft sich demgemäß der Unterschied zwischen der Gatespannung Vgs der FETs 1 und 4 im AUS-Zustand und der Pinch-off- Spannung Vp auf 2,0 V, wodurch eine hohe Spannungsfestigkeits-Charakteristik erzielt wird. Daraus ergibt sich, dass keinerlei Signalverlust zwischen den Anschlüssen A und B auftritt, selbst wenn ein größeres Leistungssignal zwischen den Anschlüssen A und C übertragen wird. Zu diesem Zeitpunkt ist der Knoten N3 geerdet, was weiters zur Isolation beiträgt.
Andererseits schalten sich die FETs 1 und 4 ein und die FETs 2 und 3 aus, wenn die Steuerspannung V1 gleich +3,0 V und die Steuerspannung V2 gleich 0 V beträgt. Zur gleichen Zeit schalten sich der FET 5 aus und der FET 6 ein. In diesem Fall beträgt die Gatespannung Vgs bei den FETs 1 und 4 im AN-Zustand +0,5 V und die Gatespannung Vgs an den FETs 2 und 3 im AUS-Zustand -3,0 V. Selbst wenn eine größere Leistung zwischen den Anschlüssen A und B übertragen wird, ergibt sich zwischen den Anschlüssen A und C aus diesem Grund kein Signalverlust. Zu diesem Zeitpunkt ist der Knoten N4 geerdet, wodurch die Isolation verbessert wird.
Fig. 2 zeigt Ergebnisse der Simulation für die Frequenzabhängigkeit der Einfügungsdämfpung in der in Fig. 1 gezeigten Umschalt-Schaltungsvorrichtung und in der herkömmlichen Umschalt-Schaltungsvorrichtung, die in Fig. 12 dargestellt ist. In Fig. 2 zeigt die durchgehende Linie L1 die Einfügungsdämpfung in der in Fig. 1 gezeigten Umschalt-Schaltungsvorrichtung, und die unterbrochene Linie L2 stellt die Einfügungsdämpfung in der in Fig. 12 abgebildeten Umschalt-Schaltungsvorrichtung dar. Wie in Fig. 2 veranschaulicht, ist in der Umschalt-Schaltungsvorrichtung in Fig. 1 die Einfügungsdämpfung in einem großen Frequenzbereich größer als in der in Fig. 12 dargestellten Umschalt-Schaltungsvorrichtung.
Fig. 3 zeigt Resultate der Simulation für eine Frequenzabhängigkeit der Isolation in der in Fig. 1 dargestellten Umschalt-Schaltungsvorrichtung und der in Fig. 12 abgebildeten Umschalt-Schaltungsvorrichtung. In Fig. 3 stellt die durchgehende Linie L3 die Isolation in der Umschalt-Schaltungsvorrichtung der Fig. 1 und die unterbrochene Linie L4 die Isolation in der Umschalt-Schaltungsvorrichtung der Fig. 12 dar. Wie in Fig. 3 gezeigt, liegt in der Umschalt-Schaltungsvorrichtung der Fig. 1 die Isolation im Frequenzbereich von 1 GHz oder höher.
Die Umschalt-Schaltungsvorrichtung der Fig. 1 und die Umschalt-Schaltungsvorrichtung der Fig. 12 zeigten beinahe dieselben Eingangs-/Ausgangsleistungscharakteristiken.
Fig. 4 zeigt die Ergebnisse der Simulation für die Eingangs-/Ausgangsleistungscharakteristik der in Fig. 1 dargestellten Umschalt-Schaltungsvorrichtung und der herkömmlichen Umschalt-Schaltungsvorrichtung, die in Fig. 13 veranschaulicht ist. In Fig. 4 stellt die durchgehende Linie L5 die Eingangs-/Ausgangsleistungscharakteristik der Umschalt-Schaltungsvorrichtung der Fig. 1 dar, und die unterbrochene Linie L6 stellt die Eingangs-/Ausgangsieistungscharakteristik der Umschalt-Schaltungsvorrichtung in Fig. 13 dar. Wie in Fig. 4 gezeigt, wird in der Umschalt-Schaltungsvorrichtung dieser in Fig. 1 dargestellten Ausführungsform die Linearität gehalten, selbst wenn die Eingangsleistungen 22 dBm übersteigen.
Die Umschalt-Schaltungsvorrichtung in Fig. 1 und die Umschalt-Schaltungsvorrichtung in Fig. 13 zeigten beinahe dieselbe Einfügungsdämpfung und Isolation.
Von den oben angeführten Ergebnissen ist in einem Vergleich zwischen der Umschalt- Schaltungsvorrichtung der in Fig. 1 gezeigten Ausführungsform und der herkömmlichen Umschalt-Schaltungsvorrichtung der Fig. 12 ersichtlich, dass die Umschalt-Schaltungsvorrichtung in Fig. 1 eine höhere Einfügungsdämpfung und Isolation aufweist, und dass die zwei Umschalt-Schaltungsvorrichtungen beinahe dieselben Eingangs-/Ausgangsleistungscharakteristiken aufweisen. In einem Vergleich zwischen der Umschalt- Schaltungsvorrichtung der Fig. 1 und der herkömmlichen Umschalt-Schaltungsvorrichtung, die in Fig. 13 dargestellt ist, verfügt die Umschalt-Schaltungsvorrichtung der Fig. 1 über eine höhere Eingangs /Ausgangsleistungscharakteristik, und die zwei Umschalt-Schaltungsvorrichtungen zeigten beinahe dieselbe Einfügungsdämpfung und Isolation.
Somit stellt die Umschalt-Schaltungsvorrichtung dieser Ausführungsform eine höhere Einfügungsdämpfung und Isolation sowie auch eine verbesserte Eingangs-/Ausgangsleistungscharakteristik bereit.
Fig. 5 ist ein Schaltdiagramm einer Umschalt-Schaltungsvorrichtung in einer zweiten Ausführungsform der vorliegenden Erfindung.
In der in Fig. 5 dargestellten Umschalt-Schaltungsvorrichtung sind drei FETs 11, 12, 13 in Serie zwischen den Knoten N1 und N3 verbunden, und drei FETs 21, 22, 23 sind in Serie zwischen den Knoten N2 und N4 verbunden. Drei FETs 31, 32, 33 sind in Serie zwischen den Knoten N3 und N5 verbunden, und drei FETs 41, 42, 43 sind in Serie zwischen den Knoten N4 und N5 verbunden.
Die Gates der FETs 11, 12, 13 und 41, 42, 43 sind mit dem Steueranschluss D über entsprechende Widerstände verbunden, und die Gates der FETs 21, 22, 23 und 31, 32, 33 sind mit dem Steueranschluss E über entsprechende Widerstände verbunden. Diese FETs 11 bis 13, 21 bis 23, 31 bis 33 und 41 bis 43 weisen die in Fig. 11 dargestellte Drainstrom (Id)-Source-Drainspannungs-(Vds)-Charakteristik auf.
Die Widerstände R11, R12, R13 sind zwischen den Sources und Drains der FETs 11, 12 bzw. 13 verbunden, und die Widerstände R21, R22, R23 sind zwischen den Sources und Drains der FETs 21, 22 bzw. 23 verbunden. Die Widerstände R31, R32, R33 sind zwischen den Sources und Drains der FETs 31, 32, 33 und die Widerstände R41, R42, R43 sind zwischen den Sources und Drains der FETs 41, 42 bzw. 43 verbunden.
Die übrigen Teile der Umschalt-Schaltungsvorrichtung in Fig. 5 sind in derselben Weise wie die Umschalt-Schaltungsvorrichtung in Fig. 1 konstruiert.
Wie auch die Umschalt-Schaltungsvorrichtung der ersten Ausführungsform stellt auch die Umschalt-Schaltungsvorrichtung dieser Ausführungsform eine hohe Einfügungsdämpfung und Isolation sowie eine verbesserte Eingangs-/Ausgangsleistungscharakteristik bereit.
Speziell da die Umschalt-Schaltungsvorrichtung dieser Ausführungsform die FETs 11 bis 13, 21 bis 23, 31 bis 33, 41 bis 43, die in zahlreichen Stufen verbunden sind, verwendet, wird die zwischen den Anschlüssen A und B oder den Anschlüssen A und C angelegte Spannung unter den FETs in einem AUS-Zustand verteilt. Da die Widerstände zwischen den Quellen und Drains der jeweiligen FETs verbunden sind, sind die zwischen den Gates und Sources und den Gates und Drains der FETs in einem AUS- Zustand angelegten Spannungen alle gleich. Dies verbessert zusätzlich die Spannungsfestigkeits-Charakteristik der FETs und auch die Eingangs-/Ausgangsleistungscharakteristik.
Fig. 6 ist ein Schaltdiagramm, das eine Umschalt-Schaltungsvorrichtung in einer dritten Ausführungsform der vorliegenden Erfindung zeigt. Die Umschalt-Schaltungsvorrichtung in Fig. 6 unterscheidet sich von jener der Fig. 5 insofern, als sie nicht über die FETs 31 bis 33, 41 bis 43 sowie die Widerstände R31 bis R33, R41 bis R43 verfügt.
Die in Fig. 6 dargestellte Umschalt-Schaltungsvorrichtung ist der Umschalt-Schaltungsvorrichtung der Fig. 5 in Hinblick auf die Isolation unterlegen. Sie verwendet jedoch eine geringere Anzahl an FETs, was eine Verringerung der Größe der Umschalt- Schaltungsvorrichtung ermöglicht.
Fig. 7 ist Schaltdiagramm einer Umschalt-Schaltungsvorrichtung. In der in Fig. 7 dargestellten Umschalt-Schaltungsvorrichtung sind fünf FETs 11 bis 15 in Serie zwischen den Anschlüssen A und B und fünf FETs 21 bis 25 in Serie zwischen den Anschlüssen A und C verbunden. Die Gates der FETs 11 bis 15 sind an den Steueranschluss D über jeweilige Widerstände und die Gates der FETs 21 bis 25 sind über entsprechende Widerstände an den Steueranschluss E angeschlossen.
Die Widerstände R11 bis R15 sind zwischen den Sources und Drains der jeweiligen FETs 11 bis 15 verbunden, und die Widerstände R21 bis R25 sind mit den Sources und Drains der jeweiligen FETs 21 bis 25 verbunden.
Die Anschlüsse A, B und C werden mit Hochfrequenz-Signalen RX0, RX1 bzw. RX2 gespeist. Die Steueranschlüsse D und E werden mit gegenseitig komplementären Steuerspannungen V1 und V2 gespeist. In dieser Schaltung betragen die Steuerspannungen V1 und V2 gleich +3,0 V oder 0 V.
Da die Umschalt-Schaltungsvorrichtung dieser Schaltung umfasst, dass die FETs in zahlreichen Stufen geschaltet sind, wird die zwischen den Anschlüssen A und B oder den Anschlüssen A und C angelegte Spannung unter den FETs im AUS-Zustand verteilt. Da weiters jeder FET einen Widerstand aufweist, der zwischen seiner Source und seinem Drain verbunden ist, sind die zwischen den Gates und Sources und den Gates und Drains der FETs im AUS-Zustand angelegten Spannungen alle gleich. Dies verbessert die Spannungsfestigkeits-Charakteristik der FETs und auch die Eingangs- /Ausgangsleistungscharakteristik.
Fig. 8 zeigt die Ergebnisse der Simulation für die Eingangs-/Ausgangsleistungscharakteristik in der in Fig. 7 dargestellten Umschalt-Schaltungsvorrichtung und in der herkömmlichen Umschalt-Schaltungsvorrichtung, die in Fig. 14 abgebildet ist. In Fig. 8 stellt die durchgehende Linie L7 die Eingangs /Ausgangsleistungscharakteristik in der Umschalt-Schaltungsvorrichtung der Fig. 7 und die unterbrochene Linie L8 die Eingangs-/Ausgangsleistungscharakteristik in der Umschalt-Schaltungsvorrichtung der Fig. 14 dar. Wie in Fig. 8 dargestellt, stellt die Umschalt-Schaltungsvorrichtung in Fig. 7 eine höhere Eingangs-/Ausgangsleistungscharakteristik im Vergleich zur Umschalt- Schaltungsvorrichtung der Fig. 14 dar.

Claims

1. Umschalt-Schaltungsvorrichtung, die komplementär einen Pfad zwischen einem gemeinsamen Anschluss (A) und einem ersten Anschluss (B) und einen Pfad zwischen dem gemeinsamen Anschluss (A) und einem zweiten Anschluss (C) in einen AN- Zustand und einen AUS-Zustand umschaltet, umfassend:

einen oder eine Vielzahl von ersten Feldeffekttransistoren (1), der/die in einer Stufe oder in einer Vielzahl von Stufen zwischen einem ersten Knoten (N1), der mit dem gemeinsamen Anschluss (A) verbunden ist, und dem ersten Anschluss (B) angeschlossen ist/sind, und jeweils eine Gateelektrode, die eine erste Steuerspannung (V1) empfängt, eine Elektrode auf der Seite des ersten Knotens und die andere Elektrode auf der Seite des ersten Anschlusses aufweisen;

einen oder eine Vielzahl von zweiten Feldeffekttransistoren (2), der/die in einer Stufe oder in einer Vielzahl von Stufen zwischen einem zweiten Knoten (N2), der mit dem gemeinsamen Anschluss (A) verbunden ist, und dem zweiten Anschluss (C) angeschlossen ist/sind, und jeweils eine Gateelektrode, die eine zur ersten Steuerspannung komplementäre zweite Steuerspannung (V2) empfängt, eine Elektrode auf der Seite des zweiten Knotens und die andere Elektrode auf der Seite des zweiten Anschlusses aufweisen; sowie

eine Umschalt-Schaltung (7) zum Anlegen an den einen aus dem ersten und dem zweiten Knoten, der an den einen aus dem ersten und dem zweiten Feldeffekttransistor angeschlossen ist, der sich durch die daran angelegte Steuerspannung in einem AUS- Zustand befindet, eine bestimmte Pull-up-Spannung, um den einen aus dem ersten und dem zweiten Feldeffekttransistor im AUS-Zustand zu halten, und um den anderen aus dem ersten und dem zweiten Knoten von der Pull-up-Spannung zu isolieren, der an den anderen aus dem ersten und dem zweiten Feldeffekttransistor angeschlossen ist, der sich in einem AN-Zustand befindet;

dadurch gekennzeichnet, dass

ein erster Kondensator (C11) zwischen dem gemeinsamen Anschluss (A) und dem ersten Knoten (N 1) zwischengeschaltet ist,

ein zweiter Kondensator (C12) zwischen dem gemeinsamen Anschluss (A) und dem zweiten Knoten (N2) zwischengeschaltet ist und

die Pull-up-Spannung eine solche ist, dass sie eine vorgeschriebene Potentialdifferenz in Bezug auf die an den Feldeffekttransistor im AUS-Zustand angelegte Steuerspannung aufweist.

2. Umschalt-Schaltungsvorrichtung nach Anspruch 1, worin die Umschalt-Schaltung umfasst:

zumindest einen dritten Feldeffekttransistor (5), der zwischen dem ersten Knoten (N1) und einem ersten gemeinsamen Knoten (N6) angeschlossen ist, der die Pull-up- Spannung aufnimmt, und eine Gateelektrode aufweist, die die zweite Steuerspannung aufnimmt, und

zumindest einen vierten Feldeffektransistor (6), der zwischen dem zweiten Knoten (N2) und dem ersten gemeinsamen Knoten (N6) angeschlossen ist und eine Gateeelektrode aufweist, die die erste Steuerspannung aufnimmt.

3. Umschalt-Schaltungsvorrichtung nach Anspruch 1, weiters umfassend:

einen oder eine Vielzahl von fünften Feldeffekttransistoren (3), der/die in einer Stufe oder in einer Vielzahl von Stufen zwischen dem ersten Anschluss (B) und einem Erdpotential angeschlossen ist/sind und jeweils eine Gateelektrode, die die zweite Steuerspannung aufnimmt, eine Elektrode auf der Seite des Erdpotentials und die andere Elektrode auf der Seite des ersten Anschlusses (B) aufweisen, und

eine oder eine Vielzahl von sechsten Feldeffekttransistoren (4), der/die in einem Schritt oder in einer Vielzahl von Schritten zwischen dem zweiten Anschluss (C) und dem Erdpotential angeschlossen ist/sind und jeweils eine Gateelektrode, die die erste Steuerspannung aufnimmt, eine Elektrode auf der Seite des Erdpotentials und die andere Elektrode auf der Seite, des zweiten Anschlusses (C) aufweisen.

4. Umschalt-Schaltungsvorrichtung nach Anspruch 3, worin:

der eine oder die Vielzahl von fünften Feldeffekttransistoren (3) zwischen dem ersten Anschluss und einem zweiten gemeinsamen Knoten (N5) angeschlossen ist/sind und der eine oder die Vielzahl sechster Feldeffekttransistoren (4) zwischen dem zweiten Anschluss und dem zweiten gemeinsamen Knoten (N5) angeschlossen ist/sind.

5. Umschalt-Schaltvorrichtung nach Anspruch 4, weiters umfassend einen dritten Kondensator (C13), der zwischen dem zweiten gemeinsamen Knoten (N5) und dem Erdpotential angeschlossen ist.

6. Umschalt-Schaltvorrichtung nach Anspruch 1, worin die erste und die zweite Steuerspannung komplementär zwischen dem Erdpotential und einem positiven Potential wechseln und die Pull-up-Spannung ein positives Potential ist.

7. Umschalt-Schaltvorrichtung nach Anspruch 6, worin das positive Potential der ersten und der zweiten Steuerspannung in etwa gleich dem positiven Potential der Pull-up- Spannung ist.

8. Umschalt-Schaltungsvorrichtung nach Anspruch 1, worin

der eine oder die Vielzahl erster Feldeffekttransistoren eine Vielzahl erster Feldeffekttransistoren (11, 12, 13) umfassen und

der eine oder die Vielzahl zweiter Feldeffekttransistoren eine Vielzahl zweiter Feldeffekttransistoren (21, 22, 23) umfassen,

und worin die Umschalt-Schaltungsvorrichtung weiters eine Vielzahl erster Widerstände (R11, R12, R13) umfasst, die jeweils zwischen der einen Elektrode und der anderen Elektrode eines entsprechenden der Vielzahl erster Feldeffekttransistoren (11, 12, 13) angeschlossen sind, sowie

eine Vielzahl zweiter Widerstände (R21, R22, R23), die jeweils zwischen der einen Elektrode und der anderen Elektrode eines entsprechenden der Vielzahl zweiter Feldeffekttransistoren (21, 22, 23) angeschlossen sind.

9. Umschalt-Schaltungsvorrichtung nach Anspruch 4, worin:

der eine oder die Vielzahl fünfter Feldeffekttransistoren eine Vielzahl fünfter Feldeffekttransistoren umfassen, und der eine oder die Vielzahl sechster Feldeffekttransistoren eine Vielzahl sechster Feldeffekttransistoren umfassen,

und worin die Umschalt-Schaltungsvorrichtung weiters eine Vielzahl dritter Widerstände umfasst und jeder zwischen der einen Elektrode und der anderen Elektrode eines entsprechenden der Vielzahl fünfter Feldeffekttransistoren angeschlossen ist, sowie

eine Vielzahl vierter Widerstände umfasst, die jeweils zwischen der einen Elektrode und der anderen Elektrode eines entsprechenden der Vielzahl sechster Feldeffekttransistoren angeschlossen sind.

10. Umschalt-Schaltungsvorrichtung nach Anspruch 1, worin der eine oder die Vielzahl erster Feldeffekttransistoren (1) und der eine oder die Vielzahl zweiter Feldeffekttransistoren (2) Metallhalbleiter-Feldeffekttransistoren sind.

11. Umschalt-Schaltungsvorrichtung nach Anspruch 2, worin der eine oder die Vielzahl erster Feldeffekttransistoren (1), der eine oder die Vielzahl zweiter Feldeffekttransistoren (2), der eine oder die Vielzahl dritter Feldeffekttransistoren (5) und der eine oder die Vielzahl vierter Feldeffekttransistoren (6) Metallhalbleiter-Feldeffekttransistoren sind.

12. Umschalt-Schaltungsvorrichtung nach Anspruch 3, worin der eine oder die Vielzahl erster Feldeffekt-Transistoren (1), der eine oder die Vielzahl zweiter Feldeffekttransistoren (2), der eine oder die Vielzahl fünfter Feldeffekttransistoren (3) und der eine oder die Vielzahl sechster Feldeffekttransistoren (4) Metallhalbleiter-Feldeffekttransistoren sind.