DE112021006413T5 - Hf-schalterstapel mit ladungsumverteilung - Google Patents

Hf-schalterstapel mit ladungsumverteilung Download PDF

Info

Publication number
DE112021006413T5
DE112021006413T5 DE112021006413.4T DE112021006413T DE112021006413T5 DE 112021006413 T5 DE112021006413 T5 DE 112021006413T5 DE 112021006413 T DE112021006413 T DE 112021006413T DE 112021006413 T5 DE112021006413 T5 DE 112021006413T5
Authority
DE
Germany
Prior art keywords
drain
source
fet
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021006413.4T
Other languages
English (en)
Inventor
Simon Edward Willard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PSemi Corp
Original Assignee
PSemi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PSemi Corp filed Critical PSemi Corp
Publication of DE112021006413T5 publication Critical patent/DE112021006413T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

Es werden Verfahren und Vorrichtungen offenbart, die sich mit der Erzeugung von Bodyleckstrom und der Vorspannungsverteilung in Verbindung mit Bodyleckstrom in einem AUS-Zustand eines FET-Schalterstapels befassen. Die Vorrichtungen umfassen Ladungsumverteilungsanordnungen und Brückennetze, um eine Kopplung/Entkopplung mit/von dem FET-Schalterstapel durchzuführen. Detaillierte Strukturen solcher Brückennetze werden ebenfalls beschrieben.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der U. S. Patentanmeldung 17/119,840, eingereicht am 11. Dezember 2020, mit dem Titel „RF Switch Stack With Charge Redistribution“, die hier durch Bezugnahme im vollen Umfang einbezogen wird. Die vorliegende Anmeldung kann sich auf das US-Patent Nr. 10.236.872 B1 beziehen, das am 28. März 2018 eingereicht und am 19. März 2019 erteilt wurde und das den Titel „AC Coupling Modules For Bias Ladders“ trägt, das hier durch Bezugnahme im vollen Umfang einbezogen wird. Die vorliegende Anmeldung kann sich auch auf die am 16. Juni 2020 eingereichte U.S. Patentanmeldung 16/902,032 mit dem Titel „RF Switch Stack With Charge Control Elements“ beziehen, die hier ebenfalls durch Bezugnahme im vollen Umfang einbezogen wird.
  • GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Hochfrequenz-(HF-)Schalterstapel und insbesondere auf Verfahren zum Gestalten von HF-Schalterstapeln mit Ladungsumverteilungsanordnungen und zugehörigen Geräten.
  • HINTERGRUND
  • Beim Gestalten von Kommunikationssystemen werden HF-Schalter im Allgemeinen in gestapelter Konfiguration implementiert aufgrund der hohen Anforderungen an die HF-Leistungsfähigkeit solcher Schalterstapel. 1A zeigt einen Feldeffekttransistor-(FET-)Schalterstapel (100) gemäß dem Stand der Technik mit einer Reihenanordnung von Transistoren (T1, ..., T4), die in einer Shunt-Konfiguration angeordnet sind. Der FET-Schalterstapel (100) wird gegebenenfalls über eine Gate-Widerstandsleiter mit Gate-Widerständen (RG1, ..., RG4), eine Body-Widerstandsleiter mit Body-Widerständen (RB1, ..., RB4) und eine Drain-Source-Widerstandsleiter mit Drain-Source-Widerständen (RDS1, ..., RDS4) vorgespannt.
  • Unter typischen Betriebsbedingungen und wenn sich die Transistoren im EIN-Zustand befinden, kann das Gate jedes Transistors auf eine positive Spannung (z.B. +3 V) vorgespannt sein, die größer ist als die Schwellenspannung des entsprechenden Transistors, und Drain/Source/Body desselben Transistors können auf 0 V vorgespannt sein. Befindet sich der FET-Schalterstapel im AUS-Zustand, können Drain/Source jedes Transistors auf 0 V und Gate und Body jedes Transistors auf eine negative Spannung (z.B. -3 V) vorgespannt sein. Wie in 1A gezeigt, ist das obere Ende der Drain-Source-Widerstandsleiter mit der Antenne oder einem anderen HF-Anschluss (HF-Pfad) verbunden, der im Wesentlichen eine Gleichstrom-(DC-)Masse ist, und das untere Ende derselben Leiter ist sowohl im EIN- als auch im AUS-Zustand mit Masse verbunden, wenn es sich um eine Shunt-Konfiguration wie in 1A handelt. Andererseits wäre das untere Ende im Falle einer Reihenschaltung mit einem unteren HF-Knoten oder -Anschluss verbunden. In diesem Fall und einer idealen/gewünschten Situation, würde, wenn sich der FET-Schalterstapel im AUS-Zustand befindet, die Drain-Source-Leiter keinen oder nur einen vernachlässigbaren Strom ziehen, was bedeutet, dass der Drain jedes Transistors (T1, ..., T4) dieselbe Gleichspannung von etwa 0 V aufweist.
  • Der FET-Schalterstapel (100), die Drain-Source-Widerstandsleiter, die Gate-Widerstandsleiter und die Body-Widerstandsleiter sind alle so ausgelegt, dass sie die HF-Spannung gleichmäßig auf den FET-Schalterstapel (100) verteilen, wenn eine große HF-Spannung an die Antenne angelegt wird. Da das HF-Signal keine Gleichstromkomponente hat, ändert es die Gleichspannung an keinem Punkt des Stapels direkt. Während des Betriebs können jedoch aufgrund des angelegten HF-Signals Ströme in den Transistoren erzeugt werden, die die Gleichspannungsverteilung verändern können. Das HF-Signal wird an jedem Punkt der vorhandenen Gleichspannung überlagert. Der FET-Schalterstapel (100) ist so ausgelegt, dass er keine reale Stromkomponente leitet, d.h. Strom in Phase mit der angelegten HF-Spannung, wenn sich der FET-Schalterstapel (100) im „AUS“- oder nichtleitenden Zustand befindet. Der Transistorstapel erscheint als rein kapazitive Impedanz aufgrund des Reihen-Gate-Drain-Kondensators Cgd, des Gate-Source-Kondensators Cgs sowie einer zusätzlichen inhärenten Kapazität zwischen Drain und Source jedes der Transistoren (T1, ..., T4). Im AUS-Zustand lassen die Transistoren bei angelegter HF-Spannung zwischen Drain und Source der Transistoren keinen realen Strom durch, solange die Höhe der HF-Spannung an jedem Transistor unter einem kritischen Wert (Vpeak) liegt. Wenn die HF-Spannung diesen Wert übersteigt, fällt der Transistor aus oder „bricht zusammen“ und beginnt, realen Strom zu leiten. Der Wert von Vpeak für jeden Transistor ist eine Funktion der relativen Gleichspannungen zwischen der Drain/Source-Gleichspannung und der Gate-Gleichspannung. Je negativer die Gate-Spannung im Verhältnis zur Drain-/Source-Spannung ist, desto höher ist der Wert von Vpeak. Auch die Body-Gleichspannung kann einen Einfluss haben, wenn sie über einen bestimmten Bereich hinausgeht, obwohl dieser Einfluss im Allgemeinen geringer ist.
  • Da die maximale Spannung, die jeder Transistor (T1, ..., T4) im Stapel „blockieren“ kann, bevor er zusammenbricht, von der Höhe der negativen Gleichspannungsdifferenz zwischen den Gate- und Drain/Source-Anschlüssen abhängt, kann es wünschenswert sein, den Gate-Anschluss im Verhältnis zur Drain/Source-Spannung negativer erscheinen zu lassen, um diese Sperrspannung zu erhöhen. Dies kann erreicht werden, indem die Drain/Source-Anschlüsse positiver und/oder die Gate-Anschlüsse negativer gemacht werden.
  • Bei der Implementierung von Schalterstapeln kann es Fälle geben, in denen es schwierig, unpraktisch oder unmöglich ist, die gewünschten Gleichspannungen an jeden Transistor im Stapel anzulegen. Ein Beispiel ist, wenn es zu kostspielig ist, eine Schaltung einzubauen, die die Gate-Anschlüsse relativ zu den Drain/Source-Anschlüssen negativ vorspannen kann. Ein weiteres Beispiel wäre, wenn es vorteilhaft ist, unterschiedliche Gleichspannungspegel für verschiedene Transistoren im Stapel zu haben, weil einige Transistoren möglicherweise mehr Spannung blockieren müssen als andere. Ein drittes Beispiel wäre, wenn innerhalb des Stapels unerwünschte Gleichströme erzeugt werden, die die von außen angelegte Spannung in gleichmäßiger oder ungleichmäßiger Weise stören. Am Beispiel des Leckstroms in Transistorstapeln lassen sich die oben genannten Punkte weiter verdeutlichen.
  • Unter praxisnahen Bedingungen, erzeugt, insbesondere bei gestapelten Schaltern, die im AUS-Zustand großen HF-Schwankungen ausgesetzt sind, jeder Transistor innerhalb des Stapels einen unerwünschten Leckstrom, der von der Drain/Source zum Body des Transistors fließt. Der solchermaßen erzeugte Strom wird in diesem Dokument als „Ibody“ bezeichnet. In 1A zeigen die Pfeile (ib1, ..., ib4) die Bodyströme an, die jeweils vom Body des entsprechenden Transistors nach unten durch die Body-Widerstandsleiter fließen und in die Stromversorgung (VB) sinken. Wie durch die Pfeile (id1, ..., id4) angedeutet, fließt außerdem von der Antenne (Gleichstrommasse) und der Masse durch die Drain-Source-Widerstandsleiter und zu den Drain-Sources der Transistoren in dem Stapel. Es wird darauf hingewiesen, dass, weil die Drain-Source-Widerstandsleiter an beiden Enden mit Masse verbunden ist, der in einer solchen Leiter fließende Strom je nach Lage des Stroms innerhalb der Drain-Source-Widerstandsleiter unterschiedlichen Richtungen folgen kann, nach unten oder nach oben, wie durch die Pfeile (id1, ..., id4) angezeigt.
  • Infolge des oben Beschriebenen verändert der Fluss des unerwünschten Leckstroms Ibody durch den Schalterstapel die Gleichspannungsverteilung über einen solchen Schalterstapel. Mit anderen Worten: an verschiedenen Schalterstapel-Knoten werden unerwünschte Gleichstromvorspannungen auftreten, die sich von denen unterscheiden, die ein (der) Vorspannungsschaltkreis diesen Knoten in Abwesenheit eines solchen Leckstroms zugeführt hätte. Die unerwünschte Auswirkung des Bodyleckstroms auf die Gleichstromvorspannungsverteilung im gesamten Stapel wird in dieser Offenbarung als „Vorspannungsabbau“-Effekt bezeichnet.
  • Wie in 1A gezeigt, führt der Leckstrom, der vom Body zur Stromversorgung (VB) fließt, zu Spannungsabfällen an den Widerständen der Body-Widerstandsleiter, so dass am Body jedes Transistors eine geringere negative Spannung anliegt als im idealen/gewünschten Fall ohne Leckstrom. Da die Gate- und Body-Widerstandsleiter getrennt sind, werden die Gate-Spannungen auch nicht durch den Leckstrom beeinflusst, der durch den FET-Schalterstapel fließt. Andererseits erzeugt der Fluss des Leckstroms von der Gleichstrommasse zu den Drain/Sources der Transistoren Spannungsabfälle über den Widerständen der Drain-Source-Widerstandsleiter, was dazu führt, dass die Drain/Source der Transistoren im Vergleich zum idealen/gewünschten Fall von 0 V Gleichspannung mehr negative Spannungen erfahren. Bleibt die Gate-Spannung gleich (z.B. -3 V), bedeutet dies, dass die Gate-Source-Spannungen im Vergleich zum idealen/gewünschten Szenario weniger negativ sind, was zu einer Verschlechterung der Leistungsaufnahme der Transistoren führt. Im Folgenden wird dieser Punkt anhand eines numerischen Beispiels weiter verdeutlicht.
  • Die 1B - 1C zeigen jeweils den FET-Schalterstapel (100) von 1A, bei dem im AUS-Zustand die Gate- und die Body-Widerstandsleitern beide vorgespannt sind, z.B. mit einer negativen Gleichspannung von -3 V, und die Drain-Source-Widerstandsleiter über die Anschlüsse mit Gleichstrommasse verbunden sind.
  • 1B stellt die ideale/gewünschte Situation dar, in der davon ausgegangen wird, dass es keinen Bodyleckstrom gibt. Wie in 1B zu sehen, sind die Drains aller Transistoren alle auf 0 V vorgespannt, die Gates und die Bodies liegen alle auf -3 V, und es fließt praktisch kein Gleichstrom durch die Widerstandsleitern. Dies ist das ideale/gewünschte Szenario.
  • Ibody entsteht durch den Spitzenpotentialunterschied zwischen Drain und Gate. Durch die Spitzenspannung werden Ladungsträger erzeugt. Löcher treten durch den Body aus, Elektronen durch den/die Drain/Source. Obwohl die Erzeugung gepulst ist, wird sie auf dem Weg nach außen durch die Widerstände und Kapazitäten gefiltert. Andererseits zeigt 1C, wie sich die Gleichspannungsverteilung über den Stapel ändert, was zum Fluss des Leckstroms innerhalb des Schalterstapels führt. Beispielsweise liegen die Drains der Transistoren (T1, ..., T4) jetzt an Gleichspannungen von (-0,2 V, -0,4 V, -0,2 V, 0 V), anstatt alle bei der gewünschten Gleichspannung von 0 V zu liegen, wie in 1B gezeigt. Wie in 1C weiter zu sehen ist, erfahren die mittleren Transistoren die größte Änderung der Drain-Spannung aufgrund des Flusses von Ibody vom oberen und unteren Ende der Drain-Source-Leiter zur Mitte der Leiter.
  • Bleibt man bei dem gleichen Beispiel und bei den Body-Spannungen, so können die Body-Spannungen der Transistoren (T1, ..., T4) Spannungen von (-2,6 V, -2,2 V, -1,9 V, -1,5 V) aufweisen, anstatt alle die gewünschte Spannung von -3 V zu haben. Dies wird auch durch die Kurven (Graphen) (101, 102) in 2 veranschaulicht, die beispielhafte durchschnittliche Gleichspannungsprofile für Drains und Bodies der Transistoren eines Schalterstapels darstellen, aufgetragen in Bezug auf die Position der Transistoren im Stapel (untere Position nach rechts, obere Position nach links). Wie aus Graph (101) ersichtlich und wie bereits erwähnt, weist der Transistor in der Mitte des Stapels die größte Abweichung der Drain-Gleichspannung im Vergleich zum idealen/gewünschten Szenario auf, was auf den Fluss des unerwünschten Stroms „Ibody“ innerhalb der Drain-Source-Widerstandsleiter zurückzuführen ist. Wie bei den Transistorbodies ist die Abweichung von den gewünschten Spannungen bei den Transistoren, die sich näher am oberen Ende des Stapels befinden, größer, wie aus dem Graphen (102) in 2 hervorgeht.
  • Eine Möglichkeit, die oben beschriebenen unerwünschten Spannungsabfälle über den Vorspannungswiderständen zu reduzieren, besteht darin, die Werte aller Vorspannungswiderstände zu verringern. Dies bedingt jedoch eine Verschlechterung der Gesamtleistung der Schaltung. Erstens wird durch die Implementierung kleinerer Vorspannungswiderstände der Ersatzwiderstand des Schalterstapels im AUS-Zustand (Roff) kleiner. Dies führt zu einer Verschlechterung des Gütefaktors (Q) der Schaltung. Mit anderen Worten, es besteht ein Kompromiss zwischen der Leistungshandhabung des Schalterstapels und den allgemeinen Leistungsparametern des Systems, wie z.B. Q, wobei ein solcher Kompromiss eine Herausforderung bei der Entwicklung von Schalterstapeln als Teil von HF-Kommunikationssystemen darstellt.
  • KURZDARSTELLUNG
  • Wie oben erwähnt, können unerwünschte Ströme, die in Schalterstapeln unter Betriebsbedingungen erzeugt werden, insbesondere wenn sich solche Schalterstapel im AUS-Zustand befinden, das Gleichgewicht einer gewünschten Gleichspannungsverteilung über den Schalterstapel verändern. Es besteht ein Bedarf an einer wirksamen und praktischen Lösung, um solche unerwünschten Auswirkungen auf die Spannungsverteilung zu beseitigen.
  • Weiter bezugnehmend auf den Bodyleckstrom-Fall wie oben beschrieben, sind zwei Probleme mit dem Vorhandensein des Bodyleckstroms Ibody, wenn sich die FET-Schalterstapel im AUS-Zustand befinden, verbunden:
    1. 1. Das Leckstromerzeugungsproblem: Die negative Stromversorgung ist erforderlich, um den im Schalter zirkulierenden Strom zu erzeugen und handzuhaben. Dieser Strom ist viel größer als der Strom nahe Null im idealen/gewünschten Szenario, in dem der Leckstrom nicht vorhanden gewesen wäre. Dies führt zu einem teureren Design, zumindest vom Standpunkt des benötigten Platzes auf dem Chip.
    2. 2. Das Vorspannungsverteilungsproblem: Der Fluss des Bodyleckstroms verändert die Spannungsverteilung über dem Stapel, was zu einer geringeren Belastbarkeit der Transistoren im Schalterstapel führt.
  • Die in der vorliegenden Offenbarung beschriebenen Verfahren und Vorrichtungen befassen sich sowohl mit dem Erzeugungsproblem als auch mit dem Verteilungsproblem, wie oben beschrieben. Wie später noch näher erläutert wird, ermöglichen es die offenbarten Verfahren und Vorrichtungen, die Vorspannungswiderstandswerte in einem FET-Schalterstapel zu erhöhen, indem eine lokale Ladungsunterstützung an bestimmten Punkten in solchen Schalterstapeln bereitgestellt wird. Gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung kann dies durch die Umverteilung von Ladungen über die Body- und/oder Drain-Source-Ladungsumverteilungs-Widerstandsleitern erfolgen.
  • Gemäß einem ersten Aspekt umfasst eine Feldeffekttransistor-(FET-)Schalterstapelschaltung eine gestapelte Konfiguration von in Reihe geschalteten FET-Transistoren, die mit einem Hochfrequenz-(HF-)Anschluss gekoppelt sind, eine Ladungsumverteilungs-Widerstandsleiter, die mit dem HF-Anschluss gekoppelt ist, wobei die Ladungsumverteilungs-Widerstandsleiter in Reihe geschaltete Ladungsumverteilungs-Widerstände und Abgriffspunkte umfasst, und ein Drain/Source-Brückennetz, das dazu konfiguriert ist, einen ersten Satz von einem oder mehreren Abgriffspunkten auf der Ladungsumverteilungs-Widerstandsleiter selektiv mit/von Drain- oder Source-Anschlüssen der FET-Transistoren zu koppeln/entkoppeln, und ein Body-Brückennetz, das dazu konfiguriert ist, einen zweiten Satz von einem oder mehreren Abgriffspunkten auf der Ladungsumverteilungs-Widerstandsleiter selektiv mit/von Body-Anschlüssen der FET-Transistoren zu koppeln/entkoppeln, wobei, wenn der FET-Schalterstapel im AUS-Zustand ist, der FET-Schalterstapel so konfiguriert ist, dass er mit einem HF-Signal am HF-Anschluss gekoppelt ist und HF-Spannungen an den Abgriffspunkten verteilt, und während eines ersten Abschnitts einer Periode des HF-Signals das Drain/Source-Brückennetz den ersten Satz von einem oder mehreren Abgriffspunkten mit den Drain- oder Source-Anschlüssen der FET-Transistoren koppelt und das Body-Brückennetz den zweiten Satz von einem oder mehreren Abgriffspunkten mit den Body-Anschlüssen der FET-Transistoren koppelt.
  • Gemäß einem zweiten Aspekt wird eine Feldeffekttransistor-(FET-)Schalterstapelschaltung beschrieben, umfassend: i) eine gestapelte Konfiguration von in Reihe geschalteten FET-Transistoren; ii) eine Drain/Source-Ladungsumverteilungs-Widerstandsleiter, die in Reihe geschaltete Drain/Source-Ladungsumverteilungs-Widerstände und einen Satz von einem oder mehreren Drain/Source-Abgriffspunkten in Übereinstimmung mit Drains oder Sources von FET-Transistoren der in Reihe geschalteten FET-Transistoren umfasst; iii) eine Body-Ladungsumverteilungs-Widerstandsleiter, die in Reihe geschaltete Body-Ladungsumverteilungs-Widerstände und einen Satz von einem oder mehreren Body-Abgriffspunkten in Übereinstimmung mit Bodies von FET-Transistoren der in Reihe geschalteten FET-Transistoren umfasst; und iv) ein Drain-Body-Brückennetz, das dazu konfiguriert, den Satz von einem oder mehreren Drain/Source-Abgriffspunkten selektiv mit/von dem Satz von einem oder mehreren Body-Abgriffspunkten zu koppeln/entkoppeln, wodurch Drains oder Sources der FET-Transistoren selektiv mit/von Bodies der FET-Transistoren gekoppelt/entkoppelt werden, um Ladungen in den FET-Transistoren umzuverteilen.
  • Gemäß einem dritten Aspekt wird eine Hochfrequenz-(HF-)Schalterstapelschaltung beschrieben, umfassend: einen Stapel von FET-Transistoren, die in Reihe geschaltet und so konfiguriert sind, dass sie mit einer Antenne gekoppelt werden können, um ein HF-Signal zu empfangen, eine Body-Widerstandsleiter, die Body-Widerstände umfasst, die mit Bodies von FET-Transistoren des Stapels von FET-Transistoren gekoppelt sind, eine Drain-Source-Widerstandsleiter, die Drain-Source-Widerstände umfasst, die mit Drain/Sources von FET-Transistoren des Stapels von FET-Transistoren gekoppelt sind, eine Ladungsumverteilungs-Widerstandsleiter, die Ladungstransferwiderstände und mindestens einen Abgriffspunkt umfasst, und ein Brückennetz, das so konfiguriert ist, dass es den mindestens einen Abgriffspunkt der Ladungsumverteilungs-Widerstandsleiter selektiv mit/von den Drain-Sources und/oder Bodies der Transistoren des Stapels von Transistoren während eines Abschnitts einer Periode des HF-Signals koppelt/entkoppelt, um selektiv Strom von der Ladungsumverteilungs-Widerstandsleiter zu entnehmen und den Strom an die Drain-Source-Widerstandsleiter zu liefern und/oder Strom von der Body-Widerstandsleiter zu senken und den Strom an die Ladungsumverteilungs-Widerstandsleiter zu liefern.
  • Gemäß einem vierter Aspekt umfasst bei einem Verfahren zum Einstellen der Vorspannung eines FET-Schalterstapels, wenn sich ein FET-Schalterstapel im AUS-Zustand befindet, das Verfahren: Koppeln einer Ladungsumverteilungs-Widerstandsleiter über den FET-Schalterstapel, wobei die Ladungsumverteilungsleiter Abgriffspunkte umfasst; Anlegen eines HF-Signals über den FET-Schalterstapel im AUS-Zustand, um Spannungen an den Abgriffspunkten zu erzeugen; Koppeln eines ersten Abgriffspunktes mit einem Drain/Source-Anschluss eines FET-Transistors des FET-Schalterstapels und Koppeln eines zweiten Abgriffspunktes mit einem Body-Anschluss des FET-Transistors des FET-Schalterstapels während eines ersten Abschnitts der HF-Signalperiode, wodurch eine Spannung des Drain/Source-Anschlusses des FET-Transistors hochgezogen und eine Spannung des Body-Anschlusses des FET-Transistors heruntergezogen wird.
  • Weitere Aspekte der Offenbarung sind in der Beschreibung, den Zeichnungen und den Ansprüchen der vorliegenden Anmeldung enthalten.
  • BESCHREIBUNG DER ZEICHNUNGEN
    • Die 1A-1C zeigen FET-Schalterstapel nach dem Stand der Technik.
    • 2 zeigt Diagramme (Graphen) aus dem Stand der Technik, die Variationen der Drain- und Body-Vorspannungen in Abhängigkeit von der Position in einem FET-Schalterstapel im AUS-Zustand veranschaulichen.
    • 3 zeigt einen beispielhaften Schalterstapel gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4 zeigt ein beispielhaftes Brückennetz gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 5 zeigt einen FET-Schalterstapel gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung.
    • 6A zeigt beispielhafte HF-Spannungswellenformen für Drain/Source von Transistoren im Stapel gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 6B: Beispielhafte HF-Spannungswellenformen für den Body von Transistoren im Stapel gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • Die 6C - 6E zeigen beispielhafte HF-(Spannungs-)Wellenformen einer Drain-Source in Bezug auf Ladungsumverteilungs-Abgriffspunkte gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 6F zeigt beispielhafte HF-Wellenformen eines Bodys relativ zu Ladungsumverteilungs-Abgriffspunkten gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7A zeigt beispielhafte HF-Wellenformen des Drain-Anschlusses eines Transistors im Stapel und des Body-Anschlusses eines anderen Transistors im Stapel, wobei sich beide Wellenformen auf denselben Abgriffspunkt beziehen, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7B zeigt beispielhafte HF-Wellenformen des Body-Anschlusses eines Transistors in Bezug auf den Drain-Anschluss eines anderen Transistors in dem Stapel gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • Die 8A - 8H zeigen beispielhafte Stromflussdiagramme (Stromflussgraphen) eines FET-Schalterstapels gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung.
    • 9A zeigt eine beispielhafte Implementierung einer Drain-Brückenschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 9B zeigt eine beispielhafte Implementierung einer Body-Brückenschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 10 zeigt einen FET-Schalterstapel mit zwei Ladungsumverteilungs-Widerstandsleitern gemäß Ausführungsformen der vorliegenden Offenbarung
  • AUSFÜHRLICHE BESCHREIBUNG
  • 3 zeigt eine FET-Schalterstapelschaltung (300) in Übereinstimmung mit einer Ausführungsform der vorliegenden Offenbarung. Die FET-Schalterstapelschaltung (300) umfasst einen Schaltkreis (einen Schalterstapel) (301), ein Brückennetz (303), eine Ladungsumverteilungs-Widerstandsleiter (302) mit mehreren in Reihe geschalteten Ladungstransferwiderständen (RC1, ..., RCm) und einen Kondensator (C1), der in Reihe mit den mehreren Widerständen (RC1, ..., RCm) geschaltet ist. Der Schaltkreis (301) umfasst einen Stapel von in Reihe geschalteten Transistoren (T1, ..., Tn), eine Gate-Widerstandsleiter mit Widerständen (RG1, ...., RGn), eine Drain-Source-Widerstandsleiter mit Widerständen (RDS1, ...., RDSn) und eine Body-Widerstandsleiter mit Widerständen (RB1, ....., RBn). Die Transistoren (T1, ..., Tn) sind an der Oberseite mit einem HF-Pfad gekoppelt, um HF-Signale (z.B. von einer Antenne) zu empfangen, und sind an einem anderen Ende mit einer Referenzspannung (Vt) verbunden. Die Gate-Widerstandsleiter ist mit den Gate-Anschlüssen der Transistoren (T1, ..., Tn,) gekoppelt und ebenfalls mit der Referenzspannung (Vg) verbunden. Die Body-Widerstandsleiter ist an einem Ende mit dem Body-Anschluss des Transistors (Tn) und am anderen Ende mit der Referenzspannung (Vb) verbunden. Der Einfachheit halber kann eine „Stapeleinheit“ als ein 1/n-Teil des Stapel definiert werden, der eine Einheit aller Komponenten enthält, von denen es n im Stapel gibt, wie RG2, T2, RDS2 und Rß2.
  • Unter weiterer Bezugnahme auf 3 umfasst die Ladungsumverteilungs-Widerstandsleiter (302) ferner einen oder mehrere Abgriffspunkte (Tp1, ..., Tpk). Im Betriebszustand, wenn sich der FET-Schaltkreis (301) im AUS-Zustand befindet, koppelt der Kondensator (C1) die HF-Schwingung (auch HF-Schwingungszyklus genant) von der Antenne an die Leiter (302) und liefert Versorgungsspannungen über die Ladungsumverteilungs-Widerstandsleiter, insbesondere an den Abgriffspunkten (Tp1, ..., Tpk). Das Brückennetz (303) umfasst Knoten (P1, ..., Pk), die mit den entsprechenden Abgriffspunkten (Tp1, ..., Tpk) verbunden sind, und Knoten (Q1, ..., Qg), die zur Verbindung des Brückennetzes (303) mit dem Schaltkreis (301) dienen. Gemäß Ausführungsformen der vorliegenden Offenbarung ist jeder Knoten (Q1, ..., Qg) entweder mit einem Drain/Source-Anschluss (durch Verbindung mit einem entsprechenden Knoten auf der Drain/Source-Widerstandsleiter) oder einem Body-Anschluss (durch Verbindung mit einem entsprechenden Knoten auf der Body-Widerstandsleiter) eines entsprechenden Transistors eines der Transistoren (T1, ...., Tn) des Schaltkreises (301) verbunden.
  • Gemäß der Lehre der vorliegenden Offenbarung wird während eines Teils des HF-Schwingungszyklus jeder Abgriffspunkt (Tpi), i=1, ..., k, über ein entsprechendes Knotenpaar (Pi, Qj), i=1, ..., k, j=1, ..., g, des Brückennetzes (303) selektiv entweder mit einem Drain/Source-Anschluss oder einem Body-Anschluss eines entsprechenden Transistors des Schaltkreises (301) gekoppelt. Während eines anderen Teils der HF-Schwingung wird der Abgriffspunkt (Tpi) selektiv vom entsprechenden Drain/Source- oder Body-Anschluss des entsprechenden Transistors des Schaltkreises (301) entkoppelt. Mit anderen Worten, während eines Teils des HF-Schwingungszyklus sind ein Satz von Drain/Source-Anschlüssen und Abgriffspunkten miteinander gekoppelt/gepaart und ein Satz von Body-Anschlüssen und Abgriffspunkten miteinander gekoppelt/gepaart.
  • Gemäß weiteren Ausführungsformen der vorliegenden Offenbarung sind die Spannungen an den Abgriffspunkten so beschaffen, dass die Sätze von (Drain/Source-Anschluss, Abgriffspunkt)-Paaren Strom aus dem Ladungsumverteilungs-Widerstandsleiter zur Verfügung stellen und an die Drain-Source-Widerstandsleiter abgeben. Zusätzlich senken die Sätze von (Body-Anschluss, Abgriffspunkt)-Paaren Strom von der Body-Widerstandsleiter und liefern ihn an die Ladungsumverteilungs-Widerstandsleiter. Da sowohl die Senk- als auch die Zur-Verfügung-Stellen-Prozesse entlang des gesamten Schalterstapels stattfinden, kann die Ladungsumverteilungs-Widerstandsleiter Ladungen lokal im gesamten Schalterstapel umverteilen, wodurch ein Nettostromfluss von der Body-Widerstandsleiter zur Drain-Source-Widerstandsleiter entsteht, wodurch der Vorspannungsabbau-Effekt verringert wird. Mit anderen Worten: Die Spannungen an den Abgriffspunkten sind so beschaffen, dass bei Kopplung eines Abgriffspunktes mit dem Drain/Source-Anschluss eines Transistors die Spannung dieses Drain/Source-Anschlusses angehoben wird, wodurch die Wirkung des Bodyleckstroms, der normalerweise zu einem Spannungsabfall führen würde, ausgeglichen wird. Wenn ein Abgriffspunkt mit dem Body-Anschluss eines Transistors gekoppelt ist, wird die Spannung dieses Body-Anschlusses nach unten gezogen, um den Bodyleckstrom Ibody auszugleichen, was in der Regel zu einer erhöhten Body-Spannung führt. Im Folgenden wird dieser Punkt anhand einiger beispielhafter Ausführungsformen gemäß der vorliegenden Offenbarung näher erläutert.
  • 4 zeigt eine beispielhafte Zusammensetzung (403) des zuvor in 3 gezeigten Brückennetzes (303) gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Brückennetz (403) umfasst eine oder mehrere Drain-Brückenschaltungen (BCd1, ..., BCd1) und eine oder mehrere Body-Brückenschaltungen (BCb1, ..., BCbm), wobei „1“ und „m“ ganze Zahlen größer oder gleich eins und unabhängig voneinander sind. Unter Bezugnahme auf die Kombination der 3-4 kann jede Drain-Brückenschaltung einen entsprechenden Abgriffspunkt der Ladungsumverteilungs-Widerstandsleiter (302) mit dem Drain/Source-Anschluss eines entsprechenden Transistors des Schalterstapels (301) koppeln. In ähnlicher Weise kann jede Body-Brückenschaltung einen entsprechenden Abgriffspunkt der Ladungsumverteilungs-Widerstandsleiter (302) mit dem Body-Anschluss eines entsprechenden Transistors des Schalterstapels (301) koppeln. Der Fachmann wird verstehen, dass die Verwendung der Begriffe „Drain“-Brückenschaltung und „Drain“-Anschluss in der vorliegenden Offenbarung nur der Kürze halber erfolgt, da die beabsichtigte Bedeutung dieser Begriffe die einer „Drain/Source“-Brückenschaltung und eines „Drain- oder Source“-Anschlusses ist, wie oben erwähnt.
  • Es wird nun auf 5 Bezug genommenen, wo ein Teil der FET-Schalterstapelschaltung (300) aus 3 gezeigt ist. Aus Gründen der Übersichtlichkeit und des besseren Verständnisses ist in 5 nur eine Teilmenge der Bestandteile der Schalterstapelschaltung (300) von 3 dargestellt, um die Funktionsweise der Brückenschaltungen und das Zusammenwirken solcher Brückenschaltungen mit den Transistoren des Schalterstapels und der Ladungsumverteilungs-Widerstandsleiter zu veranschaulichen. Insbesondere zeigt 5 ein Beispiel, bei dem das Brückennetz (403) von 4 der Einfachheit halber nur eine Drain-Brückenschaltung (BCd) und eine Body-Brückenschaltung (BCb) enthält.
  • Wie in 5 dargestellt, ist die Drain-Brückenschaltung (BCd) an einem Ende mit dem Abgriffspunkt (TPj) und am anderen Ende mit dem Drain/Source-Anschluss eines Transistors (Tk) verbunden. In ähnlicher Weise ist die Body-Brückenschaltung (BCb) an einem Ende mit dem Abgriffspunkt (TPi) und am anderen Ende mit dem Body-Anschluss des Transistors (Tk) verbunden. Die Drain-Brückenschaltung (BCd) ist so konfiguriert, dass sich die Drain-Brückenschaltung (BCd) während eines Teils des HF-Schwingungszyklus in einem leitenden (EIN) Zustand befindet, wodurch der Abgriffspunkt (TPj) mit dem Drain/Source-Anschluss des Transistors (Tk) gekoppelt wird. Während eines anderen Teils der HF-Schwingung ist die Drain-Brückenschaltung (BCd) andererseits selektiv so konfiguriert, dass sie sich in einem nichtleitenden (AUS) Zustand befindet, wodurch der Abgriffspunkt (TPj) vom Drain/Source-Anschluss des Transistors (Tk) entkoppelt/elektrisch isoliert wird. Ähnliche Überlegungen gelten für die Body-Brückenschaltung (BCb).
  • Wie bereits beschrieben, können, wenn sich die Transistoren im Schalterstapel im AUS-Zustand befinden, der/die Drain/Source jedes Transistors auf z.B. 0 V und das Gate und der Body jedes Transistors auf eine negative Spannung (z. B. -3 V) gleichstromvorgespannt sein. Die Ladungsumverteilungs-Widerstandsleiter wird bei einer Zwischenspannung zwischen der Spannung an der Drain-Source-Widerstandsleiter und der Spannung an der Body-Widerstandsleiter vorgespannt, z.B. in der Mitte, die in diesem Fall - 1,5 V betragen würde. Wie ebenfalls bereits beschrieben, sind der FET-Schalterstapel (100) von 1A, die Drain-Source-Widerstandsleiter, die Gate-Widerstandsleiter und die Body-Widerstandsleiter so ausgelegt, dass sie die HF-Spannung gleichmäßig auf den FET-Schalterstapel verteilen, wenn eine große HF-Spannung an die Antenne angelegt wird. Dies gilt auch für die Widerstandsleiter zur Ladungsumverteilung. Aufgrund des Anstiegs der HF-Amplitude vom Masseende zum Antennenende gibt es bestimmte Abgriffspunkte in der/dem Ladungsumverteilungs-Widerstandsleiter oder -Netz, die bei einer ausreichend großen HF-Amplitude vorübergehend eine höhere Spannung aufweisen als bestimmte Drain/Source-Anschlüsse. Die Differenz zwischen der HF-Amplitude an dem bestimmten Abgriffspunkt und der HF-Amplitude an dem bestimmten Drain-/Source-Anschluss ist größer als die Differenz zwischen dem Gleichstromvorspannungspunkt der Ladungsumverteilungs-Widerstandsleiter und dem Gleichstromvorspannungspunkt der Drain-/Source-Anschlüsse. In ähnlicher Weise gibt es bestimmte Abgriffspunkte im Ladungsumverteilungs-Widerstandsnetz, die bei einer ausreichend großen HF-Amplitude vorübergehend eine niedrigere Spannung aufweisen als bestimmte Body-Anschlüsse. Daraus folgt, dass es aufgrund des Anstiegs der HF-Amplitude vom Masseende zum Antennenende bestimmte Punkte in der/dem Bodywiderstandsleiter oder -netz gibt, die bei einer ausreichend großen HF-Amplitude vorübergehend eine höhere Spannung aufweisen als andere bestimmte Punkte in der/dem Drain/Source-Widerstandsleiter oder -netz.
  • Um dies weiter zu veranschaulichen wird auf 6A Bezug genommen, die den zeitlichen Verlauf der Spannung V(t) an drei aufeinanderfolgenden Drains D(j-1), D(j) und D(j+1) (von unten nach oben im Stapel) im Verlauf von zwei Zyklen (positiv-negativ-positivnegativ) der HF-Wellenform zeigt. Transistoren, die sich weiter oben im Stapel befinden, haben einen höheren Anteil am gesamten HF-Signal, d.h. sie haben eine höhere positive Spitzenspannung und eine niedrigere negative Spitzenspannung.
  • Andererseits zeigt 6B den zeitlichen Verlauf der Spannung V(t) an drei Abgriffspunkten L(k), L(m), L(n) (von unten nach oben in der Leiter) der Ladungsumverteilungs-Widerstandsleiter im Verlauf der zwei Zyklen der HF-Wellenform. Diese Abgriffspunkte entsprechen den aufeinander folgenden Transistoren Tj-1, Tj und Tj+1, es können aber auch zwischenliegende Abgriffspunkte zwischen diesen liegen. Wie bei den in 6A gezeigten Transistor-Drain/Source-V(t)-Wellenformen haben Punkte, die höher in der Leiter liegen, einen höheren Anteil am gesamten HF-Signal. Der Fachmann wird verstehen, dass es innerhalb eines Transistorintervalls eine beliebige Anzahl von Abgriffspunkten in der Leiter geben kann, so dass Kurven mit beliebiger Zwischenamplitude möglich sind. Der Gleichspannungsversatz zwischen den Abgriffspunkten und den Transistor-Drain-Punkten ist auch aus den 6A - 6B ersichtlich.
  • Beim Vergleich von 6A und 6B ist ein Spannungsoffset zwischen der Spannung an den Drains D(j-1), D(j) und D(j+1) und der Spannung an den aufgereihten Abgriffspunkten L(k), L(m), L(n) zu beobachten. Folglich kann ein Abgriffspunkt so gewählt werden, dass die HF-Amplitude des Abgriffspunktes entweder größer oder kleiner ist als die HF-Amplitude am Drain/Source-Anschluss. Ferner kann der Betrag, um den die HF-Amplitude am Drain/Source-Anschluss größer oder kleiner als die HF-Amplitude am Abgriffspunkt ist, durch Auswahl verschiedener Abgriffspunkte auf der Ladungsumverteilungsleiter eingestellt werden. Der Amplitudenunterschied in Verbindung mit dem Gleichspannungs-Offset bestimmt die relative Spannung als Funktion der Zeit zwischen einem bestimmten Drain-/Source-Anschluss und einem bestimmten Abgriffspunkt in der Ladungsumverteilungs-Widerstandsleiter.
  • 6C zeigt ein Beispiel für relative Spannungswellenformen (Graphen) (620), (610) der Spannungsdifferenz über die Zeit zwischen Drain (Dj) und Leiterabgriffspunkten (Tp, Tr), wobei (Tr) über (Tp) liegt und sowohl (Tp) als auch (Tr) unter (Dj) liegen, wenn sie im Stapel aufgereiht sind. Insbesondere zeigt Graph (610) die relative Spannung über der Zeit in Bezug auf (Tr) und Graph (620) die relative Spannung über der Zeit in Bezug auf (Tp). In Bezug auf die Wellenform (610) ist festzustellen, dass für den Abgriffspunkt (Tr) die Spannung am Drain (Dj) in Bezug auf den Abgriffspunkt (Tr) für den Positivschwingungsteil des HF-Zyklus positiv ist, aber es gibt einen Teil des Negativschwingungsteils ΔT1, wo die Spannung am Drain (Dj) in Bezug auf die Spannung am Abgriffspunkt (Tr) negativ ist. Dies ist darauf zurückzuführen, dass der Abgriffspunkt (Tr) im Stapel tiefer liegt als der Drain (Dj). Daher hat er einen geringeren HF-Spannungshub, so dass er während des negativen Teils des HF-Signals weniger negativ wird als (Dj). Somit ist (Dj) im Verhältnis zu (Tr) für einen Teil des negativen Ausschlags negativ. Ähnliche Beobachtungen können in Bezug auf den Abgriffspunkt (Tp), den Graph (620) und den Zeitabschnitt ΔT4 gemacht werden.
  • 6D zeigt ein Beispiel einer relativen Spannungswellenform (630) der Spannungsdifferenz über die Zeit zwischen Drain (Dj) und Leiterabgriffspunkt (Tq), wobei (Tq) über (Dj) liegt, wenn sie im Stapel aufgereiht sind. Insbesondere zeigt der Graph (630) die relative Spannung über die Zeit von Drain (Dj) im Verhältnis zu (Tq). Die Spannung an (Dj) ist in Bezug auf die Spannung am Abgriffspunkt (Tq) für den negativen Schwingungsanteil des HF-Zyklus positiv, aber es gibt einen Teil des positiven Schwingungsanteils ΔT2, wo die Spannungsdifferenz negativ ist. Dies ist darauf zurückzuführen, dass der Abgriffspunkt (Tq) im Stapel höher liegt als der Drain (Dj). Daher hat er einen größeren HF-Spannungshub, so dass er während des positiven Teils des HF-Signals positiver wird als (Dj). Somit ist (Dj) im Verhältnis zu (Tq) während eines Teils des positiven Ausschlags negativ.
  • Die beiden Wellenformen (610, 630) aus den 6C bzw. 6D sind in 6E zusammen dargestellt. Wie man erkennen kann, gibt es sowohl während der positiven als auch der negativen Abschnitte der HF-Wellenform ein Zeitfenster, in dem die Drain/Source (Dj) in Bezug auf den einen oder anderen Abgriffspunkt negativ ist. In dem in 6E gezeigten Beispielfall beträgt der maximale Betrag, um den die Drain/Source in Bezug auf einen der beiden Abgriffspunkte positiv ist, 4 Volt. Wie oben beschrieben, können die Drain/Source-Brückenschaltungen gemäß den Ausführungsformen der vorliegenden Offenbarung so konstruiert und angeschlossen werden, dass sie leiten, wenn eine Drain/Source eine niedrigere Spannung als ein gekoppelter Abgriffspunkt aufweist (siehe negatives Spannungszeitfenster in 6E), und dass sie das Leiten sperren, wenn eine Drain/Source eine höhere Spannung als ein gekoppelter Abgriffspunkt aufweist (siehe positives Spannungszeitfenster in 6E).
  • Analog zu 6E für einen Drain/Source-Anschluss zeigt 6F die relativen Spannungen (640, 650) als Funktion der Zeit zwischen einem bestimmten Body-Anschluss und zwei bestimmten Abgriffspunkten (Tr, Ts) in der Ladungsumverteilungs-Widerstandsleiter. In diesem Fall gibt es einen Teil jedes Halbzyklus der HF-Wellenform, in dem der Body-Anschluss in Bezug auf den einen oder den anderen der Abgriffspunkte positiv ist. Darüber hinaus ist bei dem in der Abbildung gezeigten Beispiel die Bodyspannung während der gesamten Zeitspanne der HF-Wellenform nie mehr als 4 Volt negativ in Bezug auf einen der beiden Abgriffspunkte. Wie oben unter Bezugnahme auf diese Ausführungsform beschrieben, sind die Brückenschaltungen so konstruiert und angeschlossen, dass sie leiten, wenn der Body eine höhere Spannung als der gekoppelte Abgriffspunkt aufweist (Zeitfenster mit positiver Spannung in 6F), und dass sie das Leiten sperren, wenn der Body eine niedrigere Spannung als der gekoppelte Abgriffspunkt aufweist (Zeitfenster mit negativer Spannung in 6F).
  • 7A zeigt die relativen Spannungsverläufe (710, 720) des Drain/Source-Anschlusses eines ersten Transistors und des Body-Anschlusses eines zweiten Transistors über die Zeit, beide relativ zum gleichen Abgriffspunkt (Tr). Während des negativen Teils des HF-Zyklus gibt es ein Zeitsegment ΔT3, in dem der Body-Anschluss des zweiten Transistors in Bezug auf den Abgriffspunkt (Tr) positiv ist, während der Drain/Source-Anschluss des ersten Transistors in Bezug auf den Abgriffspunkt (Tr) negativ ist. Daraus folgt, dass während dieses Zeitfensters der Body des zweiten Transistors in Bezug auf Drain/Source des ersten Transistors positiv ist. Dies ist in 7B besser zu erkennen, die den zeitlichen Verlauf der Spannung des Bodys des referenzierten zweiten Transistors im Verhältnis zum zeitlichen Verlauf der Spannung von Drain/Source des ersten Transistors zeigt.
  • Wie bereits in 6C erwähnt, stellt der Graph (620) eine Spannungsdifferenz über einem Abgriffspunkt (Tp) dar, der im Stapel niedriger ist als der Drain/Source, mit dem er gekoppelt ist. Andererseits stellt der zweite Graph (610) in 6C eine Spannungsdifferenz über einem anderen Abgriffspunkt (Tr) dar, der im Stapel ebenfalls niedriger ist als die Drain/Source, mit der er gekoppelt ist, aber um einen anderen Betrag als (Tp). Ähnlich wie beim Abgriffspunkt (Tp) ist die Drain/Source im Hinblick auf den Abgriffspunkt (Tr) für den positiven Schwingungsanteil des HF-Zyklus positiv, während es stattdessen einen Teil (Zeitfenster/Segment) ΔT4 des negativen Schwingungsanteils gibt, wo die Drain/Source-Spannung im Hinblick auf die Spannung des Abgriffspunktes (Tr) negativ ist. Die Graphen (610) und (620) veranschaulichen, dass sowohl i) die Größe der Spannungsdifferenz als auch ii) die Dauer, in der die Drain/Source-Spannung in Bezug auf einen gekoppelten Abgriffspunkt negativ ist, angepasst werden können, indem ausgewählt wird, wie viel tiefer oder höher im Stapel der Abgriffspunkt in Bezug auf die Drain/Source liegt, mit der er gekoppelt ist. Da der Ladungsumverteilungs-Widerstandsleiter eine beliebige Anzahl von Abgriffspunkten haben kann, ermöglicht diese qualitative Überlegung eine Anpassung der Spannungsdifferenzwellenformen, um jede gewünschte Charakteristik zu erreichen.
  • Unter Bezugnahme auf die vorangegangenen Darstellungen in den 4 und 5 zeigen die folgenden 8A - 8E verschiedene Beispiele für den Stromfluss. Diese Figuren sind schematisch und indikativ. So sind beispielsweise die Transistoren nicht dargestellt, um die Übersichtlichkeit zu erhöhen. Außerdem ist nur ein Drain-Widerstand pro Transistor dargestellt, so dass jeder Punkt zwischen den Widerständen auf der Drain/Source-Widerstandsleiter mit einem Transistor-Drain verbunden ist. Ebenso ist nur ein Body-Widerstand pro Transistor dargestellt, so dass jeder Punkt zwischen den Widerständen auf der Body-Widerstandsleiter mit einem Transistorbody verbunden ist. In der beispielhaften Darstellung solcher Figuren ist die Ladungsumverteilungs-Widerstandsleiter außerdem in vier Segmente pro Transistor unterteilt, auch in diesem Fall nur zu Darstellungszwecken. Der Fachmann wird verstehen, dass jede Leiter eine beliebige Anzahl von Segmenten haben kann, gleichmäßig über die Transistoren verteilt oder nicht. Ebenso versteht der Fachmann, dass es mehr als einen Drain- und/oder Body-Widerstand auf einer jeweiligen Leiter pro Transistor geben kann, um Freiheiten bei der Gestaltung von Abgriffspunkten zu ermöglichen, um gewünschte Spannungsbeziehungen zwischen bestimmten Punkten in den drei Widerstandsleitern als Funktion der angelegten HF-Spannung zu schaffen.
  • Zunächst mit Bezug auf 8A zeigt eine solche Figur zur Veranschaulichung des Stromflusses während des Zeitraums, in dem sich die Brückenschaltungen (BCd, BCb) in einem leitenden (EIN) Zustand befinden, einen Ausschnitt (800) eines FET-Schalterstapels mit Drain-Source-Widerstandsleiter (801), Body-Widerstandsleiter (803) und Ladungsumverteilungs-Widerstandsleiter (802). In dieser Figur ist die linke Seite diejenige, die näher am Antennenanschluss liegen soll, wie angegeben. Es sind mehrere Drain/Source-Brückenschaltungen (BCd) dargestellt, deren Anoden (A) und Kathoden (C) zwischen Abgriffspunkten in der Ladungsumverteilungsleiter (802) und Drain/Source-Anschlüssen in der Drain/Source-Widerstandsleiter/im Widerstandsnetz (801) angeschlossen sind. Außerdem sind mehrere Body-Brückenschaltungen (BCb) dargestellt, deren Kathoden (C) und Anoden (A) zwischen Abgriffspunkten in der Ladungsumverteilungs-Widerstandsleiter (802) und Body-Anschlüssen in der Bodywiderstandsleiter (803) angeschlossen sind.
  • Mit Bezug auf 6C zeigt 8B den Stromfluss (unter Verwendung dicker Linien und Pfeile) während des negativen Teils des an die Antenne angelegten HF-Signals und insbesondere während des Zeitintervalls ΔT1 von 6C. Wie zuvor beschrieben, haben die Knoten in allen drei Widerstandsleitern (801, 802, 803) eine geringere HF-Spannungsamplitude in Richtung der Positionen „unten“ im Stapel, d.h. weiter weg von der Antenne und in Richtung der rechten Seite in 8B. Während des negativen Teils des HF-Spannungssignals haben die Knoten in der rechten Richtung also eine geringere negative Spannung und werden positiver als die Punkte, die näher am Antennenende liegen. Daher sind die Brückenschaltungen BCd und BCb, deren Kathoden näher als die Anoden an der Antenne angeschlossen sind (in dieser Figur links), so konfiguriert, dass sie während dieses Teils der Wellenform leiten. Infolgedessen fließt Strom von der Body-Widerstandsleiter zur Ladungsumverteilungs-Widerstandsleiter und von der Ladungsumverteilungs-Widerstandsleiter zur Drain-Source-Widerstandsleiter, wie durch die Pfeile angezeigt.
  • Andererseits zeigt 8C den Stromfluss während des positiven Anteils des an die Antenne angelegten HF-Signals und insbesondere während des Zeitintervalls ΔT2 von 6D. Wie zuvor beschrieben, weisen die Knoten in allen drei Widerstandsleitern (801, 802, 803) eine größere HF-Spannungsamplitude auf, wenn sie sich in Richtung „höherer“ Positionen im Stapel bewegen, d.h. näher an der Antenne und in Richtung der linken Seite in 8C. Während des positiven Teils des HF-Spannungssignals liegt also an den Knoten in Richtung links eine größere positive Spannung an, die in Bezug auf die weiter vom Antennenende entfernten Punkte positiv wird. Daher sind die Brückenschaltungen BCd und BCb, deren Anoden näher an der Antenne angeschlossen sind als die Kathoden (in dieser Figur links), so konfiguriert, dass sie während dieses Teils der Wellenform leiten. Infolgedessen fließt Strom von der Body-Widerstandsleiter zur Ladungsumverteilungs-Widerstandsleiter und von der Ladungsumverteilungs-Widerstandsleiter zur Drain-Source-Widerstandsleiter, wie durch die Pfeile angezeigt.
  • Bei der kombinierten Darstellung in den 8B und 8C sind die Punkte, an denen der Strom aus der Bodywiderstandsleiter in die Ladungsumverteilungsleiter eingespeist wird, von den Punkten in der Ladungsumverteilungs-Widerstandsleiter getrennt, an denen der Strom von der Drain-Widerstandsleiter abgezogen wird. Die Ladungsumverteilungsleiter verbindet diese Punkte und ermöglicht einen Nettostromfluss von der Body-Widerstandsleiter zur Drain-Widerstandsleiter. Wie in 6C dargestellt, können die Eigenschaften der relativen Spannungswellenform zwischen einem Drain/einer Source und einem damit gekoppelten Abgriffspunkt durch Änderung der Position des Abgriffspunktes im Stapel relativ zum Drain/zur Source eingestellt werden. Wird also ein anderer Abgriffspunkt in der Ladungsumverteilungs-Widerstandsleiter gewählt, so ändert sich die Größe und Dauer des Teils der Wellenform, in dem Strom von der Ladungsumverteilungs-Widerstandsleiter zur Drain/Source-Widerstandsleiter fließt. Das Gleiche gilt für einen Body, der mit dem Ladungsumverteilungs-Widerstand gekoppelt ist. Da Abgriffspunkte, die mit einem Drain/einer Source gekoppelt sind, und Abgriffspunkte, die mit einem Body gekoppelt sind, auf unterschiedliche Punkte entlang der Widerstandsleiter zur Ladungsumverteilung eingestellt werden können, ist es auch möglich, dass die Abgriffspunkte, die mit einem Drain/einer Source gekoppelt sind, die gleichen sind wie die Abgriffspunkte, die mit einem Body gekoppelt sind. Diese Wahl kann jedoch dazu führen, dass die relativen Spannungswellenformen (siehe 6C) nicht optimal sind.
  • Da die Eigenschaften einer relativen Spannungswellenform zwischen Body und Abgriffspunkt von der Position des Abgriffspunktes im Stapel in Bezug auf den gekoppelten Body abhängen, kann diese relative Position geändert werden, indem entweder der Abgriffspunkt oder der Punkt, an dem auf eine Stelle in der Bodywiderstandsleiter zugegriffen wird, verschoben wird. Durch Aufteilung eines Widerstands in der Bodywiderstandsleiter in mehrere Reihenwiderstände können zusätzliche Zugangspunkte geschaffen werden. Während die 8A - 8C beispielhaft einen Widerstand pro Body in der Bodywiderstandsleiter zeigen, zeigt 8D eine andere Ausführungsform einer solchen Konfiguration, bei der es zwei Widerstandssegmente (zwei Beispiele sind mit den Ziffern 803' und 803" dargestellt) pro Body in der Bodywiderstandsleiter gibt. Daher sind in 8D die Zugangspunkte zur Bodywiderstandsleiter um eine halbe Stapeleinheit verschoben. Um die gleiche relative Position des Ladungsumverteilungs-Widerstandsleiters zum Zugang des Bodywiderstandsleiters beizubehalten, werden die Abgriffspunkte auf dem Ladungsumverteilungs-Widerstandsleiter ebenfalls um eine halbe Stapeleinheit verschoben. Die sich daraus ergebende Konfiguration ermöglicht eine Ausführung, bei der dieselben Abgriffspunkte auf der Ladungsumverteilungs-Widerstandsleiter sowohl mit der Drain/Source-Widerstandsleiter als auch mit der Body-Widerstandsleiter verbunden sind.
  • Für den oben erwähnten Sonderfall, in dem dieselben Abgriffspunkte der Ladungsumverteilungs-Widerstandsleiters sowohl mit der Drain-Widerstandsleiter als auch mit der Body-Widerstandsleiter verbunden sind, kann der Strom von der Body-Widerstandsleiter zur Drain-Widerstandsleiter fließen, ohne dass er durch irgendwelche Widerstände in der Ladungsumverteilungs-Widerstandsleiter fließt. In diesem Fall braucht die Ladungsumverteilungs-Widerstandsleiter keine Widerstände zu haben, die die Abgriffspunkte verbinden, die den Zugangspunkten der Bodywiderstandsleiter und den Zugangspunkten der Drain-Widerstandsleiter gemeinsam sind. Eine solche spezielle Konfiguration ist in 8E dargestellt, in der alle Widerstände im Ladungsumverteilungsnetz entfernt wurden und die Ladungsumverteilungs-Widerstandsleiter somit weggelassen wurde. In diesem Fall erfolgt die Ladungsumverteilung zwischen der Drain/Source-Widerstandsleiter und der Body-Widerstandsleiter direkt und nicht nur als Folge des Vorhandenseins des Widerstandsnetzes zur Ladungsumverteilung. Ähnlich wie bei den anderen Ausführungsformen fließt der Strom während jedes Halbzyklus nur durch bestimmte Brückenschaltungen. Wie gezeichnet, fließt der Strom während des positiven Halbzyklus des HF-Antennensignals nur durch Brückenschaltungen, deren Anoden nach links/zur Antennenseite hin ausgerichtet sind. Während des negativen Halbzyklus fließt der Strom nur durch Brückenschaltungen mit Kathoden auf der linken Seite/Antennenseite.
  • Gemäß 8E können Body-Brückenschaltungen (BCb), die mit Drain-Brückenschaltungen (BCd) mit der gleichen Anoden-/Kathodenausrichtung verbunden sind, zusammengefasst und als Drain-Body-Brückenschaltungen (BCdb) bezeichnet werden. Diese Kombination der Body-Brückenschaltungen (BCb) mit den Drain-Brückenschaltungen (BCd) zur Bildung von Body-Drain-Brückenschaltungen (BCdb) ist in 8F dargestellt. Ähnlich wie bei getrennten Brückenschaltungen fließt während des positiven Halbzyklus des HF-Antennensignals nur Strom durch die Brückenschaltungen mit der Anode auf der linken Seite/Antennenseite, wie in 8H dargestellt. Andererseits fließt während des negativen Halbzyklus des HF-Antennensignals nur Strom durch die Brückenkreise mit der Kathode auf der linken Seite bzw. der Antennenseite, wie in 8G dargestellt.
  • In Anbetracht der obigen Ausführungen wird der Fachmann erkennen, dass die Lehren der vorliegenden Offenbarung Lösungen sowohl für die Verteilungs- als auch für die Erzeugungsprobleme bieten, die mit dem zuvor beschriebenen Problem des Bodyleckstroms verbunden sind.
  • Wie bereits in mehreren Abschnitten der vorliegenden Offenbarung erwähnt, verbinden die Brückenschaltungen Drain/Source-Abgriffspunkte mit Drain/Source-Anschlüssen der entsprechenden Transistoren, so dass i) während der Zeit, in der die Spannung eines Drain/Source-Abgriffspunktes höher ist als die Spannung des Drain/Source-Anschlusses eines entsprechenden Transistors, die Brückenschaltung, die den Drain/Source-Abgriffspunkt und den Drain/Source-Anschluss verbindet, in einem EIN-Zustand ist und daher leitet, und ii) während der Zeit, in der die Spannung des Drain/Source-Abgriffspunktes niedriger ist als die Spannung des Drain/Source-Anschlusses des entsprechenden Transistors, die Brückenschaltung, die den Drain/Source-Abgriffspunkt und den Drain/Source-Anschluss verbindet, in einem AUS-Zustand ist und daher nicht leitet.
  • In ähnlicher Weise verbinden die Brückenschaltungen Body-Abgriffspunkte mit Body-Anschlüssen entsprechender Transistoren, so dass i) während der Zeit, in der die Spannung eines Body-Abgriffspunktes niedriger ist als die Spannung des Body-Anschlusses eines entsprechenden Transistors, die Brückenschaltung, die den Body-Abgriffspunkt und den Body-Anschluss verbindet, in einem EIN-Zustand ist und daher leitet, und ii) während der Zeit, in der die Spannung des Body-Abgriffspunktes höher ist als die Spannung des Body-Anschlusses des entsprechenden Transistors, die Brückenschaltung, die den Body-Abgriffspunkt und den Body-Anschluss verbindet, in einem AUS-Zustand ist und daher nicht leitet.
  • Mit anderen Worten, die Funktion der Brückenschaltung(en) besteht darin, Strom zu leiten, wenn ihre Anode in Bezug auf ihre Kathode ausreichend positiv ist, und den Stromfluss zu blockieren, wenn die Anode in Bezug auf ihre Kathode weniger positiv oder negativ ist. Bei einer Brückenschaltung kann es sich um eine Vorrichtung oder einen Schaltungsblock mit zwei Anschlüssen handeln, die/der einen Abgriffspunkt in der Ladungsumverteilungsleiter mit einem Drain/Source- oder einem Body-Anschluss eines Transistors verbindet oder einen Punkt in einer Drain/Source-Leiter mit einem Punkt in einer Body-Leiter verbindet. Außerdem kann die Brückenschaltung zusätzliche Steueranschlüsse aufweisen, die mit weiteren Punkten in der Ladungsumverteilungsleiter verbunden sind. Zu den Elementen der Brückenschaltung können Dioden, als Dioden geschaltete NMOS-Transistoren, als Dioden geschaltete PMOS-Transistoren, Widerstände, NMOS-Transistoren, die einen zusätzlichen Steueranschluss der Brückenschaltung nutzen, und PMOS-Transistoren, die einen zusätzlichen Steueranschluss der Brückenschaltung nutzen, gehören. Jede Kombination der oben genannten beispielhaften Implementierungen der Brückenschaltungen kann in Reihe, parallel oder in Reihe/Parallel-Kombination geschaltet werden.
  • 9A zeigt beispielhafte Implementierungen einer Drain-Brückenschaltung mit einem Anodenknoten, der mit einem Abgriffspunkt der Ladungsumverteilungsleiter verbunden ist, einem Kathodenknoten, der mit Drain/Source des Transistors verbunden ist, und einem optionalen Steueranschluss, der mit einem anderen Abgriffspunkt in der Ladungsumverteilungsleiter oder mit einem anderen Eingangssignal verbunden werden kann. Der Fachmann wird verstehen, dass dies nur einige Beispiele für Implementierungen sind und dass andere Implementierungen in Übereinstimmung mit den Lehren der vorliegenden Offenbarung und unter Verwendung verschiedener Kombinationen solcher Implementierungen ebenfalls in Betracht gezogen werden können.
  • 9B zeigt eine beispielhafte Body-Brückenschaltung mit einem Kathodenknoten, der mit einem Abgriffspunkt der Ladungsumverteilungsleiter verbunden ist, einem Anodenknoten, der mit dem Transistorbody verbunden ist, und einem optionalen Steueranschluss, der mit einem anderen Abgriffspunkt in der Ladungsumverteilungsleiter oder mit einem anderen Eingangssignal verbunden werden kann. Der Fachmann wird verstehen, dass dies nur einige wenige Beispiele für Implementierungen sind und dass andere Implementierungen in Übereinstimmung mit der Lehre der vorliegenden Offenbarung und unter Verwendung verschiedener Kombinationen solcher Implementierungen ebenfalls in Betracht gezogen werden können
  • Wieder bezugnehmend auf 6C, stellt Graph (610) eine kleinere negative Spitzenspannung über der Brückenschaltung im AUS-Zustand dar. Dies kann ein bevorzugtes Szenario gegenüber dem von Graph (620) dargestellten Szenario sein, was die Anforderungen an die Durchbruchsspannung der Transistorstapel betrifft, die als Teil des Designs der in den 9A oder 9B gezeigten Brückenschaltung verwendet werden.
  • In der obigen Beschreibung können die relativen Spannungen der Drains der Transistoren (Tk) und der entsprechenden Abgriffspunkte der Umverteilungs-Widerstandsleiter so gewählt werden, dass ein ordnungsgemäßer Ladungstransfer zu den Drain/Source-Anschlüssen gewährleistet ist. In ähnlicher Weise werden die relativen Spannungen der Transistorbodies (Tk) und die entsprechenden Abgriffspunkte der Umverteilungs-Widerstandsleiter so gewählt, dass ein ordnungsgemäßer Transfer der Ladung von den Body-Anschlüssen gewährleistet ist. Daher sollten die Spannungen der Transistoranschlüsse (Tk) und der Abgriffspunkte in einem bekannten, konsistenten Verhältnis stehen.
  • In Bezug auf 3 kann der Schaltkreis (301) so konfiguriert sein, dass er das an die Antenne angelegte volle HF-Signal auf die mehreren in Reihe geschalteten Transistoren (T1, ..., Tn), auf die mehreren in der Drain-Source-Widerstandsleiter in Reihe geschalteten Widerstände, auf die mehreren in der Gate-Widerstandsleiter in Reihe geschalteten Widerstände und auf die mehreren in der Body-Widerstandsleiter in Reihe geschalteten Widerstände verteilt. Da jeder Widerstand in der Drain-Source-Widerstandsleiter parallel zu den Drain- und Source-Anschlüssen eines zugehörigen Transistors geschaltet ist, gilt jede Beschreibung von Verbindungen, die sich auf einen von ihnen bezieht, für beide.
  • Mit weiterem Bezug auf 3 kann die Ladungsumverteilungs-Widerstandsleiter (302) so konfiguriert sein, dass sie das gesamte an die Antenne angelegte HF-Signal auf die mehreren in Reihe geschalteten Widerstände aufteilt.
  • Das vollständige HF-Signal kann in allen oben genannten in Reihe geschalteten Strukturen in gleichen oder ungleichen Schritten geteilt werden. Außerdem kann sich die Aufteilung des HF-Signals in jeder der in Reihe geschalteten Strukturen in Abhängigkeit von den Betriebsbedingungen anderer Schaltungsblöcke ändern. Da der Betrieb der Ladungsumverteilungs-Widerstandsleiter von einer präzisen Spannungsbeziehung zu den Punkten profitiert, an denen sie mit der Drain-Source-Widerstandsleiter verbunden ist, ist es bevorzugt, dass die HF-Signalaufteilung innerhalb der Umverteilungs-Widerstandsleiter den Änderungen der HF-Signalaufteilung innerhalb der Drain-Source-Widerstandsleiter folgt. Mit anderen Worten, wenn sich die HF-Signalaufteilung innerhalb des Reihentransistorstapels ändert, kann die HF-Signalaufteilung innerhalb der Umverteilungs-Widerstandsleiter mit diesen Änderungen synchronisiert werden.
  • Um eine solche Synchronisation aufrechtzuerhalten, kann die Umverteilungs-Widerstandsleiter spezielle Abgriffspunkte haben, die so ausgelegt sind, dass sie unter Nennbedingungen dieselbe HF-Signalteilung wie die Drain-Source-Widerstandsleiter haben. Diese Bedingung kann z.B. durch einen Kondensator geeigneter Größe erfüllt werden, der jeden Punkt der Drain-Source-Widerstandsleiter mit den spezifischen Abgriffspunkten der Umverteilungs-Widerstandsleiter verbindet, die so konfiguriert sind, dass sie dieselbe HF-Signalaufteilung wie die Drain-Source-Widerstandsleiter aufweisen, siehe z.B. den in 5 dargestellten Kondensator (510). Wenn sich die HF-Signalaufteilung im Schaltkreis aufgrund der oben beschriebenen Faktoren ändert, folgt die HF-Signalaufteilung in der Verteilungs-Widerstandsleiter aufgrund der kapazitiven Verbindung zwischen der Drain-Source-Widerstandsleiter und den spezifischen Abgriffspunkten der Verteilungs-Widerstandsleiter.
  • In den bisher beschriebenen Ausführungsformen wird eine einzige Ladungsumverteilungs-Widerstandsleiter verwendet, um Abgriffspunkte zu schaffen, die mit den Drain/Source- und Body-Anschlüssen der Transistoren innerhalb des FET-Schalterstapels gekoppelt werden. Es sind auch Ausführungen gemäß der vorliegenden Offenbarung denkbar, bei denen zwei getrennte Ladungsumverteilungs-Widerstandsleitern verwendet werden. Bei solchen Ausführungsformen kann eine Drain-Ladungsumverteilungs-Widerstandsleiter verwendet werden, um Abgriffspunkte bereitzustellen, die mit den Drain/Source-Anschlüssen gekoppelt werden, und eine Body-Ladungsumverteilungs-Widerstandsleiter kann verwendet werden, um Abgriffspunkte bereitzustellen, die mit den Body-Anschlüssen der entsprechenden Transistoren innerhalb des FET-Schalterstapels gekoppelt werden. In solchen Ausführungsformen kann eine zusätzliche Anzahl von Knoten oder Abgriffspunkten vorgesehen werden, da eine der beiden Umverteilungsleitern nur Drain/Source-Abgriffspunkte und die andere nur Body-Abgriffspunkte enthält. Im Folgenden werden solche Ausführungsformen mit zwei Ladungsumverteilungs-Widerstandsleitem ausführlicher beschrieben.
  • 10 zeigt eine FET-Schalterstapelschaltung (1000) gemäß Ausführungsformen der vorliegenden Offenbarung. Die FET-Schalterstapelschaltung (1000) umfasst einen Schaltkreis (1001), eine Body-Ladungsumverteilungs-Widerstandsleiter (1012), eine Drain-Ladungsumverteilungs-Widerstandsleiter (1022) und ein Brückennetz (1003). Der Schaltkreis (1001) kann dem Schaltkreis (301) von 3 ähnlich sein. Zum leichteren Verständnis sind in 10 nur drei gestapelte Transistoren dargestellt. Auch wenn das Brückennetz (1003) mehr als drei Brückenschaltungen umfassen kann, sind in 10 aus Gründen der Übersichtlichkeit und zur Veranschaulichung nur drei solcher Schaltungen dargestellt, nämlich die Drain-Brückenschaltung (BCd), die Body-Brückenschaltung (BCb) und die Drain-Body-Brückenschaltung (BCdb). Die Body-Ladungsumverteilungsleiter (1012) ist an einem Ende mit der Antenne (HF-Pfad) gekoppelt und am anderen Ende mit der Referenzspannung (Vc1) verbunden. In ähnlicher Weise ist die Drain-Ladungsumverteilungsleiter (1022) an einem Ende mit der Antenne (HF-Pfad) gekoppelt und an einem anderen Ende mit der Referenzspannung (Vc2) verbunden.
  • Mit fortgesetztem Bezug auf 10 wird die Body-Brückenschaltung (BCb) verwendet, um Abgriffspunkte der Body-Ladungsumverteilungsleiter (1012) mit/von den Body-Anschlüssen der entsprechenden Transistoren zu koppeln/entkoppeln, und die Drain-Brückenschaltung (BCd) wird verwendet, um Abgriffspunkte der Drain-Ladungsumverteilungsleiter (1022) mit/von den Drain/Source-Anschlüssen der entsprechenden Transistoren im Schaltkreis (1001) zu koppeln/entkoppeln. Um Strom zu sparen, kann jedoch auch eine Drain-Body-Brückenschaltung (BCdb) zur Kopplung/Entkopplung von Body- und Drain-Ladungsumverteilungsleitern (1012, 1022) verwendet werden. Das Funktionsprinzip jeder der in 10 gezeigten Brückenschaltungen ähnelt dem, das zuvor in Bezug auf die Brückenschaltungen (BCb, BCd) von 5 und die Brückenschaltungen (BCdb) von 8E beschrieben wurde. Insbesondere koppelt eine Drain-Body-Brückenschaltung (BCdb) wie die unten in 10 gezeigte direkt den Abgriffspunkt (Tpi) auf der Body-Ladungsumverteilungsleiter (1012) mit dem Abgriffspunkt (Tpj) auf der Drain-Ladungsumverteilungsleiter (1022), wodurch Ladungen zwischen der einen und der anderen Leiter umverteilt werden.
  • Immer noch bezugnehmend auf 10 ist der Weg des Ladungstransfers durch die Pfeile (1051, 1052, ..., 1057) dargestellt. Mit anderen Worten, die Ladung wird vom Body zur Body-Brückenschaltung (Pfeil 1051), dann zur Drain-Brückenschaltung über die Drain-Body-Brückenschaltung (Pfeile 1052, 1053, 1054, 1055) und dann zum Drain/Source-Anschluss (Pfeile 1056, 1057) übertragen. Somit wird der Bodyleckstrom Ibody lokal innerhalb der Schaltungsstruktur zugeführt und zirkuliert.
  • Was die kapazitive Synchronisierung betrifft, die mit Bezug auf die zuvor erwähnte einzelne Ladungsumverteilungsleiter implementiert wurde, so kann eine solche Synchronisierung auf die Ausführungsform von 10 erweitert werden, wenn dies gewünscht wird, indem Kondensatoren zwischen bestimmte Abgriffspunkte jeder Widerstands-Umverteilungsleiter geschaltet werden.
  • Schalterstapel, die gemäß den Ausführungsformen der vorliegenden Offenbarung entwickelt wurden, können als Teil eines integrierten Schaltungschips oder eines elektronischen Moduls implementiert werden, wobei der integrierte Schaltungschip oder das elektronische Modul Teil einer Kommunikationsvorrichtung sind. Weitere Ausführungsformen gemäß der vorliegenden Offenbarung können ebenfalls in Betracht gezogen werden, wobei die Schalterstapel, wie offenbart, Teil des HF-Frontends einer elektronischen Schaltung oder eines elektronischen Moduls oder einer Kommunikationsvorrichtung sind.
  • Mit weiterem Bezug auf die 3 - 10 und in Übereinstimmung mit weiteren Ausführungsformen der vorliegenden Offenbarung:
    • • Der FET-Schaltkreis (300) von 3 kann zwei oder mehr Transistoren enthalten.
    • • Für den Aufbau von Schalterstapeln können Brückenschaltungen mit gleichen oder unterschiedlichen Bestandteilen oder einer Kombination davon verwendet werden.
    • • Die Referenzspannungen (Vb, Vg) können negative Spannungen liefern, wenn sich der FET-Stapel im AUS-Zustand befindet.
    • • Die Referenzspannungen (Vb, Vg) können gleiche oder unterschiedliche Spannungswerte liefern.
    • • Die Referenzspannungen (Vb, Vg) können durch eine oder mehrere Vorspannungssteuerschaltungen gesteuert werden, um während des AUS- und EIN-Zustands des FET-Schalterstapels die richtigen Spannungswerte zu liefern.
    • • Die Referenzspannung Vt kann Masse sein.
    • • Jeder Abgriffspunkt der Ladungsumverteilungsleiter (302) von 3, der mit einem Drain/Source-Anschluss eines ersten Transistors gepaart ist, kann auch mit einem Body-Anschluss eines zweiten Transistors gepaart sein, der nicht der erste Transistor ist.
    • • Ein Ladungsumverteilungs-Widerstandsleiter kann eine oder mehrere Abgriffspunkte umfassen.
    • • Die Referenzspannung (Vc) kann einen Spannungswert liefern, der halb so hoch ist wie der von der Referenzspannung (Vb) oder der Referenzspannung (Vg) gelieferte Spannungswert. Als Beispiel und ohne Einschränkung können die Referenzspannungen (Vb, Vg) jeweils -3,2 V liefern, und Vc kann mit -1,6 V bei der Hälfte liegen.
    • • Die Referenzspannung (Vc1) kann einen Spannungswert liefern, der etwa 2/3 des von den Referenzspannungen (Vb) oder (Vg) gelieferten Spannungswertes beträgt, während die Referenzspannung (Vc2) einen Spannungswert von 1/3 der von den Referenzspannungen (Vb) oder (Vg) gelieferten Spannung liefern kann. Als Beispiel und ohne Einschränkung können die Referenzspannungen (Vb, Vg) jeweils -3,3 V und die Referenzspannungen (Vc1, Vc2) (-2,2 V, -1,1 V) liefern.
  • Der Begriff „MOSFET“ bezeichnet im Rahmen dieser Offenbarung jeden Feldeffekttransistor (FET) mit isoliertem Gate, der ein Metall oder ein metallähnliches Material, einen Isolator und eine Halbleiterstruktur umfasst. Die Begriffe „Metall“ oder „metallähnlich“ umfassen mindestens ein elektrisch leitendes Material (z.B. Aluminium, Kupfer oder ein anderes Metall oder hochdotiertes Polysilizium, Graphen oder einen anderen elektrischen Leiter), „Isolator“ umfasst mindestens ein isolierendes Material (z.B. Siliziumoxid oder ein anderes dielektrisches Material), und „Halbleiter“ umfasst mindestens ein Halbleitermaterial.
  • Wie für einen Fachmann leicht ersichtlich sein sollte, können verschiedene Ausführungsformen der Erfindung implementiert werden, um eine Vielzahl von Spezifikationen zu erfüllen. Sofern oben nicht anders angegeben, ist die Auswahl geeigneter Komponentenwerte eine Frage der Designwahl, und verschiedene Ausführungsformen der Erfindung können in jeder geeigneten IC-Technologie (einschließlich, aber nicht beschränkt auf MOSFET-Strukturen) oder in hybriden oder diskreten Schaltungsformen implementiert werden. Integrierte Schaltungen können mit allen geeigneten Substraten und Verfahren hergestellt werden, einschließlich, aber nicht beschränkt auf Standard-Silizium, Silizium-auf-Isolator (SOI) und Silizium-auf-Saphir (SOS). Sofern oben nicht anders angegeben, kann die Erfindung in anderen Transistortechnologien wie Bipolar-, GaAs-HBT-, GaN-HEMT-, GaAs-pHEMT- und MESFET-Technologien umgesetzt werden. Die oben beschriebenen erfindungsgemäßen Konzepte sind jedoch besonders nützlich bei einem SOI-basierten Herstellungsprozess (einschließlich SOS) und bei Herstellungsprozessen mit ähnlichen Eigenschaften. Die Herstellung in CMOS auf SOI- oder SOS-Prozessen ermöglicht Schaltungen mit niedrigem Stromverbrauch, der Fähigkeit, während des Betriebs aufgrund der FET-Stapelung hohen Leistungssignalen standzuhalten, guter Linearität und Hochfrequenzbetrieb (d.h. Funkfrequenzen bis zu und über 50 GHz). Die monolithische IC-Implementierung ist besonders nützlich, da die parasitären Kapazitäten im Allgemeinen durch sorgfältiges Design niedrig gehalten werden können (oder zumindest gleichmäßig über alle Einheiten verteilt werden können, so dass sie kompensiert werden können).
  • Die Spannungspegel können angepasst oder die Spannungs- und/oder Logiksignalpolaritäten umgekehrt werden, je nach Spezifikation und/oder Implementierungstechnologie (z.B. NMOS, PMOS oder CMOS und Transistorbauteile im Anreicherungs- oder Verarmungsmodus). Die Spannungs-, Strom- und Leistungsbelastbarkeit der Komponenten kann je nach Bedarf angepasst werden, z.B. durch Anpassung der Bauteilgrößen, serielles „Stapeln“ von Komponenten (insbesondere FETs), um höheren Spannungen standhalten zu können, und/oder parallele Verwendung mehrerer Komponenten, um höhere Ströme zu verarbeiten. Zusätzliche Schaltungskomponenten können hinzugefügt werden, um die Fähigkeiten der offengelegten Schaltungen zu verbessern und/oder um zusätzliche Funktionen bereitzustellen, ohne die Funktionalität der offengelegten Schaltungen wesentlich zu verändern.
  • Es wurde eine Reihe von Ausführungsformen der Erfindung beschrieben. Es versteht sich, dass verschiedene Änderungen vorgenommen werden können, ohne von Geist und Umfang der Erfindung abzuweichen. Zum Beispiel können einige der oben beschriebenen Schritte unabhängig von der Reihenfolge sein und können daher in einer anderen Reihenfolge als der beschriebenen durchgeführt werden. Ferner können einige der oben beschriebenen Schritte optional sein. Verschiedene Aktivitäten, die in Bezug auf die oben genannten Methoden beschrieben sind, können wiederholt, seriell oder parallel ausgeführt werden.
  • Es versteht sich, dass die vorstehende Beschreibung dazu dient, den Umfang der Erfindung, der durch den Umfang der folgenden Ansprüche definiert ist, zu veranschaulichen und nicht einzuschränken und dass andere Ausführungsformen in den Anwendungsbereich der Ansprüche fallen. (Es ist zu beachten, dass die in Klammern gesetzten Bezeichnungen für die Anspruchselemente dazu dienen, die Bezugnahme auf diese Elemente zu erleichtern, und dass sie an sich keine bestimmte erforderliche Reihenfolge oder Aufzählung von Elementen angeben; ferner können solche Bezeichnungen in abhängigen Ansprüchen als Verweise auf zusätzliche Elemente wiederverwendet werden, ohne dass dies als Beginn einer widersprüchlichen Bezeichnungsfolge angesehen wird)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 10236872 B1 [0001]

Claims (33)

  1. Feldeffekttransistor-(FET-)Schalterstapelschaltung, umfassend: i) eine gestapelte Konfiguration von in Reihe geschalteten FET-Transistoren, ii) eine Drain/Source-Ladungsumverteilungs-Widerstandsleiter, die in Reihe geschaltete Drain/Source-Ladungsumverteilungs-Widerständen und einen Satz von einem oder mehreren Drain/Source-Abgriffspunkten in Übereinstimmung mit Drains oder Sources von FET-Transistoren der in Reihe geschalteten FET-Transistoren umfasst, iii) eine Body-Ladungsumverteilungs-Widerstandsleiter, die in Reihe geschaltete Body-Ladungsumverteilungs-Widerstände und einen Satz von einem oder mehreren Body-Abgriffspunkten in Übereinstimmung mit Bodies von FET-Transistoren der in Reihe geschalteten FET-Transistoren umfasst, und iv) ein Drain-Body-Brückennetz, das dazu konfiguriert ist, den Satz von einem oder mehreren Drain/Source-Abgriffspunkten selektiv mit/von dem Satz von einem oder mehreren Body-Abgriffspunkten zu koppeln/entkoppeln, wodurch Drains oder Sources der FET-Transistoren selektiv mit/von Bodies der FET-Transistoren gekoppelt/entkoppelt werden, um Ladungen in den FET-Transistoren neu zu verteilen.
  2. FET-Schalterstapelschaltung nach Anspruch 1, wobei das Drain-Body-Brückennetz wenigstens eine Drain-Body-Brückenschaltung umfasst.
  3. FET-Schalterstapelschaltung nach Anspruch 2, wobei jeder Drain-Body-Schaltkreis (wobei jede Drain-Body-Brückenschaltung) eine Kombination aus einer Drain/Source-Brückenschaltung und einer Body-Brückenschaltung ist, wobei die Drain/Source-Brückenschaltung zwischen die Drain/Source-Ladungsumverteilungs-Widerstandsleiter und die Body-Brückenschaltung geschaltet ist, wobei die Body-Brückenschaltung zwischen die Drain/Source-Brückenschaltung und die Body-Ladungsumverteilungs-Widerstandsleiter geschaltet ist.
  4. FET-Schalterstapelschaltung nach Anspruch 3, wobei: die in Reihe geschalteten FET-Transistoren mit einem Hochfrequenz-(HF-)Anschluss verbunden sind, eine (die) Drain/Source-Ladungsumverteilungsleiter mit dem HF-Anschluss gekoppelt ist, und - eine (die) Body-Ladungsumverteilungsleiter an einem Ende mit dem HF-Anschluss verbunden ist.
  5. FET-Schalterstapelschaltung nach Anspruch 4, wobei, wenn sich der FET-Schalterstapel in einem AUS-Zustand befindet: der FET-Schalterstapel dazu konfiguriert ist, mit einem HF-Signal am HF-Anschluss gekoppelt zu werden und HF-Spannungen an Source/Drain-Abgriffspunkten des Satzes von einem oder mehreren Drain/Source-Abgriffspunkten und an Body-Abgriffspunkten des Satzes von einem oder mehreren Body-Abgriffspunkten zu koppeln, und die Drain-Body-Brückenschaltungen dazu konfiguriert sind, die Body-Abgriffspunkte mit den Drain/Source-Abgriffspunkten während eines ersten Abschnitts einer Periode des HF-Signals zu koppeln.
  6. FET-Schalterstapelschaltung nach Anspruch 5, wobei, wenn sich der FET-Schalterstapel im AUS-Zustand befindet, die Drain-Body-Brückenschaltungen dazu konfiguriert sind, die Body-Abgriffspunkte von den Drain/Source-Abgriffspunkten während eines zweiten, vom ersten Abschnitt separierten Abschnitts der Periode des HF-Signals zu entkoppeln.
  7. Hochfrequenz-(HF-)Schalterstapelschaltung, umfassend: einen Stapel von FET-Transistoren, die in Reihe geschaltet und dazu konfiguriert sind, mit einer Antenne gekoppelt zu werden, um ein HF-Signal zu empfangen, eine Body-Widerstandsleiter mit Bodywiderständen, die mit Bodies von FET-Transistoren des Stapels von FET-Transistoren verbunden sind, eine Drain-Source-Widerstandsleiter mit Drain-Source-Widerständen, die mit Drain/Sources von FET-Transistoren des Stapels von FET-Transistoren verbunden sind, eine Ladungsumverteilungs-Widerstandsleiter mit Ladungstransferwiderständen und mindestens einem Abgriffspunkt, und ein Brückennetz, das dazu konfiguriert ist, den mindestens einen Abgriffspunkt der Ladungsumverteilungs-Widerstandsleiter selektiv mit/von den Drain-Sources und/oder Bodies der Transistoren des Transistorenstapels während eines Abschnitts einer Periode des HF-Signals zu koppeln/entkoppeln, um selektiv Strom von der Ladungsumverteilungs-Widerstandsleiter zu entnehmen und den Strom an die Drain-Source-Widerstandsleiter zu liefern und/oder Strom von der Body-Widerstandsleiter zu senken und den Strom an die Ladungsumverteilungs-Widerstandsleiter zu liefern .
  8. HF-Schalterstapelschaltung nach Anspruch 7, wobei das Brückennetz mindestens eine Drain-Source-Brückenschaltung und mindestens eine Body-Brückenschaltung umfasst, wobei jede Drain-Source-Brückenschaltung so konfiguriert ist, dass sie einen Abgriffspunkt der Ladungsumverteilungs-Widerstandsleiter selektiv mit einem Knoten auf der Drain-Source-Widerstandsleiter koppelt, jede Body-Brückenschaltung so konfiguriert ist, dass sie selektiv einen Abgriffspunkt der Ladungsumverteilungs-Widerstandsleiter mit einem Knoten der Body-Widerstandsleiter koppelt, wobei jede Drain-Source-Brückenschaltung und jede Body-Brückenschaltung selektiv so konfiguriert ist, dass sie sich in einem leitenden Zustand befindet, um eine selektive Kopplung zu ermöglichen, oder in einem nicht-leitenden Zustand, um eine selektive Kopplung während verschiedener Abschnitte der Periode des HF-Signals zu deaktivieren.
  9. HF-Schalterstapelschaltung nach Anspruch 8, wobei die selektive Kopplung des Abgriffspunktes mit dem Knoten der Drain-Source-Widerstandsleiter eine Funktion der Spannungsdifferenz zwischen dem Abgriffspunkt und dem Knoten auf der Drain-Source-Widerstandsleiter ist und die selektive Kopplung des Abgriffspunktes mit dem Knoten auf der Body-Widerstandsleiter eine Funktion der Spannungsdifferenz zwischen dem Abgriffspunkt und dem Knoten auf der Body-Widerstandsleiter ist.
  10. HF-Schalterstapelschaltung nach Anspruch 7, ferner umfassend einen Kondensator, der so konfiguriert ist, dass er zwischen die Antenne und die Ladungsumverteilungs-Widerstandsleiter geschaltet werden kann.
  11. HF-Schalterstapelschaltung nach Anspruch 7, wobei Abgriffspunkte des mindestens einen Abgriffspunktes kapazitiv mit den Knoten auf der Drain-Source-Widerstandsleiter und/oder den Knoten auf der Body-Widerstandsleiter verbunden sind.
  12. HF-Schalterstapelschaltung nach Anspruch 7, wobei die Ladungsumverteilungs-Widerstandsleiter eine erste Ladungsumverteilungsleiter mit mindestens einem ersten Abgriffspunkt, der über das Brückennetz mit Drain-Sources von Transistoren des Transistorenstapels verbunden werden kann, und eine zweite Ladungsumverteilungsleiter mit mindestens einem zweiten Abgriffspunkt, der über das Brückennetz mit Bodies von Transistoren des Transistorenstapels verbunden werden kann, umfasst.
  13. HF-Schalterstapelschaltung nach Anspruch 12, wobei Abgriffspunkte des mindestens einen ersten Abgriffspunktes kapazitiv mit den Knoten der Drain-Source-Widerstandsleiter verbunden sind und Abgriffspunkte des mindestens einen zweiten Abgriffspunktes kapazitiv mit den Knoten der Body-Widerstandsleiter verbunden sind.
  14. Kommunikationssystem mit der HF-Schalterstapelschaltung nach Anspruch 7.
  15. Verfahren zum Einstellen der Vorspannung eines FET-Schalterstapels, wenn sich dieser im AUS-Zustand befindet, wobei das Verfahren umfasst: Koppeln einer Ladungsumverteilungs-Widerstandsleiter über den FET-Schalterstapel, wobei die Ladungsumverteilungsleiter Abgriffspunkte umfasst, Anlegen eines HF-Signals über den FET-Schalterstapel im AUS-Zustand, um Spannungen an den Abgriffspunkten zu erzeugen, während eines ersten Abschnitts der HF-Signalperiode, Koppeln eines ersten Abgriffspunktes mit einem Drain/Source-Anschluss eines FET-Transistors des FET-Schalterstapels und Koppeln eines zweiten Abgriffspunktes mit einem Body-Anschluss des FET-Transistors des FET-Schalterstapels, wodurch eine Spannung des Drain/Source-Anschlusses des FET-Transistors hochgezogen und eine Spannung des Body-Anschlusses des FET-Transistors heruntergezogen wird.
  16. Verfahren nach Anspruch 15, ferner umfassend: während eines zweiten Abschnitts der HF-Signalperiode, der von dem ersten Abschnitt getrennt ist, Entkoppeln des ersten Abgriffspunktes von dem Drain/Source-Anschluss des FET-Transistors und Entkoppeln des zweiten Abgriffspunktes von dem Body-Anschluss des FET-Transistors.
  17. Verfahren nach Anspruch 16, wobei während der Kopplung eine Spannung am ersten Abgriffspunkt größer ist als eine Drain/Source-Spannung am Drain/Source-Anschluss des FET-Transistors, und wobei eine Spannung am zweiten Abgriffspunkt kleiner ist als eine Body-Spannung am Body-Anschluss des FET-Transistors.
  18. Feldeffekttransistor (FET)-Schalterstapelschaltung, umfassend: eine gestapelte Konfiguration von in Reihe geschalteten FET-Transistoren, die an einen Hochfrequenz-(HF-)Anschluss gekoppelt sind, eine Ladungsumverteilungs-Widerstandsleiter, die mit dem HF-Anschluss gekoppelt ist, wobei die Ladungsumverteilungs-Widerstandsleiter in Reihe geschaltete Ladungsumverteilungs-Widerstände und Abgriffspunkte umfasst, und ein Drain/Source-Brückennetz, das dazu konfiguriert ist, einen ersten Satz von einem oder mehreren Abgriffspunkten auf der Ladungsumverteilungs-Widerstandsleiter selektiv mit/von Drain- oder Source-Anschlüssen der FET-Transistoren zu koppeln/entkoppeln, und ein Body-Brückennetz, das dazu konfiguriert ist, einen zweiten Satz von einem oder mehreren Abgriffspunkten auf der Ladungsumverteilungs-Widerstandsleiter selektiv mit/von Body-Anschlüssen der FET-Transistoren zu koppeln/entkoppeln, wobei, wenn der FET-Schalterstapel im AUS-Zustand ist: der FET-Schalterstapel so konfiguriert ist, dass er mit einem HF-Signal am HF-Anschluss gekoppelt ist und HF-Spannungen an die Abgriffspunkten verteilt, und während eines ersten Abschnitts einer Periode des HF-Signals das Drain/Source-Brückennetz den ersten Satz von einem oder mehreren Abgriffspunkten an die Drain- oder Source-Anschlüsse der FET-Transistoren koppelt und das Body-Brückennetz den zweiten Satz von einem oder mehreren Abgriffspunkten an die Body-Anschlüsse der FET-Transistoren koppelt.
  19. FET-Schalterstapelschaltung nach Anspruch 18, wobei die FET-Transistoren ferner mit einer ersten Referenzspannung verbunden sind.
  20. FET-Schalterstapelschaltung nach Anspruch 18, wobei während eines zweiten, vom vom ersten Abschnitt separierten Abschnitts der Periode des HF-Signals das Drain/Source-Brückennetz den ersten Satz von einem oder mehreren Abgriffspunkten von den Drain- oder Source-Anschlüssen der FET-Transistoren entkoppelt und das Body-Brückennetz den zweiten Satz von einem oder mehreren Abgriffspunkten von den Body-Anschlüssen der FET-Transistoren entkoppelt.
  21. FET-Schalterstapelschaltung nach Anspruch 18, wobei das Drain/Source-Brückennetz mindestens eine Drain/Source-Brückenschaltung und das Body-Brückennetz mindestens eine Body-Brückenschaltung umfasst.
  22. FET-Schalterstapelschaltung nach Anspruch 21, wobei eine Drain/Source-Brückenschaltung der mindestens einen Drain/Source-Brückenschaltung einen ersten Anodenknoten, der mit einem Abgriffspunkt des ersten Satzes von einem oder mehreren Abgriffspunkten verbunden ist, und einen ersten Kathodenknoten, der mit einem Drain oder einer Source eines FET-Transistors verbunden ist, umfasst, und/oder eine Body-Brückenschaltung der mindestens einen Body-Brückenschaltung einen zweiten Kathodenknoten umfasst, der mit einem Abgriffspunkt des zweiten Satzes von einem oder mehreren Abgriffspunkten verbunden ist, und einen zweiten Anodenknoten, der mit einem Body-Anschluss eines FET-Transistors verbunden ist.
  23. FET-Schalterstapelschaltung nach Anspruch 22, wobei die Drain/Source-Brückenschaltung eine Reihenschaltung aus mindestens einer ersten Diode und mindestens einem ersten Widerstand umfasst, und/oder die Body-Brückenschaltung eine Reihenschaltung aus mindestens einer zweiten Diode und mindestens einem zweiten Widerstand umfasst.
  24. FET-Schalterstapelschaltung nach Anspruch 23, wobei die erste Diode und/oder die zweite Diode durch einen PMOS-Transistor implementiert sind, dessen Gate und Source miteinander verbunden sind.
  25. FET-Schalterstapelschaltung nach Anspruch 23, wobei die Drain/Source-Brückenschaltung ferner einen PMOS-Transistor umfasst, der in Reihe mit der Reihenschaltung aus der mindestens einen ersten Diode und dem mindestens einen ersten Widerstand angeordnet ist.
  26. FET-Schalterstapelschaltung nach Anspruch 25, wobei der PMOS-Transistor so konfiguriert ist, dass er ein Steuersignal an einem Gate des PMOS-Transistors empfängt.
  27. FET-Schalterstapelschaltung nach Anspruch 18, wobei der erste Satz von einem oder mehreren Abgriffspunkten und der zweite Satz von einem oder mehreren Abgriffspunkten unterschiedlich sind.
  28. FET-Schalterstapelschaltung nach Anspruch 18, wobei der erste Satz von einem oder mehreren Abgriffspunkten und der zweite Satz von einem oder mehreren Abgriffspunkten die gleichen Abgriffspunkte enthalten.
  29. FET-Schalterstapelschaltung nach Anspruch 18, ferner umfassend einen Kondensator, der zwischen den Ladungsumverteilungs-Widerständen und dem HF-Anschluss angeschlossen ist.
  30. FET-Schalterstapelschaltung nach Anspruch 18, die ferner eine Drain/Source-Widerstandsleiter umfasst, um Zugang zu den Drain- oder Source-Anschlüssen der FET-Transistoren zu schaffen, sowie eine Body-Widerstandsleiter, um Zugang zu den Body-Anschlüssen des FET-Transistors zu schaffen, wobei die Drain/Source-Brückenschaltung so konfiguriert ist, dass sie den ersten Satz von einem oder mehreren Abgriffspunkten mit/von Knoten auf der Drain/Source-Widerstandsleiter selektiv koppelt/entkoppelt, die Body-Brückenschaltung so konfiguriert ist, dass sie den zweiten Satz von einem oder mehreren Abgriffspunkten selektiv mit/von Knoten auf der Bodywiderstandsleiter koppelt/entkoppelt.
  31. FET-Schalterstapelschaltung nach Anspruch 30, wobei die Kopplungen zwischen dem ersten Satz von einem oder mehreren Abgriffspunkten und der Drain/Source-Widerstandsleiter und die Kopplungen zwischen dem zweiten Satz von einem oder mehreren Abgriffspunkten und der Body-Widerstandsleiter ferner Synchronisationskondensatoren umfassen.
  32. FET-Schalterstapelschaltung nach Anspruch 30, wobei eine Anzahl der Knoten auf der Drain/Source-Widerstandsleiter und/oder eine Anzahl der Knoten auf der Body-Widerstandsleiter gleich der Anzahl der FET-Transistoren ist, wodurch ein einziger Verbindungspunkt auf jeder Widerstandsleiter pro FET-Transistor möglich ist.
  33. FET-Schalterstapelschaltung nach Anspruch 30, wobei die Anzahl der Knoten auf der Drain/Source-Widerstandsleiter und/oder die Anzahl der Knoten auf der Body-Widerstandsleiter höher ist als die Anzahl der FET-Transistoren, so dass mehrere Anschlusspunkte mit unterschiedlichen Spannungen auf jeder Widerstandsleiter pro FET-Transistor möglich sind.
DE112021006413.4T 2020-12-11 2021-11-15 Hf-schalterstapel mit ladungsumverteilung Pending DE112021006413T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/119,840 2020-12-11
US17/119,840 US11601126B2 (en) 2020-12-11 2020-12-11 RF switch stack with charge redistribution
PCT/US2021/059387 WO2022125274A1 (en) 2020-12-11 2021-11-15 Rf switch stack with charge redistribution

Publications (1)

Publication Number Publication Date
DE112021006413T5 true DE112021006413T5 (de) 2023-10-05

Family

ID=81898100

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021006413.4T Pending DE112021006413T5 (de) 2020-12-11 2021-11-15 Hf-schalterstapel mit ladungsumverteilung

Country Status (4)

Country Link
US (2) US11601126B2 (de)
CN (1) CN114629479A (de)
DE (1) DE112021006413T5 (de)
WO (1) WO2022125274A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973495B2 (en) 2020-12-11 2024-04-30 Psemi Corporation RF switch stack with charge redistribution
US12057827B2 (en) 2020-06-15 2024-08-06 Psemi Corporation RF switch stack with charge control elements

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11671090B2 (en) 2020-07-31 2023-06-06 Psemi Corporation Switch FET body current management devices and methods
US11923838B2 (en) 2022-06-17 2024-03-05 Psemi Corporation Inductive drain and/or body ladders in RF switch stacks
CN115395936A (zh) * 2022-07-18 2022-11-25 上海唯捷创芯电子技术有限公司 一种高线性度的射频开关电路、芯片及其电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843280B2 (en) 2006-12-01 2010-11-30 Samsung Electro-Mechanics Company Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
EP3346611B1 (de) 2008-02-28 2021-09-22 pSemi Corporation Verfahren und vorrichtung für digitale abstimmung eines kondensators bei einer integrierten schaltung
JP2010010728A (ja) 2008-06-24 2010-01-14 Renesas Technology Corp 半導体集積回路装置および高周波電力増幅モジュール
US10056895B2 (en) 2010-04-27 2018-08-21 Qorvo Us, Inc. High power FET switch
JP5996378B2 (ja) 2012-11-01 2016-09-21 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
US20150171860A1 (en) 2013-11-13 2015-06-18 Skyworks Solutions, Inc. Circuits and methods for improved quality factor in a stack of transistors
US20160085256A1 (en) 2014-02-18 2016-03-24 Acco Body Biasing for RF Switch Optimization
US9438223B2 (en) * 2014-05-20 2016-09-06 Qualcomm Incorporated Transistor based switch stack having filters for preserving AC equipotential nodes
US9515651B2 (en) 2014-06-19 2016-12-06 Triune Ip Llc Galvanically isolated switch system
US10389240B2 (en) 2015-02-23 2019-08-20 Empower Semiconductor Switching regulator with multiple MOSFET types
US10044349B2 (en) 2016-01-08 2018-08-07 Qorvo Us, Inc. Radio frequency (RF) switch with on and off switching acceleration
US10250251B1 (en) 2018-02-07 2019-04-02 Infineon Technologies Ag RF sensor in stacked transistors
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
KR102034620B1 (ko) 2018-05-17 2019-11-18 베렉스 주식회사 와이어 본딩 기생 인덕터 효과를 이용한 고 격리도 특성을 갖는 rf 스위치
JP7224918B2 (ja) 2019-01-04 2023-02-20 株式会社東芝 半導体装置及び半導体パッケージ
US10680599B1 (en) 2019-04-03 2020-06-09 Infineon Technologies Ag RF switch with compensation
US10715133B1 (en) 2019-05-30 2020-07-14 Qorvo Us, Inc. Radio frequency switch
US11569812B2 (en) 2020-06-15 2023-01-31 Psemi Corporation RF switch stack with charge control elements
US11463087B2 (en) 2020-07-31 2022-10-04 Psemi Corporation Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs
US11671090B2 (en) 2020-07-31 2023-06-06 Psemi Corporation Switch FET body current management devices and methods
US20220038097A1 (en) 2020-07-31 2022-02-03 Psemi Corporation Switch fet body current management devices and methods
CN116134731A (zh) 2020-07-31 2023-05-16 派赛公司 开关fet体电流管理装置和方法
US11601126B2 (en) 2020-12-11 2023-03-07 Psemi Corporation RF switch stack with charge redistribution
JP2022184529A (ja) 2021-06-01 2022-12-13 株式会社東芝 劣化検査装置及び劣化検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057827B2 (en) 2020-06-15 2024-08-06 Psemi Corporation RF switch stack with charge control elements
US11973495B2 (en) 2020-12-11 2024-04-30 Psemi Corporation RF switch stack with charge redistribution

Also Published As

Publication number Publication date
US11601126B2 (en) 2023-03-07
CN114629479A (zh) 2022-06-14
WO2022125274A1 (en) 2022-06-16
US20230246643A1 (en) 2023-08-03
US20220190826A1 (en) 2022-06-16
US11973495B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
DE112021006413T5 (de) Hf-schalterstapel mit ladungsumverteilung
DE69808576T2 (de) Elektronischer Hochfrequenzschalter
DE69808244T2 (de) Hochspannungs-cmos-pegelumsetzer
DE102015105113B4 (de) System und Verfahren zum Ansteuern eines Hochfrequenzschalters
DE10105942B4 (de) Einpoliger Umschalter und Kommunikationseinheit unter Verwendung desselben
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
EP1887698B1 (de) Levelshifter für eine Ansteuerschaltung für Leistungshalbleiterbauelemente
DE3342336A1 (de) Schnittstellenschaltung
DE102015102878B4 (de) Elektronische Ansteuerschaltung
DE1246807B (de) Schaltungsanordnung zur Durchfuehrung der logischen Funktionen EXCLUSIV-ODER und EXCLUSIV-NICHTODER
DE19622972A1 (de) Generator für negative Spannungen
DE102018126780A1 (de) Schaltungsanordnung von Gate-Treiber-Schaltungen und Leistungsschaltern mit negativer Sperrspannung
DE102019102311A1 (de) Gate-Treiber-Schaltung mit Spannungsinvertierung für einen Leistungshalbleiterschalter
DE112021004123T5 (de) Schalter-FET-Körperstrommanagement-Vorrichtungen und -Verfahren
DE3100410A1 (de) Verstaerker mit offset-spannungskompensation
DE102015104946B4 (de) Elektronische Treiberschaltung und Verfahren
DE202020102084U1 (de) Impedanzanpassungsschaltung und Plasmaversorgungssystem
DE112022003523T5 (de) Gate-widerstandsumgehung für rf-fet-schalterstapel
DE112022003116T5 (de) Gestapelte mehrstufige programmierbare lna-architektur
DE102013106744A1 (de) Spannungsregelschaltung
DE3712003A1 (de) Schalt-schaltungsanordnung
DE102017121387A1 (de) Multiplexer-Verzerrungsaufhebung
DE112022001307T5 (de) Lna-architektur mit geschaltetem doppelspannungs-zweig
DE112022004793T5 (de) Schaltungen und verfahren zur verringerung von leckagen in mos-vorrichtungen
DE3343700C2 (de)