JP2022184529A - 劣化検査装置及び劣化検査方法 - Google Patents

劣化検査装置及び劣化検査方法 Download PDF

Info

Publication number
JP2022184529A
JP2022184529A JP2021092445A JP2021092445A JP2022184529A JP 2022184529 A JP2022184529 A JP 2022184529A JP 2021092445 A JP2021092445 A JP 2021092445A JP 2021092445 A JP2021092445 A JP 2021092445A JP 2022184529 A JP2022184529 A JP 2022184529A
Authority
JP
Japan
Prior art keywords
mos transistor
transistor
inductor
current
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021092445A
Other languages
English (en)
Inventor
秀明 間島
Hideaki Majima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021092445A priority Critical patent/JP2022184529A/ja
Priority to CN202210208122.4A priority patent/CN115494363A/zh
Priority to US17/689,729 priority patent/US20220381814A1/en
Publication of JP2022184529A publication Critical patent/JP2022184529A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G01R31/3277—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Abstract

Figure 2022184529000001
【課題】ＭＯＳトランジスタの劣化状態を容易に検査することが出来る劣化検査装置及び劣化検査方法を提供すること。
【解決手段】一つの実施形態によれば、劣化検査装置は、ＭＯＳトランジスタと、前記ＭＯＳトランジスタの主電流路に直列に接続され、前記ＭＯＳトランジスタがオン状態の時に前記ＭＯＳトランジスタと共に閉ループを構成するインダクタと、前記ＭＯＳトランジスタのオン／オフを制御する制御回路と、前記インダクタが放出する電流を検出する電流センサと、前記ＭＯＳトランジスがオン状態の時に前記インダクタが放出する電流の減衰特性から前記ＭＯＳトランジスタのオン抵抗を算出し、前記ＭＯＳトランジスタがオフ状態の時に前記インダクタが放出する電流の減衰特性から前記ＭＯＳトランジスタのしきい値電圧を算出する算定回路と、を具備する。
【選択図】図１

Description

本実施形態は、劣化検査装置及び劣化検査方法に関する。
従来、出力トランジスタを構成するＭＯＳトランジスタとしてＧａＮ（窒化ガリウム）トランジスタを用いた電源回路の技術が開示されている。ＧａＮトランジスタは高耐圧で低損失である為、高電圧を出力する電源回路への適用に好適する。出力トランジスタを構成するＭＯＳトランジスタのオン抵抗の増加は電源回路の消費電力の増加を招き、また、しきい値電圧の変化はオン／オフの制御性に影響を与える。ＭＯＳトランジスタのオン抵抗、及び、しきい値電圧は経時的に変化する。ＭＯＳトランジスタの劣化状態を容易に検査することが出来る劣化検査装置及び劣化検査方法が望まれる。
特開２０２０－１４５５７６号公報
一つの実施形態は、ＭＯＳトランジスタの劣化状態を容易に検査することが出来る劣化検査装置及び劣化検査方法を提供することを目的とする。
一つの実施形態によれば、劣化検査装置は、ＭＯＳトランジスタと、前記ＭＯＳトランジスタの主電流路に直列に接続され、前記ＭＯＳトランジスタがオン状態の時に前記ＭＯＳトランジスタと共に閉ループを構成するインダクタと、前記ＭＯＳトランジスタのオン／オフを制御する制御回路と、前記インダクタが放出する電流を検出する電流センサと、前記ＭＯＳトランジスがオン状態の時に前記インダクタが放出する電流の減衰特性から前記ＭＯＳトランジスタのオン抵抗を算出し、前記ＭＯＳトランジスタがオフ状態の時に前記インダクタが放出する電流の減衰特性から前記ＭＯＳトランジスタのしきい値電圧を算出する算定回路と、を具備する。
図１は、第１の実施形態の劣化検査装置の構成を示す図。 図２は、トランジスタがオン状態の場合の還流電流を説明する為の図。 図３は、還流電流の減衰特性を説明する為の図。 図４は、トランジスタがオフ状態の場合の還流電流を説明する為の図。 図５は、劣化検査方法の一つの実施形態を示すフローチャート。 図６は、第２の実施形態の劣化検査装置の構成を示す図。 図７は、ＧａＮトランジスタの導通状態と還流電流の減衰特性との関係を説明する為の図。 図８は、劣化検査方法の他の一つの実施形態を示すフローチャート。 図９は、還流電流の実測値と算出データのフィッティングについて説明する為の図。 図１０は、第３の実施形態の劣化検査装置の構成を示す図。 図１１は、第４の実施形態の劣化検査装置の構成を示す図。 図１２は、ローサイドのＧａＮトランジスタの劣化状態を判定する場合のインダクタ電流を説明する為の図。 図１３は、ローサイドのＧａＮトランジスタの劣化状態を判定する場合の還流電流を説明する為の図。 図１４は、ハイサイドのＧａＮトランジスタの劣化状態を判定する場合のインダクタ電流を説明する為の図。 図１５は、ハイサイドのＧａＮトランジスタの劣化状態を判定する場合の還流電流を説明する為の図。
以下に添付図面を参照して、実施形態にかかる劣化検査装置及び劣化検査方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、第１の実施形態の劣化検査装置の構成を示す図である。ＭＯＳトランジスタ１０は、被検査対象のＮチャネル型のＭＯＳトランジスタである。本実施形態は、ＭＯＳトランジスタ１０のドレインが接続されるノードＮ１に一端が接続され、他端がＭＯＳトランジスタ１０のソースが接続されるノードＮ２に接続されるインダクタ６を有する。インダクタ６は、ＭＯＳトランジスタ１０の主電流路であるソース・ドレイン路に直列に接続され、ＭＯＳトランジスタ１０がオン状態の時にＭＯＳトランジスタ１０と共に閉ループを構成する。
ノードＮ１には、電源７が接続される。ノードＮ２と接地との間にはスイッチ１２を有する。
本実施形態は、ＭＯＳトランジスタ１０のオン／オフを制御する制御回路１を有する。制御回路１は、ＭＯＳトランジスタ１０のゲートに駆動信号ＶＧを供給し、ＭＯＳトランジスタ１０のオン／オフを制御する。制御回路１は、スイッチ１２に制御信号ＶＳを供給する。制御回路１は、制御信号ＶＳによりスイッチ１２のオン／オフを制御する。スイッチ１２のオン／オフにより、ＭＯＳトランジスタ１０とインダクタ６によって構成される閉ループを還流する還流電流が制御される。還流電流の制御については、後述する。制御回路１は、駆動信号ＶＧ及び制御信号ＶＳを出力したタイミングを示すタイミング信号ＶＴを処理回路２に供給する。
本実施形態は、電流センサ４を有する。電流センサ４は、インダクタ６が放出する電流を検出する。電流センサ４の検出信号は、処理回路２に供給される。
処理回路２は、ＭＯＳトランジスタ１０がオン状態の時にインダクタ６が放出する電流の減衰特性からＭＯＳトランジスタ１０のオン抵抗を算出し、ＭＯＳトランジスタ１０がオフ状態の時にインダクタ６が放出する電流の減衰特性からＭＯＳトランジスタ１０のしきい値電圧Ｖｔｈを算出する。処理回路２は、例えば、演算処理を行うＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）（図示せず）と、演算結果を保存するメモリ（図示せず）を有する。
本実施形態は、ＭＯＳトランジスタ１０の温度を検出する温度センサ５を有する。温度センサ５の検出信号は、劣化判定回路３に供給される。
劣化判定回路３は、処理回路２が算出したＭＯＳトランジスタ１０のオン抵抗ＲＯＮとしきい値電圧Ｖｔｈを、予め設定したオン抵抗ＲＯＮ及びしきい値電圧Ｖｔｈの夫々のしきい値と比較してＭＯＳトランジスタ１０の劣化状態を判定する。劣化判定回路３は、例えば、オン抵抗ＲＯＮが所定のしきい値に対して許容される範囲の抵抗値を超えた場合、あるいは、しきい値電圧Ｖｔｈが所定のしきい値に対して許容される範囲の電圧値を超えた場合に、ＭＯＳトランジスタ１０に劣化が生じていると判定する。
ＭＯＳトランジスタ１０のオン抵抗ＲＯＮ、あるいは、しきい値電圧Ｖｔｈは、ＭＯＳトランジスタ１０の温度によって変化する。従って、ＭＯＳトランジスタ１０の劣化判定の為のしきい値は、例えば、温度に関連付けられた値として劣化判定回路３の所定のテーブル（図示せず）に保存され、劣化判定回路３において処理回路２からの演算結果と比較される。
処理回路２からの演算結果としきい値との比較に基づく判定結果が判定信号ＣＰとして出力される。例えば、処理回路２からのＭＯＳトランジスタ１０のオン抵抗ＲＯＮ、及び、しきい値電圧Ｖｔｈの値が、予め設定したしきい値に対して所定の範囲内にある場合には、ＭＯＳトランジスタ１０は劣化無しと判定され、所定の範囲外の場合には、ＭＯＳトランジスタ１０に劣化有りと判定される。
図２乃至図４を用いて、ＭＯＳトランジスタ１０のオン抵抗ＲＯＮ、及びしきい値電圧Ｖｔｈの検出方法を説明する。図２は、トランジスタがオン状態の場合の還流電流を説明する為の図である。図１の実施形態において、制御回路１からの制御信号ＶＳによりスイッチ１２をオン状態からオフ状態にし、ＭＯＳトランジスタ１０に駆動信号ＶＧＯＮを供給してＭＯＳトランジスタ１０をオン状態にすると、インダクタ６は現状の電流状態を維持して電流を流し続けようとする為、ＭＯＳトランジスタ１０とインダクタ６によって構成される閉ループを還流電流ｉＯＮが流れる。ＭＯＳトランジスタ１０がオン状態の時にインダクタ６が放出する電力Ｐは、Ｐ＝（ＭＯＳトランジスタ１０のオン抵抗ＲＯＮ×還流電流ｉＯＮ ２）で示される。還流電流ｉＯＮは、ＭＯＳトランジスタ１０による電圧降下によって消費される。インダクタ６が単位時間当たりに放出する電力は、ＭＯＳトランジスタ１０において単位時間当たりの熱として消費される。還流電流ｉＯＮは、インダクタ６が放出する電流であり、式（１）で示される。
Figure 2022184529000002
 ここで、Ｉｏは、還流電流ｉＯＮの初期値、Ｌはインダクタ６のインダクタンス、ＲＬＯＯＰは、ＭＯＳトランジスタ１０とインダクタ６の閉ループの抵抗値の合計値を示す。ＲＬＯＯＰは、ＭＯＳトランジスタ１０のオン抵抗ＲＯＮとインダクタ６の寄生抵抗ＲＬを含む。式（１）に示すｉＯＮは減衰特性を示す。還流電流ｉＯＮの初期値Ｉ０は、制御回路１から供給されるタイミング信号ＶＴに応じて、電流センサ４により測定することが出来る。スイッチ１２のオン時間の調整により、初期値Ｉ０の値を調整することが出来る。
図３は、還流電流の減衰特性を説明する為の図である。実線１００は、還流電流ｉＯＮを示す。記述した式（１）を微分すると、係数としてＲＬＯＯＰ／Ｌが得られる。式（１）の微分は、還流電流ｉＯＮの傾きを求めることに等しい。従って、図３に示す還流電流ｉＯＮの所定の時間ｔ１からｔ２までの時間差Δｔにおける還流電流ｉＯＮの電流値ｉ１からｉ２までの電流の変化値Δｉを求めることで、還流電流ｉＯＮの傾きの係数ＲＬＯＯＰ／Ｌを算出することが出来る。
Ｌの値としてインダクタ６の既知の値を用い、また、ＲＬＯＯＰの値からインダクタ６の寄生抵抗の値を引き算することで、ＭＯＳトランジスタ１０のオン抵抗ＲＯＮを算出することが出来る。
電流センサ４を用いて実測した還流電流ｉＯＮと、還流電流ｉＯＮの減衰特性から求めた係数ＲＬＯＯＰ／Ｌを用いて算出した還流電流ｉＯＮのシミュレーションのデータを比較し、その両者の誤差を最小化するフィッティングを行うことで、ＭＯＳトランジスタ１０のオン抵抗ＲＯＮの算出の精度を高めることが出来る。誤差の算出とフィッティングは、処理回路２において実行することが出来る。
図４は、ＭＯＳトランジスタ１０がオフ状態の場合の還流電流を説明する為の図である。ＭＯＳトランジスタ１０とインダクタ６の閉ループに還流電流が流れる状態で、制御回路１から駆動信号ＶＧＯＦＦをＭＯＳトランジスタ１０のゲートに供給してＭＯＳトランジスタ１０をオフにすると、ＭＯＳトランジスタ１０とインダクタ６の閉ループに還流電流ｉＯＦＦが流れる。ＭＯＳトランジスタ１０がオフ状態の時にインダクタ６が放出する電力Ｐは、Ｐ＝（ＭＯＳトランジスタ１０のしきい値電圧Ｖｔｈ×還流電流ｉＯＦＦ）で示される。また、ＭＯＳトランジスタ１０がオフの状態の時の還流電流ｉＯＦＦは式（２）で示される。
Figure 2022184529000003
 ここで、ＶＧＳは、ＭＯＳトランジスタ１０のゲート・ソース間電圧、Ｖｔｈは、ＭＯＳトランジスタ１０のしきい値電圧を示す。式（２）に示す還流電流ｉＯＦＦは、減衰特性を示す。尚、式（２）においては、Ｉｏは、還流電流ｉＯＦＦの初期値を示す。
ＭＯＳトランジスタ１０の性質として、ソース側から電流が注入されると、ゲート電位をしきい値電圧Ｖｔｈ以下に下げても、ソース側から供給される電流によってドレイン電位が下がり、ドレインから見たゲート電位がしきい値電圧Ｖｔｈ以上に上昇して電流が流れる。すなわち、ゲートを中心にして、ソースがドレインとして機能し、ドレインがソースとして対称的、且つ可逆的に機能する性質を有する。この可逆的な機能の性質は、半導体基板（図示せず）の表面に、ソースとドレインが形成される、所謂、プレーナ型の横型ＭＯＳトランジスタが有する。この可逆的な機能の性質を利用して、ＭＯＳトランジスタ１０のゲート・ドレイン間の電圧をしきい値電圧Ｖｔｈとして算出し、ＭＯＳトランジスタ１０の劣化状態を判定する指標とすることが出来る。
ＭＯＳトランジスタ１０を流れる還流電流ｉＯＦＦは、ＭＯＳトランジスタ１０の飽和領域の電流の式に従って流れ、ＭＯＳトランジスタ１０のソース・ドレイン間には、しきい値電圧Ｖｔｈ程度の電圧Ｅが発生する。この電圧Ｅは、ＭＯＳトランジスタ１０がオンするのに必要な電圧であり、還流電流ｉＯＦＦが流れる間は、ＭＯＳトランジスタ１０を定電圧源と見做すことが出来る。還流電流ｉＯＦＦは、ＭＯＳトランジスタ１０による電圧降下によって消費される。インダクタ６が単位時間当たりに放出する電力は、ＭＯＳトランジスタ１０において単位時間当たりの熱として消費される。
既述した還流電流ｉＯＮの減衰特性の場合と同様に、式（２）を微分すると、（Ｉ０－（ＶＧＳ－Ｖｔｈ）／ＲＬＯＯＰ）とＲＬＯＯＰ／Ｌを含む係数が得られる。式（２）の微分は、還流電流ｉＯＦＦの傾きを求めることに等しい。従って、図３に示す還流電流ｉＯＮの場合と同様に、所定の時間差Δｔにおける還流電流ｉＯＦＦの変化値Δｉを求めることで、還流電流ｉＯＦＦの傾きを算出することが出来る。還流電流ｉＯＦＦの初期値Ｉ０は、制御回路１から供給されるタイミング信号ＶＴに応答して、電流センサ４により測定することが出来る。
Ｌの値としてインダクタ６の既知の値を用い、また、ＲＬＯＯＰの値からインダクタ６の寄生抵抗の値を引き算することで、ＭＯＳトランジスタ１０のオン抵抗ＲＯＮを算出することが出来る。尚、ＭＯＳトランジスタ１０のオン抵抗ＲＯＮの値としては、既述した様に、還流電流ｉＯＮの減衰特性から求めた値を用いることが出来る。
ＭＯＳトランジスタ１０のゲート・ソース間電圧ＶＧＳは、ＭＯＳトランジスタ１０のゲートに印加される駆動信号ＶＧＯＦＦの電圧とノードＮ２の電圧の電圧差で示される。ノードＮ２の電圧は、電源７の電圧で定まる。算出した還流電流ｉＯＦＦの傾きと、初期値Ｉ０、ＲＬＯＯＰ、Ｌ、ＶＧＳを用いて演算することで、しきい値電圧Ｖｔｈを算出することが出来る。尚、還流電流ｉＯＦＦの減衰特性からＭＯＳトランジスタ１０の劣化状態を判定する場合には、未知の値として求めるパラメータはＭＯＳトランジスタ１０のオン抵抗ＲＯＮとしきい値電圧Ｖｔｈとなる為、還流電流ｉＯＦＦの減衰特性から３点以上の値を測定して２つ以上の還流電流ｉＯＦＦの減衰特性の傾きを算出する。
還流電流ｉＯＦＦの減衰特性からＭＯＳトランジスタ１０のしきい値電圧Ｖｔｈを算出する場合も、電流センサ４を用いて実測した還流電流ｉＯＦＦの値と、還流電流ｉＯＦＦの減衰特性から求めた（Ｉ０－（ＶＧＳ－Ｖｔｈ）／ＲＬＯＯＰ）とＲＬＯＯＰ／Ｌを含む係数を用いて算出した還流電流ｉＯＦＦのシミュレーションのデータを比較し、その誤差を最小化するフィッティングを行うことで、ＭＯＳトランジスタ１０のしきい値電圧Ｖｔｈの算出の精度を高めることが出来る。誤差の算出とフィッティングは、処理回路２において実行することが出来る。
図５は、劣化検査方法の一つの実施形態を示すフローチャートである。既述した第１の実施形態の劣化検査装置において、図２乃至図４を用いて説明した方法で実行される。
ＭＯＳトランジスタ１０がオン状態の時の還流電流ｉＯＮの減衰特性からＭＯＳトランジスタ１０のオン抵抗ＲＯＮを算出する（Ｓ１０）。還流電流ｉＯＮの減衰特性からＲＬＯＯＰ／Ｌを求めてＭＯＳトランジスタ１０のオン抵抗ＲＯＮを算出する方法は、記述した通りである。
ＭＯＳトランジスタ１０がオフ状態の時の還流電流ｉＯＦＦの減衰特性からＭＯＳトランジスタ１０のしきい値電圧Ｖｔｈを算出する（Ｓ１１）。還流電流ｉＯＦＦの減衰特性からＲＬＯＯＰ／Ｌを求めてＭＯＳトランジスタ１０のしきい値電圧Ｖｔｈを算出する方法は、記述した通りである。
尚、ＭＯＳトランジスタ１０がオフ状態の時の還流電流ｉＯＦＦの減衰特性からＭＯＳトランジスタ１０のしきい値電圧Ｖｔｈを算出し、次に、ＭＯＳトランジスタ１０がオン状態の時の還流電流ｉＯＮの減衰特性からＭＯＳトランジスタ１０のオン抵抗ＲＯＮを算出しても良い。
算出したＭＯＳトランジスタ１０のオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈが所定の範囲内にあるか否かを判定する（Ｓ１２）。すなわち、所定のしきい値と算出したオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈを比較して、所定の範囲内にあるか否かを判定する。
算出したオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈが所定の範囲内にある場合（Ｓ１２：Ｙｅｓ）の場合には、ＭＯＳトランジスタ１０に劣化無しと判定する（Ｓ１３）。算出したオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈが所定の範囲内にない場合（Ｓ１２：Ｎｏ）の場合には、ＭＯＳトランジスタ１０に劣化有りと判定する（Ｓ１４）。
第１の実施形態によれば、ＭＯＳトランジスタ１０とインダクタ６が構成する閉ループを流れる還流電流ｉＯＮ、ｉＯＦＦの減衰特性から、ＭＯＳトランジスタ１０のオン抵抗ＲＯＮ、及び、しきい値電圧Ｖｔｈを算出し、所定のしきい値と比較することで、ＭＯＳトランジスタ１０の劣化状態を容易に判定することが出来る。尚、劣化判定回路３において用いる所定のしきい値は、温度に関連付けた値でなくても良い。例えば、しきい値は所定の許容範囲を設けたしきい値として設定し、温度センサ５は省略する構成でも良い。
（第２の実施形態）
図６は、第２の実施形態の劣化検査装置の構成を示す図。既述した実施形態に対応する構成には、同一符号を付し、重複する記載は必要な場合にのみ行う。以降、同様である。
本実施形態は、ハイサイドにＧａＮ（窒化ガリウム）トランジスタ１０Ｇとシリコンで形成されたスイッチングトランジスタ１０Ｌを有する。ＧａＮトランジスタ１０Ｇは、ドレイン・ソース間の主電流路がＧａＮで構成されるノーマリオン型のＭＯＳトランジスタである。スイッチングトランジスタ１０Ｌは、ノーマリオフ型のＭＯＳトランジスタである。ＧａＮトランジスタ１０Ｇとスイッチングトランジスタ１０Ｌはカスコード接続されている。
制御回路１は、駆動信号ＶＧ１をＧａＮトランジスタ１０Ｇのゲートに供給し、駆動信号ＶＧ２をスイッチングトランジスタ１０Ｌのゲートに供給する。駆動信号ＶＧ１によってＧａＮトランジスタ１０Ｇのオン／オフが制御され、駆動信号ＶＧ２によってスイッチングトランジスタ１０Ｌのオン／オフが制御される。電源ライン８には、正側の電源電圧ＶＤＣ＿Ｐが印加される。
本実施形態は、ローサイドにＧａＮトランジスタ１１Ｇとシリコンで形成されたスイッチングトランジスタ１１Ｌを有する。ＧａＮトランジスタ１１Ｇとスイッチングトランジスタ１１Ｌはカスコード接続されている。制御回路１は、駆動信号ＶＧ３をＧａＮトランジスタ１１Ｇのゲートに供給し、駆動信号ＶＧ４をスイッチングトランジスタ１１Ｌのゲートに供給する。駆動信号ＶＧ３によってＧａＮトランジスタ１１Ｇのオン／オフが制御され、駆動信号ＶＧ４によってスイッチングトランジスタ１１Ｌのオン／オフが制御される。電源ライン９には、負側の電源電圧ＶＤＣ＿Ｍが印加される。
本実施形態は、電源ライン８、９に印加されるＤＣ電圧を所定のＤＣ電圧に変換して出力するＤＣ／ＤＣコンバータにおいて、高耐圧で低損失のＧａＮトランジスタ１０Ｇ、１１Ｇが出力トランジスタとして用いられた場合を示す。ハイサイドのＧａＮトランジスタ１０Ｇ、スイッチングトランジスタ１０Ｌ、及びローサイドのＧａＮトランジスタ１１Ｇ、スイッチングトランジスタ１１Ｌは、ハーフブリッジ回路を構成する。ノードＮ１に接続されるインダクタ６の一端は、ＤＣ／ＤＣコンバータにおいては、負荷（図示せず）側に接続される。ハイサイドのＧａＮトランジスタ１０Ｇの劣化判定においては、図示の様に、インダクタ６はＧａＮトランジスタ１０Ｇとスイッチングトランジスタ１０Ｌと共に閉ループを形成する様に接続される。
ハイサイド側のＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈの算出方法を、図７を用いて説明する。
図７は、ＧａＮトランジスタの導通状態と還流電流の減衰特性との関係を説明する為の図である。図７の上段は、ＧａＮトランジスタ１０Ｇ、スイッチングトランジスタ１０Ｌがオン状態で、還流電流ｉＯＮが流れる状態を示す。
還流電流ｉＯＮは、インダクタ６が放出する電流であり、式（３）で示される。還流電流ｉＯＮは、減衰特性を示す。
Figure 2022184529000004
 ここで、Ｉｏは、還流電流ｉＯＮの初期値、Ｌはインダクタ６のインダクタンス、ＲＬＯＯＰは、ＧａＮトランジスタ１０Ｇ、スイッチングトランジスタ１０Ｌ、及びインダクタ６が構成する閉ループの抵抗値を示す。ＲＬＯＯＰは、ＧａＮトランジスタ１０Ｇとスイッチングトランジスタ１０Ｌのオン抵抗、及びインダクタ６の寄生抵抗ＲＬを含む。
スイッチングトランジスタ１０Ｌのオン抵抗を無視すると、記述した実施形態１の場合と同様となり、還流電流ｉＯＮの減衰特性からＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮを算出することが出来る。また、電流センサ４を用いて実測した還流電流ｉＯＮと、還流電流ｉＯＮの減衰特性から求めた係数ＲＬＯＯＰ／Ｌを用いて算出した還流電流ｉＯＮのシミュレーションのデータを比較し、その誤差を最小化するフィッティングを行うことで、ＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮの算出の精度を高めることが出来る。
図７の下段は、ＧａＮトランジスタ１０Ｇがオフで、スイッチングトランジスタ１０Ｌがオン状態の場合の還流電流ｉＯＦＦが流れる状態を示す。
還流電流ｉＯＦＦは、インダクタ６が放出する電流であり、式（４）で示される。すなわち、還流電流ｉＯＦＦは、減衰特性を示す。
Figure 2022184529000005
 ここで、ＶＧは、ＧａＮトランジスタ１０ＧのゲートとノードＮ２との間の電圧、Ｖｔｈは、ＧａＮトランジスタ１０Ｇのしきい値電圧を示す。式（４）で示す還流電流ｉＯＦＦは、減衰特性を示す。
横型ＭＯＳトランジスタとして形成されるＧａＮトランジスタ１０Ｇの性質としてソース側から電流が注入されると、ゲート電位をしきい値電圧Ｖｔｈ以下に下げても、ソース側から供給される電流によってドレイン電位が下がり、ドレインから見たゲート電位がしきい値電圧Ｖｔｈ以上に上昇して電流が流れる。ソースがドレインとして機能し、ドレインがソースとして機能する可逆的な機能の性質によりＧａＮトランジスタ１０Ｇに電流が流れる。すなわち、還流電流ｉＯＦＦが流れる。この可逆的な機能の性質を利用して、ＧａＮトランジスタ１０Ｇのゲート・ドレイン間の電圧をしきい値電圧Ｖｔｈとして算出し、ＧａＮトランジスタ１０Ｇの劣化状態を判定する指標とすることが出来る。
ＧａＮトランジスタ１０Ｇを流れる還流電流ｉＯＦＦは、ＧａＮトランジスタ１０Ｇの飽和領域の電流の式に従って流れ、ＧａＮトランジスタ１０Ｇのソース・ドレイン間には、しきい値電圧Ｖｔｈ程度の電圧Ｅが発生する。この電圧Ｅは、ＧａＮトランジスタ１０Ｇがオンするのに必要な電圧であり、還流電流ｉＯＦＦが流れる間は、ＧａＮトランジスタ１０Ｇは定電圧源と見做すことが出来る。還流電流ｉＯＦＦはＧａＮトランジスタ１０Ｇによる電圧降下によって消費される。インダクタ６が単位時間当たりに放出する電力は、ＧａＮトランジスタ１０Ｇにおいて単位時間当たりの熱として消費される。
既述した還流電流ｉＯＮの減衰特性の場合と同様に、式（４）を微分すると、係数としてＲＬＯＯＰ／Ｌが得られる。式（４）の微分は、還流電流ｉＯＦＦの傾きを求めることに等しい。従って、図３に示す還流電流ｉＯＮの場合と同様に、所定の時間差Δｔにおける還流電流ｉＯＦＦの変化値Δｉを求めることで、還流電流ｉＯＦＦの傾きを示すＲＬＯＯＰ／Ｌを算出することが出来る。
Ｌの値としてインダクタ６の既知の値を用い、また、ＲＬＯＯＰの値からインダクタ６の寄生抵抗の値を引き算することで、ＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮを算出することが出来る。尚、ＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮの値としては、既述した様に、還流電流ｉＯＮの減衰特性から求めた値を用いることが出来る。ＧａＮトランジスタ１０Ｇのゲート・ソース間電圧ＶＧＳは、ＧａＮトランジスタ１０Ｇのゲートに印加される駆動信号ＶＧＯＦＦとノードＮ２との間の電圧差で示される。ノードＮ２の電圧は、電源ライン８、９に印加される電源電圧ＶＤＣ＿ＰとＶＤＣ＿Ｍにより、例えば、０Ｖに設定される。
図８は、劣化検査方法の他の一つの実施形態を示すフローチャートである。既述した第２の実施形態において実施することが出来る。
ハイサイドとローサイドのスイッチングトランジスタ１０Ｌ、１１Ｌはオン状態にし、ハイサイドとローサイドのＧａＮトランジスタ１０Ｇ、１１Ｇは、オフ状態にする（Ｓ２０）。
ローサイドのＧａＮトランジスタ１１Ｇをオンさせ、インダクタ６に電流が流れる状態にする（Ｓ２１）。これにより、インダクタ６に電力を蓄積する。ＧａＮトランジスタ１１Ｇのオン時間の調整により、還流電流の初期値を調整することが出来る。
ローサイドのＧａＮトランジスタ１１Ｇをオフさせ、ハイサイドのＧａＮトランジスタ１０Ｇとインダクタ６に還流電流が流れる状態にする（Ｓ２２）。
ハイサイドのＧａＮトランジスタ１０Ｇをオンさせる（Ｓ２３）。すなわち、制御回路１から駆動信号ＶＧ１ＯＮをＧａＮトランジスタ１０Ｇのゲートに供給する。
還流電流ｉＯＮの減衰特性からハイサイドのＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮを算出する（Ｓ２４）。既述した様に、還流電流ｉＯＮの減衰特性の傾きを求めることで、オン抵抗ＲＯＮを含むＲＬＯＯＰとインダクタＬの係数ＲＬＯＯＰ／Ｌを算出することが出来る。
ハイサイドのＧａＮトランジスタ１０Ｇをオフさせる（Ｓ２５）。
ローサイドのＧａＮトランジスタ１１Ｇをオンさせ、インダクタ６に電流が流れる状態にする（Ｓ２６）。これにより、インダクタ６に電力を蓄積する。
ローサイドのＧａＮトランジスタ１１Ｇをオフさせ、ハイサイドのＧａＮトランジスタ１０Ｇとインダクタ６に電流が流れる状態にする（Ｓ２７）。すなわち、還流電流ｉＯＦＦが流れる状態にする。
還流電流ｉＯＦＦの減衰特性からハイサイドのＧａＮトランジスタ１０Ｇのしきい値電圧Ｖｔｈを算出する（Ｓ２８）。
算出したハイサイドのＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈが所定の範囲内にあるか否かを判定する（Ｓ２９）。すなわち、所定のしきい値と算出したオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈを比較して、所定の範囲内にあるか否かを判定する。
算出したオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈが所定の範囲内にある場合（Ｓ２９：Ｙｅｓ）には、ハイサイドのＧａＮトランジスタ１０Ｇに劣化無しと判定する（Ｓ３０）。算出したオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈが所定の範囲内にない場合（Ｓ２９：Ｎｏ）のには、ハイサイドのＧａＮトランジスタ１０Ｇに劣化有りと判定する（Ｓ３１）。
第２の実施形態によれば、ハイサイドのＧａＮトランジスタ１０Ｇとインダクタ６が構成する閉ループを流れる還流電流ｉＯＮ、ｉＯＦＦの減衰特性からハイサイドのＧａＮトランジスタ１０Ｇの劣化状態を容易に判定することが出来る。ＧａＮトランジスタ１０Ｇは、使用中に電流コラプスにより、オン抵抗ＲＯＮ、あるいは、しきい値電圧Ｖｔｈが変化する。本実施形態の劣化判定装置は、ＤＣ／ＤＣコンバータを構成するインダクタ６を用いてＧａＮトランジスタ１０Ｇの劣化状態を判定する構成である為、容易に構成することが出来る。
図９は、還流電流の実測値とシミュレーションのデータのフィッティングについて説明する為の図である。第２の実施形態において実行することが出来る。横軸は時間、縦軸は電流を示す。実線１０１は、ハイサイドのＧａＮトランジスタ１０Ｇをオン状態にした場合の還流電流ｉＯＮの減衰特性の実測データを示す。ハイサイドのＧａＮトランジスタ１０Ｇに還流電流が流れる状態にした時間ｔ０から所定の時間遅れたタイミングで、ハイサイドのＧａＮトランジスタ１０Ｇをオン状態にした場合である。
既述した様に、還流電流ｉＯＮは、式（３）で示す減衰特性に従って減衰する。任意の時間ｔ３、ｔ４間の時間差Δｔ１における還流電流ｉＯＮの変化値Δｉ（図示せず）を算出して還流電流ｉＯＮの減衰特性の傾きを求めることで、ハイサイドのＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮを含むＲＬＯＯＰとインダクタＬの係数ＲＬＯＯＰ／Ｌを算出することが出来る。
また、還流電流ｉＯＮの減衰特性から求めた係数ＲＬＯＯＰ／Ｌを用いて算出した還流電流ｉＯＮのシミュレーションのデータと実測データを比較し、その誤差を最小化するフィッティングを行うことで、一点鎖線１１１で示すシミュレーションデータと実線１０１で示す実測データの誤差を最小化して、ＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮの算出の精度を高めることが出来る。誤差の算出とフィッティングは、処理回路２において実行することが出来る。
実線１０２は、ハイサイドのＧａＮトランジスタ１０Ｇをオフ状態にした場合の還流電流ｉＯＦＦの減衰特性の実測データを示す。ハイサイドのＧａＮトランジスタ１０Ｇをオフにした状態で、時間ｔ０において、ローサイドのＧａＮトランジスタ１１Ｇをオフ状態にした場合である。
既述した様に、還流電流ｉＯＦＦは、式（４）で示す減衰特性に従って減衰する。任意の時間ｔ１０、ｔ１１間の時間差Δｔ１１における還流電流ｉＯＦＦの変化値Δｉ、及び時間ｔ１２、ｔ１３間の時間差Δｔ１２における還流電流ｉＯＦＦの変化値Δｉ（図示せず）を算出して還流電流ｉＯＦＦの減衰特性の傾きを求めることで、ハイサイドのＧａＮトランジスタ１０Ｇのしきい値電圧Ｖｔｈを算出することが出来る。
また、還流電流ｉＯＦＦの実測データと、還流電流ｉＯＦＦの減衰特性から求めた係数ＲＬＯＯＰ／Ｌを用いて算出した還流電流ｉＯＦＦのシミュレーションのデータとを比較し、両者の誤差を最小化するフィッティングを行うことで、一点鎖線１１２で示すシミュレーションデータと実線１０２で示す実測データの誤差を最小化し、ＧａＮトランジスタ１０Ｇのしきい値電圧Ｖｔｈの算出の精度を高めることが出来る。誤差の算出とフィッティングは、処理回路２において実行することが出来る。
（第３の実施形態）
図１０は、第３の実施形態の劣化検査装置の構成を示す図である。本実施形態は、ローサイドのＧａＮトランジスタ１１Ｇのオン抵抗ＲＯＮとしきい値電圧Ｖｔｈを算出して、ローサイドのＧａＮトランジスタ１１Ｇの劣化状態を検査する構成の場合を示す。
記述した第２の実施形態のハイサイドのＧａＮトランジスタ１０ＧがローサイドのＧａＮトランジスタ１１Ｇに対応し、ハイサイドのスイッチングトランジスタ１０Ｌがローサイドのスイッチングトランジスタ１１Ｌに対応する。制御回路１による制御の下、ＧａＮトランジスタ１０Ｇ、１１Ｇ、スイッチングトランジスタ１０Ｌ、１１Ｌのオン／オフを制御することで、ローサイドのＧａＮトランジスタ１１Ｇのオン抵抗ＲＯＮ、しきい値電圧Ｖｔｈを算出して、ＧａＮトランジスタ１１Ｇの劣化状態を判定することが出来る。
本実施形態によれば、ＤＣ／ＤＣコンバータを構成するインダクタ６の負荷側の一端をノードＮ３に接続することで、ＤＣ／ＤＣコンバータを構成するローサイドのＧａＮトランジスタ１１Ｇの劣化状態を判定する劣化検査装置を容易に構成することが出来る。
（第４の実施形態）
図１１は、第４の実施形態の劣化検査装置の構成を示す図である。本実施形態は、ＤＣ／ＤＣコンバータの平滑コンデンサ２０を有する。平滑コンデンサ２０は、インダクタ６の一端が接続されたノードＮ４とノードＮ３との間に接続される。平滑コンデンサ２０は、ノードＮ４の電圧を平滑して出力端２１に供給する。出力端２１の出力電圧は、負荷（図示せず）に供給される。ノードＮ１とノードＮ３の間には電源７が接続される。
図１２と図１３を用いて、ローサイドのＧａＮトランジスタ１１Ｇの劣化状態を判定する場合について説明する。図１２は、ローサイドのＧａＮトランジスタ１１Ｇの劣化状態を判定する場合のインダクタ電流ｉＬを説明する為の図である。図１３は、ローサイドのＧａＮトランジスタ１１Ｇの劣化状態を判定する場合の還流電流ｉを説明する為の図である。
ローサイドのＧａＮトランジスタ１１Ｇの劣化状態を判定する場合には、図１２に示す様に、ローサイドのＧａＮトランジスタ１１Ｇ、スイッチングトランジスタ１１Ｌをオフ状態にし、ハイサイドのＧａＮトランジスタ１０Ｇ、及びスイッチングトランジスタ１０Ｌをオン状態にして、電源７、ハイサイドのＧａＮトランジスタ１０Ｇ、スイッチングトランジスタ１０Ｌ、インダクタ６、及び平滑コンデンサ２０で構成されるループを流れるインダクタ電流ｉＬによってインダクタ６をチャージする。
次に、ハイサイドのＧａＮトランジスタ１０Ｇ、スイッチングトランジスタ１０Ｌをオフ状態にして、図１３に示す様に、ローサイドのＧａＮトランジスタ１１Ｇ、スイッチングトランジスタ１１Ｌをオン状態にした時に、インダクタ６、及び平滑コンデンサ２０と共に構成される閉ループをインダクタ６が放出する還流電流ｉが流れ得る状態にする。既述した実施形態と同様に、還流電流ｉが流れ得る状態で、制御回路１による制御の下、ローサイドのＧａＮトランジスタ１１Ｇをオンさせた時の還流電流ｉの減衰特性からローサイドのＧａＮトランジスタ１１Ｇのオン抵抗ＲＯＮを算出し、ローサイドのＧａＮトランジスタ１１Ｇをオフさせた時の還流電流ｉの減衰特性からローサイドのＧａＮトランジスタ１１Ｇのしきい値電圧Ｖｔｈを算出して、ローサイドのＧａＮトランジスタ１１Ｇの劣化状態を判定する。
次に、図１４と図１５を用いて、ハイサイドのＧａＮトランジスタ１０Ｇの劣化状態を判定する場合について説明する。図１４は、ハイサイドのＧａＮトランジスタ１０Ｇの劣化状態を判定する場合のインダクタ電流ｉＬを説明する為の図である。図１５は、ハイサイドのＧａＮトランジスタ１０Ｇの劣化状態を判定する場合の還流電流ｉを説明する為の図である。
ハイサイドのＧａＮトランジスタ１０Ｇの劣化状態を判定する場合には、図１４に示す様に、ハイサイドのＧａＮトランジスタ１０Ｇ、スイッチングトランジスタ１０ｌをオフ状態にし、ローサイドのＧａＮトランジスタ１１Ｇ、及びスイッチングトランジスタ１１Ｌをオン状態にして、ローサイドのＧａＮトランジスタ１１Ｇ、スイッチングトランジスタ１１Ｌ、インダクタ６、及び平滑コンデンサ２０で構成されるループを流れるインダクタ電流ｉＬによってインダクタ６をチャージする。インダクタ電流ｉＬは、平滑コンデンサ２０の電荷の放電によって生成される。平滑コンデンサ２０は、電源として機能する。
次に、ローサイドのＧａＮトランジスタ１１Ｇ、スイッチングトランジスタ１１Ｌをオフ状態にして、図１５に示す様に、ハイサイドのＧａＮトランジスタ１０Ｇ、スイッチングトランジスタ１０Ｌをオン状態にした時に、インダクタ６、平滑コンデンサ２０、及び電源７と共に構成される閉ループをインダクタ６が放出する還流電流ｉが流れ得る状態にする。既述した実施形態と同様、還流電流ｉが流れ得る状態で、制御回路１による制御の下、ハイサイドのＧａＮトランジスタ１０Ｇをオンさせた時の還流電流ｉの減衰特性からハイサイドのＧａＮトランジスタ１０Ｇのオン抵抗ＲＯＮを算出し、ハイサイドのＧａＮトランジスタ１０Ｇをオフさせた時の還流電流ｉの減衰特性からハイサイドのＧａＮトランジスタ１０Ｇのしきい値電圧Ｖｔｈを算出して、ハイサイドのＧａＮトランジスタ１０Ｇの劣化状態を判定する。
本実施形態によれば、平滑コンデンサ２０を備えたＤＣ／ＤＣコンバータの構成をそのまま使用して、ハイサイドのＧａＮトランジスタ１０Ｇ、及びローサイドのＧａＮトランジスタ１１Ｇの劣化状態を判定する劣化検査装置を容易に構成することが出来る。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 制御回路、２ 処理回路、３ 劣化判定回路、４ 電流センサ、５ 温度センサ、６ インダクタ、１０ ＭＯＳトランジスタ、１０Ｇ、１１Ｇ ＧａＮトランジスタ、１０Ｌ、１１Ｌ スイッチングトランジスタ、２０ 平滑コンデンサ。

Claims (7)

  1. ＭＯＳトランジスタと、
    前記ＭＯＳトランジスタの主電流路に直列に接続され、前記ＭＯＳトランジスタがオン状態の時に前記ＭＯＳトランジスタと共に閉ループを構成するインダクタと、
    前記ＭＯＳトランジスタのオン／オフを制御する制御回路と、
    前記インダクタが放出する電流を検出する電流センサと、
    前記ＭＯＳトランジスタがオン状態の時に前記インダクタが放出する電流の減衰特性から前記ＭＯＳトランジスタのオン抵抗を算出し、前記ＭＯＳトランジスタがオフ状態の時に前記インダクタが放出する電流の減衰特性から前記ＭＯＳトランジスタのしきい値電圧を算出する算定回路と、
    を具備することを特徴とする劣化検査装置。
  2. 前記ＭＯＳトランジスタの温度を検出する温度センサを具備することを特徴とする請求項１に記載の劣化検査装置。
  3. 予め設定したオン抵抗及びしきい値電圧のしきい値と、前記算定回路が算出した前記ＭＯＳトランジスタのオン抵抗としきい値電圧とを比較して前記ＭＯＳトランジスタの劣化状態を判定する判定回路を備えることを特徴とする請求項１または２に記載の劣化検査装置。
  4. 前記ＭＯＳトランジスタは、横型ＭＯＳトランジスタであることを特徴とする請求項１から３のいずれか一項に記載の劣化検査装置。
  5. 前記ＭＯＳトランジスタはＧａＮトランジスタであることを特徴とする請求項１から３のいずれか一項に記載の劣化検査装置。
  6. インダクタと共に閉ループを構成するＭＯＳトランジスタがオン状態の時に前記インダクタが放出する電流の減衰特性から前記ＭＯＳトランジスタのオン抵抗を算出するステップと、
    前記ＭＯＳトランジスタがオフ状態の時に前記インダクタが放出する電流の減衰特性から前記ＭＯＳトランジスタのしきい値電圧を算出するステップと、
    を具備することを特徴とする劣化検査方法。
  7. 予め設定したオン抵抗及びしきい値電圧のしきい値と、算出した前記ＭＯＳトランジスタのオン抵抗としきい値電圧とを比較して前記ＭＯＳトランジスタの劣化状態を判定するステップを備えることを特徴とする請求項６に記載の劣化検査方法。
JP2021092445A 2021-06-01 2021-06-01 劣化検査装置及び劣化検査方法 Pending JP2022184529A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021092445A JP2022184529A (ja) 2021-06-01 2021-06-01 劣化検査装置及び劣化検査方法
CN202210208122.4A CN115494363A (zh) 2021-06-01 2022-03-04 劣化检查装置以及劣化检查方法
US17/689,729 US20220381814A1 (en) 2021-06-01 2022-03-08 Deterioration checking apparatus and deterioration checking

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021092445A JP2022184529A (ja) 2021-06-01 2021-06-01 劣化検査装置及び劣化検査方法

Publications (1)

Publication Number Publication Date
JP2022184529A true JP2022184529A (ja) 2022-12-13

Family

ID=84195060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021092445A Pending JP2022184529A (ja) 2021-06-01 2021-06-01 劣化検査装置及び劣化検査方法

Country Status (3)

Country Link
US (1) US20220381814A1 (ja)
JP (1) JP2022184529A (ja)
CN (1) CN115494363A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070208A1 (ja) * 2022-09-30 2024-04-04 ローム株式会社 素子評価装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11601126B2 (en) 2020-12-11 2023-03-07 Psemi Corporation RF switch stack with charge redistribution
US11923838B2 (en) * 2022-06-17 2024-03-05 Psemi Corporation Inductive drain and/or body ladders in RF switch stacks

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9678139B2 (en) * 2011-12-22 2017-06-13 Continental Automotive Systems, Inc. Method and apparatus for high side transistor protection
DE102016109137B3 (de) * 2016-05-18 2017-06-08 Lisa Dräxlmaier GmbH Überwachungsvorrichtung und Überwachungsverfahren
US11128290B2 (en) * 2019-07-24 2021-09-21 Abb Schweiz Ag Temperature-adaptive short circuit protection for semiconductor switches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070208A1 (ja) * 2022-09-30 2024-04-04 ローム株式会社 素子評価装置

Also Published As

Publication number Publication date
CN115494363A (zh) 2022-12-20
US20220381814A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
JP2022184529A (ja) 劣化検査装置及び劣化検査方法
TWI509263B (zh) 電壓檢測電路及用於測量電晶體特性之方法
US7511540B2 (en) Driver circuit for providing an output signal
JP6293623B2 (ja) 半導体検査装置
US20110181252A1 (en) Driving Circuit for Depletion Mode Semiconductor Switches
JP5129701B2 (ja) 過電流検出回路
US8947112B2 (en) Switching apparatus and test apparatus
US11940479B2 (en) System for determining leakage current of a field effect transistor over temperature
US10892749B2 (en) Electronic circuit, method, and non-transitory recording medium
US10778195B2 (en) Gate drive circuit and gate drive system
CN112889015B (zh) 用以改进开关模式电力供应器的安全操作区的方法及设备
US20170077925A1 (en) Semiconductor device
US11031932B2 (en) Power module
CN111948505A (zh) 一种GaN功率器件输出特性的测试电路及控制方法
JP7034041B2 (ja) 半導体装置の検査装置および半導体装置の検査方法
JP7367505B2 (ja) パワー半導体用試験方法およびパワー半導体用試験装置
JP6894983B2 (ja) パワーモジュール
Oishi et al. Input capacitance determination of power MOSFETs from switching trajectories
Bęczkowski et al. Calorimetric measurement methodology for comprehensive soft and hard switching loss characterisation
KR20200002459A (ko) 전류 제어 장치, 스위칭 소자 제어 장치 및 밸브 장치
CN115605769B (zh) 用于测量氮化物基半导体器件的动态导通电阻的设备
JP7427925B2 (ja) ゲート電位制御装置
JP2019129545A (ja) 電力変換装置
CN111095759B (zh) 开关元件控制电路以及功率模块
JP2021069080A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230906