DE69621419T2 - Auffrischstrategie für dram-speicher - Google Patents

Description

Hintergrund der Erfindung
• Die vorliegende Erfindung betrifft ein Verfahren zum Auffrischen von Speicherzellen in einem dynamischen Direktzugriffsspeicher (DRAM) und insbesondere ein Verfahren, mit dem das Refresh-Rauschen auf der Versorgungsspannung eines DRAMs mit CMOS-Elementen verringert wird.
• Wie allgemein bekannt ist, erfordern dynamische Direktzugriffsspeicher ein periodisches Auffrischen der Speicherzellen im DRAM, damit die in den einzelnen Speicherzellen gespeicherten Daten nicht mit der Zeit falsch werden und verfallen. Durch das periodische Auffrischen jeder Speicherzeile in einem DRAM wird jeder der kapazitiven Speicherzellen in der Zeile Energie zugeführt, so daß die in den Speicherzellen gespeicherten Daten nicht verfallen. Das Auffrischen ist daher ein wichtiges Element der Speicherung in flüchtigen Speichern.
• Ein Refresh kann ein CAS-Refresh (Spaltenadressenauswahl) vor RAS-Refresh (Zeilenadressenauswahl) sein oder ein Nur-RAS-Refresh. Ein CAS-vor-RAS-Refresh beinhaltet das Anlegen des CAS-Signals vor dem Anlegen des RAS-Signals, um anzuzeigen, daß der nächste Zyklus ein Refresh-Zyklus ist. In Reaktion auf die Zuführung von CAS vor RAS gibt ein interner Adressenzähler im Speicher die Zeilenadresse der nächsten aufzufrischenden Zeile aus. Ein Nur-RAS-Refresh arbeitet auf eine ähnliche Weise zum Auffrischen von ausgewählten Zeilen des Speichers; die Adresse der aufzufrischenden Zeile wird hier jedoch von einer externen Refresh-Schaltung zugeführt.
• Bei jeder Ausführung eines Refresh erzeugt allerdings der Stromstoß im Refresh-DRAM einen Spannungsabfall auf der Leitung, mit der das DRAM versorgt wird. Das durch den Spannungsabfall verursachte Rauschen in der Versorgungsspannung kann den Betrieb dieses DRAMs oder anderer DRAMs, die mit der gleichen Spannung versorgt werden, beeinflussen. Dies gilt besonders für DRAMs in CMOS-Technologie, da die interne Schaltung solcher DRAMs besonders anfällig gegen plötzliche Spannungsabfälle und Rauschen ist.
• Um große Rauschspannungsspitzen während eines Refresh-Zyklusses zu vermeiden, wurde bereits überlegt, Refresh-Verfahren zu verwenden, bei denen die an benachbarte SIL-Speichermodule (SIMMs) angelegten Refresh-Vorgänge so gestaffelt werden, daß die Refresh-Vorgänge einer nach dem anderen erfolgen und jeweils wenigstens durch einen Taktzyklus getrennt sind.
• Ein Beispiel für einen gestaffelten Refresh ist in der EP 0 320 809 A beschrieben.
• Ein anderes Beispiel eines Verfahrens zum Refreshen von flüchtigen Speicherbänken ist im IBM Technical Disclosure Bulletin Bd. 36 Nr. 10 vom Oktober 1993 in "Staggered Refresh Memory for Personal Computer Systems" beschrieben, wobei gleichzeitig immer die Hälfte der Speicher aufgefrischt wird.
• Um die Größe des durch die Refresh-Zugriffe verursachten Spannungsabfalls zu verringern, werden außerdem für jede Speicherbank Filterkondensatoren vorgesehen, die die Versorgungsspannung während der Hochstromphase hoch halten. Obwohl bei dieser Vorgehensweise der während des Refresh verursachte Spannungsabfall gleichmäßig auf viele Taktzyklen verteilt wird, ist damit das Problem der Verringerung des Spannungsabfalls immer noch nicht optimal gelöst. Der Grund dafür ist, daß manchmal benachbarte Speicherbänke sich einen oder mehrere Filterkondensatoren teilen, so daß, wenn zum Beispiel die erste und die zweite Speicherbank nacheinander aufgefrischt werden, die Filterkondensatoren nicht genügend Aufladezeit haben, um sich wieder auf die nominale Versorgungsspannung aufzuladen. Wenn die sich den gleichen Filterkondensator teilenden Speicherbänke in aufeinanderfolgenden Taktzyklen aufgefrischt werden, besteht daher die Möglichkeit, daß auf der Versorgungsspannungsleitung, die mit den betroffenen Speicherbänken verbunden ist, ein erheblicher Spannungsabfall zu beobachten ist, und daß das sich ergebende Rauschen den Betrieb der DRAMs beeinflußt.
• Ein erfindungsgemäßes Verfahren zum Auffrischen von flüchtigen Speicherbänken wird durch die im Patentanspruch 1 angegebenen Schritte definiert.
• Gemäß einer bevorzugten Ausführungsform sind die ersten, die zweiten und die dritten Speicherbänke CMOS-Speicherbänke.
• Gemäß einer anderen bevorzugten Ausführungsform umfaßt das Verfahren den Schritt des Einleitens eines Refresh einer vierten Speicherbank nach dem Einleiten des Refresh der zweiten Speicherbank, wobei die vierte Speicherbank und die dritte Speicherbank sich eine weitere Filterkapazitanz teilen.
• Gemäß einer weiteren bevorzugten Ausführungsform umfaßt das Verfahren das Auffrischen der dritten Speicherbank und das Auffrischen wenigstens einer weiteren Speicherbank zwischen dem Auffrischen der ersten Speicherbank und dem Auffrischen der zweiten Speicherbank.
Kurzbeschreibung der Zeichnungen
• Fig. 1 ist ein schematisches Blockschaltbild, das zwei Paare von Speicherbänken zeigt, die jeweils einen Filterkondensator gemeinsam haben.
• Fig. 2 ist ein Zeitdiagramm, das die Reihenfolge der Refresh-Zugriffe auf die einzelnen Speicherbänke zeigt, wie sie bei dem bekannten Verfahren ausgeführt werden.
• Fig. 3 ist ein Zeitdiagramm, das die Reihenfolge der Refresh-Zugriffe auf die Speicherbänke der Fig. 1 zeigt, wie sie bei dem Verfahren der vorliegenden Erfindung ausgeführt werden.
• Fig. 4A bis 4C sind Signaldiagramme, die den Spannungsabfall zeigen, der bei einem Refresh für den Fall auftritt, daß (A) ein gestaffeltes, bekanntes Verfahren angewendet wird, um auf benachbarte Speicherbänke zuzugreifen, wenn kein Filterkondensator vorhanden ist; (B) das bekannte Verfahren verwendet wird, um benachbarte Speicherbänke aufzufrischen, die sich den gleichen Filterkondensator teilen; und (C) das Verfahren der vorliegenden Erfindung angewendet wird, um auf benachbarte Speicherbänke in beabstandeten Intervallen zuzugreifen, wobei die Speicherbänke einen gemeinsamen Filterkondensator besitzen.
Genaue Beschreibung der bevorzugten Ausführungsform
• Die Fig. 1 zeigt ein vereinfachtes schematisches Blockschaltbild der Anordnung einer Anzahl von dynamischen Direktzugriffsspeicherbänken (DRAMs) 100 in Verbindung mit einer Spannungsversorgungsleitung 110. Wie in der Fig. 1 gezeigt, teilen sich eine erste DRAM-Bank 120 und eine zweite DRAM-Bank 130 eine Filterkondensatorbank 140. Eine solche Ausführung ist bei Anwendungen üblich, bei denen zum Beispiel ein DIL-Speichermodul (DIMM) so aufgebaut ist, daß sich auf den beiden Seiten einer Leiterplatte DRAMs befinden. Wie der Fachmann weiß, kann die Kondensatorbank 140 eine Anzahl von Kondensatoren aufweisen, die sich die DRAM-Elemente in den DRAM- Bänken 120, 130 teilen. Gleichermaßen teilen sich, wie in der Fig. 1 weiter gezeigt, eine dritte DRAM-Bank 150 und eine vierte DRAM-Bank 160 eine Kondensatorbank 170.
• Im Betrieb erfolgt ein Auffrischen der Speicherzellen in jeder der DRAM- Bänke 120, 130, 150 und 160 in einer vorgegebenen Reihenfolge so, daß der momentane Stromentzug über die Leitung 110 verringert wird. Wie der Fachmann weiß, weist die Spannungsversorgungsleitung 110 eine Impedanz auf, so daß, wenn an einer Stelle längs der Leitung 110 plötzlich Strom abgezogen wird, es möglich ist, daß an dieser Stelle der Leitung 110 ein erheblicher Spannungsabfall zu beobachten ist. Aus diesem Grund sind an einer Anzahl von Orten längs der Spannungsversorgungsleitung 110 die Filterkondensatoren 140, 170 vorgesehen, die die Auswirkungen eines solchen Spannungsabfalls verringern sollen. Außerdem werden die Refresh-Zugriffe, die oft für plötzliche Stromabzüge auf der Leitung 110 verantwortlich sind, so gestaffelt, daß der Gesamtstrom, der an einer beliebigen Stelle längs der Leitung 110 abfließt, verringert wird.
• Bestimmte bisherige Verfahren zum Verringern des Stromabflusses an einem gegebenen Ort längs der Leitung 110 umfaßten das Staffeln des Auffrischens jeder der einzelnen DRAM-Bänke so, daß nicht gleichzeitig auf die Zeilenadressenzugriffleitung der DRAM-Bänke 120, 130, 150, 160 zugegriffen wird. Wie in der Fig. 2 gezeigt, wird zum Einleiten der Refresh-Operation auf die Spaltenadressenzugriffleitung zugegriffen und danach aufeinanderfolgend auf jede der Zeilenadressezugriffleitungen (d. h. entsprechend den einzelnen Zugriffen auf die DRAM-Bank 120, 130, 150 bzw. 160). Wenn jedoch die Zeilenadressenzugriffsignale in schneller Folge an DRAM-Bänke angelegt werden, die sich den gleichen Filterkondensator teilen, ist es möglich, daß die Filterkondensatoren nicht genügend Zeit haben, sich von dem Stromabfluß zu erholen, der dem ersten Zeilenadressenzugriff folgt, so daß der zusätzliche Stromabfluß, der dem Anlegen des zweiten Zeilenadressenzugriffsignals folgt, einen Spannungsabfall auf der Leitung 110 zur Folge hat, der von einem Spannungspegel ausgeht, der bereits unter dem normalen Spannungspegel liegt. Dieser Fall ist in den Fig. 4A und 4B gezeigt. Dabei zeigt die Fig. 4A den Spannungsabfall, der auf der Leitung 110 zu den DRAM-Bänken 120, 130 zu beobachten ist, wenn das RAS-2-Signal unmittelbar nach dem RAS-1-Signal angelegt wird (wie es in der Fig. 2 gezeigt ist) und wenn kein Filterkondensator 140 vorhanden ist. Die Fig. 4A zeigt damit die große Nähe der Spannungsabfälle, die an den Spannungseingängen der Speicherbänke 120, 130 zu beobachten sind, wenn diese benachbarten Speicherbänke in aufeinanderfolgenden Taktzyklen aufgefrischt werden.
• Da an der Leitung 110 in der Nähe der DRAM-Bänke 120, 130 der Filterkondensator 140 liegt, ist der in der Fig. 4B gezeigte Spannungsabfall zu beobachten. Auch wenn der an den Spannungsversorgungseingängen der DRAM-Bänke 120, 130 zu beobachtende Spannungsabfall zuerst nicht so groß ist wie der Spannungsabfall, der ohne Kondensator 140 zu erwarten ist, ist dann, wenn der zweite Spannungsabfall auftritt, während sich die Spannung auf der Leitung 110 in der Nähe der DRAM-Bänke 120, 130 noch nicht wieder auf ihren ursprünglichen Wert erholt hat, nach dem Anlegen des zweiten Zeilenadressenzugriffsignals ein großer Abfall zu beobachten. In manchen Fällen hat das bekannte Verfahren daher einen erheblichen Spannungsabfall an den Spannungsversorgungseingängen benachbarter DRAM-Bänke zur Folge, wenn das Auffrischen in schneller Folge erfolgt, so daß der Filterkondensator 140 keine Zeit hat, sich vom ersten Spannungsabfall zu erholen. Dieses Problem tritt in noch stärkerem Maße auf, wenn die DRAM-Bänke 120, 130 in CMOS-Technologie ausgeführt sind, da die CMOS-Technologie bei solchen Spannungsabfällen besonders anfällig gegen Rauschen ist.
• In der Fig. 3 ist jedoch ein gemäß der Lehre der vorliegenden Erfindung verbessertes Verfahren für das Zugreifen auf die DRAM-Bänke beim Auffrischen dargestellt. Wie in der Fig. 3 gezeigt, wird die Folge der DRAM-Auffrischungen so geändert, daß in aufeinanderfolgenden Taktzyklen nicht auf DRAM-Bänke zugegriffen wird, die sich die gleichen Filterkondensatoren teilen. Das heißt, daß, wie in der Fig. 3 gezeigt, der Zeilenadressenzugriff zugeführt wird, der zum Auffrischen der zweiten DRAM-Bank 130 verwendet wird, gefolgt vom Zeilenadressenzugriffsignal, das zum Auffrischen der vierten DRAM-Bank 160 verwendet wird, gefolgt von dem Zeilenadressenzugriffsignal, das zum Auffrischen der ersten DRAM-Bank 120 verwendet wird, dem schließlich das Zeilenadressenzugriffsignal folgt, das zum Auffrischen der dritten DRAM-Bank 150 verwendet wird. Aus der Fig. 3 ist damit ersichtlich, daß niemals Refresh-Vorgänge für Speicherbänke in aufeinanderfolgenden Taktzyklen eingeleitet werden, die sich den gleichen Filterkondensator teilen.
• Der Nutzen dieser verbesserten Refresh-Abfolge ist in der Fig. 4C dargestellt. Wie in der Fig. 4C gezeigt, sind die Spannungsabfälle so weit voneinander entfernt, daß der Kondensator 140 genügend Zeit hat, sich auf den ursprünglichen 5-Volt-Pegel zu erholen, bevor der nächste Spannungsabfall am Kondensator 140 zu beobachten ist. Auf diese Weise treten an den Versorgungsspannungseingängen der DRAM-Bänke 120, 130 nur geringe Spannungsabfälle in Erscheinung. Das gleiche gilt für die DRAM-Bänke 150, 160. Das Verfahren der vorliegenden Erfindung mit einer verbesserten Refresh-Abfolge stellt damit sicher, daß an keinem der DRAM-Bänke 120, 130, 150 und 160 ein erheblicher Spannungsabfall zu beobachten ist.
• Zwar ist die bevorzugte Ausführungsform der vorliegenden Erfindung vorstehend im Detail beschrieben, der Fachmann erkennt jedoch, daß offensichtlich bestimmte Modifikationen erfolgen können, ohne daß vom Geist oder den zentralen Eigenschaften der vorliegenden Erfindung abgewichen wird. Zum Beispiel kann die Erfindung auch bei einem System verwendet werden, bei dem anstelle CAS-vor-RAS-Auffrischungen Nur- RAS-Auffrischungen ausgeführt werden. Die obige Beschreibung ist daher als beispielhaft und nicht als einschränkend zu verstehen. Der Umfang der vorliegenden Erfindung ist nur gemäß den folgenden Ansprüchen zu interpretieren.

Claims (5)

1. Verfahren zum Auffrischen von flüchtigen Speicherbänken, gekennzeichnet durch folgende Schritte:

Einleiten eines Refresh einer ersten Speicherbank (120), die mindestens einen Filterkondensator (140) mit einer zweiten Speicherbank (130) gemeinsam hat, der zum Ausfiltern von Spannungsabfällen auf einer Spannungsversorgungsleitung (110) verwendet wird, wobei ein erster Versorgungsspannungsabfall an dem genannten mindestens einen Filterkondensator (140) jedesmal dann auftritt, wenn an der ersten Speicherbank (120) ein Refresh vorgenommen wird, und ein zweiter Versorgungsspannungsabfall an dem genannten mindestens einen Filterkondensator (140) jedesmal dann auftritt, wenn ein Refresh an der zweiten Speicherbank (130) vorgenommen wird;

Einleiten eines Refresh einer dritten Speicherbank (150), die sich den genannten mindestens einen Filterkondensator (140) nicht mit der ersten und der zweiten Speicherbank (120, 130) teilt, nachdem der genannte Refresh der ersten Speicherbank (120) eingeleitet wurde; und

Durchführen eines Refresh der zweiten Speicherbank (130), nachdem der Refresh der dritten Speicherbank (150) eingeleitet wurde, wobei der Refresh der dritten Speicherbank (150) eine ausreichende Zeit zwischen dem Refresh der ersten Speicherbank (120) und dem Refresh der zweiten Speicherbank (130) einfügt, um zu verhindern, daß der genannte erste Spannungsabfall und der genannte zweite Spannungsabfall einander unter Bildung eines größeren Spannungsabfalls an dem einen Filterkondensator (140) überlappen.

2. Verfahren nach Anspruch 1, wobei die erste, die zweite und die dritte Speicherbank (I20, 130, 150) CMOS-Speicherbänke sind.

3. Verfahren nach Anspruch 1, mit einem Schritt zum Einleiten eines Refresh einer vierten Speicherbank (160) im Anschluß an das Einleiten des Refresh der zweiten Speicherbank (130), wobei sich die vierte Speicherbank (160) und die dritte Speicherbank (150) einen anderen Filterkondensator (170) teilen.

4. Verfahren nach Anspruch 1, wobei der genannte Refresh jeweils ein CAS-vor- RAS-Refresh ist.

5. Verfahren nach Anspruch 1, wobei der Refresh der dritten Speicherbank (150) und der Refresh mindestens einer zusätzlichen Speicherbank zwischen dem Refresh der ersten Speicherbank (120) und dem Refresh der zweiten Speicherbank (130) erfolgt.