KR970707554A - 디램(dram)에 대한 리프레쉬 전략(refresh strategy for drams) - Google Patents

디램(dram)에 대한 리프레쉬 전략(refresh strategy for drams)

Info

Publication number
KR970707554A
KR970707554A KR1019970703236A KR19970703236A KR970707554A KR 970707554 A KR970707554 A KR 970707554A KR 1019970703236 A KR1019970703236 A KR 1019970703236A KR 19970703236 A KR19970703236 A KR 19970703236A KR 970707554 A KR970707554 A KR 970707554A
Authority
KR
South Korea
Prior art keywords
refresh
memory bank
memory
banks
memory banks
Prior art date
Application number
KR1019970703236A
Other languages
English (en)
Other versions
KR100248259B1 (ko
Inventor
엘. 랜달 주니어 모우트
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR970707554A publication Critical patent/KR970707554A/ko
Application granted granted Critical
Publication of KR100248259B1 publication Critical patent/KR100248259B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

공통 필터링 커패시터들을 공유하지 않는 디램 뱅크들을 순차적으로 액세스하는 것이 예기되는 다이내믹 랜덤 액세스 메모리(DRAM) 뱅크들을 리프레쉬 주기들 동안 액세스하는 개선된 방법. 이런 방법으로, 연속적인 클럭 싸이클들 동안 동일한 필터링 커패시터들에서의 리프레쉬 액세스들로 인해 유발되는 전압 강하들이 관찰되지 않아서, 동일한 커패시터에 다른 리프레쉬가 발생되기 전에 필터링 커패시터들이 공급전압을 원래의 전압 레벨로 복귀시킬 수 있는 충분한 회복 시간을 가질 수 있다. 이런 방법으로, 디램 뱅크들에 대한 전압 공급 입력들에서의 두드러진 전압 강하가 완화된다.

Description

디램(DRAM)에 대한 리프레쉬 전략(REFRESH STRATEGY FOR DRAMS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 각각이 하나의 필터링 커패시터를 공유한 두쌍의 메모리 뱅크들을 도시한 개략적 블록 다이아그램이다. 제3도는 본 발명의 방법에 따라 제1도에 도시된 메모리 뱅크들에 대한 리프레쉬 액세스 순서를 도시한 타이밍 다이아그램이다. 제4c도는 리프레쉬동안 발생하는 전압 강하를 도시한 신호 다이아그램으로서, 그 사이에 필터링 커패시터가 공유되고, 일정간격으로 이격된 인접한 메모리 뱅크들을 액세스하는데 사용되는 본 발명의 방법의 경우를 도시한 것이다.

Claims (8)

  1. 전압 공급 라인 상에서의 전압 강하를 여과하여 제거하는 데 사용되는 적어도 하나의 공통 필터링 커패시터를 공유하는 휘발성 메모리 뱅크들을 리프레쉬하는 방법에 있어서, 상기 적어도 하나의 필터링 커패시터를 제2메모리 뱅크와 공유하는 제1메모리 뱅크에 대한 리프레쉬를 시작하는 단계；상기 제1메모리 뱅크에 대한 상기 리프레쉬를 시작한 후, 상기 적어도 하나의 필터링 커패시터를 상기 제1 및 제2메모리 뱅크들과 공유하지 않는 제3메모리 뱅크에 대한 리프레쉬를 시작하는 단계； 및 상기 제3메모리 뱅크에 대한 상기 리프레쉬를 시작한 후, 상기 제2메모리 뱅크를 리프레쉬하는 단계를 구비하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 제1, 제2 및 제3메모리 뱅크들은 CMOS 메모리 뱅크들인 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 제2메모리 뱅크에 대한 상기 리프레쉬를 시작한 후, 제4메모리 뱅크에 대한 리프레쉬를 시작하는 단계를 더 구비하고, 상기 제4메모리 뱅크와 상기 제3메모리 뱅크는 서로 다른 필터링 커패시터를 공유하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 리프레쉬는 RAS 전 CAS 리프레쉬를 구비하는 것을 특징으로 하는 방법.
  5. 적어도 하나의 공통 커패시터를 공유하는 메모리 뱅크들을 리프레쉬하는 동안 발생하는 공급 전압 강하를 감소시키는 방법에 있어서, 상기 공급 전압 강하는 상기 메모리 뱅크들들에서 리프레쉬가 일어날때마다 나타나고 리프레쉬 싸이클들 사이의 시간은, 상기 제1 및 제2메모리 뱅크들 중의 하나 또는 다른 하나에 대한 단독 리프레쉬보다, 상기 제1 및 제2메모리 뱅크들에 대한 즉각적이고 연속적인 리프레쉬들이 상기 제1 및 제2메모리 뱅크들에서 더 큰 공급 전압 강하를 초래할 만한 시간인 방법에 있어서, 상기 적어도 하나의 커패시터를 제2메모리 뱅크와 공유하는 제1메모리 뱅크에 대한 리프레쉬를 시작하는 단계； 및 상기 제1 및 제2메모리 뱅크들 중 하나 또는 다른 하나에 대한 단독의 리프레쉬보다 상기 제2메모리 뱅크에 대한 상기 리프레쉬가, 상기 제1 및 제2메모리 뱅크들에서 더 큰 공급 전압 강하를 초래하지 않도록, 충분한 수의 리프레쉬 싸이클들 후, 상기 제2메모리 뱅크에 대한 리프레쉬를 시작하는 단계를 구비하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 제1메모리 뱅크에 대한 상기 리프레쉬의 상기 시작과, 상기 제2메모리 뱅크에 대한 상기 리프레쉬의 상기 시작 사이에, 적어도 하나의 다른 메모리 뱅크가 리프레쉬되는 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 상기 충분한 수의 리프레쉬 싸이클들은 한번의 리프레쉬 싸이클인 것을 특징으로 하는 방법.
  8. 제5항에 있어서, 상기 리프레쉬는 RAS 전 CAS 리프레쉬를 구비하는 것을 특징으로 하는 방법.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019970703236A 1995-09-14 1996-06-27 디램에 대한 리프레쉬 전략 KR100248259B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/527,950 US5654929A (en) 1995-09-14 1995-09-14 Refresh strategy for DRAMs
US8/527,950 1995-09-14
US08/527,950 1995-09-14

Publications (2)

Publication Number Publication Date
KR970707554A true KR970707554A (ko) 1997-12-01
KR100248259B1 KR100248259B1 (ko) 2000-03-15

Family

ID=24103635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970703236A KR100248259B1 (ko) 1995-09-14 1996-06-27 디램에 대한 리프레쉬 전략

Country Status (12)

Country Link
US (1) US5654929A (ko)
EP (1) EP0792506B1 (ko)
JP (1) JP4166274B2 (ko)
KR (1) KR100248259B1 (ko)
CN (1) CN1130730C (ko)
AU (1) AU6393496A (ko)
DE (1) DE69621419T2 (ko)
FI (1) FI113572B (ko)
IN (1) IN192635B (ko)
RU (1) RU2163035C2 (ko)
TW (1) TW303469B (ko)
WO (2) WO1997010602A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610493B1 (en) 1993-06-17 2003-08-26 Brigham And Women's Hospital Screening compounds for the ability to alter the production of amyloid-β peptide
US5841686A (en) * 1996-11-22 1998-11-24 Ma Laboratories, Inc. Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate
KR100243335B1 (ko) * 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
DE19855445C1 (de) * 1998-12-01 2000-02-24 Siemens Ag Vorrichtung zur Verringerung der elektromagnetischen Emission bei integrierten Schaltungen mit Treiberstufen
JP4270707B2 (ja) * 1999-04-09 2009-06-03 株式会社東芝 ダイナミック型半導体記憶装置
US7124285B2 (en) * 2001-03-29 2006-10-17 Intel Corporation Peak power reduction when updating future file
US6532175B1 (en) * 2002-01-16 2003-03-11 Advanced Micro Devices, In. Method and apparatus for soft program verification in a memory device
CN101042933B (zh) * 2007-04-12 2010-05-19 复旦大学 非挥发sram单元、阵列及其操作方法和应用
CN101504865B (zh) * 2009-03-06 2011-06-22 成都市华为赛门铁克科技有限公司 存储系统的数据处理方法及存储设备
JP6314673B2 (ja) * 2014-06-11 2018-04-25 富士電機株式会社 半導体装置
KR20160013624A (ko) * 2014-07-28 2016-02-05 에스케이하이닉스 주식회사 리프레쉬 회로
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US11200944B2 (en) 2017-12-21 2021-12-14 SK Hynix Inc. Semiconductor memory apparatus operating in a refresh mode and method for performing the same
KR20190075341A (ko) 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) * 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887240A (en) * 1987-12-15 1989-12-12 National Semiconductor Corporation Staggered refresh for dram array
JPH06338187A (ja) * 1993-05-27 1994-12-06 Melco:Kk Ｄｒａｍを用いたメモリ装置
US5465237A (en) * 1994-12-01 1995-11-07 Advanced Peripherals Labs, Inc. RAS encoded generator for a memory bank

Also Published As

Publication number Publication date
AU6393496A (en) 1997-04-01
DE69621419T2 (de) 2003-01-16
DE69621419D1 (de) 2002-07-04
FI972050A (fi) 1997-05-14
WO1997010601A1 (en) 1997-03-20
JPH10509269A (ja) 1998-09-08
CN1169205A (zh) 1997-12-31
US5654929A (en) 1997-08-05
KR100248259B1 (ko) 2000-03-15
CN1130730C (zh) 2003-12-10
FI113572B (fi) 2004-05-14
IN192635B (ko) 2004-05-08
EP0792506A1 (en) 1997-09-03
WO1997010602A1 (en) 1997-03-20
EP0792506A4 (en) 1998-08-19
JP4166274B2 (ja) 2008-10-15
EP0792506B1 (en) 2002-05-29
FI972050A0 (fi) 1997-05-14
TW303469B (ko) 1997-04-21
RU2163035C2 (ru) 2001-02-10

Similar Documents

Publication Publication Date Title
KR970707554A (ko) 디램(dram)에 대한 리프레쉬 전략(refresh strategy for drams)
KR890010904A (ko) 동적 랜덤 억세스 메모리(DRAM) 어레이의 스태거 리프레시(staggered refresh)
WO1992011638A3 (en) Hidden refresh of a dynamic random access memory
RU97110100A (ru) Способ регенерации для динамических запоминающих устройств с произвольным доступом
JPH0218780A (ja) リフレッシュ回路
JP2003257178A (ja) 半導体メモリ装置
DE60143268D1 (de) Verfahren und system zum verbergen des auffrischen
KR940010095A (ko) 고속 셀프 리프레쉬 텀을 가지는 개량된 다이너믹 랜덤 액세스 메모리장치
US6563756B2 (en) Memory device with reduced refresh noise
KR20020042030A (ko) 리프레쉬 수행시간이 감소될 수 있는 다중 뱅크를구비하는 반도체 메모리 장치 및 리프레쉬 방법
KR0121776B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 장치
KR100480553B1 (ko) 디램장치의리프레쉬제어방법
US20050088894A1 (en) Auto-refresh multiple row activation
KR0161471B1 (ko) 디램의 페이지모드 동작방법
JP2009176343A (ja) 半導体記憶装置
JPH0413795B2 (ko)
JP2758828B2 (ja) メモリリフレッシュ制御回路
JPS61997A (ja) ダイナミツクメモリ・リフレツシユ回路
JPH06176566A (ja) メモリリフレッシュ方式
JPH05303887A (ja) ダイナミック・ランダム・アクセス・メモリに対するアクセス方法
JPH04132078A (ja) メモリリフレッシュ方式
JPH01146194A (ja) ダイナミック型半導体記憶装置
JPH01227298A (ja) Ｄｒａｍのリフレッシュ装置
JPS60242589A (ja) 擬似スタテイツクｒａｍ
KR950024072A (ko) 캐쉬 메모리 용량 검출방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee