DE69511138T2

DE69511138T2 - Schaltung zur Steuerung von Spannungen zwischen Wanne und Source von Transistoren einer logischen MOS-Schaltung und Servosystem zu seiner Leistungsversorgung

Info

Publication number: DE69511138T2
Application number: DE69511138T
Authority: DE
Inventors: Matthijs Daniel Pardoen; Vincent Von Kaenel
Original assignee: Centre Suisse dElectronique et Microtechnique SA CSEM
Current assignee: Centre Suisse dElectronique et Microtechnique SA CSEM
Priority date: 1994-03-25
Filing date: 1995-03-23
Publication date: 2000-03-02
Anticipated expiration: 2015-03-24
Also published as: CA2145358A1; CA2145358C; EP0674252B1; EP0674252A1; JPH0897374A; US5682118A; DE69511138D1; FR2717918A1; FR2717918B1

Description

Die vorliegende Erfindung betrifft Schaltungen, die in CMOS-Technologie verwirklicht sind und bei denen Transistoren mindestens eines Leitfähigkeitstyps in einem gemeinsamen Topf angeordnet sind, der in dem Substrat der integrierten Schaltung vorgesehen ist.
Schaltungen dieses Typs haben die Besonderheit, daß sie mit einer geregelten "Polarisationsspannung" des Topfes arbeiten können, um die Schwellwertspannung der Transistoren zu verstellen, im wesentlichen mit dem Ziel, den Verbrauch der Schaltung zu verringern.
Eine solche Schaltung ist in der Patentanmeldung PCT/WO94/01890 beschrieben. In diesem Fall sucht man vor allem, die Schaltung mit unterschiedlichen Versorgungsspannungen betreiben zu können, wobei eine einwandfreie Funktionsweise der Transistoren garantiert bleibt. Zu diesem Zweck empfängt der gemeinsame Topf eine "Polarisationsspannung", die in Abhängigkeit von einem die erwünschte Versorgungsspannung darstellenden Steuersignal geregelt wird, derart, daß die Schwellwertspannungen der in dem fraglichen Topf angeordneten Transistoren daran angepaßt werden. Auf diese Weise kann der Verbrauch der integrierten Schaltung an die Betriebsbedingungen, die man ihr je nach den Umständen aufprägen möchte, anpassen. Wenn beispielsweise ein mit einer solchen Schaltung ausgerüsteter Computer "im Wachzustand" ist, wird die Schwellwertspannung des Topfes an diesen Betriebszustand angepaßt, um einen Betrieb der Schaltung mit einer schwächeren Versorgungsspannung zu ermöglichen.
Es ist in der Tat allgemein bekannt, daß die Steuerung der Schwellwertspannungen der MOS-Transistoren (und somit der Topfspannungen) ein größeres Problem ist, wenn einerseits die Betriebssicherheit der Schaltungen und andererseits ein minimaler Verbrauch der Schaltungen sichergestellt werden sollen, insbesondere wenn die Schwellwertspannungen niedrig sind.
Dieses Problem wird insbesondere dann kritisch, wenn die Schaltungen von einer Quelle begrenzter Energie wie z. B. einer Batterie oder elektromagnetischer Strahlung gespeist werden. Zu den Technologien, die für Anwendungen eines geringen Verbrauchs eingesetzt werden, gehört die CMOS-Technologie (Complementary Metal Oxide Semiconductor). Bei dieser Technologie findet die vorliegende Erfindung eine besonders zweckmäßige Anwendung. Die CMOS-Technologie wird daher als Grundlage für die folgende Beschreibung genommen; es ist jedoch zu beachten, daß sie auch in analoger Weise bei anderen Technologien vom MOS-Typ verwendet werden kann.
Bei der CMOS-Technologie ist die von einem Logikgatter verbrauchte Leistung Pt gleich der Summe aus der dynamischen Leistung Pdyn und der statischen Leistung Pstat und läßt sich wie folgt ausdrücken:
Hierin sind IDSn und IDSp die speziellen Drainströme bei schwacher Inversion der MOS-Transistoren vom Typ N bzw. vom Typ p, f die Umschaltfrequenz des Logikgatters, C die Gesamtheit seiner am Ausgang anliegenden parasitären Kapazitäten, V seine Versorgungsspannung, nn und nP die Steilheit bei schwacher Inversion der MOS-Transistoren vom Typ n bzw. vom Typ p, die dieses Logikgatter bilden, Vtn und Vtp die Schwellwertspannungen der MOS-Transistoren vom Typ n bzw. vom Typ p und UT der Wert des thermischen Potentials dieser MOS-Transistoren. Aus dieser Beziehung ist ersichtlich, daß ein Parameter, der eine beträchtliche Verringerung der von der Logikschaltung verbrauchten Leistung ermöglicht, die Versorgungsspannung V ist, denn dieser Parameter erscheint in der obigen Formel (1) im Quadrat.
Indessen wird die Verzögerung Td eines Logikgatters bei starker Inversion durch die folgende Beziehung ausgedrückt.
Hierin ist β/2n ein technologischer Faktor für jeden MOS-Transistor. Durch Absenken allein der Versorgungsspannung vergrößert sich, wie man sieht, die Verzögerung des Logikgatters. Um zu vermeiden, daß die Betriebsgeschwindigkeit kleiner wird, wenn die Versorgungsspannung V abgesenkt wird, müssen auch die Schwellwertspannungen abgesenkt werden. Von einem technologischen Standpunkt aus ist es möglich, die Schwellwertspannungen Vt der MOS-Transistoren abzusenken. In jedem Fall erhält dann die statische Komponente der von dem Logikgatter verbrauchten Leistung eine größere Bedeutung (s. Formel (1)). Außerdem erreicht die Streuung der Schwellwertspannungen aufgrund der Technologie oder ihrer Änderung aufgrund der Temperatur ohne weiteres einen relativ großen Wert von ± 200 mV. Das Vorhandensein eines solchen Schwankungsbereichs für den Wert der Schwellwertspannungen läßt ein sicheres Erreichen des Verbrauchsminimums nicht zu.
Indessen ist es möglich, auf die Schwellwertspannung eines MOS-Transistors durch elektronische Mittel einzuwirken. Wie bereits in der oben erwähnten Patentanmeldung angedeutet, kann diese Einwirkung in Form einer "Polarisation" der Topfspannung bezüglich der Sources der in diesem Topf verwirklichten MOS- Transistoren erfolgen. Zu diesem Zweck müssen die MOS-Transistoren, denen man eine vorgegebene Versorgungsspannung aufprägen möchte, einerseits sämtlich vom selben Leitfähigkeitstyp sein und andererseits in einem gegenüber den Versorgungsspannungen isolierten Topf eingesetzt sein. Wie ohne weiteres verständlich, müssen - wenn mehrere unterschiedliche Schwellwertspannungen erwünscht sind - umso mehr gegeneinander isolierte Töpfe vorgesehen werden, wobei hier unter dem Ausdruck "derselbe Topf" entweder ein einzelner Topf oder mehrere elektrisch verbundene Töpfe zu verstehen ist.
Wie erinnerlich, wird, wenn das Substrat vom Typ n ist, die in Fig. 1 dargestellte vereinfachte Struktur für einen Transistor vom Typ n verwendet. Er ist in einen Topf 2 vom Typ p eingesetzt, wobei der Topf seinerseits in ein Substrat vom Typ n eingesetzt ist. Der MOS-Transistor 1 ist zusammengesetzt aus zwei Bereichen 4 und 5 vom Typ n bzw. der Source und dem Drain, die in dem Topf 2 gebildet sind, sowie einer das Gate bildenden isolierten Schicht 6.
Ein Bereich 7 vom Typ p ist in den Topf 2 diffundiert, um die "Polarisation" des letzteren zu ermöglichen. Ferner ist ein Bereich 8 vom Typ n in das Substrat 3 diffundiert, um eine Spannung, beispielsweise die Versorgungsspannung V+ an den MOS-Transistor 1 und weitere Transistoren (nicht gezeigt), die die im Substrat 3 verwirklichte Schaltung bilden, anlegen zu können.
Die in Fig. 1 dargestellte Struktur bildet nicht nur den MOS-Transistor 1, sondern auch mehrere Diodenverknüpfungen zwischen den benachbarten n- und p- Bereichen. Hieraus folgt, daß parasitäre bipolare Elemente von der gleichen Struktur gebildet werden. Die Fig. 2 zeigt die hauptsächlichen parasitären bipolaren Elemente, die dem MOS-Transistor 1 der Fig. 1 zugeordnet sind. So sind in Fig. 2 das Schema des MOS-Transistors 1 und die Schemata der parasitären bipolaren Transistoren 10, 11 und 12 zu sehen. Der bipolare Transistor 10 ist zu dem MOS-Transistor 1 parallel geschaltet, wobei der Kollektor und Emitter des bipolaren Transistors 11 zwischen dem Drain des MOS-Transistors 1 und der Versorgungsspannung V+ gebildet sind, während der Kollektor und der Emitter des bipolaren Transistors 12 zwischen der Source des MOS-Transistors 1 und der Versorgungsspannung V+ gebildet sind. Die Basen dieser parasitären Transistoren sind sämtlich mit dem Topf des MOS-Transistors verbunden.
Die bipolaren Transistoren 11 und 12 können durch bekannte Mittel technologischer oder topologischer Art im Hinblick auf den Betrieb des MOS-Transistors 1 praktisch außer Betrieb gesetzt werden. Allein die Wirkung des bipolaren Transistors 10 läßt sich durch diese Mittel nicht vollständig eliminieren, da sein Kollektor- Emitter-Strom immer parallel zu dem Drain-Source-Strom des MOS-Transistors 1 fließt.
Wie in Fig. 1 zu sehen ist, ist die zwischen dem Topf und der Source des MOS-Transistors 1 angelegte Spannung in gleicher Weise zwischen der Basis und dem Emitter des bipolaren Transistors 10 angelegt, und sie kann derart sein, daß sie den Kollektor-Emitter-Strom des letzteren modifiziert. In analoger Weise gilt dasselbe für die MOS-Transistoren vom Typ p, die aus Vereinfachungsgründen nicht dargestellt wurden.
Die Ströme eines MOS-Transistors bei starker und bei schwacher Inversion werden durch die folgenden bekannten Formeln wiedergegeben:
und
in denen β und Kw Konstanten sind.
Im übrigen läßt sich die Schwellwertspannung Vt eines MOS-Transistors in erster Näherung durch die folgende Beziehung ausdrücken:
(5) Vt = Vto - VBS(n - 1)
in der Vto die durch die Technologie festgelegte Schwellwertspannung darstellt und VBS der Spannungsunterschied zwischen dem Topf und der Source des Transistors ist.
Die obigen Formeln 3 und 5 zeigen, daß die Schwellwertspannung Vt durch eine "Polarisation" des Topfes gesteuert werden kann. Wenn eine kleine Schwellwertspannung gewählt wird, ist es für einen vorgegebenen Drainstrom Id möglich, in entsprechender Weise die Gate-Source-Spannung VGS zu reduzieren. Wenn die Gate-Source-Spannung reduziert werden kann, gilt das gleiche für die Versorgungsspannung, und dies, ohne daß die Betriebsgeschwindigkeit der Logik-Gatter beein trächtigt wird. Gleichwohl sollte erwähnt werden, daß in diesem Fall der statische Strom, wie er durch die obige Formel (4) wiedergegeben wird, größer wird.
Die obigen Überlegungen wurden in der eingangs erwähnten Patentanmeldung dazu benutzt, die Schwellwertspannung und somit die Topfspannung zu bestimmen, um die Schaltung an mehrere in der Praxis zur Verfügung stehende Versorgungsspannungen anzupassen.
Indessen ist bekannt, daß die Betriebseigenschaften einer Logikschaltung sich in Abhängigkeit von anderen Faktoren wie z. B. dem statischen Strom, der Temperatur, der Kapazität der an die Schaltung angelegten Last usw. ändern können. Der Einfluß dieser Faktoren auf den Betrieb der integrierten Schaltung kann in gewisser Weise durch eine sorgfältige Anpassung der Topfspannung und somit der Schwellwertspannungen der Transistoren kompensiert werden, die ihrerseits einen Einfluß auf den Verbrauch der Schaltung und auf ihre Betriebsgeschwindigkeit haben.
Die eingangs genannte Patentanmeldung beschreibt jedoch keine andere Lösung, als die Topfspannungen der Transistoren in Abhängigkeit von bestimmten Versorgungsspannungen zu verstellen, ohne weitere Parameter, die den Betrieb der integrierten Schaltung beeinflussen können, zu berücksichtigen, und ohne den Problemen nachzugehen, die sich im Zusammenhang mit der Betriebsgeschwindigkeit der Schaltung ergeben können.
Die vorliegende Erfindung hat somit zum Ziel, eine Lösung vorzuschlagen, die es erlaubt, durch eine Regelung der Topf und Versorgungsspannungen sämtliche wesentlichen Faktoren, die den Betrieb der Schaltung und insbesondere ihren Verbrauch sowie ihre Betriebsgeschwindigkeit beeinflussen können, zu berücksichtigen.
Somit hat die Erfindung gemäß einem ersten Aspekt zum Ziel, eine Schaltung zum Steuern der Spannungen zwischen Topf und Source mehrerer MOS-Transistoren und einer Versorgungsspannung einer integrierten Logikschaltung zu schaffen, die einen minimalen Verbrauch ermöglicht und gleichzeitig eine zweckmäßige Betriebsgeschwindigkeit sicherstellt.
Gegenstand der Erfindung ist somit zunächst eine Schaltung zum Steuern der Spannungen zwischen Topf und Source mehrerer MOS-Feldeffekttransistoren desselben Leitfähigkeitstyps, wobei die MOS-Transistoren in demselben Topf des Substrates einer integrierten Logikschaltung gebildet sind, die dadurch gekennzeichnet ist, daß sie aufweist:
einen MOS-Referenztransistor, der in dem Topf gebildet ist;
Mittel, die dem MOS-Referenztransistor vorgegebene Betriebsbedingungen aufprägen, Mittel zum Vergleichen einer Betriebseigenschaft des MOS-Referenztransistors mit einem Referenzwert und zum Erzeugen einer die Differenz zwischen der Betriebseigenschaft und dem Referenzwert darstellenden Steuerspannung, und
Mittel zum Anlegen der Steuerspannung zwischen Topf und Source des MOS-Referenztransistors, um die Betriebseigenschaft des MOS-Referenztransistors auf dem Referenzwert zu halten.
Dank dieser Merkmale ermöglicht die Schaltung gemäß der Erfindung eine Steuerung der "Polarisation" des Topfes der MOS-Transistoren und somit eine kontinuierliche Festlegung der Schwellwertspannungen derselben gemäß den dem Referenztransistor aufgeprägten Betriebsbedingungen, wobei die gesamte Anordnung in Form ein und derselben integrierten Schaltung verwirklicht werden kann.
Gegenstand der Erfindung ist ferner ein Regelsystem, das mindestens eine Schaltung - wie oben definiert - enthält und die es erlaubt, die Schwellwertspannungen sämtlicher MOS-Transistoren, die vom gleichen Leitfähigkeitstyp sind und zu einer Logikschaltung gehören, so festzulegen, daß der Verbrauch der Logikschaltung unabhängig von ihrem Aktivitätsgrad minimal wird.
Das Regelsystem gemäß der Erfindung erlaubt es, die Schwellwertspannungen der MOS-Transistoren so festzulegen, daß der Verbrauch auf einen minimalen Wert reduziert wird, und zwar unabhängig von der Betriebsfrequenz der Logikschaltung oder ihres Aktivitätsgradses. Außerdem ermöglicht dieses Regelsystem die vorteilhafte Nutzung einer Technologie mit sehr niedriger Schwellwertspannung. Insbesondere ermöglicht sie das Erreichen der unteren Verbrauchsgrenze einer Logikschaltung.
Im Falle einer CMOS-Technologie, bei der Transistoren zweier Leitfähigkeitstypen vorhanden sind, schlägt die Erfindung die Verwendung mindestens zweier Schaltungen zum Steuern der Schwellwertspannungen, und zwar eine Steuerschaltung je Leitfähigkeitstyp vor. Das Regelsystem enthält dann die eine und/oder die andere der Steuerschaltungen.
Weitere Merkmale und Vorteile der Erfindung gehen aus der folgenden detaillierten, jedoch nicht beschränkenden Beschreibung verschiedener Ausführungsformen der Steuerschaltung und des Regelsystems hervor, wobei die Beschreibung lediglich beispielhaft zu verstehen ist und auf die beigefügten Zeichnungen Bezug nimmt, in denen:
- Fig. 1, die bereits beschrieben wurde, eine schematische Schnittansicht eines Substrates mit isoliertem Topf ist, das einen MOS-Feldeffekttransistor vom Typ n enthält;
- Fig. 2, die ebenfalls bereits beschrieben wurde, ein Schema des MOS- Transistors der Fig. 1 und seiner parasitären bipolaren Transistoren darstellt;
- Fig. 3a bis 3d die in den Zeichnungen verwendeten Symbole für eine Stromquelle I, eine durch eine Spannung V gesteuerte Stromquelle, eine Spannungsquelle und eine durch eine Spannung V' gesteuerte Stromquelle zeigen;
- Fig. 4a das Schema eines Beispiels der Steuerschaltung gemäß der Erfindung für MOS-Transistoren vom Typ n darstellt;
- Fig. 4b, 4c und 4d drei Varianten der Anordnung des Referenztransistors der Fig. 4a zeigen, die die Berücksichtigung weiterer Betriebseigenschaften ermöglichen;
- Fig. 5 ein Schema einer Steuerschaltung gemäß der Erfindung für MOS- Transistoren vom Typ p ist;
- Fig. 6 ein Schema einer Schaltung gemäß Fig. 4d für Transistoren vom Typ p ist;
- Fig. 7 ein Schema eines Beispiels des Regelsystems gemäß der Erfindung ist;
- Fig. 8 eine schematische Schnittansicht eines Substrates mit isoliertem Topf ist, die MOS-Feldeffekttransistoren vom Typ n und p enthält;
- Fig. 9a und 9b zwei Varianten zum Verwirklichen des Spannungsgenerators 104 der Fig. 7 zeigen;
- Fig. 10 ein Graph ist, der den Verlauf des dynamischen Stroms, des statischen Stroms und des Gesamtstroms in Abhängigkeit von der Versorgungsspannung für eine vorgegebene konstante Betriebsgeschwindigkeit der Logikschaltung zeigt;
- Fig. 11 das sehr vereinfachte Schema eines Regelsystems gemäß der Erfindung für den Fall zeigt, daß der Wert der Versorgungsspannung ein Weglassen bestimmter Elemente der Steuerspannung ermöglicht;
- Fig. 12 und 13 zwei Varianten der Steuerschaltung gemäß der Erfindung zeigen.
Die Fig. 4a stellt das Schema einer Steuerschaltung 20 gemäß der Erfindung dar, die dazu dient, die Schwellwertspannungen mehrerer MOS-Transistoren vom Typ n, die beispielsweise die Gesamtheit oder einen Teil einer Logikschaltung bilden, zu steuern. Diese Transistoren sind sämtlich in ein und demselben Topf oder mehreren untereinander verbundenen Töpfen eines Substrates eines elektronischen Chips (nicht gezeigt) verwirklicht. Die Steuerschaltung 20 hat einen Komparator 21, einen spannungsgesteuerten Oszillator 22, eine Multiplizierschaltung 23, einen MOS-Feldeffekttransistor 24 vom Typ n, eine Stromquelle 25 und eine Stromquelle 26. Außerdem hat die Steuerschaltung 20 zwei Anschlüsse 27 und 28, die mit einem Potential V+ und einem Potential V- zu verbinden sind, und einen Ausgangsanschluß 31. Der Unterschied zwischen den Potentialen V+ und V- versorgt die Steuerschaltung und kann auf diese Weise die Gesamtheit der integrierten Logikschaltung auf demselben Chip speisen, und sie kann von einer Versorgungsquelle, wie beispielsweise einer Batterie, erzeugt werden.
Die Stromquelle 25 ist zwischen den Anschluß 27 und den Drain des MOS- Transistors 24 geschaltet, dessen Source mit dem Anschluß 28 verbunden ist. Die Stromquelle 25 stellt sicher, daß der Drain-Source-Strom des MOS-Transistors 24 im wesentlichen gleich einem Wert Iref ist. Die Drain-Source-Spannung des MOS- Transistors 24 wird zwischen das Gate und die Source des MOS-Transistors 24 durch Kurzschließer cc von Gate und Drain angelegt.
Der Komparator 21 wird von den Anschlüssen 27 und 28 gespeist und ist tatsächlich ein PID-Regler (Proportional-Integral-Differential-Regler). Die Spannungsquelle 26 ist zwischen die Anschlüsse 27 und 28 geschaltet und liefert eine Spannung eines Wertes Vtnref am positiven Eingang des Komparators 21. Der negative Eingang des Komparators 21 ist mit dem Drain des MOS-Transistors 24 verbunden. Der Komparator 24 führt auf diese Weise einen Vergleich zwischen der Spannung Vtnref und der Drain-Source-Spannung des Transistors 24 durch und liefert ein Fehlersignal an seinem Ausgang, das den Unterschied zwischen den an seinen Eingängen vorhandenen Spannungen darstellt.
Der spannungsgesteuerte Oszillator 22 ist zwischen die Anschlüsse 27 und 28 geschaltet. Die Frequenz des spannungsgesteuerten Oszillators 22 wird durch den Wert des vom Komparator 21 gelieferten Fehlersignals bestimmt. Die Multiplizierschaltung 23 wird von den Anschlüssen 27 und 28 gespeist und ist mit dem spannungsgesteuerten Oszillator 22 verbunden. Er ist so aufgebaut, daß er eine Spannung erzeugt, die von der Frequenz des Oszillators 22 abhängt. Die Multiplizierschaltung 23 ist mit einem Widerstand 32 belastet, der zwischen den Anschluß 27 und den Auslaßanschluß 31 geschaltet ist. In einer Variante kann der Widerstand 32 durch eine Stromquelle ersetzt werden.
Der Ausgang der Multiplizierschaltung 23 ist mit dem Topf 7 (s. Fig. 1) so verbunden, daß die von der Schaltung 20 erzeugte Spannung einerseits zwischen den Topf 7 und die Source des Transistors 24 und andererseits zwischen diesen Topf 7 und die Source der sämtlichen übrigen MOS-Transistoren, die hier verwirklicht sind, gelegt wird.
Wie man weiter oben gesehen hat (s. Formel (5)), wird die Schwellwertspannung eines MOS-Transistors durch die "Polarisation" des Topfes, in dem er verwirklicht ist, modifiziert.
Hieraus folgt, daß die Schwellwertspannung eines MOS-Transistors durch eine positive Polarisationsspannung des Topfes verringert werden kann. Der maxi male Wert dieser Spannung ist jedenfalls durch den Strom begrenzt, der den bipolaren Transistor 10 durchfließt, welcher mit dem MOS-Transistor 1 parallel geschaltet ist (s. Fig. 2). Dieser maximale Wert muß praktisch gleich 0,4 V sein, damit der Strom in dem bipolaren Transistor 10 als vernachlässigbar angesehen werden kann.
Im übrigen kann die Schwellwertspannung des MOS-Transistors durch eine negative Polarisationsspannung des Topfes vergrößert werden. Die Grenze dieser negativen Spannung wird durch die Durchbruchsspannung der Basis-Emitter-Schaltung des bipolaren Transistors 10 (in der Größenordnung von mehreren Volt) definiert. Aus diesem Grund ist die Abweichung der Schwellwertspannung Vt bei negativer Topfspannung VBS größer als bei direkter Polarisation. Im Falle einer inversen Polarisation sind die an die Töpfe anzulegenden Spannungen häufig hinsichtlich ihres Absolutwertes größer als die Versorgungsspannungen der Logikschaltung.
Die Ausführungsform der beschriebenen Schaltung gemäß der Erfindung erlaubt es, durch Mittelung einer aufgeprägten Sollspannung Vtnref sehr niedrige Schwellwertspannungen zu erzielen. Hieraus folgt, daß die Spannung VBS der Transistoren reduziert werden kann und daß die mit der Steuerschaltung gemäß der Erfindung ausgerüstete Logikschaltung mit einer vergleichsweise geringen Versorgungsspannung gespeist werden kann.
Bei den Ausführungsformen der Fig. 4b und 4c kann als Soll-Signal, das dem Transistor 24 vorgegebene Betriebseigenschaften aufprägt, der statische Strom der Schaltung verwendet werden, um eine von diesem verbrauchte minimale statische Leistung bei einer vorgegebenen Betriebsgeschwindigkeit festzulegen.
Im Fall der Fig. 4b wird der Transistor 24 von einem Strom IDO durchflossen, der somit den statischen Strom darstellt und der von der Stromquelle 26' aufgeprägt wird. Der Transistor 24 ist so geschaltet, daß seine Gate-Source-Spannung gleich Null ist. Die Topfspannung wird dann gesteuert, damit die Drain-Spannung des Transistors 24 auf V+/2 bleibt.
Die Fig. 4c zeigt ein anderes Ausführungsbeispiel, bei dem der Sollwert gleich dem statischen Strom ist, welcher hier wiedergegeben wird durch den Wert VGS = n·Ut·ln(k),
der von einem Spannungsgenerator 29 geliefert wird. Dieser Wert legt die Spannung des Gates des Transistors 24 und somit den Wert des Drain-Source-Stroms des Transistors 24 fest.
Die Fig. 4d zeigt ein weiteres Ausführungsbeispiel, bei dem das Soll-Signal der Sättigungsstrom Ionref der Transistoren ist, welcher als Eingangssignal an die Stromquelle 25a angelegt wird. Der Transistor 24 empfängt hier an seinem Gate die Spannung V+. Diese Anordnung erlaubt es, für eine vorgegebene Betriebsgeschwindigkeit die verbrauchte statische Leistung in Abhängigkeit von der Versorgungsspannung auf ein Minimum zu reduzieren.
Die Multiplizierschaltung 23 ist in der Lage, die oben beschriebene Abweichung der Spannung VBS sicherzustellen. Die Beschreibung einer solchen Multiplizierschaltung, die in der angelsächsischen Literatur häufig als "charge pump" bezeichnet wird, findet sich in einem Artikel von John F. Dickison mit dem Titel "On-Chip High-Voltage Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique", erschienen in der Zeitschrift IEEE Journal of Solid-State Circuits, Bd. SC-11, Nr. 3, Juni 1976.
Die Fig. 5 zeigt eine Steuerschaltung 80 gemäß der Erfindung, jedoch dieses Mal für die Steuerung der Topfspannungen von MOS-Transistoren vom Typ p. Das Funktionsprinzip dieser Schaltung ist im wesentlichen identisch mit dem der Steuerschaltung 20.
Die Schaltung 80 weist auf: einen Komparator 21, einen spannungsgesteuerten Oszillator 22, eine Multiplizierschaltung 85, einen Widerstand 32 und eine Stromquelle 25, die sämtlich in der oben beschriebenen Art und Weise arbeiten. Außerdem weist sie einen MOS-Transistor 81 vom Typ p und eine Spannungsquelle 82 auf. Die Spannungsquelle 82 liefert einen Strom gleich einem Wert (V+) -Vtpref. Die Source des MOS-Transistors 81 ist mit dem Anschluß 27 verbunden, während sein Drain mit einem der Anschlüsse der Stromquelle 25 und seinem eigenen Gate verbunden ist. Der andere Anschluß der Stromquelle 25 ist mit dem Anschluß 28 verbunden.
Wie im Fall der Steuerschaltung 20 stellt die Stromquelle 25 sicher, daß der Drain-Source-Strom des MOS-Transistors 81 im wesentlichen gleich einem Wert Iref ist. Was den Komparator 21 betrifft, so ist sein positiver Eingang mit dem Drain des MOS-Transistors 81 verbunden, während sein negativer Eingang mit der Spannungsquelle 82 verbunden ist.
Wie in Fig. 5 zu sehen ist, ist das Potential am Drain des MOS-Transistors 81 gleich (V+) - Vtp, worin Vtp die Schwellwertspannung ist. Durch Anlegen einer Spannung (V+) - Vtpref zwischen dem negativen Eingang des Komparators 21 und dem Anschluß 28 erfolgt ein Vergleich zwischen einer Spannung Vtpref und der Spannung Vtp des MOS-Transistors 81.
Die Fig. 6 zeigt ein Ausführungsbeispiel der Erfindung, das der in Fig. 4d dargestellten Schaltung bis auf Transistoren vom Typ p entspricht. Das Funktionsprinzip der Schaltung 85 ist im wesentlichen identisch mit dem der Schaltung 23, und es kann somit auf den vorgenannten Artikel wegen weiterer Einzelheiten verwiesen werden.
Die in den Fig. 4a und 5 (oder 4d und 6) dargestellten Schaltungen ermöglichen eine Steuerung der Schwellwertspannung der MOS-Transistoren beider Leitfähigkeitsarten n und p, sofern die "Polarisationsspannung" in den möglichen Grenzen bleibt, die durch die Leitfähigkeitsspannung einerseits und durch die Durchbruchsspannung der Verbindung Topf-Source andererseits der Transistoren 24 und 81 definiert werden. Diese Schaltungen sind vollständig integrierbar, und die Anzahl ihrer Elemente ist gering.
Die Schaltungsarten, wie sie im Zusammenhang mit den Fig. 4d und 6 beschrieben wurden, können gemäß einem allgemeineren Aspekt der vorliegenden Erfindung in Regelsystemen verwendet werden, bei denen die Schwellwertspannung in Abhängigkeit von einem oder mehreren präzise gewählten Parametern wie z. B. der Temperatur, einem Wert des verbrauchten Stroms usw. geregelt wird.
Beispielsweise läßt sich der Wert der Schwellwertspannung Vt so bestimmen, daß der Verbrauch der Logikschaltung minimal wird, und dies für ein vorgegebenes Aktivitätsgrad der Logikschaltung.
In der Tat gibt es eine optimale Schwellwertspannung Vt zum Erzielen des günstigsten Verbrauchs einer Logikschaltung, wobei diese optimale Schaltung eine Funktion der Architektur der Logikschaltung und seines "Aktivitätsgrades" ist.
Man nennt das Verhältnis der Anzahl an Logikgattern, die zu einem gegebenen Zeitpunkt übertragen, zur Gesamtzahl der Gatter einer Schaltung den "Aktivitätsgrad" der Logikschaltung. Dieser Aktivitätsgrad ändert sich somit im Verlauf der Zeit.
Die Fig. 7 zeigt ein Beispiel eines Regelsystems der Erfindung, das eine Steuerschaltung gemäß der Fig. 4d und eine weitere gemäß der Fig. 8a verwendet. In diesem Fall wird das Verhältnis zwischen dem dynamischen Strom und dem statischen Strom, die von einer Logikschaltung verbraucht werden, geregelt. Dies erlaubt die Optimierung der Schwellwertspannungen der die Logikschaltung bildenden MOS-Transistoren in Abhängigkeit von ihrem Aktivitätsgrad.
Das in Fig. 7 dargestellte Regelsystem 100 mißt indirekt die Aktivität der Logikschaltung durch den verbrauchten dynamischen Strom und nimmt daraus einen Bruchteil als Sollwert des statischen Stroms für die Schaltungen zum Steuern der Topfspannungen.
Das Verhältnis zwischen diesen beiden Größen kann ausgehend von der Architektur und der Topologie der Logikschaltung bestimmt werden.
Das Regelsystem 100 umfaßt zwei Steuerschaltungen 100 und 102, eine Strommeßschaltung 103 und eine Quelle einer reduzierten Spannung 104. Die Steuerschaltung 101 umfaßt einen Komparator 105, einen spannungsgesteuerten Oszillator 106, eine Multiplizierschaltung 107, einen Widerstand 108 und einen MOS- Transistor 109 vom Typ n. Diese Elemente und ihre Funktionsweise sind identisch mit den anhand der Fig. 4a und 4d beschriebenen entsprechenden Elementen. Die Steuerschaltung 101 umfaßt ferner eine Stromquelle 111 und eine Spannungsquelle 110, die im folgenden beschrieben werden.
In der gleichen Weise umfaßt die Steuerschaltung 102 einen Komparator 112, einen spannungsgesteuerten Oszillator 113, eine Multiplizierschaltung 114, einen Widerstand 115 und einen MOS-Transistor 116 vom Typ p. Diese Elemente und ihre Funktionsweise sind identisch mit den entsprechenden Elementen und ihrer Funktionsweise, welche im Zusammenhang mit Fig. 6 beschrieben wurden.
Die Steuerschaltung 102 umfaßt außerdem eine Stromquelle 118 und eine Spannungsquelle 117, die ebenfalls weiter unten beschrieben werden.
Das Regelsystem 100 dient dazu, das Verhältnis zwischen der dynamischen Leistung und der statischen Leistung, die von einer Logikschaltung 119 verbraucht werden, auf einem vorgegebenen Wert zu halten. Die Logikschaltung kann beispielsweise der Mikroprozessor eines tragbaren Computers oder irgendeiner Schaltung mit einer vorgegebenen Funktionalität sein.
Die Logikschaltung 119 umfaßt MOS-Transistoren vom Typ n, zu denen der MOS-Transistor 109 gehört und die sämtlich in einem ersten Topf gebildet sind, und MOS-Transistoren vom Typ t, zu denen der MOS-Transistor 116 gehört und die sämtlich in einem zweiten Topf gebildet sind. Der erste und zweite Topf sind elektrisch voneinander isoliert.
Die Fig. 1 zeigt ein vorteilhaftes Ausführungsbeispiel einer solchen Logikschaltung, die in einem gemeinsamen Substrat nach einer für die vorliegende Erfindung besonders geeignete Technologie hergestellt wurde, einer Technologie, die manchmal als "Real twin well" bezeichnet wird, bei denen getrennte Töpfe für die Transistoren vom Typ n und vom Typ p vorgesehen sind.
Genauer gesagt, ist das Substrat 200 beispielsweise vom Typ p und umfaßt einen ersten Topf 201 (oder erste Töpfe 201), in dem oder in denen die PMOS- Transistoren wie der Transistor 202 verwirklicht sind. Das Substrat 200 hat außerdem einen n-Bereich 203 (oder mehrere n-Bereiche 203), in dem bzw. denen ein oder mehrere Töpfe 204 vorgesehen sind. Die NMOS-Transistoren der Logikschaltung 119 sind in diesem Topf bzw. diesen Töpfen 204 vorgesehen.
Die Anordnung der Fig. 8 hat den Vorteil, daß sie für den Fall, daß mehrere Töpfe für die PMOS- und NMOS-Transistoren vorgesehen sind, im Rahmen ihrer Möglichkeiten am besten beschrieben werden können, indem Funktionen, die sie jeweils auszuführen haben, und die Geschwindigkeit, mit der sie jeweils arbeiten sollen, berücksichtigt werden. Tatsächlich können dann spezielle Spannungen, die an diese Betriebsbedingungen perfekt angepaßt sind, an die Töpfe angelegt werden.
Kehrt man nun zur Fig. 7 zurück, so sieht man, daß der Generator 104 für die reduzierte Spannung in der Lage ist, eine reduzierte Spannung Vlog zur Versorgung der Logikschaltung 119 abzugeben. Die Topfspannungen der MOS-Transistoren vom Typ n oder p, die diesen Generator 104 bilden, werden durch die Spannungen VBN oder VBP gesteuert, welche von den Steuerschaltungen 101 und 102 geliefert iverden. In der Praxis umfaßt der Generator 104, wie in den Fig. 9a und 9b angedeutet, eine Spannungsquelle 104a und einen Impedanzadapter 300 oder 400. Die Schaltung 300 der Fig. 9a ist ein Verstärker mit dem Verstärkungsfaktor 1. Die Schaltung 400 der Fig. 9b ist ein DC/DC-Wandler.
Es wurde bereits in einem Artikel mit dem Titel "A Voltage Reduction Technique for Battery-Operated Systems", erschienen in der Zeitschrift IEEE Journal of Solid-State Circuits, Bd. 25, Nr. S. Oktober 1990, eine Technik vorgeschlagen, mit der sich die Versorgungsspannung der Logikschaltungen in Abhängigkeit von Geschwindigkeitseigenschaften, Temperaturzuständen und technologischen Parametern einstellen läßt, um einen minimalen Verbrauch der Logikschaltungen zu erzielen. Eine solche Technik läßt sich in vorteilhafter Weise dazu benutzen, die reduzierte Spannung Vlog zu bestimmen, die notwendig und ausreichend für einen einwandfreien Betrieb der Logikschaltung 119 ist. So kann der Generator 104 der Fig. 9a und 9b durch die in Fig. 1 dargestellte Schaltung oder die in Fig. 3 des vorgenannten Artikels dargestellte Schaltung verwirklicht werden, wobei es sich versteht, daß die Transistoren vom Typ n und vom Typ p in getrennten und durch die Spannungen VBN bzw. VBP "polarisierten" Töpfen verwirklicht sind.
Die Strommeßschaltung 103 umfaßt einen Vorschaltwiderstand 124, einen Differenzverstärker 125 und ein Tiefpaßfilter 126. Der Widerstand 124 ist mit dem Spannungsgenerator 104 und der Logikschaltung 119 in Reihe geschaltet. Die beiden Eingänge des Differenzverstärkers 125 sind mit den beiden Kontakten des Widerstandes 124 verbunden, während der Ausgang des Verstärkers 125 mit dem Eingang des Tiefpaßfilters 126 verbunden ist. Der von der Logikschaltung verbrauchte Gesamtstrom wird durch den Widerstand 124 und durch den Verstärker 125 gemessen. Das Tiefpaßfilter 126 mittelt diesen Stromwert. Außerdem empfängt der Generator eine Information bezüglich der Betriebsgeschwindigkeit der Logikschaltung 119 über eine Leitung 119a, wobei diese Information repräsentativ für den Aktivitätsgrad dieser Schaltung 119 ist.
Der Ausgang des Tiefpaßfilters 126 ist mit dem Steuereingang der Stromquellen 111 und 118 so verbunden, daß diese diesen mittleren Stromwert als Sollwert für den statischen Strom in den MOS-Transistoren 109 und 116 erzeugen. Die Steuerschaltungen 101 und 102 lassen die entsprechenden Topfspannungen in Abhängigkeit von diesem Sollwert so variieren, daß ein Strom eines Wertes kIDO in den MOS-Referenztransistoren 109 und 116 fließt, wobei IDO der Drain-Source-Strom bei schwacher Inversion (wenn ihre Gate-Source-Spannung gleich Null ist) und k ein Faktor ist, der im folgenden erläutert wird.
Die Tatsache, daß sich der Sollwert des statischen Stroms aus dem Gesamtstrom berechnen läßt, wird durch die folgenden Formeln veranschaulicht:
(6) Itot = Idyn + Istat
(7) Istat = Idyn/b
woraus folgt
worin Idyn den Wert des dynamischen Stroms und Istat den Wert des statischen Stroms und Itot den Wert des Gesamtstroms darstellen.
Das Verhältnis b ist durch den Wert RS des Widerstandes 124, den Verstärkungsfaktor A des Verstärkers 125 und den Verstärkungsfaktors des Tiefpaßfilters 126 sowie durch den Faktor k gegeben. Der Faktor k dient lediglich dazu, die Messung des Stroms IDO der MOS-Transistoren 109 und 116 bei schwacher Inversion zu erleichtern. Der Wert IDO ist im allgemeinen klein, und um ihn leichter messen zu können, legt man mittels der Spannungsquellen 110 und 117 eine Spannung nUtln(k) an eine Stelle zwischen dem Gate und der Source jedes der MOS-Transistoren 109 und 116 an. Als Folge nimmt der Drain-Source-Strom der MOS-Transistoren 109 und 116 den Wert kIDO an.
Der Verbrauch der Logikschaltung 119 läßt sich dadurch optimieren, daß das entsprechende Verhältnis gewählt wird, mit dem man den Strom zu minimieren sucht. Die Fig. 10 ist ein Graph, der für eine vorgegebene Betriebsgeschwindigkeit der Logikgatter die Kurven des dynamischen Stroms Idyn, des statischen Stroms Istat und des Gesamtstroms Itot einer MOS-Schaltung bezüglich der Versorgungsspannung VDD der Schaltung zeigt, wobei angenommen wird, daß die Schwellwertspannungen der die Logikschaltung bildenden MOS-Transistoren so variiert werden, daß sie für die Betriebsgeschwindigkeit "genügt".
Wie man sieht, gibt es zwei Minima des Stromverbrauchs, ein erstes nahe bei 0 Volt und ein anderes, das eine Funktion des Aktivitätsgrades und der Architektur der Schaltung ist. Das Minimum nahe 0 Volt ist nicht verwendbar, denn die entsprechende Versorgungsspannung reicht nicht aus, um eine einwandfreie Funktionsweise der Logikschaltung sicherzustellen. Indessen gibt es für einen Wert A der Versorgungsspannung VDD ein weiteres Minimum, das bei dem betrachteten Beispiel bei einer Spannung von ungefähr 0,5 V liegt. Das Verhältnis zwischen dem dynamischen Strom IdynA und dem statischen Strom IstatA kann beispielsweise anhand dieser Kurven bestimmt werden, die für eine bestimmte Technologie und eine vorgegebene Betriebsgeschwindigkeit aufgestellt wurden, und die Werte von b und k können auf diese Weise definiert werden.
Zahlreiche Abwandlungen der Steuerschaltung und des Regelsystems, deren verschiedene Ausführungsformen beschrieben wurden, sind möglich, ohne den Rahmen der Erfindung zu verlassen.
Insbesondere ist die Anordnung aus dem spannungsgesteuerten Oszillator 22 und der Spannungs-Multiplizierschaltung 23 nicht für einen einwandfreien Betrieb des Regelsystems erforderlich, wenn die zur Verfügung stehende Versorgungsspannung ausreichend groß ist, um die Abweichung der "Polarisationsspannung" der Töpfe, die zum Festlegen der Schwellwertspannungen erforderlich ist, sicherzustellen.
Wie in Fig. 11 dargestellt, sind die Töpfe der Logikschaltung 119 nun unmittelbar mit den Ausgängen der die Spannungen Vbn und Vbp liefernden Komparatoren 105 bzw. 112 verbunden, während die n- und p-Transistoren der Logikschaltung mit einer Spannung, die kleiner als V+ ist, bzw. einer Spannung, die größer als V- ist, arbeiten, wobei die Spannungen V+ und V- von einer Versorgungsquelle 127 geliefert werden. Zwecks Vereinfachung zeigt das Schema der Fig. 11 einen einfachen Block 128, um die Referenztransistoren 109 und 116 sowie ihre zugehörigen Elemente zu symbolisieren.
Die "Polarisationsspannungen" der Töpfe können dann zwischen V+ und V- "positiver" bzw. "negativer" variieren als die Source-Spannungen der in der Logikschaltung 119 verwendeten MOS-Transistoren. In diesem Fall läßt sich das oben beschriebene Prinzip zum Festlegen der Schwellwertspannungen dazu verwenden, das Verhältnis entweder zwischen der dynamischen Leistung und der statischen Leistung oder zwischen dem dynamischen Strom und dem statischen Strom oder auch zwischen der dynamischen Energie und der statischen Energie aufrechtzuerhalten.
Gemäß einer weiteren Abwandlung, die in Fig. 12 dargestellt ist, kann zwischen dem Komparator 105 oder 112 und den Ausgängen der Regelschaltungen 20 und 80 ein DC/DC-Wandler 129 geschaltet werden, der beispielsweise mit Hilfe einer Spule und Kondensatoren (Schaltungen, die als buck-converter, buck-boostconverter oder auch boost-converter bezeichnet werden) verwirklicht werden. Dieser Wandler 109 läßt sich auch mit Hilfe schaltbarer Kondensatoren verwirklichen.
Gemäß einer weiteren Abwandlung, die in Fig. 13 dargestellt ist, können die Schaltungen 22 und 23 bzw. 106, 107 bzw. 103 und 114 durch einen Verstärker 130 ersetzt werden, der mit Spannungen V+ und V- gespeist wird, die größer bzw. kleiner als die Versorgungsspannungen der Logikschaltung 119 sind. Dieser Fall ist somit ebenfalls anwendbar, wenn die Versorgungsquelle die Erzeugung dieser Spannungen erlaubt.
Der Fachmann wird im übrigen feststellen, daß die Mittel, die dazu verwendet iverden, den in den Fig. 4, 4d und 5 bis 7 gezeigten MOS-Referenztransistoren spezielle Betriebsbedingungen aufzuprägen, nur Beispiele sind, um dieses Ziel zu erreichen. Andere Schaltungen auf der Grundlage der erfindungsgemäßen Prinzipien könnten somit verwirklicht werden, ohne den Rahmen der Erfindung zu verlassen. Auch läßt sich eine andere Betriebseigenschaft der MOS-Referenztransistoren als die oben beschriebenen wählen, um die Prinzipien der Erfindung auf dem Umweg über die "Polarisation" des Topfes oder der Töpfe umzusetzen.
Um im übrigen sicherzustellen, daß die Referenztransistoren so repräsentativ wie möglich für die zu steuernden Schaltungstransistoren sind, kann es vorteilhaft sein, sie durch eine Parallelschaltung mehrerer Transistoren, die an mehreren Stellen der Schaltung in ihrer Gesamtheit angeordnet sind, zu bilden. Durch eine solche Ausführungsform wird man unabhängig von Änderungen, wie z. B. Änderungen der Temperatur oder technologischer Parameter, die sich an verschiedenen Stellen der Schaltung ergeben können.

Claims

1. Schaltung zum Steuern der Spannungen zwischen Topf und Source mehrerer MOS-Feldeffekttransistoren desselben Leitfähigkeitstyps, wobei die MOS-Transistoren in demselben Topf (2; 201, 204) des Substrates (3) einer integrierten Logikschaltung gebildet sind, dadurch gekennzeichnet, daß sie aufweist:

- einen MOS-Referenztransistor (24), der in dem Topf (3) gebildet ist;

- Mittel (Iref, cc), die dem MOS-Referenztransistor vorgegebene Betriebsbedingungen aufprägen,

- Mittel (21, 22, 23, 32) zum Vergleichen einer Betriebseigenschaft des MOS- Referenztransistors mit einem Referenzwert (Vtnref) und zum Erzeugen einer die Differenz zwischen der Betriebseigenschaft und dem Referenzwert darstellenden Steuerspannung, und

- Mittel (31) zum Anlegen der Steuerspannung zwischen Topf (2) und Source des MOS-Referenztransistors (24), um die Betriebseigenschaft des MOS-Referenztransistors (24) auf dem Referenzwert zu halten.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Betriebseigenschaft des MOS-Referenztransistors (24) seine Schwellwertspannung ist (Fig. 4a).

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Betriebseigenschaft des MOS-Referenztransistors (24) sein statischer Strom ist (Fig. 4b und 4c).

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Betriebseigenschaft des MOS-Referenztransistors (24) sein Sättigungsstrom ist (Fig. 4d).

5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel (21, 22, 23) zum Vergleichen und zum Erzeugen der Steuerspannung so ausgebildet sind, daß sie die Drain-Source-Spannung des MOS-Referenztransistors (24; 81; 109; 116) mit der den Referenzwert darstellenden Spannung vergleichen.

6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zum Aufprägen einer Referenzspannung so ausgebildet sind, daß sie die Spannung zwischen Gate und Source des MOS-Referenztransistors (24) anlegen, worin n seine Steilheit bei schwacher Inversion im Substrat, Ut der Wert seines thermischen Potentials und k das Verhältnis zwischen einerseits seinem Drainstrom, der fließt, wenn die Spannung VGS gleich der Referenzspannung ist, und andererseits seinem Drainstrom, wenn die Spannung VGS gleich Null ist, bedeuten.

7. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Mittel zum Vergleichen und zum Erzeugen einer Steuerspannung aufweisen:

- einen Komparator (21) zum Vergleichen der Betriebseigenschaft des MOS- Referenztransistors (24) mit dem Referenzwert und zum Erzeugen eines Fehlersignals, das gleich der Differenz zwischen der Betriebseigenschaft und dem Referenzwert ist, und

- Mittel (22, 23) zum Erzeugen der Steuerspannung in Abhängigkeit von der Größe des Fehlersignals.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Mittel (22, 23) zum Erzeugen der Steuerspannung aufweisen:

- einen Oszillator (22), dessen Frequenz durch die Größe des Fehlersignals bestimmt ist, und

- eine Multiplizierschaltung (23), die von einem Widerstand (RL; RLn, RLp) oder einer Stromquelle gespeist wird und dazu dient, eine Spannung zu erzeugen, die von der Frequenz des Oszillators abhängt und die ausreicht, um eine Solldrift der Steuerspannung sicherzustellen.

9. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Mittel zum Erzeugen der Steuerspannung einen Gleichspannungswandler (129) aufweisen.

10. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Mittel zum Erzeugen der Steuerspannung einen Verstärker (130) aufweisen.

11. System zum Regeln der Schwellwertspannungen mehrerer MOS-Feldeffekttransistoren, die Teil einer integrierten Schaltung sind, zwecks Optimierung insbesondere des Leistungsbedarfs in Abhängigkeit von mindestens einem Betriebsparameter der integrierten Schaltung, wobei die integrierte Schaltung mindestens eine Gruppe von MOS-Feldeffekttransistoren eines ersten Leitfähigkeitstyps aufweist, die in mindestens einem ersten Topf in dem Substrat der integrierten Schaltung gebildet sind, wobei das System dadurch gebildet ist, daß es eine Steuerschaltung (101) nach einem der Ansprüche 1 bis 10 aufweist.

12. Regelsystem nach Anspruch 10, dadurch gekennzeichnet, daß es für den Fall, daß es sich um die Regelung des Verhältnisses zwischen dem von der integrierten Schaltung gezogenen dynamischen Strom und dem gezogenen statischen Strom handelt, aufweist:

- eine erste Steuerschaltung nach einem der Ansprüche 1 bis 10 zum Steuern der Spannungen zwischen Topf und Source der Transistoren eines ersten Leitfähigkeitstyps der integrierten Schaltung und

Mittel (103) zum Messen des von der Logikschaltung gezogenen Gesamtstroms und zum Erzeugen eines Steuersignals für die Stromquelle in Abhängigkeit von dieser Messung, damit sie einen den statischen Sollstrom darstellenden Strom erzeugt.

13. Regelsystem nach Anspruch 11, bei dem die Logikschaltung ferner eine zweite Gruppe von MOS-Feldeffekttransistoren eines zweiten Leitfähigkeitstyps, die in einem zweiten Topf des Substrats gebildet sind, aufweist, dadurch gekennzeichnet, daß es aufweist:

- eine zweite Steuerschaltung (102) gemäß einem der Ansprüche 1 bis 10 zum Steuern der Spannungen zwischen Topf und Source der zweiten Gruppe von MOS- Transistoren.

14. Regelsystem nach einem der Ansprüche 11 und 12, dadurch gekennzeichnet, daß es ferner aufweist:

- Mittel (104) zum Steuern der Versorgungsspannung der Logikschaltung in Abhängigkeit von einerseits einer Sollbetriebsgeschwindigkeit der Logikschaltung und andererseits von durch die Steuerschaltungen bestimmten Eigenschaften der MOS- Transistoren.