DE69319181T2 - Entschachtelungsschaltung zum Regenerieren von digitalen Daten - Google Patents

Entschachtelungsschaltung zum Regenerieren von digitalen Daten

Info

Publication number
DE69319181T2
DE69319181T2 DE69319181T DE69319181T DE69319181T2 DE 69319181 T2 DE69319181 T2 DE 69319181T2 DE 69319181 T DE69319181 T DE 69319181T DE 69319181 T DE69319181 T DE 69319181T DE 69319181 T2 DE69319181 T2 DE 69319181T2
Authority
DE
Germany
Prior art keywords
data
circuit
error correction
pointer
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69319181T
Other languages
English (en)
Other versions
DE69319181D1 (de
Inventor
Kazutoshi C/O Sony Corporation Shinagawa-Ku Tokyo Shimizume
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69319181D1 publication Critical patent/DE69319181D1/de
Application granted granted Critical
Publication of DE69319181T2 publication Critical patent/DE69319181T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1809Pulse code modulation systems for audio signals by interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Description

    Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Entschachtelungsschaltung zum Regenerieren von digitalen Daten in einem digitalen Datenregeneriergerät gemäß dem Oberbegriff des Patentanspruches 1. Eine Entschachtelungsschaltung dieser Art ist aus EP-A-86 566 bekannt.
  • Beschreibung des Standes der Technik
  • Kompaktplatten (im folgenden als "CD" bezeichnet) sind weit als eine digitale Audioplatte verbreitet, die einen hochqualitativen Ton liefert. Jüngst wurde jedoch eine Miniplatte (im folgenden als "MD" bezeichnet), die in der Abmessung viel kleiner als die CD ist, aber mit der CD in der Abspielzeit vergleichbar ist, da sie ihre Daten durch Datenkompression aufgezeichnet hat, entwickelt und gegenwärtig in die Praxis umgesetzt.
  • Der MD-Spieler verwendet ein magnetooptisches Aufzeichnungssystem. Weiterhin wird das bei dem MD-System verwendete Verschachtelungsverfahren angewandt, um ein "Wellenformverbinden" zu erleichtern und einen Verschachtelungseffekt zu dem zu liefern, was in dem CD-System erhaltbar ist.
  • Die Sequenz des Entschachtelns in dem MD-System ist in Fig. 9 gezeigt. Auf der linken Seite von Fig. 9 sind die Daten für einen Rahmen gezeigt, der aus der Platte regeneriert ist. Die am Beginn des Rahmens regenerierten Daten, die dem Subcode folgen, sind die 8-Bit-Daten W12n, A. Die sodann generierten Daten sind die Daten W12n, B.
  • Oben bedeutet n die Rahmennummer, Pn stellt die C1-Parität dar, und Qn bedeutet die C2-Parität. Von den mit dem Rechteck umschlossenen Zahlen bedeutet "1" eine Verzögerung von 1 Rahmen, und "27D" bedeutet eine Verzögerung von 108 Rahmen (D = 4).
  • Die C1-Korrektur wird auf die Daten W12n, A, W12n, B, erhalten ein Rahmen zuvor, W12n+1, A, W12n+1, B, erhalten einen Rahmen zuvor, ..., in der Reihe der Nennung angewandt, und ein codiertes Wort wird durch die Daten von 32 Bytes geliefert. Wenn eine Korrektur nicht durch den Prozeß der C1-Korrektur (Mehrfachfehler) erzielt werden kann, werden C1-Flags (C1-Zeiger) für die 32 Bytes des C1 aufgestellt. Wenn der verwendete RAM ein solcher mit einer Datenbreite von 8 Bits ist, wird lediglich 1 Bit aus diesen als die C1-Flag verwendet.
  • Die C2-Korrektur wird auf die Daten W12n, A, erhalten 108 Rahmen zuvor, W12n, B, erhalten 105 Rahmen zuvor, ..., in der Reihenfolge der Nennung angewandt, und ein codiertes Wort wird durch die Daten von 28 Bytes geliefert. In dem Prozeß der C2-Korrektur wird die C1-Flag zur Berechnung der C2-Fehlerkorrektur verwendet, um dadurch eine falsche Korrektur zu verhindern, oder für eine Löschkorrektur eingesetzt.
  • Wenn weiterhin in den meisten Fällen eine Fehlerkorrektur durch die C2-Korrektur unerreichbar ist, wird die C1-Flag von jedem Datum verwendet. Das heißt, wenn eine C1-Flag aufgestellt ist, wird ein C2-Zeiger (C2-Flag) als Fehlerdaten aufgestellt. Der C2-Zeiger wird an jedem 8-Bit-Datum angebracht, um hiermit gepaart zu werden.
  • Wenn ein C2-Zeiger (1 Byte) einem oben beschriebenen Datum zugewiesen wird, ist eine Anzahl von Bytes, die unten berechnet ist, als der notwendige Raum des Puffer-RAM zur Fehlerkorrektur erforderlich:
  • (1) Aus Schreiben eines RF- bzw. HF-Signales zu C1-Korrektur:
  • 32 + 16 = 48 Bytes,
  • (2) Aus C1-Korrektur für die C2-Korrektur:
  • 27D + 26D + ... + 3D + 2D + 1D + 27D = 1 620 Bytes,
  • wobei die letzten 27D diejenigen für die C1-Zeiger sind,
  • (3) aus der C2-Korrektur zu D/A-Ausgabe
  • {(27D + 26D + ... + 2D + 1D) + 12} + {(27D + 26D + ... + 2D + 1D) + 12} = 2 616 Bytes,
  • wobei die erste Hälfte in Klammern "{}" für die Daten steht und die zweite Hälfte in Klammern für die C2-Zeiger steht, während 12D bis 15D, die auf die Parität Q bezogen sind, weggelassen werden können.
  • Aus (1) + (2) + (3) gemäß obigen Erläuterungen werden 4 284 Bytes als der Raum für den Puffer-RAM notwendig. Insbesondere sind für die Gesamtkapazität 34272 Bits des Puffer-RAM erforderlich.
  • Bei der EFM-(Acht-zu-Vierzehn-Modulation)Demodulation des CD-Spielers wurde 1 Byte für den C2-Zeiger für 2 Bytes von Daten verwendet, die der C2-Korrektur in der Fehlerkorrektur unterworfen waren. Weiterhin ist das Intervall zwischen der C2-Korrektur und der Ausgabe der Daten zu dem D/A-Umsetzer kleiner als 2 Rahmen, und damit ist die Kapazität ausreichend, falls sie die C2-Zeiger lediglich für eine Zeitdauer kleiner als zwei Rahmen zurückhalten kann. Daher besteht nicht ein großes Problem mit CD-Spielern.
  • Bei dem Entschachteln in dem MD-Spieler hat jedoch der C2-Zeiger 109 (= 27D + 1) Rahmen höchstens zurückzuhalten, und der Speicherraum von 34 272 Bits ist für den Fehlerkorrektur-RAM erforderlich, wie dies oben beschrieben ist. Demgemäß ist ein 32 k-Bit-Puffer-RAM in der Kapazität unzureichend, und ein 64 k- Bit-Puffer-RAM muß verwendet werden.
  • Das Gerät für Fehlerkorrektur und die Entschachtelungsschaltung, die aus EP- A-86 566 bekannt ist, sind auf das gleichzeitige oder parallele Ausführen einer Fehlerkorrektur und einer Zeigereinstellung durch ein in einem Speicher gespeichertes Mikroprogramm gerichtet. Diese parallelen Operationen verbessern die Wirksamkeit der Rechenverarbeitung, die für Fehlerkorrektur benötigt ist. Das bekannte Gerät ist nicht ausgelegt, um in einer Anzahl von verschiedenen Betriebsmoden, wie beispielsweise MD und CD mit dem gleichen Mikroprogramm zu arbeiten, und nicht gestaltet, um die Kapazität eines Pufferspeichers zu reduzieren.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde im Hinblick auf das obigen Problem gemacht, und es ist eine Aufgabe der vorliegenden Erfindung, eine Entschachtelungsschaltung vorzusehen, die auf ein Entschachteln in dem MD-System anwendbar ist, während sie mit der Verwendung eines 32 k-Bit-Puffer-RAM realisiert ist, und die zusätzlich in der Lage ist, das Fehlerkorrekturprogramm gemeinsam mit dem CD-System zu verwenden.
  • Gemäß der Erfindung hat eine Entschachtelungsschaltung zum Regenerieren von digitalen Daten in einem digitalen Datenregeneriergerät, das Fehler in den Daten empfängt, die aus einer vorbestimmten Anzahl von Wörtern entsprechend einem Rahmen gebildet und in einem C1- und C2-Fehlercode parallel codiert sind, wobei das Fehlercodewort in einer Vielzahl von Rahmen verschachtelt ist,
  • eine Demodulatorschaltung zum Demodulieren von digitalen Daten,
  • einen Puffer-RAM zum Zwischenspeichern demodulierter Daten und Flag-Daten, aus welchen eine Fehlerkorrektur und Ausgabe ausgeführt werden,
  • eine Fehlerkorrekturschaltung, die Daten von dem Puffer-RAM über eine Eingabeschaltung empfängt und eine Fehlerkorrektur der empfangenen Daten ausführt,
  • einen Mikroprogramm-Sequenzer, und
  • eine C2-Flag-Setzschaltung, die durch den Mikroprogramm-Sequenzer gesteuert ist,
  • dadurch gekennzeichnet, daß
  • die Fehlerkorrekturschaltung Fehler in den parallel empfangenen Daten durch Ansammeln von C2-Fehler-Korrektur-Flags in einem Wort korrigiert, wobei jede Fehler-Korrektur-Flag innerhalb des einen Wortes ein jeweiliges Datenwort innerhalb einer entsprechenden Anzahl von Datenwörtern darstellt und die C2- Flag-Setzschaltung und eine Flag-Verarbeitungsschaltung, gesteuert durch den Mikroprogramm-Sequenzer, C2-Fehler-Korrekturflags aufbauen, während die Anzahl der für die entsprechende Anzahl von Datenwörtern angesammelten C2-Fehler-Korrektur-Flags verschieden gemacht ist in jeder Betriebsart einer Vielzahl von verschiedenen Betriebsarten (Patentanspruch 1).
  • Somit ist eine Entschachtelungsschaltung gemäß der vorliegenden Erfindung so angeordnet, daß C2-Fehler-Korrektur-Flags in einem Wort entsprechend für die Daten einer entsprechenden Anzahl von Wörtern aufgebaut sind, und daß die An zahl der Fehler-Korrektur-Flags, die für die entsprechende Anzahl von Datenwörtern angesammelt sind, verschieden gemacht ist in dem CD-Modus und in dem MD-Modus, und somit ist eine Fehlerkorrektur durch Verwenden eines gemeinsamen Mikroprogramms in beiden Betriebsarten bzw. Moden möglich gemacht, und die Kapazität für die C2-Fehler-Korrektur-Flags (C2-Zeiger) in der C2-Korrektur in dem MD-Modus ist kleiner gemacht als in dem CD-Modus.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel der vorliegenden Erfindung zeigt,
  • Fig. 2 ist ein Diagramm, das eine Struktur des C2-Zeigers in dem CD-System zeigt,
  • Fig. 3 ist ein Diagramm, das Beziehungen zwischen den Daten, die der C2-Korrektur unterworfen sind, und Adressen der C2-Zeiger in den CD- und MD-Systemen zeigt,
  • Fig. 4 ist ein Blockdiagramm, das ein Beispiel einer Struktur einer Zeigerverarbeitungsschaltung zeigt,
  • Fig. 5 ist ein Diagramm, das das Mikroprogramm eines Zeigerkopierteiles in dem CD-Modus zeigt,
  • Fig. 6 ist ein Diagramm, das eine Struktur der C2-Zeiger in dem MD-System zeigt,
  • Fig. 7 ist ein Diagramm, das ein Beispiel der Struktur einer C2-Zeiger-Leseschaltung zeigt,
  • Fig. 8 ist ein Diagramm, das einen zeitlichen Verlauf des C2-Zeigerlesens zeigt, und
  • Fig. 9 ist ein Diagramm, das die Sequenz des Entschachtelns in dem MD-System zeigt.
  • DETAILBESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Ein Ausführungsbeispiel der vorliegenden Erfindung wird im folgenden anhand der begleitenden Zeichnungen beschrieben.
  • Fig. 1 ist ein Blockdiagramm, das die Anordnung einer Schaltung zum Regenerieren von digitalen Daten zeigt, auf welche eine Entschachtelungsschaltung gemäß der vorliegenden Erfindung angewandt ist. In dem Diagramm wird ein aus einer MD gelesenes EFM-Signal in eine EFM-Demodulatorschaltung 1 EFM-demoduliert. PCM-Audiodaten als das demodulierte Ausgangssignal, d. h. Daten von 8 Bits (ein Symbol parallel) werden in einem Puffer-RAM 3 von 32 k Bits über einen externen Bus 2 aufgezeichnet.
  • Der RAM 3 arbeitet als ein Puffer zum Entschachteln des CIRC (Cross Interleave Read Solomon Code bzw. Kreuzverschachtelungs-Lese-Solomon-Code) und der betreffenden Fehlerverbindung.
  • Die entschachtelten C1- und C2-Daten von 32 Symbolen bzw. 28 Symbolen werden über eine Eingabeschaltung 4 eingegeben, um zu einer Fehlerkorrekturschaltung 6 über einen internen Bus 5 gespeist zu sein. Die Sequenz der Daten in diese Stufe ist so, wie dies in Fig. 9 gezeigt ist.
  • Bei der C2-Korrektur werden C2-Fehler-Korrektur-Flags, hier C2-Zeiger genannt, für eine unkorrigierte Information aufgestellt. Wenn eine Fehlerkorrektur nicht in der C2-Korrektur erzielt wird, da ein Mehrfachfehler vorliegt, werden die C1- Zeiger kopiert. Wenn bei der C2-Korrektur es stark möglich ist, daß ein undetektierter Fehler bei der C1-Korrektur gemacht wurde, werden C2-Zeiger für die C2- Information insgesamt aufgestellt (im folgenden "Gesamt- bzw. All-Zeiger" genannt).
  • Zum Aufstellen der C2-Fehler-Korrektur-Flag bzw. des Zeigers sind eine C2-Flag- oder Zeiger-Setzschaltung 7 und eine Flag- oder Zeiger-Verarbeitungsschaltung 8 vorgesehen, die jeweils mit dem internen Bus 5 verbunden sind. Die C2-Zeiger- Setzschaltung 7 und die Zeiger-Verarbeitungsschaltung 8 sind gestaltet, um durch einen Mikroprogramm-Sequenzer 9 gesteuert zu werden.
  • Das heißt, wenn ein gesamter Zeigerbefehl durch den Mikroprogramm-Sequenzer 9 ausgeführt wird, sind Zeiger "1" für alle 8 Bits durch die C2-Zeiger-Setzschaltung 7 in dem internen Bus 5 nach Ausgabe des C2-Zeiger-Setzbefehles von dem Mikroprogramm-Sequenzer 9 gesetzt, und sodann sind die Zeiger über eine Ausgabeschaltung 10 in dem externen Bus (Datenbus) 2, der mit dem RAM 3 verbunden ist, gesetzt.
  • In einem Spieler des CD liegt eine solche Anordnung vor, daß C2-Zeiger in 1 Byte für die Daten von 2 Bytes geschrieben werden, die der C2-Korrektur unterlegen waren, wie dies in Fig. 2 gezeigt ist. In diesem Fall bleiben, wie aus der Fig. 2 folgt, sechs Bits hoher Ordnung unbenutzt.
  • Um die Schaltung gemeinsam in dem CD-System und dem MD-System verwendbar zu machen, liegt eine solche Anordnung bei der vorliegenden Erfindung vor, daß das gleiche Mikroprogramm für die MD und die CD verwendet wird und lediglich die RAM-Adressen für die C2-Zeiger verschieden gemacht sind.
  • Das heißt, während C2-Zeiger 12 mal für die Daten von 24 Bytes in dem CD-Modus geschrieben werden, wie dies in Fig. 3 gezeigt ist, werden C2-Zeiger bei der gleichen Adresse viermal in dem MD-Modus überschrieben. Daher kann das Mikroprogramm gemeinsam verwendet werden.
  • Wenn, wie oben beschrieben ist, die C2-Korrektur infolge eines Mehrfachfehlers nicht zu erzielen ist, wird der C1-Zeiger als der C2-Zeiger kopiert, falls die C1- Korrektur als korrekt ausgeführt angesehen wird.
  • Wenn der Kopierbefehl von dem Mikroprogramm-Sequenzer 9 ausgegeben wird, arbeitet die Zeiger-Verarbeitungsschaltung 8 unter einem C1-Zeiger-Lesebefehl und einem C2-Zeiger-Schreibbefehl, die durch den Mikroprogramm-Sequenzer 9 ausgegeben sind.
  • In der Zeiger-Verarbeitungsschaltung 8 liegen 8-Bit-D-FF (Flip-Flops) 11&sub1; bis 11&sub8; mit dem Freigabeanschluß (E) in Reihe, wie dies in Fig. 4 gezeigt ist. Die D- FF 11&sub1; bis 11&sub8; verwenden den C1-Zeiger-Lesebefehl als den Freigabeeingang. Das Flip-Flop D-FF 11&sub1; in der ersten Stufe empfängt das LSB (niederwertigste Bit) des C1-Zeigers, das von dem internen Bus 5 als der Daten-(D)-Eingang eingespeist ist.
  • Zwischen den Ausgangsanschlüssen der Flip-Flops D-FF 11&sub1; bis 11&sub8; und dem internen Bus 5 liegen Puffer 12&sub1; bis 12&sub8;, um durch den C2-Zeiger-Schreibbefehl aktiv gemacht zu werden.
  • Nach Ausführung der C1-Korrektur wird der C1-Zeiger lediglich in das LSB geschrieben. Das Mikroprogramm an dem Zeiger-Kopierteil in dem CD-Modus ist in Fig. 5 gezeigt. Das heißt, die Operation des Lesens des C1-Zeigers ist zweimal und des Schreibens des C2-Zeigers ist einmal wiederholt.
  • In dem CD-Modus werden lediglich die zwei LSBs zum Schreiben des C2-Zeigers verwendet, wie dies in Fig. 2 gezeigt ist, und daher wirft dies kein Problem auf, was immer in die höheren 6 Bits gesetzt werden kann.
  • In dem MD-Modus sind durch vierfaches Überschreiben der Schreibadresse für einen C2-Zeiger schließlich 3 Bytes eines 8-Bit-C2-Zeigers für die Daten von 24 Bytes abgeschlossen, wie dies in Fig. 6 gezeigt ist.
  • Wenn die oben beschriebene Sequenz der Operationen zusammengefaßt wird, wird ein in 8 Bits angeordneter C2-Zeiger zuerst als ein Satz der Daten in dem RAM aufgezeichnet. Insbesondere ist 1 Byte des C2-Zeigers den 8 Bytes der Daten W 12n, A bis W 12n+3, B zugewiesen. Der C2-Zeiger bleibt in dem RAM für eine Zeitdauer von 7D aufgezeichnet.
  • Sodann wird ein anderer C2-Zeiger, der in 1 Byte für die Daten W12n+4, A bis W12n+7, B angeordnet ist, in dem RAM 3 für eine Zeitdauer von 19D zurückgehalten. Schließlich wird ein dritter C&sub2;-Zeiger, der in 1 Byte für die Daten W12n+ &sub8;, A bis W12n+11, B angeordnet ist, in dem RAM (3) für eine Zeitdauer von 27D zurückgehalten.
  • Durch Zuweisen von 8 Bits des C2-Zeigers nach der C2-Korrektur zu der 8-Byte- Information, wie dies oben beschrieben ist, wird die Kapazität für die C2-Zeiger zu:
  • 7D + 19D + 27D = 212 Bytes,
  • Insbesondere wird sie zu 1/4 von demjenigen in der Vergangenheit. Die Gesamtkapazität des Puffer-RAM 3 wird im Gegensatz zu obigem (1) bis (3):
  • 48 + 1 620 + 1 296 + 12 + 212 = 3 188 Bytes.
  • Insbesondere wird es durch die Abnahme der Kapazität für die C2-Zeiger auf 1/4 von demjenigen in der Vergangenheit möglich, das Entschachteln mit der Verwendung eines 32 k-Bit-RAM zu erzielen, und weiterhin bleibt selbst dann, wenn der 32 k-Bit-RAM verwendet wird, von
  • {(32 · 1 024)/8} - 3 188 = 908
  • die Kapazität für 908 Bytes zurück, und dies wird als eine Rahmen-Zitter-Spanne verwendet.
  • Da weiterhin in dem MD-Modus eine solche Anordnung vorliegt, daß der C2-Zeiger bei der gleichen Adresse viermal überschrieben wird, während in dem CD-Modus C2-Zeiger 12-fach für die Daten von 12 Bytes geschrieben sind, wie dies in Fig. 3 erläutert ist, ist es möglich, das Fehlerkorrekturprogramm gemeinsam mit dem CD-Modus zu verwenden.
  • Zurück in Fig. 1 wird PCM-Audioinformation nach Fehlerkorrektur zu einer D/A- Schnittstellenschaltung 13 über den externen Bus 2 gespeist und darin einer Interpolation, Parallel/Serien-Umsetzung und so weiter unterworfen.
  • Eine Datenanforderungsverarbeitungsschaltung 14 ist vorgesehen, um Anforderungen von verschiedenen Lese/Schreibschaltungen zur Zuordnung eines Speicherplatzes des Puffer-RAM 3 zu empfangen. Das heißt, wenn die Fehlerkorrekturschaltung 6 den Puffer-RAM 3 verwendet, liefert die Fehlerkorrekturschaltung 6 die Anforderung zu der Datenanforderungsverarbeitungsschaltung 14. Sonst werden Schreibanforderungen oder Leseanforderungen von der D/A-Schnittstellenschaltung 13 und der EFM-Demodulatorschaltung 1 zu der Datenanforderungsverarbeitungsschaltung 14 eingespeist. Wenn zwei oder mehr Anforderungen gleichzeitig ankommen, wird eine von ihnen gemäß einer vorbestimmten Priorität akzeptiert. Dann erzeugt bei der Anforderung eine Adreßgeneratorschaltung 15 eine reale Adresse in dem Puffer-RAM 3.
  • Da die Daten, für die ein C2-Zeiger aufgestellt ist, Fehlerdaten sind, die sogar nicht durch die C2-Korrektur korrigiert sind, führt die D/A-Schnittstellenschaltung 13 eine derartige Operation wie eine Interpolation durch, und sie erhält ins besondere den Mittelwert der korrigierten Daten vor und nach den Fehlerdaten und gibt diese aus.
  • Um die Interpolation auszuführen, ist es erforderlich, den C2-Zeiger zu lesen. Ein Beispiel der Anordnung der Leseschaltung zum Lesen des C2-Zeigers ist in Fig. 7 gezeigt.
  • Der Schaltungsbetrieb der C2-Zeiger-Leseschaltung wird im folgenden anhand des Zeitdiagrammes von Fig. 8 beschrieben.
  • In Fig. 7 werden auf dem Datenbus 2 des Puffer-RAM 3 ein C2-Zeiger und die Daten, die einer Fehlerkorrektur nach einer Entschachtelung unterworfen sind, plaziert, während ein Zeitsteuerimpuls DABSRE auf einem hohen Pegel ist.
  • In dem MD-Modus hat der Zeitsteuerimpuls DABSRE vier Pulse in einem Satz, wie dies in Fig. 8 gezeigt ist, und der Zeiger PL (niedrige Ordnung), der Zeiger PU (hohe Ordnung), Daten Wx, B (niedrige Ordnung) und Daten Wx, A (hohe Ordnung) werden auf den Datenbus 2 in der Reihenfolge der Nennung gemäß den vier Pulsen gebracht.
  • Die obigen Daten werden in vier 8-Bit-Registern 21 bis 24 gespeichert, die den Zeitsteuerimpuls DABSRE als den Freigabe-(E)-Eingang haben. Das Register 21 arbeitet als dasjenige für den Zeiger PL niedriger Ordnung, und das Register 22 arbeitet als dasjenige für den Zeiger PU hoher Ordnung.
  • Es ist ein 4-Bit-Zähler 25 vorgesehen, der eine Zähloperation synchron mit dem Abfall des Zeitsteuerimpulses DABSRE ausführt. Dieser Zähler 25 lädt (0, 0, 0, 0) darin abhängig von dem Zeitsteuerimpuls XRFCKRS, der an dem Kopf des Rahmens erzeugt ist. Beziehungen zwischen dem Zählwert des Zählers 25 und dem Zeitsteuerimpuls DABSRE sind in dem Zeitsteuerdiagramm von Fig. 8 gezeigt.
  • Vier Zustände 0 bis 3 werden durch eine Gateschaltung 26 aufgrund 2 Bits hoher Ordnung (MSB, 3SB) in dem Zähler 25 und des Paares von 2-Byte-Daten (Wx, B, Wx, A) erzeugt.
  • Dann wird in der Matrixschaltung 27 der Zeiger entsprechend den 2-Byte-Daten gemäß dem Zählwert des Zählers 25 aus den 8-Bit-C2-Zeigern ausgewählt, die in den Registern 21 und 22 gespeichert sind.
  • Der Zeiger PL niedriger Ordnung, der aus den C2-Zeigern in dem Register 21 gewählt ist, verläuft durch eine Gateschaltung 28 und wird durch eine Verriegelungsschaltung 30 verriegelt, während der Zeiger PU hoher Ordnung, der aus den C2-Zeigern in dem Register 22 gewählt ist, durch eine Gateschaltung 29 verläuft und durch eine Verriegelungsschaltung 31 verriegelt wird.
  • In dem CD-Modus hat der Zeitsteuerimpuls DABSRE drei Impulse in einem Satz, und die 2 Bits niedriger Ordnung des C2-Zeigers, der in dem Register 22 gespeichert ist, können mittels der Gateschaltung 29 als der Zeiger gemeinsam für die Daten WX, A/WX, B erhalten werden.
  • Wenn der C2-Zeiger erhalten wird, wie dies oben beschrieben ist, wird der Inhalt des C2-Zeigers in der D/A-Schnittstellenschaltung 13 geprüft. Da die Daten mit einem hierfür aufgestellten C2-Zeiger Fehlerdaten sind, werden sie einer Interpolation oder anderen Behandlung unterworfen.
  • Gemäß der vorliegenden Erfindung, wie diese oben beschrieben ist, kann durch Anordnen eines C2-Zeigers, der 8 Bits zugewiesen ist, die an jedem von 8-Byte- (Symbol-)Daten in der C2-Korrektur in dem MD-Modus anzubringen sind, die Kapazität für die C2-Zeiger auf 1/4 von derjenigen in dem CD-Spieler vermindert werden, wo 1 Byte für den C2-Zeiger für 2-Byte-Daten erforderlich war. Daher wird es möglich, eine Entschachtelungsschaltung zu realisieren, welche einen 32 k-Bit-RAM verwendet.
  • Da weiterhin eine derartige Anordnung in dem MD-Modus vorliegt, daß C2-Zeiger bei der gleichen Adresse viermal überschrieben werden, während in dem CD-Modus C2-Zeiger 12-fach geschrieben sind, ist es für die Daten von 24 Bytes möglich gemacht, ein Fehlerkorrekturprogramm gemeinsam durch den MD-Modus und den CD-Modus zu verwenden.

Claims (2)

1. Entschachtelungsschaltung zum Regenerieren von digitalen Daten in einem digitalen Datenregeneriergerät, das Fehler in den Daten empfängt, die aus einer vorbestimmten Anzahl von Worten entsprechend einem Rahmen gebildet und in einem C1- und C2-Fehlercode parallel codiert sind, wobei das Fehlercodewort in einer Vielzahl von Rahmen verschachtelt ist, wobei die Schaltung aufweist:
eine Demodulatorschaltung (1) zum Demodulieren von Digitaldaten,
einen Puffer-RAM (3) zum Zwischenspeichern von demodulierten Daten und von Flag-Daten, von denen eine Fehlerkorrektur und Ausgabe ausgeführt werden,
eine Fehlerkorrekturschaltung (6), die Daten von dem Puffer-RAM (3) über eine Eingabeschaltung empfängt und eine Fehlerkorrektur der empfangenen Daten ausführt,
einen Mikroprogramm-Sequenzer (9), und
eine C2-Flag-Setzschaltung (7), die durch den Mikroprogramm-Sequenzer (9) gesteuert ist,
dadurch gekennzeichnet, daß die Fehlerkorrekturschaltung (6) Fehler in den parallel empfangenen Daten durch Ansammeln von C2-Fehler-Korrektur-Flags in einem Wort korrigiert, wobei jede Fehler-Korrektur-Flag innerhalb eines Wortes ein jeweiliges Datenwort innerhalb einer entsprechenden Anzahl von Datenwörtern (W12n,A - W12n+3,B; W12n+4,A - W12n+7,B; W12n+8,A - W12n+11,B) darstellt und die C2-Flag-Setzschaltung (7) und eine Flag-Verarbeitungsschaltung (8), gesteuert durch den Mikroprogramm-Sequenzer (9) C2-Fehler-Korrekturflags aufbauen, während die Anzahl der für die entsprechende Anzahl von Datenwörtern angesammelten C2-Fehler-Korrektur-Flags verschieden gemacht ist in jeder einer Vielzahl von verschiedenen Betriebsarten (MD, CD-Modus).
2. Entschachtelungsschaltung nach Anspruch 1, bei der die Fehlerkorrekturschaltung (6) eine Fehlerkorrektur mittels eines gemeinsamen Mikroprogrammes in der Vielzahl von verschiedenen Betriebsarten ausführt.
DE69319181T 1992-04-13 1993-04-13 Entschachtelungsschaltung zum Regenerieren von digitalen Daten Expired - Lifetime DE69319181T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11979892A JP3259323B2 (ja) 1992-04-13 1992-04-13 デ・インターリーブ回路

Publications (2)

Publication Number Publication Date
DE69319181D1 DE69319181D1 (de) 1998-07-23
DE69319181T2 true DE69319181T2 (de) 1999-02-11

Family

ID=14770493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69319181T Expired - Lifetime DE69319181T2 (de) 1992-04-13 1993-04-13 Entschachtelungsschaltung zum Regenerieren von digitalen Daten

Country Status (5)

Country Link
US (1) US5528608A (de)
EP (1) EP0569716B1 (de)
JP (1) JP3259323B2 (de)
KR (1) KR100259435B1 (de)
DE (1) DE69319181T2 (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100211830B1 (ko) * 1995-03-16 1999-08-02 윤종용 미니디스크의 적응변환 오디오 코딩회로
WO1996037050A1 (en) * 1995-05-15 1996-11-21 Advanced Hardware Architectures, Inc. Reconfigurable interleaver/deinterleaver and address generator for data streams interleaved according to one of a plurality of interleaving schemes
TW301740B (de) * 1995-05-31 1997-04-01 Sony Co Ltd
TW318240B (de) * 1996-01-22 1997-10-21 Sony Co Ltd
GB2329508B (en) * 1997-06-28 2000-01-12 United Microelectronics Corp Controller circuit apparatus for cd-rom drives
TW334533B (en) * 1997-06-28 1998-06-21 United Microelectronics Corp The control circuit apparatus for CD-ROM optical disk driver
US6581170B1 (en) 1997-10-23 2003-06-17 Sony Corporation Source coding to provide for robust error recovery during transmission losses
US6263468B1 (en) 1997-10-23 2001-07-17 Sony Corporation Apparatus and method for partial buffering transmitted data to provide robust error recovery in a lossy transmission environment
NL1007427C2 (nl) * 1997-11-03 1999-05-04 United Microelectronics Corp Stuurschakelingsinrichting voor CD-ROM-aandrijfmechanismen.
US6519369B1 (en) 1999-02-12 2003-02-11 Sony Corporation Method and apparatus for filter tap expansion
US6307979B1 (en) 1999-02-12 2001-10-23 Sony Corporation Classified adaptive error recovery method and apparatus
US6154761A (en) * 1999-02-12 2000-11-28 Sony Corporation Classified adaptive multiple processing system
US6192161B1 (en) 1999-02-12 2001-02-20 Sony Corporation Method and apparatus for adaptive filter tap selection according to a class
US6621936B1 (en) 1999-02-12 2003-09-16 Sony Corporation Method and apparatus for spatial class reduction
US6170074B1 (en) 1999-02-12 2001-01-02 Sony Corporation Source coding to provide for robust error recovery
US6151416A (en) * 1999-02-12 2000-11-21 Sony Corporation Method and apparatus for adaptive class tap selection according to multiple classification
US6591398B1 (en) 1999-02-12 2003-07-08 Sony Corporation Multiple processing system
US6535148B1 (en) 1999-02-12 2003-03-18 Sony Corporation Method and apparatus for truncated decoding
US7565546B2 (en) 1999-03-30 2009-07-21 Sony Corporation System, method and apparatus for secure digital content transmission
US7730300B2 (en) 1999-03-30 2010-06-01 Sony Corporation Method and apparatus for protecting the transfer of data
US6697489B1 (en) 1999-03-30 2004-02-24 Sony Corporation Method and apparatus for securing control words
US6389562B1 (en) 1999-06-29 2002-05-14 Sony Corporation Source code shuffling to provide for robust error recovery
US6493842B1 (en) 1999-06-29 2002-12-10 Sony Corporation Time-varying randomization for data synchronization and implicit information transmission
US6473876B1 (en) 1999-06-29 2002-10-29 Sony Corporation Method and apparatus for encoding of bitstreams using rotation
US6549672B1 (en) 1999-06-29 2003-04-15 Sony Corporation Method and apparatus for recovery of encoded data using central value
US6522785B1 (en) 1999-09-24 2003-02-18 Sony Corporation Classified adaptive error recovery method and apparatus
US6351494B1 (en) 1999-09-24 2002-02-26 Sony Corporation Classified adaptive error recovery method and apparatus
US6539517B1 (en) 1999-11-09 2003-03-25 Sony Corporation Data transformation for explicit transmission of control information
US7039614B1 (en) 1999-11-09 2006-05-02 Sony Corporation Method for simulcrypting scrambled data to a plurality of conditional access devices
US6754371B1 (en) 1999-12-07 2004-06-22 Sony Corporation Method and apparatus for past and future motion classification
US7225164B1 (en) 2000-02-15 2007-05-29 Sony Corporation Method and apparatus for implementing revocation in broadcast networks
US7895616B2 (en) 2001-06-06 2011-02-22 Sony Corporation Reconstitution of program streams split across multiple packet identifiers
US7747853B2 (en) 2001-06-06 2010-06-29 Sony Corporation IP delivery of secure digital content
US7350082B2 (en) 2001-06-06 2008-03-25 Sony Corporation Upgrading of encryption
US7151831B2 (en) 2001-06-06 2006-12-19 Sony Corporation Partial encryption and PID mapping
US6934903B1 (en) * 2001-12-17 2005-08-23 Advanced Micro Devices, Inc. Using microcode to correct ECC errors in a processor
US7765567B2 (en) 2002-01-02 2010-07-27 Sony Corporation Content replacement by PID mapping
US7233669B2 (en) 2002-01-02 2007-06-19 Sony Corporation Selective encryption to enable multiple decryption keys
US7215770B2 (en) 2002-01-02 2007-05-08 Sony Corporation System and method for partially encrypted multimedia stream
US7292691B2 (en) 2002-01-02 2007-11-06 Sony Corporation Progressive video refresh slice detection
US7823174B2 (en) 2002-01-02 2010-10-26 Sony Corporation Macro-block based content replacement by PID mapping
US7302059B2 (en) 2002-01-02 2007-11-27 Sony Corporation Star pattern partial encryption
US7218738B2 (en) 2002-01-02 2007-05-15 Sony Corporation Encryption and content control in a digital broadcast system
US7376233B2 (en) 2002-01-02 2008-05-20 Sony Corporation Video slice and active region based multiple partial encryption
US7039938B2 (en) 2002-01-02 2006-05-02 Sony Corporation Selective encryption for video on demand
US7242773B2 (en) 2002-09-09 2007-07-10 Sony Corporation Multiple partial encryption using retuning
US7155012B2 (en) 2002-01-02 2006-12-26 Sony Corporation Slice mask and moat pattern partial encryption
US7530084B2 (en) 2002-05-28 2009-05-05 Sony Corporation Method and apparatus for synchronizing dynamic graphics
US8818896B2 (en) 2002-09-09 2014-08-26 Sony Corporation Selective encryption with coverage encryption
US8572408B2 (en) 2002-11-05 2013-10-29 Sony Corporation Digital rights management of a digital device
US7724907B2 (en) 2002-11-05 2010-05-25 Sony Corporation Mechanism for protecting the transfer of digital content
US8667525B2 (en) 2002-12-13 2014-03-04 Sony Corporation Targeted advertisement selection from a digital stream
US8645988B2 (en) 2002-12-13 2014-02-04 Sony Corporation Content personalization for digital content
US20040165586A1 (en) * 2003-02-24 2004-08-26 Read Christopher Jensen PID filters based network routing
US7409702B2 (en) 2003-03-20 2008-08-05 Sony Corporation Auxiliary program association table
US7292692B2 (en) 2003-03-25 2007-11-06 Sony Corporation Content scrambling with minimal impact on legacy devices
US7286667B1 (en) 2003-09-15 2007-10-23 Sony Corporation Decryption system
US7853980B2 (en) 2003-10-31 2010-12-14 Sony Corporation Bi-directional indices for trick mode video-on-demand
US7343013B2 (en) 2003-12-16 2008-03-11 Sony Corporation Composite session-based encryption of video on demand content
US7620180B2 (en) 2003-11-03 2009-11-17 Sony Corporation Preparation of content for multiple conditional access methods in video on demand
US7346163B2 (en) 2003-10-31 2008-03-18 Sony Corporation Dynamic composition of pre-encrypted video on demand content
US7263187B2 (en) 2003-10-31 2007-08-28 Sony Corporation Batch mode session-based encryption of video on demand content
US7895617B2 (en) 2004-12-15 2011-02-22 Sony Corporation Content substitution editor
US8041190B2 (en) 2004-12-15 2011-10-18 Sony Corporation System and method for the creation, synchronization and delivery of alternate content
US7861141B2 (en) * 2005-10-21 2010-12-28 Mediatek Inc. Method and device for error analysis of optical disc
US8185921B2 (en) 2006-02-28 2012-05-22 Sony Corporation Parental control of displayed content using closed captioning
US7555464B2 (en) 2006-03-01 2009-06-30 Sony Corporation Multiple DRM management

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54139406A (en) * 1978-04-21 1979-10-29 Sony Corp Digital signal transmission method
JPS5710558A (en) * 1980-06-20 1982-01-20 Sony Corp Error correcting method
CA1161565A (en) * 1980-06-20 1984-01-31 Yoichiro Sako Method of error correction
JPS5753807A (en) * 1980-09-16 1982-03-31 Toshiba Corp Processsor of digital signal
JPS5753806A (en) * 1980-09-16 1982-03-31 Toshiba Corp Processor of digital signal
CA1180451A (en) * 1981-04-16 1985-01-02 Sony Corporation Method for coding an error correcting code
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
GB2107496B (en) * 1981-09-30 1985-11-20 Hitachi Ltd Error flag processor
JPS58123253A (ja) * 1982-01-19 1983-07-22 Sony Corp エラ−訂正装置
JPH0823970B2 (ja) * 1982-01-27 1996-03-06 三菱電機株式会社 ディジタルデータ処理システム
AU586156B2 (en) * 1983-12-16 1989-07-06 Sony Corporation Disk reproducing apparatus
EP0156440B1 (de) * 1984-03-24 1990-01-24 Koninklijke Philips Electronics N.V. Verfahren zur Informationsübertragung mit Fehlerkorrektur für Datenworte, ein Fehlerkorrektur-Dekodierverfahren für solche Datenworte, eine Anordnung zur Informationsübertragung zur Verwendung mit dem Verfahren, ein Gerät für Informationsdekodierung zur Verwendung mit dem Verfahren und eine Anordnung zur Verwendung mit solchem Gerät
JPS6194474A (ja) * 1984-10-15 1986-05-13 Pioneer Electronic Corp 磁気記録再生装置
JP2557340B2 (ja) * 1984-10-31 1996-11-27 株式会社東芝 デジタル再生装置におけるデインタ−リ−ブ処理用メモリの制御方法
EP0235782B1 (de) * 1986-03-04 1992-01-22 Sony Corporation Digitalwiedergabegerät
AU606125B2 (en) * 1987-02-06 1991-01-31 Sony Corporation Apparatus for reproducing a digital signal
US4949342A (en) * 1987-04-14 1990-08-14 Matsushita Electric Industrial Co., Ltd. Code error detecting method
JP2863168B2 (ja) * 1988-03-25 1999-03-03 ソニー株式会社 誤り検出方法
JPH0210574A (ja) * 1988-06-28 1990-01-16 Matsushita Electric Ind Co Ltd 復調回路
US4916701A (en) * 1988-09-21 1990-04-10 International Business Machines Corporation Method and system for correcting long bursts of consecutive errors
JP2722647B2 (ja) * 1989-04-11 1998-03-04 富士通株式会社 磁気テープ制御装置
JPH03105769A (ja) * 1989-09-20 1991-05-02 Matsushita Electric Ind Co Ltd 情報再生装置
JPH03205659A (ja) * 1989-10-27 1991-09-09 Pioneer Electron Corp ディジタル情報信号記録媒体及びその演奏装置
JP3109087B2 (ja) * 1990-08-24 2000-11-13 ソニー株式会社 符号化装置及び復号化装置
US5222069A (en) * 1990-09-20 1993-06-22 Ampex Systems Corporation Miscorrection arrangement for the concealment of misdetected or miscorrected digital signals
US5210760A (en) * 1991-02-15 1993-05-11 International Business Machines Corporation Optimized pointer control system
US5255272A (en) * 1991-02-25 1993-10-19 Storage Technology Corporation Predictive tape drive error correction apparatus
US5369652A (en) * 1993-06-14 1994-11-29 International Business Machines Corporation Error detection and correction having one data format recordable on record media using a diverse number of concurrently recorded tracks

Also Published As

Publication number Publication date
EP0569716A3 (en) 1994-07-27
EP0569716A2 (de) 1993-11-18
EP0569716B1 (de) 1998-06-17
JP3259323B2 (ja) 2002-02-25
DE69319181D1 (de) 1998-07-23
KR100259435B1 (ko) 2000-06-15
US5528608A (en) 1996-06-18
KR930022340A (ko) 1993-11-23
JPH05290527A (ja) 1993-11-05

Similar Documents

Publication Publication Date Title
DE69319181T2 (de) Entschachtelungsschaltung zum Regenerieren von digitalen Daten
DE2921387C2 (de) Verfahren zum Austauschen von Informationen zwischen einer Datenverarbeitungsanlage und einem Magnetplattenspeicher
DE2328869C2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems
DE2230987C2 (de)
DE69030490T2 (de) Aufzeichnungsvorrichtung zum umkehrbaren Speichern von digitalen Daten auf einem Mehrspuren-Aufzeichnungsträger, Dekodiervorrichtung, Informationswiedergabegerät für die Verwendung mit einem solchen Aufzeichnungsträger und Aufzeichnungsträger für die Verwendung mit einer solchen Aufzeichnungsvorrichtung, mit einer solchen Dekodiervorrichtung und/oder mit einem solchen Informationswiedergabegerät
DE3486408T2 (de) Verfahren und Vorrichtung zur Dekodierung eines fehlerkorrigierenden Kodes.
DE2916710C2 (de)
DE69804209T2 (de) Verfahren um die speicherkapazität von level fünf raid plattenanordnung zu vergrössern und expandierte matrize hergestellt durch solch ein verfahren
DE3854393T2 (de) Verfahren und gerät zur fehlerkorrektur mit mehrfachdurchlauf für produktkode.
DE19522497B4 (de) Magnetplatte, Magnetplattenlaufwerk und Datenzugriffsverfahren
DE3879637T2 (de) Pufferspeichergeraet und -verfahren, insbesondere fuer die matrixtransposition von datenfolgen.
DE3752280T2 (de) Mustergenerator
DE2357168C2 (de) Schaltungsanordnung für einen Speichermodul
EP0067301A2 (de) Einrichtung zur Erzeugung von Prüfbits zur Sicherung eines Datenwortes
DE3121742C2 (de) Mikroprogramm-Steuereinrichtung
DE2725396A1 (de) Pufferspeicher
DE3779553T2 (de) Uebertragung von daten mit variabler feldlaenge in einem bestimmten zeitspalt-format.
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE69904618T2 (de) Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern
EP0380509B1 (de) Messverfahren und messeinrichtung zur störungsanalyse digitaler übertragungswege
DE3018027C2 (de) Einrichtung zur Informationscodierung und zur Verschiebung von Takt- und Datenbits beim Einschreiben auf eine magnetische Oberfläche
DE69032776T2 (de) Steuerungsschaltung zum Zugriff auf partiellen Speicher
DE3827299A1 (de) Wiedergabevorrichtung fuer pcm-signale
DE69911488T2 (de) Vorrichtung zur Fehlerkorrektur und optischer Plattenspieler damit
DE3587453T2 (de) Regelungssystem zum Entschachteln von Speichern in einer numerischen Wiedergabeanordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition