KR100211830B1 - 미니디스크의 적응변환 오디오 코딩회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

미니디스크 시스템에 관련된 분야이다.

2. 발명이 해결하려고 하는 기술적 과제

콤팩트한 구성을 가진 에이직화된 적응변환 오디오 코딩회로를 제공한다.

3. 발명의 해결방법의 요지

SRMC와 D/A변환기간에 연결되는 오디오 코딩회로는 비트 스트림을 입력하여 디멀티플렉싱 하기 위한 디멀티플렉서와, 디멀트플렉서의 출력을 수신하여 오디오 스펙트럼 데이타를 추출하기 위한 워드 재구성부와, 상기 재구성부의 압축된 데이타를 밴드별로 신장하여 합성하는 합성부와, 상기 디멀티플렉서의 일부출력을 수신하여 에러제거 데이타를 상기 재구성부 및 합성부에 제공하는 에러제거부를 포함한다.

4. 발명의 중요한 용도

미니디스크 시스템에 적합하게 사용된다.

Description

미니디스크의 적응변환 오디오 코딩회로

제1도는 본 발명에 적용되는 미니디스크 시스템의 전체 블럭도.

제2도는 제1도중 적응변환 오디오 코딩부(ATRAC)의 세부 블럭도.

제3도는 본 발명에 따른 적응변환 오디오 코딩부의 전체적인 구체 블럭도.

제4,5, 및 6도는 제2 및 3도의 주요부에 대한 구체 블럭도 및,

제7도는 제3도중 각부에 대한 타이밍도이다.

본 발명은 미니디스크 시스템에서 압축된 오디오 데이타를 신장하여 디지탈 대 아나로그 변환기로 출력하는 적응변환 오디오 코딩(이하 ATRAC; Adaptive Transform Acoustic Coding)회로에 관한 것이다.

일반적으로, 제1도에 도시된 바와 같이, 미니디스크(MD)의 디코딩 시스템은 디스크(disc)에서 리드된 데이타를 EFM 변조하고, 상기 EFM(Eight-To-Fourteen Modulator) 변조된 신호를 읽어 EFM 복조와 ACIRC(Added on Cross Interleave Reed-solomon Coding)에러 디코딩을 처리하는 EFM 회로 100와, 충격에 대응할 수 있는 SRMC(Shock Registence Memory Control)기능을 갖는 SRMC 200와, 압축된 오디오 데이타(audio data)를 신장하는 ATRAC 300과, D/A 컨버터 400로 구성된다.

한편 미니디스크의 핵심기술의 하나인 적응변환 오디오 코딩회로의 알고리즘 구현 방식으로 DSP를 사용할 수가 있다. 그러나 현재의 기술로는 복잡한 알고리즘으로 인하여 단일의 DSP를 이용한 오디오 데이타에 대한 실시간 처리가 불가능한 실정이다. 만약 DSP를 이용하여 적응변환 오디오 코딩 알고리즘을 구현하기 위해서는 적어도 두 개 이상의 DSP가 필요하다. 또한 순수 로직만을 이용한 상기 적응변환 오디오 코딩 알고리즘의 구현은 현재 에이직 기술로는 소형, 경량의 칩으로써의 오디오 데이타에 대한 실시간 처리가 불가능하다.

즉, 상기의 문제점은 미니디스크 시스템의 제품 적용 측면에서 미니디스크가 소형, 경량화를 목표로 하기 때문에 실시간 구현을 위하여 DSP 또는 에이직을 두 개 이상을 적용한다면 목표로 하고 있는 소형, 경량화를 달성할 수가 있다. 뿐만 아니라 제품의 단가에도 부품수가 관련되므로 부품수를 줄이는 것도 중요한 사항이다.

이러한 디코딩 시스템에 있어서, 상기 적응변환 오디오 코딩회로는 디코딩되어 출력되는 오디오 데이타의 품질과 밀접한 관련이 있으며, 전체회로내에서 보다 간단하면서도 사이즈가 작은 부품으로 요구되고 있다.

따라서 본 발명의 목적은 미니디스크의 디코딩회로를 하나의 칩으로서 에이직화하여 콤팩트한 사이즈를 가지게 함에 있다.

본 발명의 다른 목적은 미니디스크 시스템에서 적응변환 오디오 코딩 알고리즘의 구현을 DSP core와 로직으로 분리하여 오디오 데이타에 대한 실시간 처리 및 하나의 칩으로 에이직화 하여 콤팩트한 크기의 적응변환 오디오 코딩회로를 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 아스팩트에 따르면, SRMC와 D/A변환기사이에 연결되는 ATRAC는 비트 스트림을 입력하여 디멀티플렉싱하기 위한 디멀티플럭서와, 상기 디멀티플렉서의 출력을 수신하여 오디오 스펙트럼 데이타를 추출하기 위한 워드 재구성부와, 상기 재구성부의 압축된 데이타를 밴드별로 신장하여 합성하는 합성부와, 상기 디멀티플렉서의 일부출력을 수신하여 에러제거 데이타를 상기 재구성부 및 합성부에 제공하는 에러제거부를 포함하는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자, 알고리즘 등과 같은 많은 특정사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 특히 본 발명의 실시예에서는 오디오 시스템의 경우를 예시하였으나, 유사분야에 동일한 방법으로 적용이 가능하다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위 뿐만아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

본 발명의 실시예에서는 미니디스크 시스템에서 적응변환 오디오 코딩 알고리즘은 DSP cor와 하드웨어 로직으로 분리되어 그 기능이 구현된다. 그리고 본 발명의 실시예에 따른 적응변환 오디오 코딩회로는 현재 구현 가능한 에이직 기술을 적용한 DSP core와 하드웨어 로직의 오디오 데이타의 처리에 대한 역할 분담으로 인하여 단일의 칩으로 구현이 가능하며 오디오 데이타에 대한 실시간 처리가 가능하다.

또한 본 발명의 실시예는 에이직의 내부에 사용할 수 있는 DSP core를 사용한다. 상기 DSP core는 최대로 처리할 수 있는 적응변환 오디오 코딩 알고리즘을 처리하고 그 나머지 부분은 상기 에이직의 하드웨어 로직에서 처리된다.

또한 본 발명의 실시예에서 에이직에 구비되는 하드웨어 로직은 적응변환 오디오 코딩 알고리즘중에서 로직으로 구현이 쉬운 QMF 필터를 포함한 알고리즘을 담당할 수가 있다. 상기의 이유는 필터의 구조는 탭(tap)수에 따라서 같은 구조가 반복되기 때문이다. 만약 QMF 필터의 동작에 따른 알고리즘을 DSP core로 구현한다면 같은 동작이 반복되기 때문에 cycle 수가 탭 수에 따라서 증가하게 된다. 따라서, DSP core의 오디오 데이타에 대한 실시간 처리의 문제점으로 작용할 수가 있다. 따라서 QMF 필터의 알고리즘의 구현을 에이직의 하드웨어 로직으로 구현한다면 같은 기능의 작은 로직을 탭 수 만큼 반복하면 되므로 설계하는 데에도 큰 어려움이 없고 단순히 같은 모듈을 반복하여 사용하기만 하면 된다.

제1도내의 SRMC 200으로부터 출력되는 비트 스트림(bit stream) 입력에서 압축된 오디오 데이타(audio data)를 신장하여 오디오 스펙트럼 데이타(audio spectrum data)를 추출하기 위한 본 발명에 따른 ATRAC 300는 제2도에 도시된 바와 같이, 디멀티플렉싱부 310, 워드 재구성부 320, 합성부 330, 및 에러제거부 340를 포함한다. 그리고 상기한 디멀티플렉싱부 310, 워드 재구성부 320, 합성부 330, 및 에러 제거부 340는 본 발명에 따른 적응변환 오디오 코딩 알고리즘의 동작을 수행한다.

제2도는 참조하면, 디멀티플렉싱부 310는 비트 스트림을 입력하여 디멀티플렉싱하며, 워드 재구성부 320는 상기 디멀티플렉싱부 310의 출력을 수신하여 오디오 스펙트럼 데이타를 추출한다. 상기 합성부 330는 상기 재구성부 320의 압축된 데이타를 밴드별로 신장하여 합성하며, 에러제거부 340는 상기 디멀티플렉싱부 310의 일부출력을 수신하여 에러제거 데이타를 상기 재구성부 320 및 합성부 330에 제공한다. 상기 합성부 330는 상기 오디오 스펙트럼 데이타를 IMDCT(Inverse Modified Discrete Cosine Transform)와 QMF(Quadrature Mirror Filter)로 거치게 하고, 이들을 통해 출력되는 오디오 데이타를 D/A 변환기 400에 제공한다. 상기한 제2도의 설명에서 본 발명의 실시예에서는 상기한 디멀티플렉싱부 310, 워드 재구성부 320 및 에러제거부 320의 동작은 DSP core에서 구현되며 합성부 330의 동작은 하드웨어 로직으로 구현될 수가 있다.

본 발명의 실시예에 따른 적응변환 오디오 코딩부의 전체적인 구체 블럭도를 도시한 제3도를 참조하면, SRMC 인터페이스 이하(IF) 360는 상기 SRMC 200에서 직렬 데이타(serial data)를 수신하고 병렬로 변환하는 기능을 담당하며, 상기 변환된 데이타를 버스를 통해 램 RAM3k 351내에 저장된다. DSP CORE 부 365는 텍사스 인스트루먼트 사 TI의 디지탈 신호 처리 프로세서 TMS320C25로 구현될 수가 있다. DSPIF 370는 QMF 처리를 위해 필요한 데이타를 상기 DSP CORE 365에서 읽어서 램 메모리 RAM 96(352)에 저장하고 QMF 380으로 데이타를 전송하는 인터페이싱 기능을 담당한다. 상기 QMF 필터링(filtering)을 수행한다. POSTOUT 390는 D/A 인터페이싱을 위해 QMF 처리가 끝난 데이타를 포맷하는 기능을 담당한다. SUBFT 395는 감쇄, 뮤트 및 피크 레벨 체크의 서브 기능을 수행하는 블럭이다. DIGOUT 399는 디지탈 데이타의 출력을 담당하는 블럭이다.

제4도에는 제2도의 합성부 330의 구체 블럭도가 도시된다. 제4도를 참조하면, 하이, 미들, 및 로우 밴드를 각기 입력하는 3개의 IMDCT 331, 332 및 333는 상기 입력되는 오디오 스펙트럼 데이타를 각 밴드별로 시순차 신호(time sequence signal) 변환한다. 타임 딜레이 335는 상기 하이 밴드의 신호 출력에 연결되어 신호를 소정 지연한다. 합성 필터 및 합성 필터부 336, 337는 같은 구조의 필터 타입이, 필터계수 데이타도 동일하다. 여기서, 상기 필터는 48 탭 FIR 필터(QMF: Quadurature Mirror Filter)이다.

다시 제3도를 참조하면, ATRAC 디코딩 시스템을 구현하는 ASIC 칩에는 ATRAC 디코딩을 수행하기 위하여 DSP CORE 365, 글루로직(glue logic), 그리고 메모리가 포함됨을 알 수 있다. 또한, 상기 글루로직에는 ATRAC 디코딩을 위한 회로뿐만 아니라 감쇄(Attenuation), 뮤트(mute), 피크 레벨 미터(peak level meter), 디 엠퍼시스(de-emphasis), 및 디지탈 아웃(digital out) 기능도 부가로 가지고 있다.

상기 SRMCIF 360는 전단의 SRMC 200와 인터페이스를 위한 블럭이다. 이는 상기 SRMC 200에서 입력되는 직렬 데이타를 병렬 데이타로 변환하고, 이를 상기 코어와 데이타를 공유하는 메모리인 RAM3K 351에 저장한다. 이 칩(chip)의 모든 동작은 상기 코어 365에 의해서 이루어지고 있는데, SRMC 200와의 인터페이스는 상기 코어에서 SRMC 측으로 데이타 전송 요구신호(SREQZ)를 출력하면 상기 SRMC 200에서는 직렬로 데이타를 전송한다. 이때의 전송은 비트 클럭(bit clock)에 의해 1비트씩 입력되며, 또한 8비트마다 1바이트를 래치할 수 있도록 바이트 단위의 클럭인 SACKZ신호가 입력된다. 제7도의 파형 7(a), (b)는 이를 나타낸 것으로, SREQZ 파형의 로우(low)구간에 바이트 클럭인 SACKZ가 213개 입력되며, 마지막 바이트는 좌우 채널 데이타(left/right channel data)이다.

또한, 제7도의 파형 7(c),(d),(e),(f)는 시리얼 데이타 및 c2 포인터의 입력 타이밍을 나타낸 것으로, SREQZ의 로우구간은 최대 0.4㎳로, 이 구간내에 SRMC에서 데이타 및 c2 포인터의 입력이 완료되어야 하는데 만약 데이타 및 채널 바이트를 포함하여 213 바이트가 입력되지 않으면 에러 플래그를 발생하고 강제적으로 SREQZ를 디스에이블 시킨다.

상기 제3도의 DSP CORE 365는 T1사의 TMS320C25가 될 수가 있으며, 입력 클럭은 55MHZ로 칩 외부의 발진기를 이용했다. ATRAC 알고리즘중 DEMUX와 IMDCT 파트를 외부 RAM인 RAM3K를 이용하여 실시간으로 구현하였다. DSP core는 DSPIF 블럭에서의 데이타 요구 인터럽트에 의해 IMDCT 처리가 끝난 데이타를 RAM3K에서 읽어 DSPIF 370블럭으로 출력한다.

ATRAC 처리는 1 데이타 블럭단위로 처리되는데 블럭 시작신호 dack가 제7도의 파형 7(g)와 같이 발생된 이후, SRMC로부터의 압축 데이타를 받기위한 0.4㎳ 구간과 이후 나머지 5.4㎳동안에 DEMUX, IMDCT를 처리한다. 이들의 각각 구간은 상기 제7도의 파형 7(h)에 도시된 a,b에 각기 대응된다. ATRAC의 다음 단계인 QMF 처리를 위해 QMF 블럭으로의 데이타 전송은 DSPIF 370에서의 인터럽트에 의해 이루어진다. ATRAC 디코딩은 2개의 채널을 동시에 수행하므로 제7도의 7(i)와 같은 리셋 파형이후에 7J와 같은 타이밍으로 수행된다. 디멀티플렉싱 및 IMDCT의 처리는 블럭단위로 이루어지며, 블럭단위로 처리가 끝난 데이타는 RAM3K에 저장된 뒤 L,R의 2채널처리가 끝난 뒤 이후의 상기 DSPIF 370의 인터럽트에 의해 정상적으로 출력된다.

상기 DSPIF 370는 상기 DSP 코어 365에서 IMDCT까지 처리가 끝난 데이타가 QMF 처리가 될 수 있도록 하기위해, RAM3K에서 데이타를 취하고자 상기 DSP 코어로의 인터럽트를 발생하는 블럭이다.

QMF 블럭은 3개의 밴드를 처리하는 필터이므로 한번의 인터럽트에 의해 3밴드의 데이타를 수신한다. 즉, 로우 밴드 1워드, 미들 밴드 1워드, 하이 밴드 2워드를 입력받아 하이 밴드의 2워드는 지연을 위해 RAM96 메모리 352에 저장하며 상기 로우 밴드와 미들 밴드의 2워드는 QMF 블럭에 입력된다. 또한 QMF 처리를 위해 하이 밴드의 2워드가 필요한 데이타는 RAM96에서 24 탭(tap)지연된 데이타가 QMF로 입력된다. 따라서 DSPIF에서는 DSP CORE에서 입력되는 하이밴드의 2워드는 RAM96에 저장되고, QMF 블럭으로 하이밴드 2워드의 출력을 위해 RAM96에서 이미 24탭 지연된 하이 밴드 2워드를 읽어서 DSP CORE에서 바로 입력된 로우 밴드 1워드와 미들 밴드 1워드를 QMF로 출력한다. 합성필터 336는 로우 밴드와 미들 밴드 투입력을 받아 2워드의 출력을 내며, 합성 필터부 337는 상기 합성필터 336으로부터 제공되는 2워드와 타임 딜레이 335를 통해 하이밴드 2워드를 수신하여 4워드의 합성된 출력을 제공한다. 여기서, 상기 필터 336과 합성필터 337는 서로 동일한 필터구조를 내부에 가진다. 제5도에는 제3도중 QMF 380블럭에 대한 1채널만의 구체도가 도시된다. 즉, 1데이타 블럭 구간동안에 로우 밴드 128워드, 미들 밴드 128워드, 하이밴드 256워드가 입력될시, QMF-LM 382은 로우 및 미들 밴드를 각기 입력합성하여 256워드의 출력을 낸다. 24 딜레이 381을 통과한 하이밴드 256워드와 QMF-LM 382의 출력 256워드는 QMF-LMH 383에 의해 최종적으로 합성되어 512워드로서 출력된다. 이러한 상기 제5도의 구조는 1채널에 대한 것이므로, 2채널의 경우에는 1데이타 블럭 구간에 1024워드가 출력되는 것을 알 수 있다.

2채널을 필터링하기 위해 본 실시예에서는 상기 QMF 380블럭의 외부에 메모리 353, 354를 채용한다. 여기서 QMF-LM 382와 QMF-LMH 383의 필터 탭(tap)에 해당하는 기능을 램 메모리 353에 의해 구현된다. 또한 필터 계수는 ROM 메모리 354에 저장되어 있다. 이 경우에 필터링 동작은, 제3도의 DSPIF 370에서 입력되는 로우 밴드 1워드와 미들 밴드 1워드, 및 24타임 지연된 하이 밴드 2워드가 QMF 380에 입력되는 것으로부터 시작된다. 이에 따라 QMF-LM 382은 로우 및 미들 밴드를 합하여 2워드를 출력하고, QMF-LMH 383은 상기 출력된 2워드와 딜레이 381을 통한 하이 밴드 2워드를 합성하여 4워드를 출력으로 제공하는 것이다. 제7도의 7(k),(l),(m),(n)의 타이밍도를 참조하면, 이러한 필터링 처리 구간이 나타난다. 파형 7(f)와 같은 인터럽트 신호에 의해 4워드가 블럭내로 입력되면, 상기 블럭 380은 파형 7(m)에 도시된 QMF 처리 구간동안에 QMF-LM 및 QMF-LMH 처리를 하여 제3도의 POSTOUT 390으로 4word를 출력한다. 여기서 2채널의 필터링을 수행하기 위해 코어 365로의 인터럽트도 L,R 채널에 대응되게 2개로 나누어진다. QMF 처리를 1데이타 블럭 단위로 처리하지 않고 파형 7(k)와 같은 프레임 동기신호 fs신호에 맞추어 수행하는 이유는 D/A변환기와의 출력을 매칭하기 위해서이다.

제3도의 POSTOUT DEEMP 390는 상기 QMF 380에서 출력된 데이타를 D/A 변환기 400로 인가하기 위해 데이타를 포맷팅하기 위해 제공된다. 즉 QMF 블럭에서의 데이타 단위는 1채널별이고, D/A변환기 400으로의 입력은 L/R 2채널로 교대로 인가해야 하므로, 이 2채널의 데이타를 섞어주기 위해 RAM16 메모리 355가 채용된다. 제7도의 파형 7(o),(p),(q)를 참조하면, 파형 sqmf의 첫 번째 구간인 L1 계산구간에 L채널 4워드가 계산되고, 다음의 R1 구간에 R채널 4워드가 계산되어 상기 RAM16 메모리 355에는 계산된 데이타가 저장된다. 이와같이 각각 L채널과 R채널이 독립적으로 계산될 때 POSTOUT 390은 이미 계산이 완료된 L0 및 R0 데이타를 프레임 동기신호 fs 신호에 맞추어 출력한다. 이미 계산이 끝난 L1,R1 데이타는 다음의 L2,R2 채널에 대한 QMF 계산이 진행되는 동안에 POSTOUT 390에서 출력된다.

L1,R1 구간에 출력 데이타가 RAM16 메모리 355에 저장되는 순서가 제7도의 파형 7(r),(s),(t)에 따를 경우 POSTOUT 390에서 출력되는 데이타의 순서는 041526378c9daebf순으로 된다. 여기서, 상기 블럭 390내에는 DEEMP 필터기능이 추가되는데 이는 디 엠퍼시스(de-emphasis) 동작을 수행한다. 제6도에는 상기 블럭 390내의 디 엠퍼시스 필터구조가 도시된다. 제6도를 참조하면, 입력 데이타와 곱셈계수 a를 곱하는 승산기 391와, 상기 입력 데이타와 곱셈계수 b를 곱하는 승산기 392와, 가산된 귀환 데이타와 곱셈계수 c를 곱하는 승산기 393와, 상기 승산기 393의 출력 데이타와 상기 승산기 392의 출력 데이타를 가산하는 가산기 394와, 상기 승산기 391의 출력 데이타와 상기 가산기 394의 출력 데이타를 가산하여 디 엠퍼시스된 출력 데이타를 제공하는 가산기 395를 상기 블럭은 포함한다.

제3도에서, SUBFT 395블럭은 상기 POSTOUT 390블럭에서 출력된 PCM 데이타를 받아 각종 부 기능(sbu function)에 해당하는 동작을 행하는 블럭으로서, 수신된 PCM 데이타를 -6㏈정도 감쇄(attenuation)시키는 ATTN 블럭, 2채널별로 최대 레벨(peak level)을 검출하는 PLM 블럭, D/A 변환기 (400)로의 데이타 출력을 뮤팅(muting) 시키는 MUTE 블럭으로 구성되어 있다. 또한, 상기 블럭은 D/A변환기(400)에 인터페이스 신호를 출력하며, 병렬 데이타를 직렬로 변환하여 출력한다. 디지탈 출력 인터페이스(digital out interface)를 위해 상기 블럭은 PCM 데이타를 DIGOUT 399블럭으로 보낸후, 다음의 디지탈 출력 인터페이스에 대처하게 된다. 여기서, D/A 변환기(400)로의 출력은 1/2의 프레임 동기신호내에 MSB부터 직렬로 16bit를 출력한다. 이는 제7도의 파형 7(u),(v),(w)을 참조하면 이해될 것이다. 상기 최대 레벨 검출 블럭은 각 채널별로 값을 구하며, 전원 온 이후 매 샘플마다 피크치를 얻는다. 이후 마이컴의 피크치 리드 동작이 완료되면, 레벨 레지스터는 클리어 된다. 상기 뮤팅 기능은 제로 크로스 뮤트(zero-cross mute)와 페이드 아웃 뮤트(fade-out mute)의 두가지가 있다. 제로 크로스 뮤트를 행하기 위한 제로 크로스 윈도우 구간은 32샘플구간이며, 페이드 아웃 뮤트를 위한 윈도우는 16샘플 구간이 좋다. 여기서 1샘플구간은 1프레임 동기주기로 16비트 오디오 데이타의 L,R 채널의 2워드 구간이다. 한편, 16샘플을 취하는 페이드 아웃뮤트의 단계는 4단계로 되는데 다음과 같다. 즉, 1st 4 samples = -6㏈, 2nd 4 samples = -12㏈, 3rd 4 samples = -18㏈, 및 4th 4 samples = -24㏈로 된다.

DIGOUT 399는 피씨엠 오디오 데이타의 디지탈 출력을 제공한다. 먼저, 상기 블럭은 SUBFT 395의 16비트 PCM 데이타를 입력받아 디지탈 출력 포맷에 맞추어 출력한다. 이 포맷은 SYNC(4) + AUX(8) + PCM AUDIO DTA(16) + CONTROL(4)이다. MICOMIF 550은 전체 제어와 관련한 각종 플래그 레지스터에 대한 리드 라이트를 외부의 제어소자와 직렬 인터페이싱한다. 한편, 클럭 발생기 510는 내부의 각종 클럭 신호를 생성하며 전체동작을 위한 제어 신호 신호등을 생성한다.

상기 제3도의 전체동작은 마이컴 520에 의해서 이루어지는데, 상기 마이컴이 디코딩 시작을 알리면 DSP CORE 365에서 SRMC 200쪽으로 전송요구 신호를 보낸다. 그러면 SRMC 200에서는 압축된 데이타를 직렬로 보내게 되고, SRMCIF 360에서 병렬로 변환하여 RAM3K 메모리 351에 데이타를 저장한다. 이후 DSP CORE 365에서 RAM3K메모리내의 압축된 데이타를 신장하여 디멀티플렉싱 및 IMDCT까지를 수행하여 그 결과를 다시 RAM3K에 저장하게 된다. 다시 QMF 처리를 위해 DSPIF 370에서 인터페이스 신호를 발생하여 QMF 입력용 데이타를 받아 로우, 미들밴드의 데이타는 QMF 블럭으로 직접 전송하고 하이 밴드 데이타는 RAM96에 저장하여 24탭 지연시켜 다시 QMF에 보낸다. 따라서, QMF 블럭에서 필터링을 수행하고 POSTOUT 390에서는 각 채널별로 수행된 결과를 상기 변환기로 출력하기 위해 래프트 채널과 라이트채널 데이타를 섞어서 출력한다. 마지막으로, SUBFT 395에서는 D/A로 출력되기 직전의 데이타를 감쇄, 뮤트, 최대치 검출등의 처리를 수행한 뒤 상기 변환기에 제공하며, 디지탈 아웃 399블럭에서는 디지탈 오디오 포맷에 데이타를 맞추어 출력하게 된다.

상기한 바와 같은 본 발명에 따른 미니디스크의 적응변환 오디오 코딩회로는 적응변환 오디오 코딩 알고리즘을 DSP core와 하드웨어 로직으로 분리하여 오디오 데이타에 대한 실시간 처리가 가능하며 단일의 칩으로 구현이 가능하여 제품을 소형, 경량화를 할 수가 있는 잇점이 있다.

또한 상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (4)

1. 디지탈 정보 처리시스템의 코딩회로에 있어서; 상기 처리 시스템에 인가되는 정보의 비트 스트림을 입력하여 디멀티플렉싱하기 위한 디멀티플렉서와; 상기 디멀티플렉서의 출력을 수신하여 오디오 스펙트럼 데이타를 추출하기 위한 워드 재구성부와; 상기 재구성부의 압축된 데이타를 밴드별로 신장하여 합성하는 합성부와; 상기 디멀티플렉서의 일부출력을 수신하여 에러제거 데이타를 상기 재구성부 및 합성부에 제공하는 에러제거부를 포함하는 것을 특징으로 하는 회로.
2. 제1항에 있어서, 상기 디멀티플렉서, 워드 재구성부 및 에러제거부의 동작은 디-에스-피 코어로 구현되며, 상기 합성부의 동작은 하드웨어 로직으로 구현됨을 특징으로 하는 회로.
3. 미니디스크의 적응변환 오디오 신호 코딩회로에 있어서, 상기 미니디스크에 인가되는 오디오 신호의 비트 스트림을 입력하여 디멀티플렉싱하기 위한 디멀티플렉서와; 상기 디멀티플렉서의 출력을 수신하여 오디오 스펙트럼 데이타를 추출하기 위한 워드 재구성부와; 상기 재구성부의 압축된 오디오 데이타를 로우, 미들, 및 하이 밴드별로 신장하여 합성하는 합성부와; 상기 디멀티플렉서의 일부출력을 수신하여 에러 제거 데이타를 상기 재구성부 및 합성부에 제공하는 에러제거부를 포함하는 것을 특징으로 하는 회로.
4. 제3항에 있어서, 상기 디멀티플렉서, 워드 재구성부 및 에러제거부의 동작은 디-에스-피 코어로 구현되며, 상기 합성부의 동작은 하드웨어 로직으로 구현됨을 특징으로 하는 회로.