DE69233225T2 - Substrat für Dünnschichtschaltung und Verfahren zur Herstellung desselben - Google Patents

Substrat für Dünnschichtschaltung und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE69233225T2
DE69233225T2 DE1992633225 DE69233225T DE69233225T2 DE 69233225 T2 DE69233225 T2 DE 69233225T2 DE 1992633225 DE1992633225 DE 1992633225 DE 69233225 T DE69233225 T DE 69233225T DE 69233225 T2 DE69233225 T2 DE 69233225T2
Authority
DE
Germany
Prior art keywords
insulator
layer
conductor
insulator layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1992633225
Other languages
English (en)
Other versions
DE69233225D1 (de
Inventor
Shuji Kawasaki-shi Takeshita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69233225D1 publication Critical patent/DE69233225D1/de
Publication of DE69233225T2 publication Critical patent/DE69233225T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Dünnfilmschaltungssubstrat und ein Verfahren für dessen Herstellung.
  • In vergangenen Jahren führte die Nachfrage nach einer Beschleunigung der Verarbeitungsgeschwindigkeit von elektronischen Vorrichtungen, einschließlich Computern, zu einem Erfordernis für eine Beschleunigung einer Signalausbreitungsgeschwindigkeit einer Mikrostreifenleitung auf einem Schaltungssubstrat.
  • Wie weit verbreitet bekannt ist, wird die Signalausbreitungsgeschwindigkeit einer Schaltungsleitung festgelegt durch die Dielektrizitätskonstante von deren Isolator, und somit wurden verschiedene Schaltungssubstrate vorgeschlagen, die einen Isolator mit einer niedrigen Dielektrizitätskonstante verwenden.
  • Als ein Isolationsmaterial, das für ein Dünnfilmschaltungssubstrat zum Beschleunigen der Signalausbreitungsgeschwindigkeit davon verwendet wurde, wurden fluorinierte Polyimide (Dielektrizitätskonstante = 2,7), Fluoropolymere, wie PTFE (Dielektrizitätskonstante = 2,1) oder amorphe Fluoropolymere wie Teflon AF (Dielektrizitätskonstante = 2,0 oder weniger) vorgeschlagen, die eine Dielektrizitätskonstante haben, die niedriger als jene der üblichen, weit verbreitet verwendeten Polyimide (Dielektrizitätskonstante = 3,3) ist.
  • Die oben beschriebenen Materialen mit niedriger Dielektrizitätskonstante haben jedoch einen Mangel, indem ihre Adhäsion an ein Substrat niedrig ist, und weiterhin können diese Materialen nicht auf ein Substrat in einer großen Dicke aufgebracht werden. Ferner haben, da Teflon-AF-Materialien durch eine fluorine organische Lösung beschädigt werden, diese Materialen einen Nachteil, indem ernsthafte Sprünge auftreten, wenn sie gewaschen werden, nachdem sie gelötet wurden, oder wenn eine VPS (Dampfphasenlötung) darauf angewandt wird.
  • Um das oben beschriebene Problem zu lösen, kann ein Verfahren, wie es in der 26 dargestellt ist, in Betracht gezogen werden, bei welchem ein Signalübertragungspfad 1 zwischen einer Isolatorschicht 3, die aus normalem Polyimid mit einer hohen Adhäsion besteht, und einer Isolationsschicht, die aus einem Isolator mit einer niedrigen Dielektrizitätskonstante besteht, zwischengelegt sein, wodurch eine Isolationsschicht gebildet wird. Selbst bei einer Konstitution, wie sie oben beschrieben ist, kann jedoch eine Reduktion der Dielektrizitätskonstante nur bis zu einem Grad erreicht werden, so dass die Dielektrizitätskonstante des schließlich erhaltenen Isolators maximal bis ungefähr auf den Durchschnittswert der Dielektrizitätskonstanten der Isolatorschicht 3 und des Isolators 2 reduziert wird, und ferner hat eine solche Konstitution Probleme bei ihrer Adhäsionskraft. In der 26 bezeichnet das Bezugszeichen 4 eine Erdungsschicht.
  • In der US-A-4,931,354 wurde vorgeschlagen, einen Leiter auf einer ersten Isolatorschicht zu bilden, und diese mit einer zweiten Isolatorschicht zu bedecken, wobei entweder ein Holraum oder eine poröse Schicht zwischen dem Leiter und dem zweiten Isolator belassen wird. Ein solcher Holraum oder eine solche poröse Schicht erstreckt sich daher über einen Teil des Umfangs des Leiters. Dieser Holraum oder diese poröse Schicht kann eine niedrige Dielektrizitätskonstante haben und wird daher die Gesamtgeschwindigkeit der Vorrichtung verbessern. Dies ist ähnlich zur Vorrichtung nach dem Stand der Technik, die in der 26 gezeigt ist, mit der Ausnahme, dass der niedrig dielektrische Isolator, der in diesem Beispiel gezeigt ist, viel größer ist und keine weitere Isolierungsschicht erfordert, wie in der US-A-4,931,354 erforderlich ist.
  • Gemäß dieser Erfindung enthält ein Vielschicht-Dünnfilmschaltungssubstrat eine Mehrzahl von Leiterschichten, die durch einen Isolator getrennt sind, und einen Leiter für die Übertragung von Signalen, welcher Leiter in einen ersten Isolator eingebettet ist, wobei der erste Isolator die Oberseite und die Seitenflächen des Leiters bedeckt und wenigstens teilweise die Basis des Leiters bedeckt, welcher erste Isolator fest ist und eine niedrige Dielektrizitätskonstante hat verglichen mit jener eines zweiten Isolators, wobei der Leiter und der erste Isolator vollständig von dem zweiten Isolator umgeben sind, welcher zweite Isolator eine gute Adhäsivität zu den Leiterschichten hat, verglichen mit jener des ersten Isolators.
  • Die vorliegende Erfindung enthält auch Verfahren für die Herstellung eines Vielschicht-Dünnfilmschaltungssubstrats, wie es oben beschrieben ist.
  • Ein erstes Verfahren enthält die Schritte:
    Bilden eines Leiters auf der Oberfläche einer Isolatorschicht, die aus dem Material des zweiten Isolators besteht,
    Eliminieren der Oberfläche der Isolatorschicht durch isotropes Ätzen mit Ausnahme eines Teils davon, der einen Teil der Basis des Leiters trägt,
    Beschichten der gesamten Oberfläche der geätzten Isolatorschichten mit einer anderen Isolatorschicht, die aus dem Material des ersten Isolators besteht,
    Eliminieren der anderen Isolatorschicht außerhalb des Leiters durch Ätzen, und
    Bilden einer weiteren Isolatorschicht, die aus dem Material des zweiten Isolators besteht, auf der freigelegten Isolatorschicht und verbleibenden anderen Isolatorschicht.
  • Ein zweites Verfahren enthält die Schritte:
    Bilden einer ersten Isolatorschicht, die aus dem Material des ersten Isolators besteht, auf der Oberfläche einer zweiten Isolatorschicht, die aus dem Material des zweiten Isolators besteht,
    Bilden eines Leiters auf der Oberfläche der ersten Isolatorschicht,
    Beschichten wenigstens der Oberfläche der ersten Isolatorschicht und des Leiters mit einer dritten Isolatorschicht, die aus dem Material der ersten Isolators besteht,
    selektives Eliminieren der ersten und dritten Isolatorschichten durch Ätzens außerhalb des Leiters, und
    Ablagern einer vierten Isolatorschicht, die aus dem Material des zweiten Isolators besteht, auf der freigelegten zweiten Isolatorschicht und den verbleibenden ersten und dritten Isolatorschichten.
  • Die vorliegenden Erfindung hat den Vorteil, dass sie die oben beschriebenen Mängel behebt und ein Dünnfilmschaltungssubstrat bereitstellt, das eine größere Dielektrizitätskonstantenverringerung ohne eine Verringerung der Zwischenschichtadhäsion hat.
  • Spezielle Ausführungen von Mehrschicht-Dünnfilmschaltungssubstraten und Verfahren für ihre Herstellung werden nun unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in welchen:
  • 1 eine schematische Darstellung ist, die eine Ausführung des Dünnfilmschaltungssubstrats gemäß der vorliegenden Erfindung zeigt,
  • 2 bis 10 schematische Darstellungen sind, die ein Verfahren für die Herstellung des Substrats zeigen, wie es in der 1 gezeigt ist,
  • 11 eine schematische Darstellung ist, die eine andere Ausführung des Dünnfilmschaltungssubstrats gemäß der vorliegenden Erfindung zeigt,
  • 12 bis 19 schematische Darstellung sind, die ein Verfahren für die Herstellung des Substrats zeigen, wie es in der 11 gezeigt ist,
  • 20 bis 25 schematische Darstellungen sind, die ein anderes Verfahren für die Herstellung des Substrats zeigen, wie es in der 11 gezeigt ist, und
  • 26 eine Darstellung ist, die ein Beispiel eines herkömmlichen Dünnschichtschaltungssubstrats zeigt.
  • Das Dünnfilmschaltungssubstrat nach der vorliegenden Erfindung, wie es in der 1 gezeigt ist, kann durch ein Verfahren erhalten werden, wie es in den 2 bis 10 dargestellt ist, enthaltend die Schritte:
    Eliminieren einer Oberflächenschicht einer Isolatorschicht 3 mit einer guten Adhäsivität und mit einem darauf gebildeten Signalübertragungspfad 1 durch Mittel zum isotropen Ätzen mit Ausnahme wenigstens eines Teils, der den Signalübertragungspfad 1 in einem unterätztem Zustand trägt, und dann Beschichten der somit geätzten Isolatorschicht mit einem Isolator 2 mit einer niedrigen Dielektrizitätskonstante, und
    nachfolgendes Eliminieren des Isolators 2 mit niedriger Dielektrizitätskonstante durch Ätzen mit Ausnahme des Umfangs des Signalübertragungspfades 1 und dann Beschichten des somit geätztem Isolators 2 mit einer Schicht 3 aus einem isolierenden Material mit einer guten Adhäsivität.
  • Gemäß der oben beschriebenen Konstitution ist der Signalübertragungspfad 1 in dem Isolator 2 mit niedriger Dielektrizitätskonstante eingebettet, wodurch eine im wesentlichem niedrige Dielektrizitätskonstante erhalten wird.
  • Ferner ist der Isolator 2 mit niedriger Dielektrizitätskonstante, welcher allgemein eine geringe oder mindere Adhäsivität hat, in einem Isolator mit einer guten Adhäsivität eingebettet, wodurch diese Adhäsivitätsgrade einander kompensieren.
  • Ein Prozess für die Herstellung des Dünnfilmsschaltungssubstrats, wie es in der 1 gezeigt ist, ist in den 2 bis 10 dargestellt. Zuerst wird eine Erdungsschicht 4 mit einem Polyimid beschichtet, das eine gute Adhäsivität und im allgemeinen eine hohe Dielektrizitätskonstante hat, wodurch eine Isolatorschicht 3 gebildet wird, wie in der 2 dargestellt ist. Das aufgebrachte Polyimid ist ein Polyimid, das allgemein in üblichen Dünnfilmherstellungsprozessen verwendet wird.
  • Nachfolgend wird auf der Oberflächenschicht der oben beschriebenen Isolatorschicht 3 eine Leiterschicht gebildet durch einen bekannten Schritt, wie Sputtern oder Ätzen. Diese Leiterschicht besteht aus einer Mehrzahl von Signalübertragungspfaden 1 und Kontaktflecken 5 für einen Zwischenschichtkontakt. Die 2 stellt einen Signalübertragungspfad 1 auf der linken Seite und einen Kontaktfleck 5 für Zwischenschichtkontakt auf der rechten Seite dar.
  • Danach wird die Isolatorschicht 3, die auf ihrer Oberflächenschicht eine Leiterschicht ausgebildet hat, wie oben beschrieben wurde, einem isotropen Ätzen durch ein Nassätzverfahren unter Verwendung z. B. von Hydrazin, oder ein Trockenätzverfahren, wie Plasmaätzen, unter Verwendung des Signalübertragungspfades 1 und des Kontaktfleckes 5 für den Zwischenschichtkontakt als eine Maske unterzogen.
  • Das isotrope Ätzen, wodurch das Ätzen in allen Richtungen fortschreitet, verursacht, dass die oben beschriebene Isolatorschicht 3 von den äußeren Umfangsrändern des Signalübertragungspfades 1 und des Kontaktfleckes 5 für Zwischenschichtkontakt einwärts ausgeschnitten wird, und entspre chend wird, wie in der 3 dargestellt ist, eine Leiterschicht in einem unterätztem Zustand und auf deren Rückseite nur der Zentralbereich durch die Isolatorschicht 3 gestützt ist und die Enden davon nicht gestützt sind, erhalten. Danach wird der Isolator 2 mit niedriger Dielektrizitätskonstante, bestehend aus einem Material, wie fluoriniertes Polyimid, amorphes Fluoropolymer oder perfluoriniertes Polyal-kylamine über der gesamten Oberfläche der somit erhaltenen Leiterschicht aufgetragen.
  • Die oben beschriebene Bildung der Isolatorschicht 2 mit niedriger Dielektrizitätskonstante wird erzielt durch Verwenden des bekannten Spin-Beschichtungsverfahrens, etc., wodurch die unterätzten Bereiche 6 mit dem Isolator 2 mit niedriger Dielektrizitätskonstante gefüllt werden, wie in der 4 dargestellt ist.
  • Danach wird, wie in der 5 dargestellt ist, eine Schutzschicht 7 auf die Isolatorschicht 2 mit niedriger Dielektrizitätskonstante an einem Teil davon entsprechend dem Signalübertragungspfad 1 aufgebracht, und danach wird die Isolatorschicht 2 mit niedriger Dielektrizitätskonstante durch RIE (Reaktives Ionenätzten) geätzt und mit Ausnahme des Umfangs des Signalübertragungspfades 1 und des Teils der Isolatorschicht 2, der in die unterätzten Bereiche 6 eingedrungen ist, eliminiert, worauf hin nur der Bereich der Schutzschicht 7 über dem Signalübertragungspfad 1 abgeschält ist, wie in der 6 dargestellt ist. In diesem Zustand ist ein Signalübertragungspfad 1, der in dem Isolator 2 mit niedriger Dielektrizitätskonstante eingebettet ist, wie in der 7 dargestellt ist, erhalten.
  • Danach wird ein Isolator mit guter Adhäsivität über der gesamten Schicht 2 mit niedriger Dielektrizitätskonstante aufgetragen, wodurch eine Isolatorschicht 3 gebildet wird, und ferner wird der somit gebildete Isolator 3 selektiv geätzt, um ein Kontaktloch 9 zu bilden, wie in den 8 und 9 gezeigt ist. Das Bezugszeichen 7' in der 8 gibt die Schutzschicht an, die für das Ätzten aufzubringen ist. In diesem Fall ist der Isolator vorzugsweise ein lichtempfindliches Polyimid, um die Ätzteffizienz für das Kontaktloch 9 zu verbessern.
  • Durch diesen Prozess wird der Umfang des Signalübertragungspfades 1 an fast allen Teilen davon von dem Isolator mit niedriger Dielektrizitätskonstante umgeben, und er Isolator 2 mit niedriger Dielektrizitätskonstante, der eine geringe Adhäsivität hat, ist in der Isolatorschicht 3 mit einer guten Adhäsivität eingebettet, wodurch die Ashäsivität der Kombination des Isolators 2 und der Isolatorschicht 3 verbessert wird. Nachfolgend wird eine Leiterschicht auf die gesamte Oberfläche der Isolatorschicht 3 laminiert, und danach werden eine Via 8 und eine oberer Leiterschicht 10 durch Ätzen der Leiterschicht gebildet, wie in der 10 dargestellt ist.
  • Eine andere Ausführung des Dünnfilmschaltungssubstrats gemäß der vorliegenden Erfindung ist schematisch in der 11 gezeigt. Bei dieser Ausführung ist der Signalübertragungspfad 1 vollständig in Isolatoren 2 und 2' mit niedriger Dielektrizitätskonstante eingebettet.
  • Das Dünnfilmschaltungssubstrat, wie es in der 11 gezeigt ist, kann durch einen Prozess vorbereitet werden, wie er in den 12 bis 19 dargestellt ist. Zuerst wird ein Polyimid auf einer Erdungsschicht 4 aufgebracht, um eine Isolatorschicht 3 zu bilden, und dann wird eine Schicht 2 mit niedriger Dielektrizitätskonstante auf die Oberfläche der Isolatorschicht 3 aufgebracht, wie in der 12 dargestellt ist.
  • Danach wird eine Schutzschicht 7 als ein Muster für die Oberfläche der Schicht 2 mit niedriger Dielektrizitätskonstante aufgebracht, wie in der 13 dargestellt ist, und wird die Isolatorschicht 2 mit niedriger Dielektrizitätskonstante geätzt, um ein Muster zu bilden, wie in der 14 dargestellt ist. Dann wird eine Metallschicht 1 über der gesamten Oberfläche z. B. durch Sputtern gebildet, wie in der 15 dargestellt ist, und wird ein Widerstandsmuster 7'' auf die Oberfläche der Metallschicht aufgebracht, wie in der 16 dargestellt ist, wodurch die Metallschicht geätzt wird, so dass der Signalübertragungspfad 1 und der Kontaktfleck 5 gebildet werden, wie in der 17 dargestellt ist, und dann wird die Schutzschicht 7'' entfernt.
  • Danach wird eine Schicht 2' mit niedriger Dielektrizitätskonstante, die ein selbiges oder ein unterschiedliches Material bezüglich des Materials der Schicht 2 mit niedriger Dielektrizitätskonstante sein kann, über der Gesamtoberfläche gebildet, wird eine Schutzschicht 7 auf die Oberfläche der Schicht 2' mit niedriger Dielektrizitätskonstante aufgetragen, wie in der 18 dargestellt ist, und wird dann die Schicht 2' mit niedriger Dielektrizitätskonstante geätzt, so dass der Signalübertragungspfad 1 vollständig in dem Material der Schichten 2 und 2' mit niedriger Dielektrizitätskonstante eingebettet ist, und wird der Kontakt fleck 5, der auf der Schicht 2 mit niedriger Dielektrizitätskonstante liegt, gebildet, wie in der 19 gezeigt ist, was dem Schritt, der in der 6 gezeigt ist, in der oben angegebenen ersten Verfahrensausführung entspricht. Danach werden die Schritte, die in den 8 bis 10 dargestellt sind, wiederholt.
  • Das Dünnfilmschaltungssubstrat, wie es in der 11 gezeigt ist, kann durch einen anderen Prozess vorbereitet werden, als es in dem 12 bis 19 dargestellt ist. Zuerst wird ein Polyimid auf eine Erdungschicht 4 aufgetragen, um eine Isolatorschicht 3 zu bilden, und dann wird eine Schicht 2 mit niedriger Dielektrizitätskonstante auf die Oberfläche der Isolatorschicht 3 aufgetragen und wird eine Metallschicht 1 auf der Oberfläche der Schicht 2 mit niedriger Dielektrizitätskonstante gebildet, wie in der 20 dargestellt ist.
  • Dann ein wird ein Widerstandmuster 7'' auf die Oberfläche der Metallschicht aufgebracht, wie in der 21 dargestellt ist, wird die Metallschicht geätzt, um den Signalübertragungspfad 1 und den Kontaktfleck 5 zu bilden, und wird die Schutzschicht 7'' entfernt, wie in der 22 dargestellt ist.
  • Danach wird eine Schicht 2' mit niedriger Dielektrizitätskonstante, die ein selbiges oder unterschiedliches Material bezüglich dem Material der Schicht 2 mit niedriger Dielektrizitätskonstante sein kann, auf der Gesamtoberfläche gebildet, wie in der 23 dargestellt ist, wird eine Schutzschicht 7 auf die Oberfläche der Schicht 2' mit niedriger Dielektrizitätskonstante aufgebracht, wie in der 24 dargestellt ist, und wird dann die Schicht 2' mit niedriger Dielektrizitätskonstante geätzt, um den Signalübertragungspfad 1 vollständig eingebettet in dem Material der Schichten 2 und 2' mit niedriger Dielektrizitätskonstante und den Kontaktfleck auf der Schicht 2 mit niedriger Dielektrizitätskonstante liegend zu bilden, wie in der 25 gezeigt ist, was dem Schritt, der in der 6 gezeigt ist, bei der oben angegebenen ersten Verfahrensausführung entspricht. Danach können die Schritte, wie sie in den 8 bis 10 dargestellt sind, wiederholt werden.
  • Als bevorzugte Beispiele des Schichtmaterials mit niedriger Dielektrizitätskonstante können amorphe Fluoropolymere, wie Teflon AF, verfügbar von Du-Pont und mit einer Dielektrizitätskonstante von 1,89 bis 1,93, und perfluorinierte Polyalkylaminpolymere, wie Cytop, verfügbar von der Asahi Glass Company und mit einer Direktitätskonstante von 2,1 bis 2,2, angegeben werden. Es wurde herausgefunden, dass, wenn diese amorphen Fluoropolymere oder perfluorinierten Polyal-kylaminpolymere verwendetet werden als das Material mit niedrigen Dielektrizitätskonstante gemäß der vorliegenden Erfindung ein Dünnfilmschaltungssubstrat erhalten werden kann, das eine Dielektrizitätskonstante von 2,5 bis 2,7 hat.
  • Wie anhand der vorstehenden Erklärung klar ist, ist der Umfang des Signalübertragungspfades gemäß der vorliegenden Erfindung mit einem Isolator mit niedriger Dielektrizitätskonstante umgeben, wodurch eine im wesentlichen niedrige Dielektrizitätskonstante erhalten werden kann und die Signalausbreitungsgeschwindigkeit verbessert werden kann.
  • Ferner kann, da eine isolierende Schicht mit einer guten Rdhäsivität zwischen den oberen und unteren Leiterschichten zwischengelegt ist, eine Verringerung der Zwischenschichtadhäsivität verhindert werden.

Claims (7)

  1. Mehrschicht-Dünnfilmschaltungssubstrat, enthaltend eine Mehrzahl von Leiterschichten (4, 10), die durch einen Isolator (2, 3) getrennt sind, und einen Leiter (1) für die Übertragung von Signalen, welcher Leiter (1) in einen ersten Isolator (2) eingebettet ist, wobei der erste Isolator die Oberseite und Seitenoberflächen die Leiters (1) bedeckt und wenigstens teilweise die Basis des Leiters (1) bedeckt, welcher erste Isolator (2) fest ist und eine niedrige Dielektrizitätskonstante hat verglichen mit jener eines zweiten Isolators, wobei der Leiter (1) und der erste Isolator (2) vollständig von dem zweiten Isolator (3) umgeben sind, welcher zweite Isolator (3) eine gute Adhäsivität zu den Leiterschichten (4, 10) hat, verglichen mit jener des ersten Isolators (2).
  2. Mehrschicht-Dünnfilmschaltungssubstrat nach Anspruch 1, ferner enthaltend einen leitenden Kontaktfleck (5), der an den Leiter (1) für Zwischenschichtverbindungen angeschlossen ist.
  3. Mehrschicht-Dünnfilmschaltungssubstrat nach Anspruch 1 oder 2, wobei der erste Isolator (2) aus einem fluorinierten Polyimid, einem amorphen Fluoropolymer oder einem perfluorinierten Polyalkylamin gebildet ist.
  4. Mehrschicht-Dünnfilmschaltungssubstrat nach einem der vorhergehenden Ansprüche, wobei der Leiter (1) auf nur einem Teil seiner Basis von dem zweiten Isolator (3) abge stützt ist und alle anderen Teile seiner Oberfläche in Kontakt mit dem ersten Isolator (2) sind.
  5. Mehrschicht-Dünnfilmschaltungssubstrat nach einem der Ansprüchen 1 bis 3, wobei der Leiter (1) vollständig von dem ersten Isolator (2) umgeben ist.
  6. Verfahren zum herstellen eines Mehrschicht-Dünnfilmschaltungssubstrats nach Anspruch 4, enthaltend die Schritte: Bilden eines Leiters (1) auf der Oberfläche einer Isolatorschicht (3), die aus dem Material des zweiten Isolators besteht, Eliminieren der Oberfläche der Isolatorschicht (3) durch isotropes Ätzen mit Ausnahme eines Teils davon, der einen Teil der Basis des Leiters (1) trägt, Beschichten der der gesamten Oberfläche der geätzten Isolatorschicht (3) mit einer anderen Isolatorschicht, die aus dem Material des ersten Isolators (2) besteht, Eliminieren der anderen Isolatorschicht (2) außerhalb des Leiters (1) durch Ätzten, und Bilden einer weiteren Isolatorschicht, die aus dem Material des zweiten Isolators besteht, auf der freigelegten Isolatorschicht (3) und verbleibenden anderen Isolatorschicht (2).
  7. Verfahren zum Herstellen eines Mehrschicht-Dünnfilmschaltungssubstrats nach Anspruch 5, enthaltend die Schritte: Bilden einer ersten Isolatorschicht, die aus dem Material des ersten Isolators (2) besteht, auf der Oberfläche einer zweiten Isolatorschicht, die aus dem Material des zweiten Isolators (3) besteht, Bilden eines Leiters (1) auf der Oberfläche der ersten Isolatorschicht (2), Beschichten wenigstens der Oberfläche der ersten Isolatorschicht (2) und des Leiters (1) mit einer dritten Isolatorschicht (2'), die aus dem Material des ersten Isolators besteht, selektives Eliminieren der ersten und dritten Isolatorschichten (2, 2') durch Ätzen außerhalb des Leiters (1), und Ablagern einer vierten Isolatorschicht (3), die aus dem Material des zweiten Isolators besteht, auf der freigelegten zweiten Isolatorschicht und auf den verbleibenden ersten und dritten Isolatorschichten.
DE1992633225 1991-02-07 1992-02-06 Substrat für Dünnschichtschaltung und Verfahren zur Herstellung desselben Expired - Fee Related DE69233225T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1635591 1991-02-07
JP1635591A JP2500235B2 (ja) 1991-02-07 1991-02-07 薄膜回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
DE69233225D1 DE69233225D1 (de) 2003-11-13
DE69233225T2 true DE69233225T2 (de) 2004-07-01

Family

ID=11914045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1992633225 Expired - Fee Related DE69233225T2 (de) 1991-02-07 1992-02-06 Substrat für Dünnschichtschaltung und Verfahren zur Herstellung desselben

Country Status (4)

Country Link
US (2) US5298114A (de)
EP (1) EP0502614B1 (de)
JP (1) JP2500235B2 (de)
DE (1) DE69233225T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403437A (en) * 1993-11-05 1995-04-04 Texas Instruments Incorporated Fluorosurfactant in photoresist for amorphous "Teflon" patterning
US5447600A (en) * 1994-03-21 1995-09-05 Texas Instruments Polymeric coatings for micromechanical devices
JP2560637B2 (ja) * 1994-04-28 1996-12-04 日本電気株式会社 電界効果トランジスタ及びその製造方法
ATE195201T1 (de) * 1994-06-03 2000-08-15 Du Pont Fluorploymer-schutzschicht für hochtemperatursupraleitende schicht und photostruktur davon
JPH0855913A (ja) * 1994-06-07 1996-02-27 Texas Instr Inc <Ti> サブミクロン相互接続の選択的空隙充填方法
US6053617A (en) * 1994-09-23 2000-04-25 Texas Instruments Incorporated Manufacture method for micromechanical devices
AU5769300A (en) * 1999-06-29 2001-01-31 Sun Microsystems, Inc. Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards
US7658709B2 (en) * 2003-04-09 2010-02-09 Medtronic, Inc. Shape memory alloy actuators
JP4969993B2 (ja) * 2006-11-01 2012-07-04 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造法
JP2013084842A (ja) * 2011-10-12 2013-05-09 Fujitsu Ltd 配線構造及びその製造方法
US11574862B2 (en) * 2019-04-23 2023-02-07 Intel Corporation Optimal signal routing performance through dielectric material configuration designs in package substrate
US20210028101A1 (en) * 2019-07-25 2021-01-28 Intel Corporation Embedded patch for local material property modulation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542667A (en) * 1977-06-08 1979-01-10 Fujitsu Ltd Manufacture of semiconductor device
US4689110A (en) * 1983-12-22 1987-08-25 Trw Inc. Method of fabricating multilayer printed circuit board structure
US4647508A (en) * 1984-07-09 1987-03-03 Rogers Corporation Flexible circuit laminate
JPS6154674A (ja) * 1984-08-25 1986-03-18 Fujitsu Ltd 超高周波集積回路装置
US4758476A (en) * 1984-12-12 1988-07-19 Hitachi Chemical Company, Ltd. Polyimide precursor resin composition and semiconductor device using the same
JPS62188399A (ja) * 1986-02-14 1987-08-17 日本電気株式会社 セラミツク配線基板
US4931354A (en) * 1987-11-02 1990-06-05 Murata Manufacturing Co., Ltd. Multilayer printed circuit board
JPH01298764A (ja) * 1988-05-26 1989-12-01 Nec Corp 半導体記憶装置
EP0393635B1 (de) * 1989-04-21 1997-09-03 Nec Corporation Halbleiteranordnung mit Mehrschichtleiter
US4970106A (en) * 1989-06-02 1990-11-13 International Business Machines Corporation Thin film multilayer laminate interconnection board
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step

Also Published As

Publication number Publication date
EP0502614A2 (de) 1992-09-09
US5298114A (en) 1994-03-29
JPH04255292A (ja) 1992-09-10
EP0502614B1 (de) 2003-10-08
US6110568A (en) 2000-08-29
EP0502614A3 (en) 1993-01-20
JP2500235B2 (ja) 1996-05-29
DE69233225D1 (de) 2003-11-13

Similar Documents

Publication Publication Date Title
DE3705279C2 (de) Verfahren zur Herstellung von Widerständen in Chip-Form
DE2411259C3 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE2637667C2 (de) Halbleiteranordnung
DE69233225T2 (de) Substrat für Dünnschichtschaltung und Verfahren zur Herstellung desselben
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE19738531A1 (de) Auf Druck ansprechender Widerstand
DE3545989C2 (de)
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE3325982A1 (de) Schichtwiderstand-eingabevorrichtung und verfahren zu ihrer herstellung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE102006050890A1 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte mit kontaktsteglosem Kontaktloch
DE3623873A1 (de) Flexibles schaltungslaminat und verfahren zu seiner herstellung
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
WO2010072516A2 (de) Leiterplatte mit aufgewachsener metallschicht in einer biegbaren zone
DE112017006585T5 (de) Chip-widerstand und verfahren zu seiner herstellung
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE4434913A1 (de) Mikrochipschmelzsicherung und Verfahren zu ihrer Herstellung
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE69921893T2 (de) Leitfähige Pastenzusammensetzung zum Füllen
DE10348010A1 (de) Mehrschichtleiterplatte, Verfahren zu deren Herstellung und Mehrschichtleiterplatte verwendendes Mobilgerät
DE4304788A1 (de) Autoglasscheibe mit einer aufgedruckten Leiterstruktur
DE3700912C2 (de)
DE1807127B2 (de) Elektrischer schaltungsaufbau und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee