DE69032937T2 - Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht - Google Patents
Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen PolysiliziumschichtInfo
- Publication number
- DE69032937T2 DE69032937T2 DE69032937T DE69032937T DE69032937T2 DE 69032937 T2 DE69032937 T2 DE 69032937T2 DE 69032937 T DE69032937 T DE 69032937T DE 69032937 T DE69032937 T DE 69032937T DE 69032937 T2 DE69032937 T2 DE 69032937T2
- Authority
- DE
- Germany
- Prior art keywords
- eprom cell
- transistor
- gate
- regions
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 15
- 229920005591 polysilicon Polymers 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 238000002513 implantation Methods 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Erhalten einer N-Kanal- EPROM-Zelie mit einer einzigen Polysiliziumschicht.
- Es ist bekannt, daß es für einige Anwendungen vorzuziehen ist, eher EPROM- Zellen mit einer einzigen Polysiliziumschicht zu verwenden (d. h. mit dem Floatinggate kapazitiv gekoppelt mit dotierten Source- und Drainbereichen eines Halbleitersubstrats und mit einem Steuergate, das auch durch einen dotierten Bereich desselben Substrats gebildet ist), als die herkömmlicheren EPROM-Zellen mit einer doppelten Polysiliziumschicht.
- Eine N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht ist in Technical Digest of the IEDM 1988, 11.-14. Dezember 1988, San Francisco, S. 60-63 offenbart.
- Der Kunde kennt auch ein gleichzeitiges Vorsehen der Transistoren einer externen Schaltung mit den Zellen einer EPROM-Speichermatrix.
- Wenn sehr kleine Transistoren benötigt werden, können diese mit entweder dem LDD-(leicht dotierter Drain)- oder dem DDD-(doppelt dotierter Drain)-Verfahren hergestellt werden, d. h. mit der Ausbildung von Oxiddistanzteilen an beiden Seiten des Floatinggate, welche Distanzteile leicht dotierten Substratbereichen benachbart zu stark dotierten Source- und Drainbereichen überlagert sind. Ein LDD- Verfahren ist in IEEE Transactions of Electron Devices, Bd. 36, n. 6, Juni 1989, S. 1126-1132 offenbart.
- Auf diese Weise ist es möglich, die Probleme des Alterns herkömmlicher Transistoren zu reduzieren, während noch die elektrische Kontinuität beibehalten wird, die für die richtige Operation des Transistors nötig ist.
- Diese Technologie ist nicht auf EPROM-Zellen anwendbar, weil das Vorhandensein solcher leicht dotierten Bereiche den Schreibprozeß äußerst langsam machen würde.
- Für einen normal schnellen Schreibprozeß ist es in der Tat nötig, daß die EPROM-Zellen ihren Floatinggate teilweise stark dotierten Source- und Drainbereichen überlagert haben.
- Zum Erreichen einer Matrix von herkömmlichen EPROM-Zellen mit einer einzigen Polysiliziumschicht gleichzeitig mit Transistoren einer externen Schaltung vom LDD- oder DDD-Typ ist es andererseits nötig, eine zusätzliche Maske mit einem folglichen Erhöhen des Zeitaufwandes und der Kosten zu verwenden.
- Japanese Journal of Applied Physics, supplements, (18th International Conference on Solid State devices and Materials, Tokyo, 1986), 20.-22. August 1986, S. 323- 326 lehrt, daß eine D-Typ-Ionenimplantation für eine CG-Schichtenbildung verwendet werden kann.
- Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Erhalten einer EPROM-Zelle mit einer einzigen Polysiliziumschicht mit dem Floatinggate teilweise über doppelt dotierten Source- und Drainbereichen überlagert zu schaffen, das innerhalb des Schutzumfangs eines Verfahrens zum Erhalten von Transistoren vom LDD- oder DDD-Typ nicht die Verwendung einer zusätzlichen Maske erfordert.
- Gemäß der Erfindung wird eine solche Aufgabe mittels eines Verfahrens zum Erhalten einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht gleichzeitig mit einem Transistor vom LDD- oder DDD-Typ erhalten, wie es im Anspruch 1 angegeben ist.
- Auf diese Weise ist es möglich, eine integrierte Form, und ohne zusätzliche Maske, einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht mit ihrem Floatinggate teilweise über stark dotierten Source- und Drainbereichen überlagert zu erhalten, die somit eine sehr gute Leistungsfähigkeit in bezug auf eine Schreibgeschwindigkeit und eine Stromabsorption garantieren kann, gleichzeitig mit Transistoren für eine externe Schaltung vom LDD- oder DDD-Typ, d. h. mit leicht dotierten Bereichen unter Oxiddistanzteilen, die an den Seiten des Floatinggate angeordnet sind. Dies wird dank der Tatsache erhalten, daß die starke Dotierungsmittel-Implantation, die für das Steuergate verwendet wird, auch für die Source- und Drainbereiche verwendet wird, und somit definiert sie gleichzeitig den Zellenkanal.
- Die Merkmale der vorliegenden Erfindung werden durch ein Ausführungsbeispiel klarer, das als nicht beschränkendes Beispiel in den beigefügten Zeichnungen dargestellt ist, wobei:
- Fig. 1 eine EPROM-Zelle mit einer einzigen Polysiliziumschicht darstellt, die mit dem Verfahren gemäß der Erfindung erhalten wird;
- Fig. 2 eine Querschnittsansicht entlang der Linie II-II der Fig. 1 ist, die mit einer ähnlichen Querschnittsansicht eines Transistors für eine externe Schaltung vervollständigt wird;
- Fig. 3 eine Querschnittsansicht entlang der Linie III-III der Fig. 1 ist;
- Fig. 4 bis 7 Schritte eines Verfahrens zum Erreichen einer EPROM-Zelle mit einer einzigen Polysiliziumschicht und eines Transistors für eine externe Schaltung zeigt, und zwar gesehen in einer Querschnittsansicht gleich derjenigen der Fig. 2;
- Fig. 8 und 9 Schritte eines Verfahrens gleich demjenigen der Fig. 6 und 7 zeigt, und zwar gesehen in einer Querschnittsansicht gleich derjenigen der Fig. 3.
- Unter Bezugnahme auf die obigen Figuren, wo mit 31 ein Bereich einer N-Kanal- EPROM-Zelle mit einer einzigen Polysiliziumschicht gezeigt ist, und mit 32 ein Bereich eines Transistors für eine externe Schaltung, stellt das Verfahren gemäß der vorliegenden Erfindung für beide Bereiche die vorläufige Ausbildung zur Verfügung, die in Fig. 4 dargestellt ist, und zwar von Bereichen eines Feldoxids 2 auf einem Halbleitersubstrat 1 vom Typ P, wie beispielsweise aus Bor, mit der gleichzeitigen Definition aktiver Bereiche 33.
- Wie es in Fig. 5 dargestellt ist, wird nach der Anwendung einer Widerstandsmaske 3 eine Implantation vom Typ P in einem Kanalbereich 4 der Zelle 31 ausgeführt, und zwar mit dem Zweck eines Erhöhens der Schwellenspannung der Zelle selbst.
- Unter Bezugnahme auf die Fig. 6 und 8 wird die Maske 3 darauffolgend durch eine andere Widerstandsmaske 5 ersetzt, und es wird im Bereich der Zelle 31 eine Implantation vom Typ N+ ausgeführt, wie beispielsweise von Arsen mit einer Implantationsdosis von 1E14 bis 1E15 Atomen/cm², für die Erzeugung eines Steuergates 9 und von stark dotierten Bereichen für einen Source 7 und einen Drain 8, die den Kanalbereich 4 definieren.
- Gemäß den Fig. 7 und 9 wird dann, wenn die Maske 5 einmal entfernt ist, in beiden Bereichen 31 und 32 ein Aufwachsen eines Gateoxids 11 ausgeführt, das in dem Bereich über dem Steuergate 9 eine größere Dicke hat als in dem Bereich über dem Kanalbereich 4 der Zelle 31 und dem entsprechenden Bereich der Zelle 31, und zwar unter der Voraussetzung einer größeren Konzentration eines Dotierungsmittels im ersten Bereich in bezug zu den anderen und unter der Voraussetzung, daß, wie es bekannt ist, die Dicke des Oxids auch von der Konzentration des Dotierungsmittels in den Bereichen darunter abhängt.
- Es folgt die Ablagerung einer Schicht aus Polysilizium (oder Polysilizid) 10, wovon ein Bereich nach einer geeigneten Definition das Floatinggate der Zelle 31 bildet, und zwar über dem Steuergate 9 und dem Kanalbereich 4 mit einer teilweisen Überlagerung der Bereiche für den Source 7 und den Drain 8, während ein anderer Bereich das Gate des Transistors 32 bildet.
- Zuletzt ist, wie es in den Fig. 2 und 3 gezeigt ist, eine Implantation von N- (vorzugsweise von Phosphor mit einer Implantationsdosis von 5E12 bis 5E13 Atomen/cm²) von Teilen der Bereiche für den Source 7 und den Drain 8 mit der Bildung jeweiliger Bereiche 16, 17 vorgesehen, die mit dem Floatinggate 10 ausgerichtet sind, und der Bildung oberer Oxiddistanzteile 12, 13 an den Seiten des Floatinggate. Eine ähnliche Implantation vom Typ N- wird gleichzeitig im Bereich des Transistors 32 für die Erzeugung entsprechender Source- und Drainbereiche 37 und 38 ausgeführt, und gleiche Distanzteile 39 und 40 werden an den Seiten des Gate des Transistors 32 erzeugt.
- Es wird somit die in den Fig. 1-3 gezeigte EPROM-Zelle 31 erhalten, und gleichzeitig der in Fig. 2 gezeigte Schaltungstransistor 32.
- Auf eine an sich bekannte Weise werden sowohl die Zelle 31 als auch der Transistor 32 dann mit N&spplus;-Implantationen selbstausgerichtet mit Distanzteilen 12, 13 und 39, 40 in jeweiligen Bereichen 16, 17 und 37, 38 vervollständigt.
Claims (2)
1. Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer
einzigen Polysiliziumschicht und mit einem LDD- oder DDD-Transistor,
welches die folgenden Schritte umfaßt:
a) Ausbilden von Feldoxidbereichen (2) und aktiven Bereichen (33)
auf einem EPROM-Zellenteil (31) und einem Transistorteil (32)
eines P-Halbleitersubstrats (1);
b) Abdecken des Substrats (1) außerhalb ausgewählter Teile der
aktiven Bereiche (33) des EPROM-Zellenteils und
anschließendes Implantieren von IV&spplus;, um den Steuergatebereich und
Source- und Drainbereiche (7, 8) der EPROM-Zelle
auszubilden:
c) Ausbilden einer Schicht aus Gateoxid (11, 12) auf den aktiven
Bereichen (3) des EPROM-Zellenteils und des Transistorteils;
d) Aufbringen einer Siliziumschicht (10) auf der Gateoxidschicht
(11, 12) und Begrenzen der Polysiliziumschicht (10) zur Bildung
eines Floatinggate der EPROM-Zelle, welche den
Steuergatebereich (9) und einen Kanalbereich (4) zwischen dem Source- und
dem Drainbereich (7, 8) der EPROM-Zelle und eine Gate des
Transistors bedeckt;
e) gleichzeitiges Vornehmen einer IV&supmin;-Implantation in den
Seitenverlängerungen (16, 17) der Source- und Drainbereiche (7, 8)
der EPROM-Zelle und an den Seiten des Gates des
Transistors;
f) Ausbilden von Oxiddistanzteilen (12, 13) an den Seiten des
Floatinggate der EPROM-Zelle und des Gate des Transistors
(39, 40);
g) Vornehmen einer IV&spplus;-Implantation unter Selbstausrichtung mit
den Oxiddistanzstücken (12, 13, 39, 40) in den Source- und
Drainbereichen der EPROM-Zelle (6, 17) und des Transistors
(37, 38).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem
Schritt (a) ein vorbereitender Schritt ausgeführt wird, gemäß dem ein
P-Dotierungsmittel in einen weiteren ausgewählten Teil der aktiven
Bereiche (33) implantiert wird, welcher dazu bestimmt ist, den
Kanalbereich (4) der EPROM-Zelle zu bilden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP90830343A EP0471131B1 (de) | 1990-07-24 | 1990-07-24 | Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69032937D1 DE69032937D1 (de) | 1999-03-18 |
| DE69032937T2 true DE69032937T2 (de) | 1999-06-17 |
Family
ID=8206019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69032937T Expired - Fee Related DE69032937T2 (de) | 1990-07-24 | 1990-07-24 | Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5307312A (de) |
| EP (1) | EP0471131B1 (de) |
| JP (1) | JPH04359477A (de) |
| DE (1) | DE69032937T2 (de) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471131B1 (de) * | 1990-07-24 | 1999-02-03 | STMicroelectronics S.r.l. | Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht |
| US5289026A (en) * | 1991-08-14 | 1994-02-22 | Intel Corporation | Asymmetric floating gate overlap for improved device characteristics in buried bit-line devices |
| GB2283345B (en) * | 1993-05-11 | 1997-11-12 | Nippon Kokan Kk | Non-volatile memory device and method for adjusting the threshold value thereof |
| JP3344598B2 (ja) * | 1993-11-25 | 2002-11-11 | 株式会社デンソー | 半導体不揮発メモリ装置 |
| US5623444A (en) * | 1994-08-25 | 1997-04-22 | Nippon Kokan Kk | Electrically-erasable ROM with pulse-driven memory cell transistors |
| US5615146A (en) * | 1994-11-11 | 1997-03-25 | Nkk Corporation | Nonvolatile memory with write data latch |
| US5661686A (en) * | 1994-11-11 | 1997-08-26 | Nkk Corporation | Nonvolatile semiconductor memory |
| US5602779A (en) * | 1994-11-11 | 1997-02-11 | Nkk Corporation | Nonvolatile multivalue memory |
| US5808338A (en) * | 1994-11-11 | 1998-09-15 | Nkk Corporation | Nonvolatile semiconductor memory |
| US6071825A (en) * | 1995-07-19 | 2000-06-06 | Interuniversitaire Microelektronica Centrum (Imec Vzw) | Fully overlapped nitride-etch defined device and processing sequence |
| ATE196036T1 (de) * | 1995-11-21 | 2000-09-15 | Programmable Microelectronics | Nichtflüchtige pmos-speicheranordnung mit einer einzigen polysiliziumschicht |
| US5777361A (en) * | 1996-06-03 | 1998-07-07 | Motorola, Inc. | Single gate nonvolatile memory cell and method for accessing the same |
| EP0820103B1 (de) | 1996-07-18 | 2002-10-02 | STMicroelectronics S.r.l. | Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung |
| FR2764736B1 (fr) * | 1997-06-17 | 2000-08-11 | Sgs Thomson Microelectronics | Cellule eeprom a un seul niveau de silicium polycristallin et zone tunnel auto-alignee |
| US6100125A (en) * | 1998-09-25 | 2000-08-08 | Fairchild Semiconductor Corp. | LDD structure for ESD protection and method of fabrication |
| KR100665413B1 (ko) * | 1999-03-31 | 2007-01-04 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 디바이스 |
| US6208559B1 (en) | 1999-11-15 | 2001-03-27 | Lattice Semiconductor Corporation | Method of operating EEPROM memory cells having transistors with thin gate oxide and reduced disturb |
| US6621116B2 (en) | 2001-12-20 | 2003-09-16 | Michael David Church | Enhanced EPROM structures with accentuated hot electron generation regions |
| US6566705B1 (en) | 2001-12-20 | 2003-05-20 | Intersil Americas, Inc. | Enhanced EPROM structures with accentuated hot electron generation regions |
| US6921690B2 (en) * | 2001-12-20 | 2005-07-26 | Intersil Americas Inc. | Method of fabricating enhanced EPROM structures with accentuated hot electron generation regions |
| US6492225B1 (en) | 2001-12-20 | 2002-12-10 | Intersil Americas Inc. | Method of fabricating enhanced EPROM structures with accentuated hot electron generation regions |
| US7442600B2 (en) * | 2004-08-24 | 2008-10-28 | Micron Technology, Inc. | Methods of forming threshold voltage implant regions |
| US8330232B2 (en) * | 2005-08-22 | 2012-12-11 | Macronix International Co., Ltd. | Nonvolatile memory device and method of forming the same |
| US20070170489A1 (en) * | 2006-01-26 | 2007-07-26 | Fang Gang-Feng | Method to increase charge retention of non-volatile memory manufactured in a single-gate logic process |
| KR100776147B1 (ko) * | 2006-05-04 | 2007-11-15 | 매그나칩 반도체 유한회사 | 운송 게이트를 전위 웰과 통합하여 확장된 화소의 동적범위를 갖는 이미지센서 센서 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60260147A (ja) * | 1984-06-06 | 1985-12-23 | Fujitsu Ltd | 半導体装置 |
| US4649520A (en) * | 1984-11-07 | 1987-03-10 | Waferscale Integration Inc. | Single layer polycrystalline floating gate |
| JPS6481273A (en) * | 1987-09-22 | 1989-03-27 | Mitsubishi Electric Corp | Semiconductor memory device |
| JP2686450B2 (ja) * | 1988-03-30 | 1997-12-08 | セイコーインスツルメンツ株式会社 | 半導体不揮発性メモリ |
| JPH02125470A (ja) * | 1988-06-15 | 1990-05-14 | Seiko Instr Inc | 半導体不揮発性メモリ |
| US4970565A (en) * | 1988-09-01 | 1990-11-13 | Atmel Corporation | Sealed charge storage structure |
| EP0471131B1 (de) * | 1990-07-24 | 1999-02-03 | STMicroelectronics S.r.l. | Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht |
| US5229631A (en) * | 1990-08-15 | 1993-07-20 | Intel Corporation | Erase performance improvement via dual floating gate processing |
| US5331590A (en) * | 1991-10-15 | 1994-07-19 | Lattice Semiconductor Corporation | Single poly EE cell with separate read/write paths and reduced product term coupling |
| US5301150A (en) * | 1992-06-22 | 1994-04-05 | Intel Corporation | Flash erasable single poly EPROM device |
-
1990
- 1990-07-24 EP EP90830343A patent/EP0471131B1/de not_active Expired - Lifetime
- 1990-07-24 DE DE69032937T patent/DE69032937T2/de not_active Expired - Fee Related
-
1991
- 1991-07-23 JP JP3182555A patent/JPH04359477A/ja active Pending
- 1991-07-24 US US07/734,907 patent/US5307312A/en not_active Expired - Lifetime
-
1994
- 1994-04-25 US US08/232,696 patent/US5479367A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04359477A (ja) | 1992-12-11 |
| EP0471131A1 (de) | 1992-02-19 |
| US5479367A (en) | 1995-12-26 |
| EP0471131B1 (de) | 1999-02-03 |
| US5307312A (en) | 1994-04-26 |
| DE69032937D1 (de) | 1999-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69032937T2 (de) | Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht | |
| DE69332619T2 (de) | Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter | |
| DE69029942T2 (de) | Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom | |
| DE19610907B4 (de) | Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
| DE19749345C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE69215547T2 (de) | Methode zur Herstellung eines Feldeffekttransistors | |
| DE2524263C2 (de) | Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate | |
| DE2547828A1 (de) | Halbleiter-speicherelement und verfahren zur herstellung desselben | |
| DE68928326T2 (de) | Eingeschlossener transistor mit eingegrabenem kanal | |
| DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
| EP0033003B1 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
| DE2512373B2 (de) | Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone | |
| DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
| DE3114970A1 (de) | Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung | |
| DE4208537A1 (de) | Mos-fet-struktur | |
| DE3103143A1 (de) | Halbleiterspeicher | |
| DE3942648A1 (de) | Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung | |
| DE3530773A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2931031A1 (de) | Verfahren zur herstellung eines nicht-fluechtigen halbleiterspeichers | |
| DE4421186C2 (de) | Dünnfilmtransistor und Verfahren zu dessen Herstellung | |
| DE3139846C2 (de) | ||
| DE69624107T2 (de) | Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung | |
| DE4417154C2 (de) | Dünnfilmtransistor und Verfahren zu deren Herstellung | |
| DE19818518C2 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE102008039881A1 (de) | Graben-Transistor und Verfahren zur Herstellung desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |