DE69031940T2

DE69031940T2 - Rücksetzimpulsschaltungen

Info

Publication number: DE69031940T2
Application number: DE69031940T
Authority: DE
Inventors: Shuen-Chin Chang
Original assignee: Samsung Semiconductor Inc
Current assignee: Samsung Semiconductor Inc
Priority date: 1989-11-28
Filing date: 1990-07-25
Publication date: 1998-04-23
Anticipated expiration: 2010-07-26
Also published as: KR910010862A; EP0430399A3; EP0430399A2; JP2580385B2; DE69031940D1; US5039875A; JPH03178215A; KR940009251B1; EP0430399B1

Description

Die vorliegende Erfindung betrifft Rücksetzimpulsschaltkreise.
Bei komplexen elektrischen Schaltkreiskonstruktionen ist es häufig notwendig, beim Einschalten bestimmte Schaltkreisknoten oder Schaltkreiselemente in einen bekannten Zustand zu setzen. Wenn beispielsweise der Einschalter an Computerschaltkreisen aktiviert wird, dann müssen die Computeruhren und andere Zähler aktiviert, gestartet oder zurückgesetzt werden. Einschalt- Rücksetzschaltkreise werden häufig für den Betrieb von dynamischen Direktzugriffsspeichern (DRAM) benötigt. Die Rücksetzfunktion läßt sich am leichtesten durch einen automatischen Impuls bewerkstelligen, der unmittelbar nach dem Einschalten des Stroms gesendet wird. Der automatische Rücksetzschaltkreis sollte nur unmittelbar nach dem Einschalten wirken; durch eine versehentliche Auslösung wird der Betrieb des Schaltkreises unnötig unterbrochen. Bei einem wirksamen Rücksetzschaltkreis sollte es keine unbeabsichtigte Fehlauslösung geben.
Die US 4365174 offenbart einen Schaltkreis, der zur Erzeugung eines Rücksetzimpulssignals benutzt werden kann, mit einer Eingangsklemme zur Aufnahme eines Signals von einem Impulsgenerator. Eine Einrichtung zur Erzielung einer Zeitverzögerung zwischen dem zugeführten Strom und der Beendigung des Rücksetzimpulses umfaßt einen Mechanismus zur gemeinsamen Nutzung der Ladung, der zwei Kondensatoren, zwei Schalter und einen Schwellendetektorinverter beinhaltet.
In der EF 0206084 wird in einem Kondensator (CO in Fig. 1) ein Ladestrom generiert, wenn das Speisepotential hochgefahren wird. Der generierte Strom wird dann durch zwei kaskadierte Stromspiegelungsphasen auf ein MOS- Bauelement (Q4 in Fig. 1) gespiegelt. Der Zeitpunkt, an dem der generierte Rücksetzimpuls endet, wird durch die Größe des Ladestroms und den Multiplikationsfaktor der Stromspiegelungsphasen festgelegt.
In der US 3895239 wird der durch den Rücksetzschaltkreis generierte Impuls hauptschlich durch die Schwellenspannungen des P-MOS-Transistors 24 und die in Durchlaßrichtung wirksame Einschaltspannung der Diode 20 (beide in Fig. 1 gezeigt) in Zusammenhang mit dem aus den Elementen 28 und 30 bestehenden Verhältnisinverter (siehe Zeilen 64-68, Spalte 3, und Zeilen 9-20, Spalte 4) gesteuert. Dieser Schaltkreis beruht auf der Zeitspanne, während der VCC von einem Vt zu zwei VTS wandert, um die Zeitverzögerung zwischen dem Einschalten des Stroms und der Unterbrechung des Rücksetzimpulses zu erzielen.
Die EP 0323367 offenbart einen Schaltkreis zur Erzeugung eines Rücksetzimpulsignals nach dem Einschalten, wobei der Schaltkreis folgendes umfaßt: eine Empfangseinrichtung in der Form von FETs D1, D2 und T8; eine Impulsformeinrichtung in Form von FETs T4 und T5; und eine Rückkopplungseinrichtung in der Form eines Schaltkreises C.
Voreinstellschaltkreise des Standes der Technik sind elektronisch aufwendig, da sie eigene Komponenten für den Erhalt der Eigenschaften benutzen. Die vorliegende Erfindung stellt eine Vorrichtung bereit, die die automatische Rücksetzfunktion durchführt, die in elektrischen Schaltkreisen benötigt wird, und dies mit höherer Effizienz. Sie ist nicht abhängig von eigenen resistiven und kapazitiven Komponenten, die chipextern angeordnet sind. Die vorliegende Erfindung eliminiert externe Einschaltkreise, verhindert ein versehentliches Rücksetzen und ist einfacher aufgebaut als Konstruktionen des Standes der Technik.
Gemäß der vorliegenden Erfindung wird ein Schaltkreis bereitgestellt, der zwischen einer Stromversorgungsklemme, die eine Speisespannung aufnimmt, und einer Erdungsklemme, die ein Bezugspotential zum Vorsehen eines Rücksetzimpulssignals beim Einschalten aufnimmt, gekoppelt ist, wobei der Schaltkreis folgendes umfaßt:
Empfangseinrichtungen mit einer Eingangsklemme zum Empfangen eines Rückkopplungssignals und einer Ausgangsklemme, wobei die Empfangseinrichtung an der genannten Ausgangsklemme ein Signal vorsieht mit einem Spannungspegel, der zwischen der Speisespannung und dem Bezugspotential liegt;
eine Lade- und Entladeeinrichtung, umfassend eine Koppelkapazität und einen regelbaren und einstellbaren Widerstand, wobei die Lade- und Entladeeinrichtung eine erste Eingangsklemme, die an die Ausgangsklemme der Empfangseinrichtung gekoppelt ist, wobei die erste Eingangsklemme das Signal an der Ausgangsklemme der Empfangseinrichtung empfängt zum Regeln des regelbaren und einstellbaren Widerstands, eine zweite Eingangsklemme und eine Ausgangsklemme zum Vorsehen eines Ausgangssignals hat; eine Impulsformeinrichtung mit einer Eingangsklemme, die an die Ausgangsklemme der Lade- und Entladeeinrichtung gekoppelt ist, und eine Ausgangsklemme zum Vorsehen des Rücksetzimpulssignals, wobei der Schaltkreis beim Ansteigen der Speisespannung gegenüber dem Bezugspotential das Rücksetzimpulssignal erzeugt, das zu einem Zeitpunkt endet, der im wesentlichen von der Lade- und Entladeeinrichtung geregelt wird; und
eine Rückkopplungseinrichtung mit einer Eingangsklemme zum Empfangen des Rücksetzimpulssignals und mit einer Ausgangsklemme zum Vorsehen des Rückkopplungssignals, wobei die Ausgangsklemme an die Eingangsklemme der Empfangseinrichtung und die zweite Eingangsklemme der Lade- und Entladeeinrichtung gekoppelt ist, wobei das Rückkopplungssignal die Empfangseinrichtung und die Ladeund Entladeeinrichtung deaktivert, wenn das Rückkopplungssignal bei Beendigung des Rücksetzimpulssignals einen Wert aus einem ausgewählten Wertebereich einnimmt.
Die vorliegende Erfindung sieht einen Einzelimpuls- Rücksetzschaltkreis vor, um kritische Schaltkreise während des Einschaltens in einen bekannten Zustand zu setzen. Dadurch wird ein sachgemäßer Schaltkreisbetrieb zugelassen. Eine Speisespannung Vcc ist kein "Soforteinschalt"-Signal, sondern hat eine ansteigende Flanke, die bis auf ihre volle Amplitude anwächst. Der Rücksetzschaltkreis akzeptiert die Speisespannung Vcc und legt einen Einzelimpulsausgang "PONRST" an der ansteigenden Flanke von Vcc an. Der Rücksetzschaltkreis der vorliegenden Erfindung wird auf integrierte Weise implementiert, bei der keine weiteren Bauelemente erforderlich sind. Dieser Rücksetzschaltkreis ist weniger empfindlich gegenüber versehentliches Auslösen aufgrund von Stromquellentransienten oder anderen Interferenzen.
Der Rücksetzschaltkreis setzt sich aus einer Reihe von Subsystemen zusammen. Ein Zwischenpegel-Bezugsgenerator gibt ein Spannungssignal aus, dessen Pegel etwa in der Mitte zwischen der Speisespannungswellenform und 0V liegt. Diese Zwischenpegel-Bezugsspannung dient zum Steuern eines Transistors, der als einstellbarer Widerstand in einem nachfolgenden Schaltkreisblock fungiert. Mit diesem einstellbaren Widerstand hat ein RC-Element in einem Ladeund Entladeblock eine veränderliche Zeitkonstante. Die Zeitkonstante, zusammen mit dem Widerstand, beginnt bei unendlich und geht während des Betriebs des Schaltkreises auf meßbare Werte zurück. Das Ausgangssignal dieses Lade- und Entladeblockes ist eine "bucklige" Wellenform, die in den nächsten sequentiellen Schaltkreisblock gespeist wird, einen Impulsformer. Der Impulsformer wandelt den buckligen Spannungsausgang von dem Lade- und Entladeblock in ein Signal um, das die Wellenform der Speisespannung für ein kurzes Zeitintervall spiegelt. Der Impulsformer wird so gepuffert, daß er mit anderen Schaltkreisen verbunden werden kann, bei denen der Einschaltrücksetzimpuls benötigt wird. Der Einschaltrücksetzimpuls wird durch Rückkopplungsleitungen und den Rückkopplungsblock zurückgeführt, um den Zwischenpegel-Bezugsgenerator und den Lade- und Entladeblock nach der Beendigung des Rücksetzimpulses zu deaktivieren.
Der Schaltkreis der vorliegenden Erfindung ist somit in der Lage, die automatische Rücksetzfunktion auszuführen, die von Einzelimpuls-Einschaltrücksetzsignalen benötigt wird, d.h. kritische Schaltkreiskomponenten beim Einschalten in bekannte Zustände zu setzen, um den richtigen Betrieb einer Schaltkreiskonstruktion zu garantieren.
Der Schaltkreis der vorliegenden Erfindung bietet auch Selbstschutz gegen Stromquellentransienten und Störimpulse und benötigt keine eigenen elektrischen Komponenten, d.h. es handelt sich um eine Konstruktion, die mit einer integrierten Schaltung implementiert werden kann.
Die Erfindung wird nachfolgend beispielhaft unter Bezugnahme auf die Begleitzeichnungen näher beschrieben. Dabei zeigt:
Fig. 1 eine schematische Darstellung eines Rücksetzimpulsschaltkreises gemäß der vorliegenden Erfindung,
Fig. 2 ein Blockdiagramm des Schaltkreises von Fig. 1,
Fig. 3 ein zeitliches Ablaufdiagramm für verschiedene Knoten des Schaltkreises,
Fig. 4 eine detaillierte Übersicht des zeitlichen Ablaufdiagramms von Fig. 3, und
Fig. 5 ein Ablaufdiagramm des Betriebs des Schaltkreises der vorliegenden Erfindung.
In der nachfolgenden Beschreibung eines die Erfindung verkörpernden CMOS-Einschaltrücksetzschaltkreises werden zahlreiche spezifische Details angegeben, wie beispielsweise Spannungspolarität, Halbleitertyp usw., um ein tiefergehendes Verständnis der vorliegenden Erfindung zu vermitteln. Es ist für die Fachperson jedoch offensichtlich, daß die vorliegende Erfindung auch ohne diese spezifischen Details ausgeführt werden kann. In anderen Fällen wurden bekannte Schaltkreise nicht beschrieben, um die vorliegende Erfindung nicht zu verschleiern.
Die vorliegende Erfindung ist ein Schaltkreis, der einen automatischen Rücksetzimpuls unmittelbar nach dem Einschalten bereitstellt. Der einzige Eingang in diesem Schaltkreis ist die Speisespannung VCC. Der Ausgang des Schaltkreises ist ein Signal mit der Bezeichnung PONRST. Der Rücksetzschaltkreis setzt sich zusammen aus einem RC- Filter mit dynamischer Zeitkonstante, einem Wellenformer, einem Freigabe- und Festhalteblock und einem Zwischenpegel- Bezugsgenerator. Diese Schaltkreisblöcke arbeiten sequentiell, um einen einzelnen Rücksetzimpuls beim Starten bereitzustellen.
Der Start ist charakterisiert durch die Speisespannung, VCC, die von 0V in einer Flankenwellenform bis zum vqllen Pegel VCC ansteigt. Die vorliegende Erfindung erzeugt ein Signal, PONRST, das dem VCC-Signal dicht folgt, während es sich in der Anstiegsphase befindet, und VCC für ein kurzes Zeitintervall nach dem Erreichen der vollen Spannung weiter folgt. Danach fällt PONRST auf 0V ab und wird nicht mehr ausgelöst.
Fig. 2 ist ein Blockdiagramm der vorliegenden Erfindung. VCC wird in alle vier Funktionsblöcke eingegeben. Der RC-Filter 90 empfängt VCC am Eingang 10, VA am Eingang 14 und VB am Eingang 15. Der RC-Filter 90 gibt das Signal VC an seinem Ausgang 19 aus. Der Impulsformer 91 empfängt als seinen Eingang VCC am Eingang 11, und das Signal VC am Eingang 16. Der Impulsformer 91 gibt das Signal VD an seinem Ausgang 20 aus. VD wird durch die Inverter I1 und 12 gespeist, um das Signal PONRST zu generieren. Die Wirkung der Inverter I1 und I2 besteht darin, den Signalleistungspegel zwischen der vorliegenden Erfindung und Schaltkreisen zu puffern, an die sie angeschlossen ist. VD wird in den Rückkopplungsblock 92 am Eingang 17 gespeist. Der Rückkopplungsblock 92 empfängt auch VCC am Eingang 12. Der Rückkopplungsblock 92 gibt das Signal VB am Ausgang 21 aus. Der Zwischenpegel-Bezugsgenerator 93 empfängt VCC am Eingang 13 und VB am Eingang 18. Der Zwischenpegel- Bezugsgenerator 93 gibt das Signal VA an seinem einzigen Ausgang 22 aus.
Der Lade- und Entladeblock 90 setzt sich aus Transistoren und Kondensatoren zusammen. Die Transistoren fungieren als Schalter oder veränderliche Widerstände. Der Lade- und Entladeblock 90 empfängt als Eingang VCC, VA und VB. Der Lade- und Entladeblock 90 gibt ein Signal mit der Bezeichnung VC aus. Auf Funktionsebene ist VC, der Ausgang des Lade- und Entladeblockes, 90 abhängig von den Eingängen VCC, VA und VB. Beim Einschalten folgt VC dicht der Wellenform von VCC. Wenn also VA oder VB einen bestimmten Spannungswert erreicht hat (die Einschaltspannung, VT der Transistoren im Lade- und Entladeblock 90), dann beginnt VC auf 0V abzufallen. Beim Anstieg ist VC eine Anstiegsfunktion, weil das Eingangssignal VCC, dem VC folgt, eine Anstiegsfunktion ist. Wenn also VA oder VB in den H- Zustand geht, dann geht Vc, der Ausgang des Lade- und Entladeblockes 90, in den L-Zustand.
Beim Einschalten folgt VC, der Ausgang des Lade- und Entladeblockes 90, dicht dem VCC-Eingang. Die Genauigkeit der Annäherung des Signals VC an VCC ist abhängig von dem Kondensator im RC-Filter 90. Der interne Kondensator, zusammen mit internen Transistoren, die als veränderliche Widerstände wirken, stellt ein RC-Element mit einer veränderlichen Zeitkonstante bereit. Während des anfänglichen Einschaltens ist die Zeitkonstante nahezu unendlich, weil interne Transistoren auf unendlichen Widerstand eingestellt sind. Während des Betriebs des Schaltkreises fällt dieser Widerstand, und somit die zu diesem gehörige Zeitkonstante, von unendlich auf meßbare Werte ab. Dabei fällt auch die Zeitkonstante ab.
Der Impulsformer 91 führt seine Funktion auf ein Signal von dem Lade- und Entladeblock 90, dem Signal VC, hin aus. VC folgt, wie oben erwähnt, dicht VCC bis zu einem bestimmten Wert. Der Impulsformer 91, der VC als Eingang empfängt, schaltet seinen Ausgang VD ein, wenn VC einen bestimmten Pegel erreicht (die Einschaltspannung VT von Transistoren im Impulsformer 91). Wenn dieser Einschalteffekt auftritt, dann folgt VD im Wert von VCC noch dichter als VC. In der Tat hat VD nach dem Einschalten genau denselben Wert und dieselbe Form wie VCC. Der Ausgang des Impulsformers 91, VD, ist abhängig von dem Wert des Eingangs VC. Wenn VC über einen bestimmten Spannungswert hinaus ansteigt, dann folgt VD dicht dem anderen Eingang in den Impulsformer 91, VCC. Umgekehrt, wenn VC unter diesen bestimmten Wert abfällt, dann wird das Signal VD, der Ausgang des Impulsformers 91, auf 0V gesetzt.
Der Ausgang VD des Impulsformers 91 ist ein Eingang in den Rückkopplungsblock 92. Der Rückkopplungsblock 92 ist im wesentlichen ein Inverter und eine Klemme. Wenn VD, der Eingang in diesen Funktionsblock, in den H-Zustand geht, dann geht der Ausgang, VB, in den L-Zustand und wird dort gehalten. Wenn VD, der Eingang in den Block 92, in den L- Zustand geht, dann geht VB in den H-Zustand. VB, der Ausgang des Rückkopplungsblockes 92, ist mit dem Zwischenpegel- Bezugsgenerator 93 und dem Lade- und Entladeblock 90 gekoppelt.
Der Zwischenpegel-Bezugsgenerator (ILRG) 93 empfängt VCC und VB als Eingang und hat einen Ausgang, VA, der einer der Eingänge des oben erläuterten Lade- und Entladeblockes 90 ist. ILRG 93 stellt seinen Ausgang VA in Abhängigkeit von seinem Eingang VB ein. Wenn der Eingang VB auf 0V geklemmt wird, dann beginnt die Spannung von VA zu steigen. Die Rampensteigung von VA ist flacher als die Steigung von VC, VD und VCC, die ebenfalls Rampenfunktionen sind. Wenn der Eingang VB zu ILRG 93 einen bestimmten Spannungswert erreicht (die Einschaltspannung VT der Transistoren in diesem Schaltkreisblock), dann fällt der Ausgang VA sehr schnell auf 0V ab. VA ist anders als das Signal Vc, dessen Spannungswert ansteigt und dann wieder abfällt. VA steigt zwar an, fällt aber dann abrupt auf 0V ab.
Das Verhalten der verschiedenen Signale des Rücksetzschaltkreises ist in den Figuren 3 und 4 illustriert. Fig. 3 zeigt ein zeitliches Ablaufdiagramm von Spannung gegenüber Zeit. Fig. 4 ist ein zeitliches Ablaufdiagramm von Spannung gegenüber Zeit für die Schaltkreissignale in den frühen Betriebsphasen des Rücksetzschaltkreises.
Zunächst bezugnehmend auf Fig. 4, zum Zeitpunkt T&sub0; wird VCC eingeschaltet und beginnt, auf seinen vollen Spannungswert anzusteigen. VC folgt V CC sehr dicht und unmittelbar zum Zeitpunkt T&sub0;. V A und V B bleiben jeweils niedrig und laden jeweils die Kondensatoren Q3 bzw. Q17 auf. VD ist ebenfalls unmittelbar nach dem Einschalten von Vcc im L-Zustand.
Fig. 5 ist ein entscheidungsbezogenes Ablaufdiagramm des Betriebs der vorliegenden Erfindung. Verschiedene interne Einschaltspannungen können logikartige Funktionen ausführen und den Schaltkreis zu der Entscheidung aktivieren, wann eine Funktion ausgeführt und wann diese Funktion umgangen werden soll.
In Fig. 5 entspricht der Beginn-Block 1 T = 0. Am Ausführungsblock 2 wurde der Stromschalter eingeschaltet, und VCC beginnt seine Rampenfunktion bis zur vollen Spannung. Im Entscheidungsblock 3 wird geprüft, ob VA größer ist als die Einschaltspannung des Transistors Q5. In den frühen Phasen dieses Schaltkreises gibt es, wenn VCC soeben eingeschaltet wurde, keine nennenswerte Spannung bei VA, und die Funktion des Schaltkreises fließt in den Entscheidungsblock 4. Der Entscheidungsblock 4 führt ebenfalls eine Spannungspegelprüfung durch, indem er VB mit der Einschaltspannung des Transistors Q16 vergleicht. Auch hier ist, weil die Spannung unzureichend ist, die Entscheidung negativ, d.h. VB ist geringer als die Einschaltspannung des Transistors Q16. Als nächstes schaltet der Ausführungsblock 5 die Rampenfunktion von VC ein. Der Ablauf geht in den Entscheidungsknoten 6 über, wo geprüft wird, ob Vc über einen bestimmten Pegel hinaus, eine Einschaltspannung von Q7, angestiegen ist. Wenn nicht, dann geht. die Logik zurück in den Ausführungsblock 5, wo Vc seinen Anstieg fortsetzt. Der Vorgang zykliert zwischen dem Ausführungsblock 5 und dem Entscheidungsblock 6, bis die Bedingung im Entscheidungsblock 6 erfüllt ist und der Vorgang mit dem Ausführungsblock 7 fortgesetzt wird.
An diesem Punkt springt VD nach oben bis zum Pegel von VCC. Nach dem Ausführungsblock 7 prüft der Entscheidungsblock 8, ob die Spannung des Knotens VD größer ist als die Einschaltspannung des Transistors Q15. Wenn nicht, dann zykliert der Vorgang zurück zum Ausführungsblock 7, wo VD wieder in Richtung auf VCC gedrängt wird. Wenn schließlich die Bedingung des Entscheidungsblocks 8 erfüllt ist, dann wird der Schaltkreisbetrieb mit Ausführungsblock 9 fortgesetzt. Die Spannung am Knoten VB geht in Richtung auf 0V. Wenn im Entscheidungsblock 10 VCC nicht größer ist als die Einschaltspannungen der Transistoren Q1 und Q2, dann kehrt der Schaltkreis zum Ausführungsblock 9 zurück, und VCC steigt weiter in Richtung auf seinen Endwert an. Wenn die Bedingung im Entscheidungsknoten 10 erfüllt ist, dann fährt der Schaltkreis mit dem Ausführungsblock 11 fort und VA beginnt mit einer Rampenfunktion. Denn sobald Vcc einen Spannungspegel erreicht, der größer ist als VTP(Q1) + VTP(Q2) , wird der ILRG aktiviert, vorausgesetzt, daß VB kleiner ist als VCC - VTP(Q18) .
Vom Ausführungsblock 11 passiert der Schaltkreis den Vereinigungsknoten 21 und kehrt zum Entscheidungsblock 3 zurück. Angenommen, VA liegt noch unter der Einschaltspannung des Transistors QS (Bedingung im Entscheidungsblock 3), geht der Schaltkreis wieder durch den Entscheidungsblock 4. VB ist bereits auf 0V abgesunken, so daß die Entscheidung in Block 4 negativ ist. Im Ausführungsblock 5 steigt Vc weiter an. Am Knoten 6 hat sich nichts geändert, so daß die Bedingung im Entscheidungsblock 6 weiter erfüllt ist, d.h. Vc ist größer als die Einschaltspannung des Transistors Q7. Am Ausführungsblock 7 ist VD bei VCC, so daß der Schaltkreis ohne zu pausieren den Ausführungsblock 7 und den Entscheidungsblock 8 durchläuft. Die Ausführung von Block 9 und die Entscheidung in Block 10 sind bereits erzielt, so daß der Schaltkreis ohne zu zögern die Zustände durchläuft, die durch diese Blöcke repräsentiert werden. Beim Ausführungsblock 11 steigt VA weiter an und der Schaltkreis zykliert wieder zurück zum Entscheidungsblock 3.
Angenommen, daß VA größer ist als die Einschaltspannung des Transistors Q5, geht der Schaltkreis über zum Ausführungsblock 14. Vc beginnt zu sinken. Wenn im Entscheidungsblock 15 Vc größer ist als die Einschaltspannung des Transistors Q7, dann kehrt der Schaltkreis zum Ausführungsblock 14 zurück und VC beginnt zu sinken. Wenn die Bedingung im Entscheidungsblock 15 erfüllt ist, dann geht der Schaltkreis über auf den Ausführungsblock 16. In diesem Block wird VD auf 0V gedrückt. Im Entscheidungsblock 17 gibt es eine Bedingung, daß, wenn VD-VCC nicht geringer ist als die Einschaltspannung des Transistors Q14, der Schaltkreis zum Ausführungsblock 16 zurückkehrt und VD wieder auf 0V gedrängt wird. Wenn die Bedingung des Entscheidungsblocks 17 erfüllt ist, dann geht der Schaltkreis über auf den Ausführungsblock 18. Im Ausführungsblock 18 wird VB auf VCC gedrückt. Wenn im Entscheidungsblock 19 VB die Einschaltspannung des Transistors Q19 noch nicht passiert hat, dann kehrt der Schaltkreis zum Ausführungsblock 18 zurück. Wenn die Bedingung im Ausführungsblock 19 erfüllt ist, dann fährt der Schaltkreis mit dem Ausführungsblock 20 fort und VA wird auf 0V gedrückt. Vom Ausführungsblock 20 geht der Schaltkreis durch den Vereinigungsknoten 21 zurück zum Entscheidungsblock 3.
VA, das soeben in Richtung auf 0V gedrückt wurde, kann weiterhin die Bedingung des Entscheidungsblockes 3 erfüllen. Daher zykliert der Schaltkreis wieder zum Ausführungsblock 14, und VC sinkt weiter. Die Schaltkreisfunktion fließt in den Entscheidungsblock 15, dessen Bedingung im vorherigen Durchgang erfüllt war. Der Schaltkreis geht weiter zum Ausführungsblock 16, der bereits ausgeführt wurde, und zum Knoten 17, dessen Bedingung ebenfalls erfüllt war. Der Schaltkreis fährt mit dem Ausführungsblock 18 fort, der bereits ausgeführt wurde, und dessen Bedingung, im Entscheidungsblock 19 enthalten, ebenfalls erfüllt war. Der Schaltkreis geht wieder auf den Ausführungsblock 20 über und VA wird weiter auf 0V gedrückt. Der Schaltkreis fließt wieder durch den Vereinigungsknoten 21 zurück zum Entscheidungsblock 3.
Angenommen, daß VA, im Ausführungsblock 20 auf 0V gedrückt, unter der Einschaltspannung des Transistors Q5 liegt, geht der Schaltkreis nach unten in den Entscheidungsblock 4. Im Gegensatz zum ersten Durchgang durch diesen Entscheidungsblock, ist VB jetzt auf dem Wert von VCC (siehe Ausführungsblock 18). Somit geht der Schaltkreiszutand in den Ausführungsblock 12 und Vc wird auf 0V gedrängt. Der Schaltkreiszustand geht dann zum Entscheidungsblock 13, und wenn VC nicht unter der Einschaltspannung des Transistors Q7 liegt, dann wird VC wieder auf 0V gedrückt. Wenn die Bedingung am Entscheidungsblock 13 erfüllt ist, d.h. wenn VC kleiner ist als die Einschaltspannung des Transistors Q7, dann geht der Schaltkreis zurück in den Ausführungsblock 16. VD wird wieder auf 0V geklemmt. Durch die Wirkung des Ausführungsblockes 16 wird die Bedingung im Entscheidungsblock 17 erfüllt und der Schaltkreis geht wieder in den Entscheidungsblock 18, wo VB auf dem Pegel von VCC geklemmt wird. Durch die Wirkung des Ausführungsblockes 18 wird die Bedingung des Entscheidungsblockes 19 erfüllt und der Schaltkreis geht in den Ausführungsblock 20. Im Ausführungsblock 20 wird VA wieder auf 0V geklemmt.
Der endgültige Zustand des Schaltkreises kann über einen Pfad des logischen Ablaufdiagramms verfolgt werden, durch den der Schaltkreis in seinen Endzustand zykliert. Der Schaltkreis beginnt am Entscheidungsknoten 3, weil VA jetzt auf 0V geklemmt ist, und der Schaltkreis fließt in den Entscheidungsknoten 4. Weil sich VB jetzt auf dem VCC- Pegel befindet, durchläuft der Schaltkreis den Ausführungsblock 12 und den Entscheidungsblock 13. Weil VC auf 0V geklemmt ist, durchläuft der Schaltkreis ohne zu zögern diese Blöcke. Ebenso durchläuft der Schaltkreis, weil VD bereits auf 0V ist, ohne zu pausieren den Ausführungsblock 16 und den Entscheidungsblock 17. VB befindet sich bereits auf dem VCC-Pegel. Daher werden der Ausführungsblock 18 und der Entscheidungsblock 19 schnell durchlaufen. Schließlich gibt es, weil VA auf 0V ist, keine Notwendigkeit, die Funktion des Ausführungsblockes 20 auszuführen. Der Schaltkreis findet seinen endgültigen Zustand durch kontinuierliches Zyklieren durch diese Blöcke: 3, 4, 12, 13, 16, 17, 18, 19, 20 und 21, und dann zurück zu 3. Dies ist ein stabiler Zustand, weil keiner der Ausführungsblöcke oder Entscheidungsblöcke eine Änderung des Betriebs mehr beeinflußt.
Fig. 1 ist ein Schaltplan der vorliegenden Erfindung. Sie illustriert die N-Kanal- und P-Kanal- Feldeffekttransistoren, die Kondensatoren, Widerstände und Inverter des integrierten Schaltkreises. Fig. 1 unterteilt den Schaltkreis in die Komponentenunterschaltkreise.
Der Lade- und Entladeblock 90 umfaßt den P-Kanal- Kondensator Q4, den N-Kanal-Kondensator Q3 und die N-Kanal- Transistoren Q5 und Q16. Der Kondensator Q4 ist zwischen dem VCC-Eingang 10 und dem Ausgangsknoten 19 des Lade- und Entladeblockes 90 geschaltet. Der Kondensator Q3 ist zwischen dem Eingangsknoten 14 des Lade- und Entladeblockes 90 und Masse geschaltet. Die Transistoren Q5 und Q16 sind, Drain zu Drain und Source zu Source, zwischen dem Ausgangsknoten 19 des Lade- und Entladeblockes 90 und Masse parallelgeschaltet Drain 50 des Transistors Q5 ist mit Drain 51 des Transistors Q16 verbunden, der mit dem Ausgangsknoten 19 verbunden ist. Gate 52 des Transistors Q5 ist mit dem Eingangsknoten 14 verbunden. Gate 53 des Transistors Q16 fungiert als Eingang 15 zum Lade- und Entladeblock 90. Source 54 des Transistors Q5 und Source 55 des Transistors Q6 sind gemeinsam mit Masse verbunden. Der Ausgangsknoten 19 ist mit der Verbindungsleitung 40 verbunden, die das Ausgangssignal des Lade- und Entladeblockes 90 zum Impulsformer 91 sendet. Der Eingangsknoten 14 ist mit der Leitung 44 verbunden, von der er ein Eingangssignal VA zum Lade- und Entladeblock 90 empfängt. Gate 53 des Transistors Q16, das die Funktion des Eingangs 15 für den RC-Filter 90 ausführt, ist mit der Leitung 42 verbunden, auf der er das Eingangssignal VB vom Rückkopplungsblock 92 empfängt.
Die Leitung 40, der Träger von VC, verbindet den Ausgang 19 des Lade- und Entladeblockes 90 mit dem Eingang 16 des Impulsformers 91. Der Impulsformer 91 besteht aus komplementären Transistorpaaren Q6-Q7, Q8-Q9, Q10-Q11 und Q12-Q13. Q6, Q8, Q10 und Q12 sind P-Kanal-Transistoren, und Q7, Q9, Q11 und Q13 sind N-Kanal-Transistoren. Die komplementären Paare haben besondere Breiten/Längen- Verhältnisse (W/L).
Die W/L-Verhältnisse dieser Transistoren lauten wie folgt:
Q6/Q7 etwa 1:5
Q8/Q9 etwa 15:1
Q10/Q11 etwa 1:5
Q12/Q13 etwa 2,5:1
Die Sources 61, 67, 73 und 79 der Transistoren Q7, Q9, Q11 und Q13 sind jeweils gemeinsam mit Masse verbunden. Die Sources 56 und 62 der Transistoren Q6 bzw. Q8, plus eine Klemme des Widerstandes R1, fungieren als Eingang 11 des Impulsformers 91, der die Wellenform von VCC empfängt. Das andere Ende des Widerstandes R1 ist jeweils mit den Sources 68 und 74 der Transistoren Q10 bzw. Q12 verbunden. Der Eingangsknoten 16 des Impulsformers 91, der das Signal VC auf der Leitung 40 empfängt, ist jeweils mit den Gates 57 und 60 der Transistoren Q6 bzw. Q7 verbunden. Die Drains 58 und 59 der Transistoren Q6 und Q7 sind über die Leitung 80 jeweils mit den Gates 63 und 66 der Transistoren Q8 bzw. Q9 verbunden. Die Drains 64 und 65 der Transistoren Q8 bzw. Q9 sind über die Leitung 81 jeweils mit den Gates 69 und 72 der Transistoren Q10 bzw. Q11 verbunden. Die Drains 70 und 71 der Transistoren Q10 bzw. Q11 sind über die Leitung 82 jeweils mit den Gates 75 und 78 der Transistoren Q12 bzw. Q13 verbunden. Die Drains 76 und 77 der Transistoren Q12 bzw. Q13 sind über die Leitung 83 mit dem Ausgangsknoten 20 verbunden. VD, das Signal auf der Ausgangsleitung 83 und dem Ausgangsknoten 20, fließt in die in Reihe geschalteten Inverter I1 und I2. Die Ausgangsleitung 84 überträgt das Einschaltrücksetzsignal PONRST. Der Ausgangsknoten 20 ist mit der Leitung 41 verbunden, die das Signal VD am Eingang 17 in den Rückkopplungsblock 92 speist.
Der Rückkopplungsblock 92 besteht aus dem P-Kanal Transistor Q14, dem N-Kanal-Transistor Q15 und dem N-Kanal- Kondensator Q17. Die Transistoren Q14 und Q15 bilden ein komplementäres Paar, bei dem das W/L-Verhältnis des Transistors Q14 im Vergleich zum W/L-Verhältnis von Q15 sehr klein ist. Die Eingangsleitung 41 geht am Eingang 17 des Rückkopplungsblockes 92 ein. Der Eingangsknoten 17 ist jeweils mit den Gates 85 und 88 der Transistoren Q14 bzw. Q15 verbunden. Source 84 des Transistors Q14 ist mit dem Eingang 12 des Rückkopplungsblogkes 92 verbunden, wo die Wellenform von VCC eingeht. Die Source 89 des Transistors Q15 ist mit Masse verbunden. Die Drains 86 und 87 der Transistoren Q14 bzw. Q15 sind miteinander verbunden. Sie sind auch über die Leitung 43 am Ausgang 21 des Rückkopplungsblockes 92 angeschlossen. Der Kondensator Q17 schaltet die Leitung 43 im Nebenschluß auf Masse. Der Ausgangsknoten 21 ist über den Kondensator Q17 mit Masse verbunden. Das Signal auf Ausgang 21, VB, ist über die Leitung 42 am Eingang 15 mit dem Lade- und Entladeblock 90 verbunden. VB ist über die Leitung 43 auch mit dem Eingang 18 des Zwischenpegel-Bezugsgenerators 93 verbunden.
Der Zwischenpegel-Bezugsgenerator (ILRG) 93 empfängt an seinem Eingang 18 das Signal auf der Leitung 43 vom Rückkopplungsblock 92. ILRG 93 empfängt auch die VCC Wellenform am Eingang 13. ILRG 93 setzt sich zusammen aus drei P-Kanal-Transistoren Q18, Q1 und Q2 und einem einzelnen N-Kanal-Transistor Q19. Der Eingang 18 ist mit dem Gate 110 des Transistors Q19 und dem Gate 101 des Transistors Q18 verbunden. Source 100 des Transistors Q18 ist mit dem Eingang 13 verbunden. Drain 102 des Transistors Q18 ist mit der Source 103 des Transistors Q1 verbunden. Gate 104 des Transistors Q1 ist mit dem Knoten 112 verbunden. Drain 105 des Transistors Q1 ist ebenfalls mit dem Knoten 112 verbunden. Source 106 des Transistors Q2 ist ebenfalls mit dem Knoten 112 verbunden. Der Knoten 112 ist über die Leitung 44 mit dem Ausgang 22 verbunden. Die N- Mulde des Transistors Q2 ist mit dem Knoten 112 verbunden. Gate 107 des Transistors Q2 ist mit Masse verbunden. Drain 108 des Transistors Q2 ist ebenfalls mit Masse verbunden. Drain 109 des Transistors Q19 ist mit dem Ausgang 22 verbunden. Gate 110 des Transistors Q19 ist mit dem Eingang 18 verbunden. Source 111 des Transistors Q19 ist mit Masse verbunden. Das Ausgangssignal VA liegt am Ausgang 22 an und wird über die Leitung 44 zum Lade- und Entladeblock 90 gesendet.
Beim Einschalten fungieren der Kondensator Q4 und der Transistor QS als RC-Element, Lade- und Entladeblock 90. Die Zeitkonstante ist beim Einschalten nahezu unendlich, da am Knoten 14, dem Gate des Transistors Q5, eine sehr geringe Spannung anliegt, und somit ist Q5 ein nahezu unendlicher Widerstand. Aus diesem Grund folgt VC auf Leitung 40 über den Kondensator Q4 dicht der Wellenform von VCC.
Der Impulsformer 91 setzt sich zusammen aus den Transistoren Q6-Q13, dem Widerstand R1 und den Invertern I1 und I2. Die Inverter I1 und I2 sind Puffer für die Schaltkreise, die zurückgesetzt werden sollen. Die P-Kanal- und N-Kanal-Verhältnisse des Impulsformers 91 (Q6-Q13) und des Rückkopplungsblockes 92 (Q14-Q17) sind so ausgelegt, daß, wenn VC VT von Q7 erreicht (nicht vergessen, VC folgt dicht VCC, eine Rampenfunktion), VD am Knoten 20 und in der Leitung 41 rasch ansteigt und VCC folgt. Dadurch werden wiederum VB am Knoten 21 und die Leitungen 42 und 43 auf 0V gesetzt, und Q16 und Q19 werden deaktiviert. 0V auf Leitung 43 schaltet Q18 ein, um den Zwischenpegel-Bezugsgenerator 91 (Q1 und Q2) ganz am Anfang des Einschaltens zu aktivieren. Wenn Q18 eingeschaltet ist, dann bilden Q1 und Q2 einen Spannungsteiler, um VA auf der Leitung 44 auf etwa 60% von VCC zu setzen, um eine niedrige Vcc-Funktionalität an einer hohen VT-Prozeßecke zu garantieren.
Q3 ist ein Kondensator zwischen der Leitung 44 und Masse, der die Anstiegsrate von VA regelt. Wenn VB auf 0V gesetzt ist, dann beginnt die Spannung von VA anzusteigen.
Sobald VA auf Leitung 44 VT von Q5 erreicht, beginnt VC, langsam durch Q5 zu entladen. Jetzt hat der Lade- und Entladeblock 90, der sich aus Q4 und Q5 zusammensetzt, eine Zeitkonstante, die von unendlich abnimmt. Die Spannung von VA auf Leitung 44 nimmt weiter zu, bis Q5 in einen Triodenmodus gedrückt und VC auf Leitung 40 effektiv auf Masse geklemmt wird (Zeitkonstante = 0). Das Endergebnis ist eine "bucklige" Wellenform VC, die beim Einschalten auf der Leitung 40 erzeugt wird. Der Widerstand R&sub1; in Fig. 1 dient als Strombegrenzer, um den Einschaltstrom beim Einschalten auf ein Minimum zu reduzieren. Q17 dient zum Halten von VB auf nahezu 0V ganz zu Beginn des Einschaltens.
Bevor VA VT von Q5 erreicht, folgt VC im wesentlichen VCC, und der Spannungspegel von VC auf der Leitung 40 während dieser Zeitperiode wird durch die Kupplungseffizienz des P-Kanal-Kondensators Q4 bestimmt. Nachdem VA VT von Q5 erreicht hat, beginnt die Spannung von VC auf der Leitung 40 langsam abzufallen. Sobald VC unter VT von Q7 abgefallen ist, gehen VD und das Ausgangssignal PONRST in den L-Zustand und drücken VB über Q14 in den H- Zustand. Dadurch werden auch VA und VC jeweils durch Q19 und Q16 auf 0V gehalten. In diesem Moment befindet sich Q16, auf Leitung 42 mit VB verbunden, in einem Triodenbereich. VC wird durch Q16 unabhängig von Stromversorgungsspitzen auf 0V geklemmt, die VC auf der Leitung 40 im H- oder im L- Zustand koppeln könnten.
Ebenso, wenn VB auf VCC ist, wird der Zwischenpegel- Bezugsgenerator 93 deaktiviert, so daß kein Standby-Strom nach Ablauf der Rücksetzfunktion gezogen wird. Dies ist die Implementation der Stromloseigenschaft dieser Vorrichtung.
Zusammenfassend sei gesagt, daß der Impulsformer 91 die bucklige Wellenform von VC während des Einschaltens in ein Einzelimpulssignal PONRST mit vollem VCC-Ausschlag konvertiert. VB dient als Rückkopplungssignal durch die richtige Steuerung von Q16, Q18 und Q19, um den Einschaltrücksetzgenerator zu aktivieren und ein versehentliches Rücksetzen aufgrund von Stromstößen zu vermeiden. Der zeitliche Ablauf aller dieser Vorgänge wird automatisch geregelt. Es sind keine externen zeitlichen Ablaufsteuerungen erforderlich. Die Mindest- Rücksetzimpulsbreite wird durch Modulieren des Einschaltwiderstandes von Q5 erzielt, um die dynamische RC- Zeitkonstante durch den Zwischenpegel-Bezugsgenerator 93 zu erhalten.

Claims

1. Schaltkreis, der zwischen einer Stromversorgungsklemme, die eine Speisespannung aufnimmt, und einer Erdungsklemme, die ein Bezugspotential zum Vorsehen eines Rücksetzimpulssignals beim Einschalten aufnimmt, gekoppelt ist, wobei der Schaltkreis folgendes umfaßt: Empfangseinrichtungen (93) mit einer Eingangsklemme zum Empfangen eines Rückkopplungssignals und einer Ausgangsklemme, wobei die Empfangseinrichtung an der Ausgangsklemme ein Signal vorsieht mit einem Spannungspegel, der zwischen der Speisespannung und dem Bezugspotential liegt; Lade- und Entladeeinrichtung (90) umfassend eine Koppelkapazität und einen regelbaren und einstellbaren Widerstand, wobei die Lade- und Entladeeinrichtung eine erste Eingangsklemme, die an die Ausgangsklemme der Empfangseinrichtung gekoppelt ist, wobei die erste Eingangsklemme das Signal an der Ausgangsklemme der Empfangseinrichtung empfängt zum Regeln des regelbaren und einstellbaren Widerstands, eine zweite Eingangsklemme und eine Ausgangsklemme zum Vorsehen eines Ausgangssignals hat; Impulsformeinrichtung (91) mit einer Eingangsklemme, die an die Ausgangsklemme der Lade- und Entladeeinrichtung gekoppelt ist, und einer Ausgangsklemme zum Vorsehen des Rücksetzimpulssignals, wobei der Schaltkreis beim Ansteigen der Speisespannung gegenüber dem Bezugspotential das Rücksetzimpulssignal erzeugt, das zu einem Zeitpunkt endet, der im wesentlichen von der Lade- und Entladeeinrichtung geregelt wird, und Rückkopplungseinrichtung (92) mit einer Eingangsklemme zum Empfangen des Rücksetzimpulssignals und mit einer Ausgangsklemme zum Vorsehen des Rückkopplungssignals, wobei die Ausgangsklemme an die Eingangsklemme der Empfangseinrichtung und die zweite Eingangsklemme der Lade- und Entladeeinrichtung gekoppelt ist, wobei das Rückkopplungssignal die Empfangseinrichtung und die Lade- und Entladeeinrichtung deaktiviert, wenn das Rückkopplungssignal bei Beendigung des Rücksetzimpulssignals einen Wert aus einem ausgewählten Wertebereich einnimmt.

2. Schaltkreis nach Anspruch 1, bei dem die Empfangs einrichtung einen Zwischenpegel- Bezugspotentialgenerator (93) aufweist.

3. Schaltkreis nach Anspruch 2, wobei der Zwischenpegel- Bezugspotentialgenerator drei Feldeffekttransistoren (FET) (Q18, Q1, Q2) eines ersten Typs und einen FET (Q19) eines zweiten Typs aufweist, die drei FET des ersten Typs reihengeschaltet sind, der FET des zweiten Typs mit einem der drei reihengeschalteten FET parallelgeschaltet ist, einer der FET des ersten Typs (Q18) in Verbindung mit dem FET (Q19) des zweiten Typs den Zwischenpegel- Bezugspotentialgenerator aktiviert, wenn das Rückkopplungssignal einen ersten Spannungspegel unterschreitet, und den Zwischenpegel- Bezugspotentialgenerator deaktiviert, wenn das Rückkopplungssignal einen zweiten Spannungspegel übersteigt.

4. Schaltkreis nach Anspruch 1, 2 oder 3, wobei die Rückkopplungseinrichtung (92) das unbeabsichtigte Auftreten des Rücksetzimpulses verhindert.

5. Schaltkreis nach Anspruch 4, wobei die Rückkopplungseinrichtung einen FET (Q14) des ersten Typs, einen FET (Q15) des zweiten Typs und einen Kondensator (Q17) eines ersten Typs aufweist, wobei die FET zwischen der Stromversorgungsklemme und der Erdungsklemme reihengeschaltet sind, wobei der Kondensator zwischen der Ausgangsklemme der Rückkopplungseinrichtung und der Erdungsklemme angeschlossen ist, wobei das Rücksetzimpulssignal an die Gateanschlußklemmen der FET gekoppelt ist und die Drainanschlußklemmen der FET das Rücksetzsignal vorsehen.

6. Schaltkreis nach einem der vorangehenden Ansprüche, wobei die Lade- und Entladeeinrichtung (90) einen Kondensator (Q3) des ersten Typs, einen Kondensator (Q4) eines zweiten Typs und zwei FET (Q5, Q16) des zweiten Typs aufweist, wobei die FET parallel geschaltetsind, der Kondensator (Q3) des ersten Typs zwischen der Ausgangsklemme der Empfangseinrichtung und der Erdungsklemme angeschlossen ist, der Kondensator (Q4) des zweiten Typs zwischen der Stromversorgungsklemme und den parallel geschalteten Drainanschlußklemmen der FET (Q5, Q16) reihengeschaltet ist, einer der FET (Q5) an einer Gateanschlußklemme die Ausgangsklemme der Empfangseinrichtung aufnimmt und einer der FET (Q16) an einer Gateanschlußklemme die Ausgangsklemme der Rückkopplungseinrichtung aufnimmt.

7. Schaltkreis nach einem der vorangehenden Ansprüche, wobei das Rücksetzimpulssignal mit einem ersten und einem zweiten Inverter (I1 & I2) verbunden ist.

8. Schaltkreis nach einem der vorangehenden Ansprüche, wobei die Impulsformeinrichtung vier Komplementär-FET-Paare aufweist, wobei: die Komplementärpaare jeweils einen mit einem FET (07, Q9, Q11, Q13) des zweiten Typs reihengeschalteten FET (Q6, Q8, Q10, Q12) des ersten Typs aufweisen; die Komplementärpaare eine erste Komplementärpaar-Ausgangsklemme bzw. eine zweite Komplementärpaar-Ausgangsklemme, eine dritte Komplementärpaar-Ausgangsklemme oder eine vierte Komplementärpaar-Ausgangsklemme vorsehen; die Komplementärpaare zwischen der Stromversorgungsklemme und der Erdungsklemme parallelgeschaltet sind; die Ausgangsklemme der Lade- und Entladeeinrichtung an die Gateanschlußklemmen eines ersten der Komplementärpaare angeschlossen ist, die erste Komplementärpaar- Ausgangsklemme an die Gateanschlußklemmen eines zweiten der Komplementärpaare angeschlossen ist, die zweite Komplementärpaar-Ausgangsklemme an die Gateanschlußklemmen eines dritten der Komplementärpaare angeschlossen ist, die dritte Komplementärpaar-Ausgangsklemme an die Gateanschlußklemmen eines vierten der Komplementärpaare angeschlossen ist, die vierte Komplementärpaar- Ausgangsklemme das Rücksetzsignal vorsieht; das Rücksetzimpulssignal ungefähr gleich der Spannung an der Erdungsklemme ist, wenn das erste Ausgangssignal an der Ausgangsklemme der Lade- und Entladeeinrichtung unter einem ersten Spannungspegel liegt; und das Rücksetzimpulssignal ungefähr gleich der Spannung an der Stromversorgungsklemme ist, wenn das erste Ausgangssignal an der Ausgangsklemme der Lade- und Entladeeinrichtung über dem ersten Spannungspegel liegt.

9. Schaltkreis nach Anspruch 8, wobei zwei der Reihe von Komplementärpaaren (Q10, Q11 & Q12, Q13) über einen Widerstand (R1) an die Stromversorgungsklemme angeschlossen sind.