DE4128737A1

DE4128737A1 - Verzoegerungskompensationsschaltkreis

Info

Publication number: DE4128737A1
Application number: DE4128737A
Authority: DE
Inventors: Kyoung-Woo Kang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1991-05-16
Filing date: 1991-08-29
Publication date: 1992-11-19
Anticipated expiration: 2011-08-30
Also published as: KR920022699A; GB2255883A; FR2676606B1; FR2676606A1; DE4128737C2; GB9118528D0; GB2255883B; US5191245A; JPH04355512A

Description

Die vorliegende Erfindung betrifft einen Schaltkreis zum Kompensieren der Verzögerungszeit bei digitalen Signalen, die über eine Übertragungsleitung zwischen einem Signaltreiber und einem Empfänger ertragen werden, und betrifft insbesondere Schaltkreise, die parallel mit der Übertragungsleitung verbindbar sind, um die Verzögerungszeit durch vorteilhaftes Modifizieren der Flunken der Signale zu reduzieren.

Im allgemeinen weist eine lange Übertragungsleitung zwischen dem Signaltreiber und dem Empfänger Widerstandskomponenten und Kapazitätskomponenten auf, welche das Ausgangssignal des Treibers, welches zum Empfänger übertragen wird, behindern, wodurch sich eine abgeflachte Signalform und ein Ansteigen der Abfalls- und Anstiegszeiten ergibt. Außerdem führen die Widerstands- und Kapazitätskomponenten zu einem unerwünschten Leistungsverbrauch.

Fig. 3 zeigt eine herkömmliche Schaltung zum Lösen der Probleme, welche von den Widerstands- und Kapazitätskomponenten verursacht werden. Dabei wird ein Wiederholer (repeater) RP zwischen den Signaltreiber 10 und den Empfänger 20 eingefügt.

Der Wiederholer RP ist unmittelbar vor dem Empfänger 20 vorgesehen und korrigiert die Verzerrungen der Signalform, welche durch den Widerstand und die Kapazität der Übertragungsleitung hervorgerufen werden, und reduziert die Zeit, die für das Ansteigen oder das Abfallen der Signalwerte benötigt wird. Der Wiederholer weist im allgemeinen eine Vielzahl von Invertern, die in mehreren Stufen verschaltet sind, auf. Die Anzahl der Inverter sollte gerade so groß sein, daß die Phase des Eingangssignals gleich der Phase des Ausgangssignals ist. Es werden daher zumindest zwei Invertierer benötigt, was eine Verzögerung des Signals zur Folge hat. Im Ergebnis erreicht der Wiederholer eine Korrektur der Signalform, aber kompensiert nicht die Verzögerungszeit des Signals.

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Schaltung zu schaffen, die die Verzögerungszeit, die ein Signal auf einer Übertragungsleitung aufgrund des Widerstands und der Kapazitäten der Übertragungsleitung erfährt, kompensiert.

Eine weitere Aufgabe der vorliegenden Erfindung besteht im Bereitstellen einer Schaltung, welche die Zeit reduziert, die für die Anstiegs- und Abfallflanke aufgrund des Widerstands und der Kapazität der Übertragungsleitung benötigt wird.

Der Verzögerungskompensationsschaltkreis gemäß der vorliegenden Erfindung ist parallel zu der Übertragungsleitung vor dem Empfänger verschaltet, so daß die Übertragungsleitung mit einer negativen Spannungsquelle (V_SS) versorgt wird, um dadurch die positiven Ladungen, welche auf der Übertragungsleitung existieren, umzuleiten, sobald die fallende Flanke erzeugt wurde, um dadurch die Zeit, welche für das Fallen benötigt wird, zu minimieren, ohne das übertragene Signal zu verzögern.

Die vorliegende Erfindung wird im folgenden im einzelnen anhand der Zeichnungen beispielhaft erläutert.

Zum besseren Verständnis der Erfindung und um zu verdeutlichen, wie dieselbe ausgeführt werden kann, wird im folgenden ein Ausführungsbeispiel anhand der diagrammartigen Zeichnungen erläutert. Dabei zeigen:

Fig. 1 einen Schaltplan für eine Verzögerungskompensationsschaltung entsprechend der vorliegenden Erfindung;

Fig. 2 ein Zeitdiagramm für eine Verzögerungskompensationsschaltung entsprechend der vorliegenden Erfindung;

Fig. 3 einen Schaltplan einer herkömmlichen Verzögerungskompensationsschaltung;

Fig. 4 ein Zeitdiagramm für den Betrieb der in Fig. 3 gezeigten Schaltung.

In Fig. 1 ist parallel zu einer Übertragungsleitung "L", welche einen Treiber 10 und einem Empfänger 20 verbindet, eine Verzögerungskompensationsschaltung gemäß der vorliegenden Erfindung verschaltet. Diese weist einen Sensor 30 zum Abtasten der fallenden Flanke eines Signals auf der Übertragungsleitung "L", vier Transistoren 40, 70 und einen Verzögerungsschaltkreis, bestehend aus zwei Invertern 80 und 90, auf. Die Gate- und Drainanschlüsse der Transistoren 50 und 60 sind miteinander verbunden. Der Verbindungspunkt "B" zwischen den Gateanschlüssen der Transistoren 50 und 60 ist mit dem Ausgang des Sensors 30 verbunden. Der Verbindungspunkt "A" zwischen der Übertragungsleitung "L" und dem Sensor 30 ist mit dem Eingangsanschluß des Verzögerungsschaltkreises verbunden. Der Sourceanschluß des Transistors 40 ist mit einer negativen Spannungsquelle "V_SS" verbunden und der Drainanschluß des Transistors 40 ist mit dem Source-Anschluß des Transistors 50 verbunden. Der Gate-Anschluß des Transistors 40 ist mit dem Ausgangsanschluß des Verzögerungsschaltkreises verbunden. Die Source- und Drain-Anschlüsse des Transistors 70 sind entsprechend mit einer positiven Spannungsquelle "V_DD" und dem Source-Anschluß des Transistors 60 verbunden. Der Gate-Anschluß des Transistors 70 ist mit dem Ausgang der Verzögerungseinrichtung verbunden.

Die Transistoren 50 und 60 weisen dieselbe Bauweise und Funktion wie ein Invertierer auf. Auslösepunkt des Sensors 30 sollte bei Dreiviertel oder mehr von dem Intervall von dem logischen "low"-Zustand zu dem logischen "high"-Zustand des logischen Eingangssignals liegen.

Zum Beispiel tastet der Sensor 30, wenn ein logisches Signal "a", wie in Fig. 2 gezeigt, über die Übertragungsleitung "L" übertragen wird, die fallende Flanke des Signals an dem Punkt P₁, wie Kurve "a′" zeigt ab, und stellt das mit "b" bezeichnete Signal am Punkt "B" zur Verfügung. In diesem Fall wird der n-Typ-Transistor 50 angeschaltet und der p-Typ-Transistor 60 ausgeschaltet. Währenddessen verzögert der Verzögerungsschaltkreis an dem Punkt "A" zugeführte Signal. Die Verzögerung des Signals wird durch die Invertierer 80 und 90 erreicht, so daß das Signal am Ausgang des Verzögerungsschaltkreises nach einer vorbestimmten Zeit erscheint. Daher behält der Ausgang des Verzögerungsschaltkreises den vorherigen "high"-Zustand, während die Spannung "A" in den "low"-Zustand übergeht.

Die Gate-Anschlüsse der Transistoren 40 und 70 sind mit dem Ausgang des Verzögerungsschaltkreises verbunden, so daß an ihnen die "high"-Spannung während des Intervalls, in dem die Flanke abfällt, wenn die Spannung am Punkt "A" vom "high"-Zustand in den "low"-Zustand übergeht, beibehalten wird. Natürlich wird dadurch der n-Typ-Transistor 40 angeschaltet.

Daher sind, wenn der Sensor 30 die fallende Flanke des übertragenen Signals "a" am Punkt "P₁" der Kurve "a′", wie in Fig. 2 gezeigt, abtastet, die Transistoren 40 und 50 angeschaltet, so daß die negative Spannungsquelle V_SS dadurch mit dem Punkt "A" zum Zeitpunkt "P₂" bei der Kurve "a′" der Fig. 2 verbunden wird. Dadurch wird die Ladung am Punkt "A" nach "V_SS" abgeleitet. Die Spannung am Punkt "A" fällt damit unmittelbar auf "V_SS".

Wird in diesem Fall die erfindungsgemäße Schaltung nicht benützt, so fällt die Spannung im Punkt "A" allmählich ab, wie dies anhand der Kurve "a" der Fig. 2 zu sehen ist. Die erfindungsgemäße Schaltung bewirkt jedoch die steile fallende Flanke, wie sie an der Kurve "a′" der Fig. 2 zu sehen ist.

Die Ergebnisse eines Experiments, das mit V_cc=4 V, V_SS=0 V, einer Temperatur von 83°C und einer Kapazität auf der Übertragungsleitung von 6 pF durchgeführt wurde, sind anhand der Signalverzögerung, wie sie in der Tabelle 1 angegeben ist, zu entnehmen. Zu sehen ist ein Vergleich zwischen der erfindungsgemäßen Schaltung und einer herkömmlichen Schaltung. Dabei zeigt "D_2V" die Verzögerungszeit des Übertragungssignals "a" auf der Übertragungsleitung "L", wenn das Signal um 2 V abfällt und "D_1V" zeigt eine weitere Verzögerungszeit, wenn das Signal um 1 V abfällt. Die erfindungsgemäße Schaltung reduziert die Signalverzögerungszeit um mehr als 70%. Die erfindungsgemäße Schaltung ist nicht seriell sondern parallel mit der Übertragungsleitung "L" verbunden, so daß die Gate-Verzögerung eliminiert wird, was bei herkömmlichen Schaltkreisen nicht erreicht wird.

Tabelle 1

Die erfindungsgemäße Schaltung eliminiert die Verzerrungen oder die Verzögerungszeiten des Signals, welche durch die auf der Übertragungsleitung vorhandenen Widerstände und Kapazitäten verursacht werden.

Claims

1. Verzögerungskompensationsschaltung zur Anwendung innerhalb eines digitalen Datenübertragungsschaltkreises mit einer Signaltreibereinrichtung, einer Empfängereinrichtung, die ein Ausgangssignal von der Signaltreibereinrichtung empfängt, und einer Datenübertragungsleitung, die die Signaltreibereinrichtung und die Empfängereinrichtung verbindet, wobei die Schaltung aufweist:
eine Invertiereinrichtung, die mit der Übertragungsleitung verbunden ist, zum Invertieren der übertragenen Daten; und
eine Pull-Down-Einrichtung, die mit der Invertiereinrichtung und der Übertragungsleitung parallel verschaltet ist, zum Kompensieren der Pull-Down-Zeit für die über die Übertragungsleitung übertragenen Daten, entsprechend dem Ausgang der Invertiereinrichtung.

2. Verzögerungskompensationsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Pull-Down-Einrichtung ein Transistorpaar umfaßt, zum Bereitstellen einer negativen Spannungsquelle (V_SS) an die Übertragungsleitung, während die übertragenen Daten heruntergezogen werden.

3. Verzögerungskompensationsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Invertierer einen Auslösepunkt aufweist, der bei mindestens Dreiviertel des logischen "high"-Pegels oder in einer höheren Position als der Dreiviertelposition liegt.

4. Verzögerungskompensationsschaltung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltung weiterhin eine Verzögerungseinrichtung, die parallel mit der Pull-Down-Einrichtung verbunden ist, aufweist, zum selektiven Aktiveren oder Deaktivieren der Pull-Down-Einrichtung um die Pull-Down-Zeit während die übertragenen Daten nach unten gezogen werden, ausreichend zu kompensieren.

5. Verzögerungskompensationsschaltung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltung weiterhin eine Pull-Up-Einrichtung aufweist, die parallel mit dem Inverter und der Übertragungsleitung verbunden ist, zum Kompensieren der Pull-Up-Zeit der übertragenen Daten entsprechend dem Ausgang des Inverters.

6. Verzögerungskompensationsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Pull-Up-Zeit stabil kompensiert wird, wenn der Auslösepunkt des Inverters erniedrigt wird.