DE69120149T2

DE69120149T2 - Takttreiber

Info

Publication number: DE69120149T2
Application number: DE69120149T
Authority: DE
Inventors: Tetsuya Narahara
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1990-06-25
Filing date: 1991-06-25
Publication date: 1996-10-24
Anticipated expiration: 2011-06-26
Also published as: US5155379A; JPH0454721A; JP2570471B2; DE69120149D1; EP0463854A1; EP0463854B1

Description

Die vorliegende Erfindung betrifft eine durch MOSFETs gebildete integrierte Halbleiterschaltung und genauer ausgedrückt eine getaktete Treiberschaltung.
Fig. 4 zeigt eine herkömmliche getaktete Treiberschaltung ähnlich der in IBM Technical Disclosure Bulletin, Band 30, Nr. 8, Januar 1988, S. 420-423 offenbarten Schaltung. Diese Schaltung weist eine erste NAND-Schaltung 1, die mit einem ersten und einem zweiten Eingangsanschluß mit einem Eingangsanschluß und einem Knotenpunkt verbunden ist, und die mit einem Ausgangsanschluß mit einem Knotenpunkt verbunden ist, einen ersten Inverter 2, der mit einem Eingangs- und einem Ausgangsanschluß mit dem Knotenpunkt bzw. einem Ausgangsanschluß verbunden ist, eine zweite NAND-Schaltung 3, die mit einem ersten und einem zweiten Eingangsanschluß mit einem Knotenpunkt bzw. einem Eingangsanschluß verbunden ist und die mit einem Ausgangsanschluß mit einem Knotenpunkt verbunden ist, einen zweiten Inverter 4, der mit einem Eingangs- und einem Ausgangsanschluß mit dem Knotenpunkt bzw. einem Ausgangsanschluß verbunden ist, ein erstes resistives Element 5, das zwischen den Knotenpunkten und verbunden ist, ein zweites resistives Element 6, das zwischen den Knotenpunkten und verbunden ist, ein erstes kapazitives Element 7, das zwischen dem Knotenpunkt und dem Massepotential verbunden ist, und ein zweites kapazitives Element 8 auf, das zwischen dem Knotenpunkt und dem Massepotential verbunden ist.
Fig. 5 zeigt den Betrieb der in Fig. 4 gezeigten Schaltung.
In Fig. 5 durch und gekennzeichnete komplementäre Signale werden an dem ersten und dem zweiten Eingangsanschluß eingegeben. Es wird vorausgesetzt, daß in einem Anfangszustand das Signal auf einem niedrigen Pegel ist; das Signal auf hohem Pegel; ein Signal auf hohem Pegel; ein Signal auf niedrigem Pegel; ein Signal auf niedrigem Pegel; ein Signal auf hohem Pegel; ein Signal auf niedrigem Pegel; und ein Signal auf hohem Pegel.
Wenn das Signal als das zweite Eingangssignal vom hohen Pegel zum niedrigen Pegel geändert wird (zur gleichen Zeit wird das Signal als das erste Eingangssignal vom niedrigen zum hohen Pegel geändert), wird das Signal vom niedrigen Pegel zum hohen Pegel geändert und das Signal durch eine RC-Zeitkonstante vom niedrigen Pegel zum hohen Pegel geändert. Wenn das Signal den Schwellenwert der NAND-Schaltung 1 überschreitet, wird das Signal vom hohen Pegel zum niedrigen Pegel geändert, und das Signal wird durch die RC-Zeitkonstante vom hohen Pegel zum niedrigen Pegel geändert. Wenn das Signal als das erste Eingangssignal vom hohen Pegel zum niedrigen Pegel geändert wird (zur gleichen Zeit wird das Signal als das zweite Eingangssignal vom niedrigen Pegel zum hohen Pegel geändert), wird das Signal vom niedrigen Pegel zum hohen Pegel geändert, und das Signal wird durch die RC-Zeitkonstante vom niedrigen Pegel zum hohen Pegel geändert. Wenn das Signal den Schwellenwert der NAND- Schaltung 3 überschreitet, wird das Signal vom hohen Pegel zum niedrigen Pegel geändert, und das Signal wird durch die RC- Zeitkonstante vom hohen Pegel zum niedrigen Pegel geändert.
Der oben aufgeführte Betrieb wird wiederholt, um die in Fig. 5 gezeigten Signale und als Ausgangssignale zu erhalten, welche die invertierten Signale der Signale und darstellen. Ein charakteristisches Merkmal der Schaltung besteht darin, daß, wenn ein Einphasen-Signal mit einer Frequenz eingegeben wird, Zweiphasen-Signale als Ausgangssignale erhalten werden können, die die Frequenz aufweisen und die sich bei hohem Pegel nicht gegenseitig überlappen, wenn die Betriebsart geändert wird.
Bei der herkömmlich getakteten Treiberschaltung werden, um ein Intervall zu verlängern, in dem sowohl das erste als auch das zweite Ausgangssignal auf dem niedrigen Pegel sind, Änderungen hinsichtlich des Potentials der Signale und verzögert, indem die Werte der resistiven Elemente 5 und 6 oder der kapazitiven Elemente 7 und 8 zum Erhöhen der RC-Zeitkonstante erhöht werden. Wenn diese RC-Zeitkonstante jedoch übermäßig erhöht wird, werden die Potentiale der Signale und , wie in Fig. 6 gezeigt, zwischen dem Energiequellenpotential und dem Massepotential nicht vollständig verstärkt. Als eine Folge hieraus werden die Ablaufsteuerungen der Ausgangssignale von der getakteten Treiberschaltung aufgrund von Schwankungen der Charakteristiken der resistiven Elemente, der kapazitiven Elemente und der MOS- FETs oder durch Rauschen unerwünscht geändert.
Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer getakteten Treiberschaltung, in der ein Interval, in dem sowohl ein erstes als auch ein zweites Ausgangssignal auf einem niedrigen Pegel sind, durch Vergrößern einer RC-Zeitkonstante verlängert werden kann.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer getakteten Treiberschaltung, die stabil betrieben werden kann, indem Änderungen der Ablaufsteuerungen von Ausgangssignalen aufgrund von Schwankungen von Charakteristiken jedes Elements bei einer Vergrößerung der RC-Zeitkonstante verhindert werden.
Um die oben aufgeführten Aufgaben zu lösen, wird in Übereinstimmung mit der vorliegenden Erfindung eine getaktete Treiberschaltung geschaffen, die aufweist:
eine erste Gatterschaltung, die mit einem Eingangsanschluß mit einem ersten Eingangsanschluß verbunden ist;
eine zweite Gatterschaltung, die mit einem Eingangsanschluß mit einem zweiten Eingangsanschluß verbunden ist;
eine erste Zeitkonstantenschaltung, die zwischen einem Ausgangsanschluß der ersten Gatterschaltung und dem anderen Eingangsanschluß der zweiten Gatterschaltung verbunden ist;
eine zweite Zeitkonstantenschaltung, die zwischen einem Ausgangsanschluß der zweiten Gatterschaltung und dem anderen Eingangsanschluß der ersten Gatterschaltung verbunden ist;
dadurch gekennzeichnet, daß die getaktete Treiberschaltung weiter aufweist:
eine erste schaltende Schaltung zum Steuern einer Zeitkonstante der ersten Zeitkonstantenschaltung entsprechend einem Ausgangssignal von der ersten Gatterschaltung; und
eine zweite schaltende Schaltung zum Steuern einer Zeitkonstante der zweiten Zeitkonstantenschaltung entsprechend einem Ausgangssignal von der zweiten Gatterschaltung;
wobei die erste und zweite schaltende Schaltung, wenn sie in Betrieb sind, die Zeitkonstanten der ersten und zweiten Zeitkonstantenschaltung steuern, um die Geschwindigkeit der Potentialänderungen des anderen Eingangsanschlusses sowohl der zweiten als auch der ersten Gatterschaltung verglichen mit der Geschwindigkeitsänderung, wenn die schaltenden Schaltungen nicht in Betrieb sind, zu erhöhen.
Die vorliegende Erfindung wird jetzt beispielsweise unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in denen:
Fig. 1 ein Schaltbild ist, das die erste erfindungsgemäße Ausführungsform zeigt;
Fig. 2 ein Ablaufdiagramm ist, das die Wellenformen von Signalen an den jeweiligen Bereichen in der in Fig. 1 gezeigten Schaltung zeigt;
Fig. 3 ein Schaltbild ist, das die zweite erfindungsgemäße Ausführungsform zeigt;
Fig. 4 ein Schaltbild ist, das eine herkömmliche Schaltung zeigt;
Fig. 5 ein Ablaufdiagramm ist, das die Wellenformen von Signalen an den jeweiligen Bereichen in der in Fig. 4 gezeigten Schaltung zeigt; und
Fig. 6 ein Ablaufdiagramm zum Erläutern der bei einem Betrieb der herkömmlichen Schaltung auftretenden Probleme ist.
Fig. 1 zeigt eine Schaltung gemäß der ersten erfindungsgemäßen Ausführungsform. Diese Schaltung weist eine NAND-Schaltung 1, die mit einem ersten und einem zweiten Eingangsanschluß mit einem Eingangsanschluß bzw. einem Knotenpunkt verbunden ist, und die mit einem Ausgangsanschluß mit einem Knotenpunkt verbunden ist, einen ersten Inverter 2, der mit einem Eingangsanschluß und einem Ausgangsanschluß mit dem Knotenpunkt bzw. einem Ausgangsanschluß verbunden ist, eine zweite NAND-Schaltung 3, die mit einem ersten und einem zweiten Eingangsanschluß mit einem Knotenpunkt bzw. einem Eingangsanschluß verbunden ist, und die mit einem Ausgangsanschluß mit einem Knotenpunkt verbunden ist, einen zweiten Inverter 4, der mit einem Eingangs- und einem Ausgangsanschluß mit dem Knotenpunkt bzw. einem Ausgangsanschluß verbunden ist, ein erstes resistives Element 5, das zwischen dem Knotenpunkt und verbunden ist, ein zweites resistives Element 6, das zwischen den Knotenpunkten und verbunden ist, ein erstes kapazitives Element 7, das zwischen den Knotenpunkten und dem Massepotential verbunden ist, ein zweites kapazitives Element 8, das zwischen dem Knotenpunkt und dem Massepotential verbunden ist, einen ersten Verarmungs- NchMOSFET (n-Kanal-MOSFET) 9, der mit einer Quelle, einem Gatter und einer Senke mit dem Massepotential, dem Knotenpunkt bzw. dem Knotenpunkt verbunden ist, und einen zweiten Verarmungs- NchMOSFET 10 auf, der mit einer Quelle, einem Gatter und einer Senke mit dem Massepotential, dem Knotenpunkt bzw. dem Knotenpunkt verbunden ist.
Fig. 2 zeigt einen Betrieb der Schaltung. Wenn in Fig. 2 durch und gekennzeichnete komplementäre Signale in den ersten und den zweiten Eingangsanschluß eingegeben werden, werden die Potentiale der jeweiligen Punkte wie in Fig. 2 durch und gekennzeichnet festgelegt, und Signale mit in Fig. 2 durch und gekennzeichneten Wellenformen werden von dem ersten und dem zweiten Ausgangsanschluß ausgegeben. Wenn das Potential des Signals vom hohen Pegel zum niedrigen Pegel geändert wird, wird in der getakteten Treiberschaltung der vorliegenden Erfindung der NchMOSFET 9 eingeschaltet, so daß die Potentialänderung schneller bewirkt wird als die durch die herkömmliche RC- Zeitkonstante bewirkte. In ähnlicher Weise wird, wenn das Potential des Signals vom hohen Pegel zum niedrigen Pegel geändert wird, der NchMOSFET 10 eingeschaltet, so daß die Potentialänderung schneller bewirkt wird, als die durch die herkömmliche RC- Zeitkonstante bewirkte. Bei diesem Betrieb werden die Potentiale der Signale und notwendigerweise vom Massepotential geändert. Deshalb kann die Schaltung stabil betrieben werden, selbst wenn die RC-Zeitkonstante vergrößert wird, um ein Intervall zu verlängern, in dem sowohl das erste als auch das zweite Ausgangssignal, verglichen mit der herkömmlichen Schaltung, auf dem niedrigen Pegel sind.
Fig. 3 zeigt eine Schaltung gemäß der zweiten erfindungsgemäßen Ausführungsform. In dieser Schaltung sind das erste und das zweite resistive Element 5 und 6 in der ersten Ausführungsform durch einen dritten und einen vierten Verarmungs-NchMOSFET 11 bzw. 12 ersetzt. Die Quelle, das Gatter und die Senke des dritten Verarmungs-NchMOSFET 11 sind mit einem Knotenpunkt , einem Energiequellenpotential VDD bzw. einem Knotenpunkt verbunden. Die Quelle, das Gatter und die Senke des vierten Verarmungs- NchMOSFET 12 sind mit einem Knotenpunkt , dem Energiequellenpotential VDD bzw. einem Knotenpunkt verbunden. Ein dritter und ein vierter Inverter 13 und 14 sind zwischen dem zweiten Eingang einer ersten NAND-Schaltung 1 und dem Knotenpunkt eingefügt. Der Eingangs- und der Ausgangsanschluß des dritten Inverters 13 sind mit dem Knotenpunkt bzw. einem Knotenpunkt 11 verbunden. Der Eingangs- und der Ausgangsanschluß des vierten Inverters 14 sind mit dem Knotenpunkt 11 und einem zweiten Eingangsanschluß 13 der ersten NAND-Schaltung 1 verbunden. Darüberhinaus ist ein fünfter und ein sechster Inverter 15 und 16 zwischen dem ersten Eingangsanschluß einer zweiten NAND-Schaltung 3 und einem Knotenpunkt eingefügt. Der Eingangs- und der Ausgangsanschluß des fünften Inverters 15 sind mit dem Knotenpunkt bzw. einem Knotenpunkt 12 verbunden. Der Eingangs- und der Ausgangsanschluß des sechsten Inverters 16 sind mit dem Knotenpunkt 12 bzw. einem ersten Eingangsanschluß 14 der zweiten NAND-Schaltung 3 verbunden. Weiter ist das Gatter des ersten NchMOSFET mit einem Knotenpunkt 10 verbunden, an dem ein Ausgangssignal durch einen parasitären Widerstand 19 und einen parasitären Kondensator 20 der Verdrahtungen am meisten verzögert wird, durch die Ausgangssignale von dem zweiten Inverter 4 übertragen werden. Das Gatter des zweiten NchMOSFET ist mit einem Knotenpunkt verbunden, an dem ein Ausgangssignal durch einen parasitären Widerstand 17 und einen parasitären Kondensator 18 der Verdrahtungen am meisten verzögert wird, durch die Ausgangssignale vom ersten Inverter 2 übertragen werden.
Da die resistiven Elemente in der oben beschriebenen Ausführungsform durch die Nch(=n-Kanal)-Verarmungstransistoren ersetzt sind, kann die für Widerstände vorgesehene Fläche auf 1/3 bis 1/4 der der ersten Ausführungsform verkleinert werden, während die gleiche Wirkung, wie die in der ersten Ausführungsform erhaltene, erzielt werden kann. Darüberhinaus sind der dritte bis sechste Inverter 13 bis 16 eingefügt, und die logischen Schwellenwerte des dritten und des fünften Inverters werden so geändert, daß die Verzögerungszeit ohne Beeinflussen anderer logischer Schwellenwerte geändert werden kann, während die gleiche Wirkung, wie die in der ersten Ausführungsform erhaltene, erzielt werden kann. Da die Gatter des ersten und des zweiten NchMOSFET 9 und 10 mit den Knotenpunkten bzw. verbunden sind, kann die folgende Wirkung zusätzlich zu der gleichen Wirkung, wie die in der ersten Ausführungsform erhaltene, erzielt werden. Selbst wenn die Wellenformen der Ausgangssignale und von der getakteten Treiberschaltung aufgrund des parasitären Widerstands und der parasitären Kapazität verformt werden, wird das andere Signal nicht auf den hohen Pegel eingestellt, da der NchMOSFET nicht ausgeschaltet wird, wenn nicht eines der Signale auf den niedrigen Pegel hinuntergeht. Darüberhinaus kann die gleiche Wirkung, wie die der oben beschriebenen Schaltung erhalten werden, selbst wenn der dritte und der vierte Verarmungs- NchMOSFET 11 und 12 durch einen ersten Verarmungs-PchMOSFET (p- Kanal-MOSFET), dessen Quelle, Gatter und Senke mit dem Knotenpunkt , dem Massepotential bzw. dem Knotenpunkt verbunden sind, bzw. einen zweiten Verarmungs-PchMOSFET ersetzt werden, dessen Quelle, Gatter und Senke mit dem Knotenpunkt , dem Massepotential bzw. dem Knotenpunkt verbunden sind.
In Übereinstimmung mit der oben beschriebenen vorliegenden Erfindung sind NchMOSFETs parallel mit kapazitiven Elementen verbunden und jeder NchMOSFET wird eingeschaltet, wenn das Potential eines der Anschlüsse eines entsprechenden kapazitiven Elements, das nicht mit dem Massepotential verbunden ist, vom hohen Pegel zum niedrigen Pegel geändert wird. Durch diesen Betrieb kann die getaktete Treiberschaltung stabil betrieben werden, und ein Intervall, in dem das erste und das zweite Ausgangssignal auf dem niedrigen Pegel sind, kann durch Vergrößern der Zeitkonstante verlängert werden.

Claims

1. Getaktete Treiberschaltung, die aufweist:

eine erste Gatterschaltung (1), die mit einem Eingangsanschluß mit einem ersten Eingangsanschluß verbunden ist;

eine zweite Gatterschaltung (3), die mit einem Eingangsanschluß mit einem zweiten Eingangsanschluß verbunden ist;

eine erste Zeitkonstantenschaltung (5, 8), die zwischen einem Ausgangsanschluß der ersten Gatterschaltung (1) und dem anderen Eingangsanschluß der zweiten Gatterschaltung (3) verbunden ist;

eine zweite Zeitkonstantenschaltung (6, 7), die zwischen einem Ausgangsanschluß der zweiten Gatterschaltung (3) und dem anderen Eingangsanschluß der ersten Gatterschaltung (1) verbunden ist;

dadurch gekennzeichnet, daß die getaktete Treiberschaltung weiter aufweist:

eine erste schaltende Schaltung (10) zum Steuern einer Zeitkonstante der ersten Zeitkonstantenschaltung (5, 8) entsprechend einem Ausgangssignal von der ersten Gatterschaltung (1); und

eine zweite schaltende Schaltung (9) zum Steuern einer Zeitkonstante der zweiten Zeitkonstantenschaltung (6, 7) entsprechend einem Ausgangssignal von der zweiten Gatterschaltung (3);

wobei die erste und zweite schaltende Schaltung, wenn sie in Betrieb sind, die Zeitkonstanten der ersten und zweiten Zeitkonstantschaltungen steuern, um die Geschwindigkeit der Potentialänderung des anderen Eingangsanschlusses sowohl der zweiten als auch der ersten Gatterschaltung verglichen mit der Geschwindigkeitsänderung, wenn die schaltenden Schaltungen nicht in Betrieb sind, zu erhöhen.

2. Schaltung nach Anspruch 1, bei der die erste und zweite Zeitkonstantenschaltung (5, 8; 6, 7) durch invertierte Ausgänge der Ausgänge der ersten und zweiten Gatterschaltungen (1, 3) gesteuert werden.

3. Schaltung nach Anspruch 1 oder 2, bei der die ersten und zweiten schaltenden Schaltungen (10, 9) die Zeitkonstanten der ersten und zweiten Zeitkonstantenschaltungen (5, 8; 6, 7) so steuern, daß das Potential des anderen Eingangsanschlusses jedes der ersten und zweiten Gatterschaltungen (3, 1) von hohem Pegel zu niedrigem Pegel schneller geändert wird.

4. Schaltung nach einem der Ansprüche 1 bis 3, bei der die erste schaltende Schaltung (10) ein erster MOSFET ist, dessen Quelle, Gatter und Senke mit einem ersten Potential, dem Ausgangsanschluß der ersten Gatterschaltung (1) bzw. dem anderen Eingangsanschluß der zweiten Gatterschaltung (3) verbunden sind, und bei der die zweite schaltende Schaltung (9) ein zweiter MOSFET ist, dessen Quelle, Gatter und Senke mit dem ersten Potential, dem Ausgangsanschluß der zweiten Gatterschaltung (3) bzw. dem anderen Eingangsanschluß der ersten Gatterschaltung (1) verbunden sind.

5. Schaltung nach Anspruch 4, bei dem die ersten und zweiten MOSFETs N-Kanal-MOSFETs vom Verarmungstyp sind.

6. Schaltung nach einem vorangehenden Anspruch, bei dem die ersten und zweiten Zeitkonstantschaltungen (5, 8; 6, 7) eine RC-Zeitkonstantenschaltung sind, die durch einen Widerstand und einen Kondensator gebildet werden.

7. Schaltung nach Anspruch 6, bei der der Widerstand der ersten Zeitkonstantenschaltung (5, 8) durch einen dritten MOSFET (12) ersetzt ist, dessen Quelle, Gatter und Senke mit dem Ausgangsanschluß der ersten Gatterschaltung (1), einer zweiten Spannung (VDD) bzw. dem anderen Eingangsanschluß der zweiten Gatterschaltung (3) verbunden sind, und bei der der Widerstand der zweiten Zeitkonstantenschaltung durch einen vierten MOSFET (11) ersetzt ist, dessen Quelle, Gatter und Senke mit dem Ausgangsanschluß der zweiten Gatterschaltung (3), der zweiten Spannung bzw. dem anderen Eingangsanschluß der ersten Gatterschaltung (1) verbunden sind.

8. Schaltung nach Anspruch 6, bei der der Widerstand der ersten Zeitkonstantenschaltung (5, 8) durch einen fünften MOSFET ersetzt ist, dessen Quelle, Gatter und Senke mit dem Ausgangsanschluß der ersten Gatterschaltung (1), einer ersten Spannung bzw. dem anderen Eingangsanschluß der zweiten Gatterschaltung (3) verbunden sind, und bei der der Widerstand der zweiten Zeitkonstantenschaltung durch einen sechsten MOSFET ersetzt ist, dessen Quelle, Gatter und Senke mit dem Ausgangsanschluß der zweiten Gatterschaltung (3), der ersten Spannung bzw. dem anderen Eingangsanschluß der ersten Gatterschaltung (1) verbunden sind.

9. Schaltung nach einem vorangehenden Anspruch, bei dem in Reihe verbundene Inverter (13, 14, 15, 16) zwischen dem anderen Eingangsanschluß der ersten Gatterschaltung (1) und der zweiten Zeitkonstantenschaltung (6, 7) und zwischen dem anderen Eingangsanschluß der zweiten Gatterschaltung (3) und der ersten Zeitkonstantenschaltung (5, 8) verbunden sind.

10. Schaltung nach einem vorangehenden Anspruch, bei der die ersten und zweiten schaltenden Schaltungen (10, 9) Steueranschlüsse haben, die mit Verbindungsknotenpunkten verbunden sind, an denen Ausgangssignale durch parasitäre Widerstände und parasitäre Kapazitäten an Verdrahtungen am meisten verzögert sind, durch die die Ausgangssignale von den ersten und zweiten Gatterschaltungen (1, 3) übertragen werden.

11. Getaktete Treiberschaltung nach Anspruch 1, bei der der andere Eingangsanschluß und der Ausgangsanschluß der ersten Gatterschaltung (1) mit einem ersten Knotenpunkt und einem zweiten Knotenpunkt verbunden sind;

der andere Eingangsanschluß und der Ausgangsanschluß der zweiten Gatterschaltung (3) mit einem dritten Knotenpunkt und einem vierten Knotenpunkt verbunden sind;

die erste Zeitkonstantenschaltung ein erstes resistives Element (5), das zwischen den ersten und dritten Knotenpunkten verbunden ist, und ein erstes kapazitives Element (8) aufweist, das zwischen dem dritten Knotenpunkt und einem ersten Potential verbunden ist;

die zweite Zeitkonstantenschaltung ein zweites resistives Element (6), das zwischen dem ersten und vierten Knotenpunkt verbunden ist, und ein zweites kapazitives Element (7) aufweist, das zwischen dem ersten Knotenpunkt und dem ersten Potential verbunden ist;

die erste schaltende Schaltung einen ersten MOSFET (10) aufweist, der mit der Quelle, dem Gatter und der Senke mit einem ersten Potential, einem ersten Ausgangsanschluß der getakteten Treiberschaltung bzw. dem dritten Knotenpunkt verbunden ist;

die zweite schaltende Schaltung einen zweiten MOSFET (9) aufweist, der mit der Quelle, dem Gatter und der Senke mit dem ersten Potential, einem zweiten Ausgangsanschluß der getakteten Treiberschaltung bzw. dem ersten Knotenpunkt verbunden ist;

wobei die Schaltung weiter aufweist:

einen ersten Inverter (2), der mit Eingangs- und Ausgangsanschlüssen mit dem zweiten Knotenpunkt und dem ersten Ausgangsanschluß verbunden ist; und

einen zweiten Inverter (4), der mit Eingangs- und Ausgangsanschlüssen mit dem vierten Knotenpunkt und dem zweiten Ausgangsanschluß verbunden ist.