DE69020384D1 - Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher. - Google Patents

Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher.

Info

Publication number
DE69020384D1
DE69020384D1 DE69020384T DE69020384T DE69020384D1 DE 69020384 D1 DE69020384 D1 DE 69020384D1 DE 69020384 T DE69020384 T DE 69020384T DE 69020384 T DE69020384 T DE 69020384T DE 69020384 D1 DE69020384 D1 DE 69020384D1
Authority
DE
Germany
Prior art keywords
masking
write
possibility
integrated semiconductor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69020384T
Other languages
English (en)
Other versions
DE69020384T2 (de
Inventor
Kazuhiro Nakada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE69020384D1 publication Critical patent/DE69020384D1/de
Publication of DE69020384T2 publication Critical patent/DE69020384T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
DE69020384T 1989-02-27 1990-02-27 Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher. Expired - Lifetime DE69020384T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4582489 1989-02-27

Publications (2)

Publication Number Publication Date
DE69020384D1 true DE69020384D1 (de) 1995-08-03
DE69020384T2 DE69020384T2 (de) 1996-03-21

Family

ID=12729996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69020384T Expired - Lifetime DE69020384T2 (de) 1989-02-27 1990-02-27 Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher.

Country Status (3)

Country Link
US (1) US5148396A (de)
EP (1) EP0385389B1 (de)
DE (1) DE69020384T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9116493D0 (en) * 1991-07-30 1991-09-11 Inmos Ltd Read and write circuitry for a memory
JP2743653B2 (ja) * 1991-09-20 1998-04-22 富士通株式会社 半導体記憶装置
EP0895162A3 (de) * 1992-01-22 1999-11-10 Enhanced Memory Systems, Inc. Verbesserte DRAM mit eingebauten Registern
JPH05325545A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体記憶装置
EP0573800B1 (de) * 1992-06-09 1997-10-15 Siemens Aktiengesellschaft Integrierte Halbleiterspeicheranordnung
DE59307527D1 (de) * 1992-06-09 1997-11-20 Siemens Ag Integrierte Halbleiterspeicheranordnung
JPH06111010A (ja) * 1992-09-29 1994-04-22 Ricoh Co Ltd Ｄｒａｍ及びコントローラ
WO1994029871A1 (en) * 1993-06-14 1994-12-22 Rambus, Inc. Method and apparatus for writing to memory components
JP3547466B2 (ja) * 1993-11-29 2004-07-28 株式会社東芝 メモリ装置、シリアル‐パラレルデータ変換回路、メモリ装置にデータを書き込む方法、およびシリアル‐パラレルデータ変換方法
US5539696A (en) * 1994-01-31 1996-07-23 Patel; Vipul C. Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations
US5526320A (en) 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US5778428A (en) * 1995-12-22 1998-07-07 International Business Machines Corporation Programmable high performance mode for multi-way associative cache/memory designs
US6167486A (en) 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
WO1999019875A2 (en) * 1997-10-10 1999-04-22 Rambus Incorporated Apparatus and method for pipelined memory operations
JP4007673B2 (ja) * 1998-03-31 2007-11-14 富士通株式会社 メモリ装置
US6330636B1 (en) 1999-01-29 2001-12-11 Enhanced Memory Systems, Inc. Double data rate synchronous dynamic random access memory device incorporating a static RAM cache per memory bank
JP2001084791A (ja) * 1999-07-12 2001-03-30 Mitsubishi Electric Corp 半導体記憶装置
US6708254B2 (en) 1999-11-10 2004-03-16 Nec Electronics America, Inc. Parallel access virtual channel memory system
DE10002130A1 (de) * 2000-01-19 2001-08-02 Infineon Technologies Ag Verfahren und Vorrichtung zum wechselweisen Betreiben eines Schreib-Lese-Speichers im Ein-Speicher-Betriebsmodus und im verschränkten Mehr-Speicher-Betriebsmodus
US6529425B2 (en) 2000-11-13 2003-03-04 Kabushiki Kaisha Toshiba Write prohibiting control circuit for a semiconductor device
US6532180B2 (en) 2001-06-20 2003-03-11 Micron Technology, Inc. Write data masking for higher speed DRAMs
DE10245712A1 (de) * 2002-10-01 2004-04-22 Infineon Technologies Ag Speicherschaltung mit einem Testmodus zum Schreiben von Testdaten

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618947B1 (en) * 1984-07-26 1998-01-06 Texas Instruments Inc Dynamic memory with improved address counter for serial modes
US4876671A (en) * 1985-04-30 1989-10-24 Texas Instruments Incorporated Semiconductor dynamic memory device with metal-level selection of page mode or nibble mode
JPS629586A (ja) * 1985-07-08 1987-01-17 Oki Electric Ind Co Ltd 半導体ランダムアクセスメモリ装置
US4744053A (en) * 1985-07-22 1988-05-10 General Instrument Corp. ROM with mask programmable page configuration
EP0293933B1 (de) * 1987-06-04 1993-10-13 Nec Corporation Dynamische Speicherschaltung mit einem Abfühlschema
US4807189A (en) * 1987-08-05 1989-02-21 Texas Instruments Incorporated Read/write memory having a multiple column select mode
JPH0778997B2 (ja) * 1987-10-30 1995-08-23 株式会社東芝 不揮発性半導体メモリ
JPH0697560B2 (ja) * 1987-11-19 1994-11-30 三菱電機株式会社 半導体記憶装置
GB2214337B (en) * 1988-01-05 1991-11-27 Texas Instruments Ltd Improvements in or relating to integrated circuits

Also Published As

Publication number Publication date
US5148396A (en) 1992-09-15
DE69020384T2 (de) 1996-03-21
EP0385389B1 (de) 1995-06-28
EP0385389A3 (de) 1992-09-30
EP0385389A2 (de) 1990-09-05

Similar Documents

Publication Publication Date Title
DE69020384T2 (de) Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher.
DE68920243T2 (de) Halbleiter-Speicherschaltung.
DE3584142D1 (de) Integrierte halbleiterschaltungsanordnung mit eingebauten speichern.
DE3788487D1 (de) Integrierte Schaltung mit Speicherselbstprüfung.
DE3485234D1 (de) Halbleiterschaltung mit speicher und pulstreiberschaltung.
DE3867964D1 (de) Speicherchip mit pipelinewirkung.
DE68921088T2 (de) Integrierte Halbleiterschaltung.
DE3584362D1 (de) Nichtfluechtige halbleiterspeicheranordnung mit schreibeschaltung.
DE3879352T2 (de) Integrierte halbleiter-schaltungseinrichtung mit abschaltbetrieb des leistungsverbrauches.
DE68921900T2 (de) Halbleiterspeicheranordnung mit serieller Zugriffsanordnung.
DE68915136T2 (de) Integrierte Halbleiterspeicherschaltung.
DE68915018D1 (de) Halbleiterspeicherschaltung.
DE3583113D1 (de) Integrierte halbleiterschaltungsanordnung in polycell-technik.
DE3784600T2 (de) Halbleiterspeicher mit schreibfunktion.
DE68918568D1 (de) Integrierte Speicherschaltung.
DE3853615D1 (de) Integrierte Halbleiterschaltung mit mehreren Taktschaltkreisen.
DE68922738D1 (de) Hochintegrierter Halbleiterspeicher mit Mehrfachzugang.
DE68919155T2 (de) Halbleiterspeicheranordnung mit verschiedenen Substrat-Vorspannungsschaltungen.
DE3850445D1 (de) Integrierter Halbleiterschaltkreis mit reduziertem Energieverbrauch.
DE68912794T2 (de) Integrierte Halbleiterschaltung.
DE68910445D1 (de) Integrierter Halbleiterschaltkreis.
DE3766393D1 (de) Datenleseschaltung zum gebrauch in halbleiterspeichereinrichtungen.
DE68924876D1 (de) Integrierte Halbleiterschaltungen.
DE3852860T2 (de) Speicher in einer integrierten Schaltung.
DE68923580D1 (de) Integrierte Halbleiterschaltungsanordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC CORP., TOKIO/TOKYO, JP

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8327 Change in the person/name/address of the patent owner

Owner name: ELPIDA MEMORY, INC., TOKYO, JP