DE68924213T2

DE68924213T2 - Standard-Zellen mit Flip-Flops.

Info

Publication number: DE68924213T2
Application number: DE68924213T
Authority: DE
Inventors: Tsuneaki Kudo; Tohru Sasaki; Takeji Tokumaru
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1988-07-19
Filing date: 1989-07-19
Publication date: 1996-04-04
Anticipated expiration: 2009-07-20
Also published as: EP0351819A2; US5029279A; EP0351819B1; KR900002564A; EP0351819A3; DE68924213D1; JPH0229124A; JPH0481895B2; KR920010213B1

Description

Die vorliegende Erfindung betrifft Standardzellen-Layouts und Semi-kundenspezifische LSIs, die Flip-Flop-Schaltungen umfassen. Ein bekanntes Standardzellen-Layout umfaßt:
Ein Substrat, auf dem Schaltungen angeordnet werden sollen;
Standardzellen, umfassend: Flip-Flop-Schaltungen, die auf dem Substrat angeordnet sind, um eine Gruppe von wenigstens drei Flip-Flop-Schaltungen für eine gemeinsame Taktung zu bilden;
andere Standardzellen, die auf dem Substrat angeordnet sind; und
eine Taktverdrahtung für die Flip-Flop-Schaltungen mit Verbindungen, die die Taktverdrahtung und jedes der Flip- Flop-Schaltungen verbinden.
Bei der Auslegung der Anordnung und Verdrahtung von verschiedenen Arten von Logikschaltungen in Standardzellen muß Vorsicht ausgeübt werden, um mögliche Fehlfunktionen zu vermeiden.
Insbesondere wenn die Standardzellen Flip-Flops umfassen, müssen Vorkehrungen getroffen werden, um Fehlfunktionen aufgrund von sogenannten Takt-Zeitversetzen und Wettlaufsituationen (racing) zu vermeiden.
Zunächst wird unter Bezugnahme auf die Fig. 1 und 2 der Takt Zeitversatz erläutert. In einem in Fig. 1 gezeigten Schieberegister besitzt ein Taktsignal CLK1 für ein erstes Flip-Flop FF1 und ein Taktsignal CLK2 für ein zweites Flip- Flop FF2, wie in Fig. 2 gezeigt, aufgrund des Vorliegens eines Wegwiderstands R und einer Wegkapazität C bei einer Taktverzweigung CLK zwischen den ersten und zweiten Flip- Flops FF1 und FF2, eine Phasendifferenz. Das Aufteten eines derartigen Versatzes in einem Taktsignal wird als Zeitversatz bezeichnet. Da die längere Verzweigung eine größere Verzögerung einer Übertragung eines Taktsignals zwischen zwei Flip-Flops verursacht, ist es für die Flip-Flops wünschenswert, daß sie für das Taktsignal eine möglichst kurze Wegverzweigung aufweisen.
Als nächstes wird unter Bezugnahme auf die Fig. 3, 4 und 5 das Wettlaufphänomen erläutert. Wenn wiederum in dem Schieberegister aus Fig. 1 ein großer Takt-Zeitversatz vorhanden ist, während nur ein kurzer Weg zwischen einem Ausgangsanschluß Q des ersten Flip-Flops FF1 und einem Eingangsanschluß D des zweiten Flip-Flops FF2 vorhanden ist, dann wird ein Umschalten eines Datenwerts an dem Eingangsanschluß D des zweiten Flip-Flops FF2 vor einem Umschalten des Takts an einem Punkt h stattfinden, da eine Verzögerung eines Datenwerts beim Laufen von dem ersten Flip- Flop FF1 zu dem zweiten Flip-Flop FF2 kleiner ist als eine Verzögerung eines Taktsignals aufgrund des Takt- Zeitversatzes. Während ein Takt an einem Punkt g umschaltet, wenn ein Datenwert bei einer Verzweigung d gleich a&sub1; ist, so daß das erste Flip-Flop FF1 einen Datenwert a&sub1; empfängt, schaltet infolgedessen und wie in Fig. 3 gezeigt ein entsprechender Takt an einem Punkt h so viel später, daß ein Datenwert in einer Verzweigung e zu der Zeit, zu der ein Takt an einem Punkt h umschaltet, bereits von a&sub0; auf a&sub1; umgeschaltet hat, so daß das zweite Flip-Flop FF2 auch den gleichen Datenwert a&sub1; zu dem gleichen Zeitpunkt empfängt, was einen fehlerhaften verfrühten Ausgang des Datenwerts a&sub1; in einer Verzweigung f verursacht. Dieses Phänomen wird als Racing bezeichnet.
Herkömmlicherweise wird ein Racing vermieden, in dem eine zusätzliche Verzögerung X zwischen dem Ausgangsanschluß Q des ersten Flip-Flops FF1 und dem Eingangsanschluß D des zweiten Flip-Flops FF2 vorgesehen wird, wie in Fig. 4 gezeigt, so daß die Datenverzögerung in geeigneter Weise verlängert wird, so daß sie mit der Taktverzögerung aufgrund des Takt- Zeitversatzes kompatibel ist, um so eine korrekte Zeitsteuerung zu erzielen, wie in Fig. 5 gezeigt, bei der der Ausgang bei der Verzweigung f richtig a&sub0; ist.
Obwohl dieses Verfahren zur Verhinderung von Racing-Vorgängen mittels einer Extraverzögerung zwischen zwei Flip-Flops sehr weit verbreitet ist, besteht eine Tendenz dahingehend, eine nicht erforderliche lange Verzögerungszeit für eine derartige zusätzliche Verzögerung zu verwenden, da eine Sicherheitsmaßnahme für die allgemeine Situation, bei der die Länge der Taktverzweigung, die einen Betrag eines Takt- Zeitversatzes bestimmt, vor der Zellanordnung und Verzweigung nicht genau bekannt ist. Wenn ferner zusätzlich zu der Verzögerung zwischen zwei Flip-Flops eine andere Logikschaltung, beispielsweise eine Kombinationsschaltung, angeschlossen werden soll, ist eine tatsächliche Operations zeit nicht nur durch die Zeit für einen Takt- Zeitversatz und die Verzögerungszeit beschränkt, sondern auch durch eine Zugriffs zeit der Kombinationsschaltung, so daß eine strenge Begrenzung auferlegt wird, wieviel in einem einzigen Taktzyklus durchgeführt werden kann. In einem derartigen Fall kann die nicht benötigte, durch die Verzögerung aufgenommene Verzögerungszeit ein ernsthaftes Hindernis für Verbesserungen darstellen.
Deshalb ist es einerseits wünschenswert, die Länge einer Taktverzweigung genau abschätzen zu können, so daß allein die geeignete Verzögerungszeit gewählt werden kann und andererseits ist es wünschenswert, die Taktverzweigung so kurz wie möglich zu machen, so daß der Takt-Zeitversatz minimiert werden kann.
Allerdings, wie in Fig. 6 gezeigt, weist ein herkömmliches Standardzellen-Layout Anzahlen von Flip-Flops F/F auf, deren Anzahlen in Linien R streuen, so daß die Taktverzweigungen l&sub1;, l&sub2;, l&sub3;, l&sub4; und l&sub5; lang und kompliziert werden und weder eine genaue Einschätzung der Taktverzweigungslänge noch eine Minimierung der Taktverzweigung möglich war.
Deshalb ist es eine Aufgabe der vorliegenden Erfindung, Standardzellen bereitzustellen, bei denen eine genaue Abschätzung der Taktverzweigungslänge und der Minimierung der Taktverzweigung möglich ist, so daß ein verbesserter Schutz gegenüber Fehlfunktionen, beispielsweise Racing-Vorgängen, erzielt werden kann.
Gemäß der vorliegenden Erfindung ist ein Layout von Standardzellen wie eingangs definiert vorgesehen, dadurch gekennzeichnet, daß:
alle Standardzellen umfassend Flip-Flop-Schaltungen der Gruppe gemeinsam in einem ersten Bereich des Substrats angeordnet sind;
die anderen Standardzellen in einem zweiten Bereich des Substrats angeordnet sind; und
die Verbindungen jeweils den kürzesten Pfad von der Taktverdrahtung zu der zugehörigen Flip-Flop-Schaltung nehmen.
Die Merkmale und Vorteile der vorliegenden Erfindung ergeben sich näher aus der folgenden Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen. In den Zeichnungen zeigen:
Fig. 1 ein Schaltbild eines herkömmlichen Schieberegisters zur Erläuterung der Phänomene eines Takt- Zeitversatzes und eines Racing-Vorgangs;
Fig. 2 ein Zeitablaufdiagramm für Taktsignale in dem herkömmlichen Schieberegister aus Fig. 1, zur Erläuterung des Phänomens eines Takt-Zeitversatzes;
Fig. 3 ein Zeitablaufdiagramm für Taktsignale und Datensignale für die Flip-Flops des herkömmlichen Schieberegisters in Fig. 1 zur Erläuterung des Phänomens eines Racing-Vorgangs;
Fig. 4 ein Schaltbild eines herkömmlichen Schieberegisters mit einem Schutz gegen Racing-Vorgänge;
Fig. 5 ein Zeitablaufdiagramm für Taktsignale und Datensignale für die Flip-Flops des herkömmlichen Schieberegisters mit einem Schutz gegen die Racing- Vorgänge aus Fig. 4 zur Erläuterung des Effekts des Schutzes davon;
Fig. 6 ein Beispiel eines schematischen Schaltbildes von herkömmlichen Standardzellen zur Erläuterung ihrer Probleme;
Fig. 7 ein schematisches Schaltbild einer Ausführungsform von Standardzellen gemäß der vorliegenden Erfindung; und
Fig. 8 ein schematisches Schaltbild einer anderen Ausführungsform von Standardzellen gemäß der vorliegenden Erfindung.
Unter Bezugnahme auf Fig. 7 ist eine Ausführungsform von Standardzellen gemäß der vorliegenden Erfindung dargestellt.
In dieser Ausführungsform sind Standardzellen auf einem LSI- Substrat 10 so angeordnet, daß alle Zellen mit Flip-Flops F/F gemeinsam, eine neben der anderen, alle auf einer einzelnen Zellenlinie, positioniert sind, um einen Flip-Flop-Bereich 12 zu bilden, der einen entlang dem Flip-Flop-Bereich 12 in der Nähe angeordneten zugehörigen Taktverzweigungsbereich 11 aufweist, während andere Logikschaltungen in den übrigen Logikschaltungsbereichen 13 mit anderen Verzweigungsbereichen 14 angeordnet sind.
Wie in Fig. 7 gezeigt, sind eine Anzahl von Verbindungen l&sub1;, l&sub2;, --- ln vorgesehen, um jede der Flip-Flop-Zellen F/F mit dem Taktverzweigungsbereich 11 in kürzesten Abständen zu verbinden. Somit ist die Taktroutenverzweigung in dieser Ausführungsform minimiert, so daß der Betrag eines Takt- Zeitversatzes minimiert ist.
Ferner sind in dieser Ausführungsform die Takt Verzweigungsrouten in einer sehr geordneten und einfachen geometrischen Weise angeordnet und insbesondere besitzen alle Verbindungen l&sub1;, l&sub2;, ---, ln die gleiche Länge. Alle diese Merkmale tragen beträchtlich zu der Tatsache bei, daß in dieser Ausführungsform die Takt-Verzweigungsroutenlänge genau bestimmt werden kann. Somit ist es aus dem Widerstand und der Kapazität der Taktverzweigung und der geschätzten Taktverzweigungslänge möglich, eine einzubauende geeignete Verzögerung für einen optimalen Schutz gegen die Racing- Vorgänge zu wählen.
In Fig. 8 ist eine andere Ausführungsform von Standardzellen gemäß der vorliegenden Erfindung gezeigt.
In dieser Ausführungsform ist die vorangehende Ausführungsform derart modifiziert, daß die Flip-Flops F/F nicht auf einer einzelnen Zellenlinie, sondern auf zwei Zellenlinien angeordnet sind. Jedoch läßt man auch hier die gleiche Vorsicht walten, nämlich die Flip-Flops F/F gemeinsam in einem spezifischen Bereich des LSI-Substrats 10 anzuordnen. Die Verbindungen l&sub1;, l&sub2;, ---, li für eine obere Zellenlinie für die Flip-Flops F/F und die Verbindungen li+1, ---, ln für eine untere Zellenlinie für die Flip-Flops weisen getrennt die gleichen vorteilhaften Merkmale der Verbindungen l&sub1;, l&sub2;, ---, ln der vorangehenden Ausführungsform auf. Die gleichen Effekte und Vorteile der vorangegangenen Ausführungsform können ganz offensichtlich durch diese Ausführungsform erzielt werden.
Es ist offensichtlich, daß eine weitere Modifikation der letzten Ausführungsform in einer ähnlichen Weise genauso möglich ist, bei der eine größere Anzahl von Zellenlinien für die Flip-Flops mit der Vorsicht verwendet werden, die Flip- Flops F/F kollektiv in einem bestimmten Bereich des LSI- Substrats 10 anzuordnen.
Ferner sei darauf hingewiesen, daß in den vorangehenden Ausführungsformen die Takt-Verzweigungsrouten innerhalb des Flip-Flop-Bereichs 12 eingebaut werden können, ohne einen getrennten Takt-Verzweigungsbereich 11 vorzusehen.
Abgesehen davon können vielerlei Modifikationen und Veränderungen der voranstehenden Ausführungsformen durchgeführt werden, ohne von den neuen und vorteilhaften Merkmalen der vorliegenden Erfindung abzuweichen. Demzufolge sollen alle derartigen Modifikationen und Veränderungen in dem Umfang der beigefügten Ansprüche enthalten sein.

Claims

1. Layout von Standardzellen, umfassend:

ein Substrat (10), auf dem Schaltungen angeordnet werden sollen;

Standardzellen mit Flip-Flop-Schaltungen (FF), die auf dem Substrat angeordnet sind, um eine Gruppe von wenigstens drei Flip-Flop-Schaltungen zur gemeinsamen Taktung zu bilden;

andere Standardzellen, die auf dem Substrat angeordnet sind; und

eine Taktverdrahtung (11) für die Flip-Flop- Schaltungen (FF) mit Verbindungen (l&sub1;, l&sub2;, l&sub3;, ...), die die Takt-Verdrahtung und jede der Flip-Flop- Schaltungen (FF) verbinden;

dadurch gekennzeichnet, daß:

alle diejenigen Standardzellen, die Flip-Flop- Schaltungen (FF) der Gruppe umfassen, kollektiv in einem ersten Bereich (12) des Substrats (10) angeordnet sind;

die anderen Standardzellen in einem zweiten Bereich (13) des Substrats (10) angeordnet sind; und

die Verbindungen (l&sub1;, l&sub2;, l&sub3;, ...) jeweils den kürzesten Pfad von der Takt-Verdrahtung (11) zu der zugehörigen Flip-Flop-Schaltung (FF) nehmen.

2. Standardzellen-Layout nach Anspruch 1, dadurch gekennzeichnet, daß der erste Bereich (12) eine einzelne Zellenlinie umfaßt.

3. Standardzellen-Layout nach Anspruch 2, ddurch gekennzeichnet, daß die Standardzellen mit Flip-Flop- Schaltungen angeordnet sind, so daß sie auf der Zellenlinie benachbart zueinander liegen.

4. Standardzellen-Layout nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Taktverdrahtung (11) entlang der Zellenlinie geführt wird.

5. Standardzellen-Layout nach Anspruch 4, dadurch gekennzeichnet, daß alle Verbindungen zwischen der Takt-Verdrahtung (11) und den Flip-Flop-Schaltungen die gleiche Länge aufweisen.

6. Standardzellen-Layout nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Takt Verdrahtung (11 ) in dem ersten Bereich (12) enthalten ist.

7. Standardzellen-Layout nach einem der vorangehenden Ansprüche, umfassend eine weitere Gruppe von wenigstens drei Flip-Flop-Schaltungen für eine gemeinsame Taktung, wobei alle Flip-Flop-Schaltungen der weiteren Gruppe kollektiv in einem zweiten Bereich des Substrats angeordnet sind.