DE60035992T2

DE60035992T2 - Verfahren und vorrichtung zur schnellen w-cdma erfassung

Info

Publication number: DE60035992T2
Application number: DE60035992T
Authority: DE
Inventors: Sandip San Diego SARKAR
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1999-06-30
Filing date: 2000-06-28
Publication date: 2008-05-08
Anticipated expiration: 2020-06-29
Also published as: EP2216912A1; KR100748901B1; KR20020012619A; US6990091B2; CN1197427C; IL146856A0; NO20016335L; AU6058100A; BR0011967A; DK1192728T3; JP2010220232A; ES2291218T3; JP5199305B2; EP1855388A1; US20020057664A1; JP2003503880A; HK1045034A1; WO2001001596A1; CY1107800T1; BRPI0011967B1

Description

HINTERGRUND DER ERFINDUNG
I. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf drahtlose Kommunikationen bzw. Nachrichtenübermittlungen. Spezieller bezieht sich die vorliegende Erfindung auf ein verbessertes Verfahren zum Erreichen von Synchronisation mit einem und zum Identifizieren eines empfangenen Signals in einem asynchronen Code-Multiplex-Vielfach-Zugriffs-(code division multiple access, CDMA)-System.
II. Beschreibung der verwandten Technik
Die Internationale Telecommunications Union hat kürzlich aufgefordert zur Einreichung von Verfahrensvorschlägen zum Vorsehen von hochratigen Datendiensten und hochqualitativen Sprachdiensten über drahtlose Kommunikationskanäle. Einer der Vorschläge wurde von dem European Telecommuncations Standards Institute (ETSI) mit dem Titel „The ETSI UMTS Terrestrial Radio Access (UTRA) ITU-R RTT Candidate Submission" herausgegeben, im Folgenden als WCDMA bezeichnet. Die Inhalte von diesen Einreichungen sind öffentlich und sind in der Technik wohl bekannt und beschreiben die Nutzung von PERCH Kanälen in einem WCDMA System und zwar wie hierin erörtert.
1 stellt die auf dem WCDMA PERCH Kanal durch jede Basisstation in einem WCDMA Kommunikationssystem gesendeten Teile von einem Rahmen dar, die genutzt werden, um es der Mobilstation zu erlauben, Synchronisation mit der Basisstation zu akquirieren.
Ein Rahmen dauert 10 Millisekunden und besteht aus 40,960 Chips. Ein Rahmen ist in 16 Schlitze unterteilt, wobei jeder Schlitz 2560 Chips besitzt. Jeden Schlitz kann man sich dann vorstellen, als wäre er in 10 aufeinanderfolgende Teile unterteilt, wobei jeder Teil aus 256 Chips besteht. Für die Zwe cke dieser Offenbarung sind die 10 aufeinanderfolgende bzw. zusammenhängende Teile von jedem Schlitz von 1 bis 10 nummeriert, wobei 1 die frühesten gesendeten 256 Chips von jedem Schlitz sind.
Die ersten 256 Chips (Teil 1) von jedem Schlitz in dem Rahmen bestehen aus zwei orthogonalen Sequenzen, die übereinander gesendet werden. Die erste von den zwei orthogonalen Sequenzen ist die primäre Synchronisationscode-(primary synchronization code, PSC)-Sequenz. Die PSC-Sequenz ist für jeden Schlitz und für jede Basisstation in einem WCDMA System die gleiche Sequenz. Die zweite von den im Teil 1 gesendeten zwei orthogonalen Sequenzen ist der sekundäre Synchronisationscode (secondary Synchronization Code, SSC). Eine von siebzehn möglichen SSC-Sequenzen wird in jedem Schlitz gesendet.
Teile 2 bis 5 von jedem Schlitz beinhalten Broadcast-Daten, z.B. die Systemidentität von der sendenden Basisstation und andere Information, die von allgemeinen Nutzen für alle Mobilstationen ist, die in Kommunikation mit jener Basisstation sind. Die Teile 6 bis 10 von jedem Schlitz werden zum Befördern eines Pilotsignals genutzt, das in Übereinstimmung mit einem orthogonalen Gold-Code, wie durch den vorgenannten UTRA Standard definiert, erzeugt wird.
Da die PSC- und SSC-Signale während dem gleichen 256 Chip-Teil von jedem Rahmen gesendet werden, wird jedes mit der Hälfte der Leistung von den Signalen in den anderen Teilen gesendet. Mit anderen Worten wird das PSC Signal mit einer Leistung mit von 3 dB weniger als die Signale in den Teilen 2 bis 10 von jedem Schlitz gesendet. Das SSC-Signal wird auch mit – 3dB im Vergleich zu Signalen in den Teilen 2 bis 10 gesendet. Obwohl dies die PSC- und SSC-Detektion schwieriger macht, hält es die Sendesignalleistung über jeden Rahmen hinweg konstant.
2 illustriert die Vorrichtung, die genutzt wird zum Erzeugen des PERCH-Kanals der genutzt wird zur initialen Systemakquisition in dem vorgeschlage nen WCDMA Kommunikationssystem der dritten Generation. Ein primärer Synchronisationscode (Primary Synchronization code, PSC) Generator 1 erzeugt eine vorherbestimmte 256 Chip-Sequenz die für die erste Stufe der Systemakquisition, die später hierin beschrieben wird, genutzt wird. Der PSC ist für alle Basisstationen in dem Kommunikationssystem der gleiche und wird in die ersten 256 Chips von jedem Schlitz von jedem Rahmen punktiert.
Bei WCDMA Systemen spreizt jede Basisstation ihre Übertragungen unter Verwendung eines orthogonalen Gold-Codes. Die Erzeugung von orthogonalen Gold-Codes ist in der Technik wohl bekannt. Bei WCDMA werden alle der Gold-Codes unter Verwendung des gleichen Generator-Polynoms erzeugt. Es gibt insgesamt 512 mögliche Zeitsteuerungs- bzw. Timing-Versätze von dem Gold-Code für eine bestimmte Basisstation. Diese Versätze werden mit Bezug auf den Start von einem Rahmen und nicht mit Bezug auf irgendein zentralisiertes Timing-Signal gemessen. Der zeitversetzte Gold-Code wird am Ende von jedem zehn Millisekunden-Rahmen abgeschnitten und wiederholt sich dann von dem Versatzpunkt an dem Start von jedem Rahmen.
WCDMA Basisstationen senden einen sekundären Synchronisationscode (secondary synchronization code, SSC) der zwei Funktionen dient. Erstens wird der sekundäre Synchronisationscode zum Identifizieren des Rahmen-Timings von einer Basisstation genutzt. Zweitens liefert der sekundäre Synchronisationscode eine Gruppenidentifikation (group identification, GI) die den orthogonalen Gold-Code-Versatz auf einen Teil- bzw. Subsatz von sechzehn der möglichen 512 Versätze eingrenzt. In den vorgeschlagenen WCDMA Systemen gibt es 32 unterschiedliche Gruppenidentitäten, die jeweils mit einem Satz von sechzehn Gold-Code-Versätzen assoziiert sind.
Die Gruppenidentifikation wird an einen äußeren SSC-Codierer 2 geliefert. Die Gruppenidentifikation wird auf eines von 32 möglichen 16 Element-Code-Worten abgebildet, wobei jedes von den Elementen einen von siebzehn möglichen Werten annimmt. Die Codeworte werden als kommafreie Codes derart ausgewählt, dass irgendeine zyklische Verschiebung von irgendeinem der Codewörter zu einem Vektor führt, der nicht ein gültiges Codewort ist. Die Elemente von dem Codewort werden dann an einen inneren SSC-Codierer 3 geliefert, der jedes von den Elementen von den Codewörtern in eine 256 Chip-Sequenz abbildet. Jede von den möglichen 256 Chip-SSC-Sequenzen, in die ein Element von dem Codewort abgebildet werden kann, ist orthogonal zu jedwelchen anderen Sequenzen, die zum Codieren eines Elements von einem Codewort genutzt werden. Jede von den möglichen 256 Chip-SSC-Sequenzen ist auch orthogonal zu der 256 Chip-Sequenz, die durch den PSC genutzt wird. Jede von den sechzehn 256 Chip-SSC-Sequenzen wird addiert zu der PSC Sequenz, die in die ersten 256 Chips vom Teil 1 von den Schlitzen in jedem Rahmen punktiert ist.
Die PSC-Sequenz und die SSC-Sequenz werden in einem Addierer 6 summiert. Weil die Sequenzen zueinander orthogonal sind, können sie bei dem Empfänger voneinander unterschieden werden, und werden, bei einer Einzelpfadanalyse, nicht miteinander interferieren bzw. sich nicht gegenseitig stören. Zusätzlich werden gemeinsame Broadcast-Daten (broadcast common data) in die Teile 2 bis 5 von jedem Schlitz des Rahmens punktiert. Die verbleibenden 1280 Chips (die die Teile 6 bis 10 belegen) von den Schlitzen in jedem Rahmen bestehen aus den restlichen unpunktierten Chips von der orthogonalen Gold-Code-Sequenz, die genutzt wird zum Spreizen der Übertragungen bzw. Aussendungen von der Basisstation. Die ersten 1280 Chips von der orthogonalen Gold-Code-Sequenz innerhalb jedes Schlitzes werden herauspunktiert durch den PSC/SSC und die gemeinsame Broadcast Information.
3 stellt den aktuellen Stand der Technik dar, beim Akquirieren der Synchronisation in einem WCDMA Kommunikationssystem. Das Signal wird an einer Antenne 10 empfangen und an einen Empfänger (RCVR) 11 geliefert. Der Empfänger 11 herabkonvertiert, verstärkt und sampelt bzw. tastet das empfangene Signal ab und liefert die Abtastwert bzw. Sample an einen primären Synchronisationscode (primary synchronization code, PSC)-Detektor 12. Der PSC wird redundant im Teil 1 von jedem der sechzehn Zeitschlitze von jedem Rahmen gesendet. Der PSC wird mit einer sehr niedrigen Leistung unter Verwendung einer sehr schwachen Codierung, die anfällig für eine falsche Detektion ist, gesendet. Um die Wahrscheinlichkeit der falschen Detektion auf ein akzeptables Niveau zu reduzieren, akkumulieren gegenwärtig in Erwägung gezogene Systeme drei volle Rahmen von Samples in einem Puffer.
Die folgende Beschreibung wird annehmen, dass die Abtastung bzw. das Sampling 1x ist und nur reelle Sample genommen werden. Tatsächlich nutzt das WCDMA System QPSK Modulation, so dass die Abtastung komplex sein wird und Oversampling bzw. Überabtastung wünschenswert ist zum Erhöhen der Wahrscheinlichkeit einer akkuraten Detektion.
Ein Schlitzpuffer 14 ist ein zirkularer Puffer bzw. ein Ringpuffer der geeignet ist 2560 Samples zu halten. Die Elemente vom Schlitzpuffer 14 werden beim Start der Schlitz-Timing-Akquisition auf Null initialisiert. Die ersten 2560 Samples werden direkt an den Schlitzpuffer 14 geliefert. Danach werden die über den Rest der drei Rahmenperioden empfangenen Samples in einem Summierer 13 mit korrespondierenden akkumulierten Samplewerten, die im Schlitzpuffer 14 gespeichert sind summiert, und zwar gemäß der folgenden Gleichung (1): ACCUM_SAMP(i) = ACCUM_SAMP(i) + NEW_SAMP(i + 2560n), (1)wobei i eine Schlitz-Chip-Nummer zwischen 0 und 2559 ist, ACCUM_SAMP(i) der im Schlitzpuffer 14 gespeicherte i-te Wert ist, NEW_SAMP(i) das i-te empfangene Sample ist und n eine Schlitznummer von 0 bis 47 ist (entsprechend der Anzahl von Schlitzen in 3 vollen Rahmen).
Für die ersten 30 Millisekunden der Signalakkumulierung wird ein Schalter 30 so gesetzt, dass die durch den Summierer 13 ausgegebenen Werte zurück in den Schlitzpuffer 14 gespeichert werden. Bei der Komplettierung der Signalakkumulationsperiode, bewegt sich der Schalter 30, so dass die Ausgangs werte von dem Summierer 13 an einen Korrelator 15 geliefert werden. Die Funktion des Korrelators 15 ist es die PSC-Sequenz innerhalb der 2560 möglichen Lokationen bzw. Positionen im Schlitzpuffer 14 zu detektieren. Es ist für einen Fachmann klar, dass der Schlitzpuffer 14 ein zirkularer Puffer bzw. Ringpuffer ist, der eine Ringadressierung zum Testen aller möglichen Hypothesen erlaubt. Der Korrelator 15 korreliert 256 akkumulierte Signalsamples mit der 256 Chip-PSC-Sequenz und liefert die resultierenden 2560 berechneten Korrelationsenergien an einen Maximum-Detektor (MAX DETECT) 16. Der Maximum-Detektor 16 detektiert den Punkt der höchsten Korrelation mit der PSC-Sequenz in den gespeicherten akkumulierten Samples.
Durch Detektieren des PSC innerhalb der Schlitze, hat der Empfänger eine Schlitzebenen-Timing-Synchronisation erlangt, wodurch der Empfänger weiß, wo jeder von den Schlitzen von dem Rahmen beginnt. Die Schlitzzeitsteuerungsinformation bzw. Schlitz-Timing-Information wird an einen Multiplexer 31 geliefert. In der Realität würde die Schlitz-Timing-Information an einen Steuerprozessor (nicht gezeigt) geliefert werden, der den Betrieb von dem Multiplexer 31 unter Verwendung der Schlitz-Timing-Information steuern würde.
Der SSC wird auch mit niedriger Energie gesendet und um eine ausreichende Konfidenz bzw. Sicherheit bei dem empfangenen Signal zu erzielen, würde die Akkumulation von zwei redundant gesendeten SSC-Symbolen erfordern. Im Unterschied zu den PSC, der den gleichen Wert für jeden Schlitz besitzt, kann der SSC einen von siebzehn möglichen Werten in jedem Schlitz annehmen. Um die SSC Daten zu akkumulieren, ist es somit notwendig, die Samples von Schlitzen von unterschiedlichen Rahmen zu akkumulieren. Die SSC-Sequenz in dem achten Schlitz von einem Rahmen wird nicht notwendigerweise die gleiche sein, wie die SSC-Sequenz in dem neunten Schlitz in jenem Rahmen. Jedoch ist die SSC-Sequenz in dem achten Schlitz eines bestimmten Rahmens, die gleiche wie die SSC-Sequenz in dem achten Schlitz des folgenden Rahmens und kann sinnvoll akkumuliert werden.
Der Multiplexer 31 empfängt die über mehrere Rahmenperioden gesammelten Samples, wobei jede Rahmenperiode mit sechzehn aufeinanderfolgenden Schlitzen übereinstimmt. Der Multiplexer 31 liefert die ersten 256 Samples von jedem Schlitz (Teil 1 von dem Schlitz, der die SSC Sequenz beinhaltet) an einen von sechzehn möglichen inneren SSC-Code-Detektoren 18, die in ähnlicher Weise zu dem PSC-Detektor 12 funktionieren. An dem Beginn des Akkumulierens von Samples für die SSC-Decodierung wird der SSC-Puffer 19 innerhalb jedes inneren SSC-Detektors 18 gelöscht bzw. zurückgesetzt dadurch, dass alle Elemente auf Null gesetzt werden. Auch werden Schalter 20 derart konfiguriert, dass die durch den Summierer 19 ausgegebenen Werte zurück in die SSC Puffer 21 gespeichert werden.
Von der ersten Rahmenperiode, wird Teil 1 von der Schlitzperiode an den inneren SSC-Code-Detektor 18a geliefert, Teil 1 von der zweiten Schlitzperiode wird an den inneren SSC-Code-Detektor 18b geliefert usw. Bis Teil 1 von der sechzehnten Schlitzperiode an den inneren SSC-Code-Detektor 18p geliefert ist. Während der zweiten Rahmenperiode wird Teil 1 von der ersten Schlitzperiode wieder an den inneren SSC-Code-Detektor 18a geliefert. Teil 1 von der zweiten Schlitzperiode wird an den inneren SSC-Code-Detektor 18b geliefert usw., bis Teil 1 von der sechzehnten Schlitzperiode an den inneren SSC-Code-Detektor 18p geliefert ist. Auf diese Art und Weise werden die SSC-Sequenzen, die jedem der sechzehn Schlitze in jedem Rahmen entsprechen über mehrere Rahmenperioden akkumuliert.
Nach dem Akkumulieren der SSC-Samples, schaltet der Schalter 20 um, um die gespeicherten akkumulierten Samples von dem SSC-Puffer 21 an einen Korrelator 22 zu liefern. Der Korrelator 22 berechnet die Korrelationsenergie, die zwischen den akkumulierten Samples und jedem von den siebzehn möglichen legitimen bzw. gültigen Sequenzen (c₁, c₂, ..., c₁₇) und liefert die Korrelationsenergie an einen Maximum-Detektor (MAX DETECT) 23. Der Maximum-Detektor 23 wählt die gültige Sequenz mit der höchsten Korrelationsenergie aus und liefert die Sequenz an den äußeren SSC-Decodierer 24. Nach dem Empfangen der sechzehn Sequenzschätzungen von jedem von den inneren SSC-Code-Detektoren 18, bestimmt der äußere SSC-Decodierer 24, dass am wahrscheinlichsten gesendete sechzehn Element-Codewort.
Der äußere SSC-Decodierer 24 konvertiert die Sequenzschätzungen in Codewort-Elemente (c₁, c₂, ..., c₁₇) und vergleicht dann das resultierende Codewort mit allen legitimen Codewörtern und allen zyklisch verschobenen Versionen von jenen legitimen Codewörtern. Nach der Selektion des am wahrscheinlichsten gesendeten Codeworts, hat der äußere SSC-Decodierer die Rahmenzeitsteuerung bzw. das Frame-Timing detektiert und hat die Gruppenidentifikation (GI) von der Basisstation decodiert.
An dieser Stelle werden Samples gespeichert, um Pilotkanalakquisition zuzulassen, den letzten der drei Schritte hin zum Akquirieren des Basisstations-Timings. Der Pilot ist ein kontinuierlicher orthogonaler Gold-Code, der die Broadcast-Daten und die PSC/SSC Kanaldaten in die erste Hälfte von jedem Schlitz punktiert hat. Der Start des Rahmen-Timings wird genutzt zum Reduzieren der Speichermenge, die erforderlich ist zum Durchführen der Akquisition des orthogonalen Gold-Codes, der zum Spreizen von Übertragungen durch die Basisstation genutzt wird. Ein Halbrahmenpuffer 27 speichert nur die zweite Hälfte von jedem Schlitz in einem Rahmen, wobei dies der Anteil ist, der nicht durch andere Information punktiert wird. Der Halbrahmenpuffer 27 speichert 20,480 Samples.
Die decodierte Gruppenidentifikation wird an einen orthogonalen Gold-Code-Generator (OGC GEN) 25 geliefert. Ansprechend auf die Gruppenidentifikation wählt der orthogonale Gold-Code-Generator 25 einen Satz von sechzehn möglichen Masken. Ein einzelnes Polynom wird genutzt zum Erzeugen der Sequenzen und zehn Millisekunden abgeschnittene Portionen von jener Sequenz, die genutzt werden zum Durchführen der Spreizoperation. Die speziellen Portionen der Sequenz, die für das Spreizen genutzt werden, werden ausgewählt mittels einer Maskierungsoperation, die in der Technik wohl bekannt ist, und im Detail beschrieben ist, in dem U.S. Patent Nr. 5,103,459 mit dem Titel „SYSTEM AND METHOD FOR GENERATING SIGNAL WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM" das an den Rechteinhaber der vorliegenden Erfindung übertragen ist.
Der Generator 25 erzeugt eine orthogonale Gold-Code-Sequenz mit 40,690 Chips, die die Sequenz wäre, die zum Spreizen einer zehn Millisekundenübertragung genutzt wird. Die Sequenz von dem Generator 25 wird an ein Gating-Element 26 geliefert. Das Gating-Element 26 blendet die erste Hälfte von jeder 625 μs Periode von der durch den Generator 25 ausgegebenen Sequenz aus (gate out) die den Teilen des Pilotkanals der durch den PSC/SSC herauspunktiert und Broadcast-gemeinsame-Kanaldaten in der Übertragung von dem PERCH Kanal entspricht.
Die ausgeblendeten bzw. gated Sequenzen von dem Gating-Element 26 werden an einen Korrelator 28 geliefert. Der Korrelator 28 berechnet die Korrelation zwischen der lokal erzeugten und gegateten bzw. unterbrochenen orthogonalen Gold-Code-Sequenz und den in dem Halbrahmenpuffer 27 gespeicherten Samples bzw. Abtastungen. Die Korrelationsenergie für jeden möglichen Versatz wird an einen Maximum-Detektor 29 geliefert. Weil der Empfänger bereits das Rahmenschicht-Timing bzw. Rahmen-Ebenen-Timing akquiriert hat, und weil die orthogonale Gold-Code-Sequenz bei Rahmengrenzen zurückgesetzt wird, müssen nur die sechzehn Versatzhypothesen (O₁, O₂, ..., O₁₆) getestet werden.
Nachdem Testen der sechzehn möglichen Versatzhypothesen gibt der Maximum-Detektor 29 den wahrscheinlichsten Versatz aus. Mit der Rahmen-Timing-Information und der zum Durchführen des Spreizens verwendeten Maske ist der Empfänger jetzt fähig den Paging-Kanal zu empfangen und Zwei-Weg-Kommunikationen mit der sendenden Basisstation zu beginnen.
In dem aktuellen WCDMA Vorschlag werden PSC-, SSC- und Pilotversatzdecodierung in einer festen Anzahl von Rahmenperioden versucht bis die Synchronisation erreicht ist. Sechs Rahmenperioden werden gleichzeitig analysiert, wobei die ersten drei Rahmen genutzt werden zum Schätzen des PSC- Schlitz-Timings, die nächsten zwei Rahmen werden genutzt zum Decodieren des SSC-Code-Worts und der letzte Rahmen wird genutzt zum Decodieren vom Pilot. Jedes mal wenn eine dieser sechs Rahmenperioden ausläuft, ohne das befriedigende Decodieren von PSC, SSC und Pilot startet der Prozess erneut mit anderen sechs Rahmen. Weil die PSC- und SSC-Sequenzen mit derartig niedriger Leistung im Vergleich mit anderen Teilen des Rahmens gesendet werden, vergehen typischerweise viele derartige Sätze von Rahmenperioden bevor alle drei Arten von Information erfolgreich in einem Satz decodiert werden.
Das Problem bei diesem Verfahren des Akquirierens von Synchronisation ist, dass es einen Durchschnitt von 500 Millisekunden braucht um auf diese Art und Weise einen WCDMA Kanal erfolgreich zu akquirieren. Dis ist viel länger als die 200 Millisekunden, die im Allgemeinen erlaubt werden beim erfolgreichen Komplettieren eines Handoffs bzw. einer Weitergabe bei aktuellen CDMA Drahtlos-Systemen und kann dazu führen, dass Rufe von nicht erfolgreichen Handoff Operationen fallengelassen werden. Deshalb gibt es in der Technik einen Bedarf für ein Verfahren zum schnelleren Akquirieren von Synchronisation in einem WCDMA Kommunikationssystem.
WO-A-99/00912 beschreibt eine Mobilstationssynchronisation innerhalb eines Spreizspektrumkommunikationssystems durch Extrahieren von Rahmen- und Schlitz-Synchronisationsinformation von dem Pilotkanal. Dieses Dokument spricht die vorgenannten Probleme nicht adäquat an.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung kann genutzt werden zum Akquirieren von Synchronisation in einem WCDMA Kommunikationssystem und zwar schneller als bei aktuell vorgeschlagenen Verfahren. Verschiedene Ausführungsbeispiele der Erfindung verwenden längere PSC und SSC Abtast- bzw. Sample-Akkumulationsperioden und paralleles Decodieren von PSC- und SSC- und Pilotinformation zum Minimieren der für Synchronisation erforderlichen Zeit.
Das oben beschriebene Verfahren nach dem Stand der Technik erzeugt eine Schätzung des PSC-Schlitz-Timings basierend auf drei Rahmenperioden von Samples. Falls jene Schätzung des Schlitz-Timings sich als falsch herausstellt, wird die nachfolgende Decodierung von SSC und Pilotinformation versagen und die Sammlung von SSC-Samples beginnt erneut. Die Samples, die genutzt werden zum Bilden vorhergehender Drei-Rahmen-Schätzungen vom Schlitz-Timing werden verworfen, wenn nachfolgende drei Rahmen-Schlitz-Timing-Schätzungen gebildet werden.
Gemäß ersten und zweiten Aspekten von der Erfindung ist ein Verfahren und eine Vorrichtung vorgesehen zum Empfangen eines Signals gemäß den Ansprüchen 1 bzw. 25.
Ausführungsbeispiele der Erfindung erlauben längere PSC Sample-Akkumulationsperioden, anstatt eine möglicherweise falsche Entscheidung basierend auf einigen wenigen Rahmen zu erzwingen. Ausführungsbeispiele der Erfindung beziehen auch Tests ein zum Evaluieren der Gültigkeit von PSC-Schlitz-Timing-Schätzungen, die aus akkumulierten Samples gebildet werden. Ferner sind Verfahren zum kontinuierlichen Akkumulieren von PSC Samples bis eine gültige Schlitz-Timing-Schätzung erreicht wird, enthalten. Da nur die PSC-Sequenz für jeden Schlitz identisch ist, verursacht die Akkumulation von Samples in einem schlitzweiten Puffer, dass die PSC-Sequenz sich über das Feld von anderen akkumulierten Werten erhebt. Wenn eine Schlitz-Timing-Schätzung erzeugt wird, die der „beste Versuch" („best guess”) beim Schlitz-Timing ist, die jedoch den Validitätstest nicht erfüllt, wird sie als eine Referenz für eine vorläufige SSC-Sample-Akkumulation genutzt. Falls diese „Best Guess"- bzw. „Best-Geratene"-Schlitz-Timing-Schätzung später durch Bestehen des Tests validiert wird, dann werden die akkumulierten SSC-Samples beim Decodieren des SSC-Codeworts genutzt. Diese parallele Sample-Akkumulation ermöglicht es Ausführungsbeispielen der Erfindung eine zuverlässigere Decodierung des SSC-Codeworts nach einer kürzeren Sample-Akkumulationsperiode zu erreichen.
Ausführungsbeispiele der Erfindung beinhalten ferner eine parallele Verarbeitung von dem SSC-Code und dem Pilotversatz. Der SSC-Decodierprozess bezieht auch einen Validitätstest ein, erzeugt aber einen dazwischenliegenden „Best Guess"-SSC-Code, der zum Schätzen des Pilotversatzes genutzt wird. Falls die nachfolgende Abtastakkumulation von dem SSC-Code die Validität von dem „Best Guess"-SSC-Code unterstützt, dann kann die entsprechende Pilotversatz-Schätzung unmittelbar genutzt werden. Dieses Verfahren wird als parallel bezeichnet, weil der Pilotversatz gleichzeitig mit dem SSC decodiert wird.
In den verschiedenen Ausführungsbeispielen der vorliegenden Erfindung führt eine parallele Verarbeitung von akkumulierten Sample-Werten zu einer schnelleren Synchronisation mit einem WCDMA Kanal. Unter Verwendung dieser Ausführungsbeispiele kann die Synchronisation bereits in sowenig wie 10 oder 30 Millisekunden für einen stark empfangenen Signalpegel erreicht werden. Selbst wenn das empfangene Signal schwach ist, führt die effizientere Nutzung von akkumulierten Samples, die durch die vorliegende Erfindung zugelassen wird, jedoch zu schnellerer Synchronisation als die Techniken im Stand der Technik
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Merkmale, Ziele und Vorteile der vorliegenden Erfindung werden klarer werden aus der unten angegebenen detaillierten Beschreibung wenn man diese zusammen mit den Zeichnungen betrachtet, in denen gleiche Bezugszeichen durchgehend entsprechendes bezeichnen und wobei die Figuren Folgendes darstellen:
1 ist ein Diagramm der Struktur eines WCDMA PERCH Kanals.
2 ist ein Blockdiagramm von einer Vorrichtung, die genutzt wird zum Senden eines WCDMA PERCH Kanals gemäß Synchronisations-Verfahren nach dem Stand der Technik.
3 ist ein Blockdiagramm einer Vorrichtung, die genutzt wird zum Akquirieren von Synchronisation in einem WCDMA System gemäß Verfahren nach dem Stand der Technik.
4 ist ein Diagramm eines Verfahrens zum Akquirieren von Synchronisation in einem WCDMA System gemäß einem Ausführungsbeispiel der Erfindung.
5 ist ein Diagramm eines Verfahrens zum Akquirieren von Synchronisation in einem WCDMA System gemäß einem alternativen Ausführungsbeispiel der Erfindung.
6 ist ein Blockdiagramm auf hoher Ebene von einer Vorrichtung, die zum Akquirieren von Synchronisation eines WCDMA Signals gemäß einem Ausführungsbeispiel der Erfindung genutzt wird.
7 ist ein Blockdiagramm einer Detektionsvorrichtung für den primären Synchronisationscode, die gemäß einem Ausführungsbeispiel der Erfindung konfiguriert ist.
8 ist ein Blockdiagramm einer Decodiervorrichtung für einen sekundären Synchronisationscode, die gemäß einem Ausführungsbeispiel der Erfindung konfiguriert ist.
9 ist ein Blockdiagramm einer Pilot-Versatz-Detektionsvorrichtung, die gemäß einem Ausführungsbeispiel der Erfindung konfiguriert ist.
DETAILLIERTE BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSBEISPIELEN
4 zeigt ein Flussdiagramm von dem Verfahren das genutzt wird zum Akquirieren von Timing- bzw. Zeitsteuerung und Synchronisation zwischen einer Mobilstation und einer Basisstation unter Verwendung der vorgeschlagenen WCDMA PERCH Kanalstruktur gemäß einem Ausführungsbeispiel der Erfindung. Das Verfahren startet mit dem Schritt des Abtastens bzw. Sampling des herabkonvertierten Eingangsignals über einen oder mehrere Schlitze. Wie in der Diskussion der 1 beschrieben, beinhaltet jeder WCDMA Rahmen sechzehn Schlitze, wobei jeder Schlitz 2560 Chips lang ist. Die PSC-Sequenz wird in den ersten 256 Chips von jedem Schlitz gesendet.
Um das Akquisitionssystem mit dem Schlitz-Timing von dem empfangenen Signal zu Synchronisieren wird die primäre Synchronisationscode-(primary synchronization code, PSC)-Sequenz mit den empfangenen Daten über eine erste Periode f₁ korreliert. Dieser Schritt 102 ist gezeigt mit einer Formel PSC(f₁) ⇒ PSC₁, die anzeigt, dass über Schlitze in der Rahmenperiode mit der Nummer Eins gesammelte Sample zum Korrelieren mit der PSC-Sequenz genutzt werden, um zu einer ersten Schätzung vom Schlitz-Timing PSC₁ zu kommen.
In einem exemplarischen Ausführungsbeispiel der Erfindung wird die PSC-Schlitz-Timing-Schätzung durch Akkumulieren von Samples über mehrere Schlitzperioden gebildet. Dies wird erreicht durch Nutzen eines Schlitz-Sample-Puffers der groß genug ist, um gesampelte bzw. abgetastete Daten für eine Schlitzperiode zu halten, und dann durch Addieren der über die folgenden Schlitzperioden gesammelten nachfolgenden Samples. Beispielsweise, falls das empfange Signal bei Halb-Chip-Intervallen gesampelt wird, würde ein Schlitz-Sample-Puffer, der 5120 Sample-Plätze bzw. -Bins besitzt, genutzt werden, um die PSC-Schlitz-Timing-Schätzung durchzuführen. Nach dem Speichern von 5120 für die erste Schlitzperiode geschätzten in jeden von den 5120 Sample-Bins, wird jeder über die zweite Schlitz-Periode gesammelte Sample zu einem entsprechenden Abschnitt bzw. Bin addiert. Auf diese Art und Weise würde BIN₁ die Summe der Samples S₁ + S₅₁₂₁ + S₁₀₂₄₁ usw. enthalten. Da die PSC-Sequenz konstant ist, und in jedem Schlitz an der gleichen Stelle gesendet wird, führt dieses Akkumulationsverfahren mit „soft combining" bzw. „weicher Kombination" zu einer besseren Schätzung als jene, die über eine einzelne Schlitzperiode möglich ist.
In dem bevorzugten Ausführungsbeispiel wird die Korrelation zwischen empfangenen Samples und der PSC-Sequenz unter Verwendung eines digitalen angepassten Filters bzw. Optimalfilters (matched filter) gemessen. Zum Bei spiel, falls die während sechzehn aufeinanderfolgenden Schlitzperioden empfangenen Samples in 5120 Halb-Chip-Sample-Plätze akkumuliert werden, wird ein PSC-Digitial-Optimal-Filter zum Messen der Korrelation der 512 Sample-PSC-Sequenz mit jeder von den 5120 möglichen 512 BIN Gruppierungen genutzt. Der 5120 BIN-Schlitz-Sample-Puffer wird als zirkularer Puffer bzw. Ringpuffer implementiert, der eine Umgriff-(„wrap around")-Adressierung bzw. ringförmige Adressierung erlaubt, um digitale angepasste Filterungskorrelationsenergien an allen möglichen Versätzen innerhalb der Schlitzperiode zu erzeugen. Zum Beispiel, zum Erzeugen einer 512 BIN-Periode mit einem Versatz von 5100 würde der angepasste Filter mit den Platz- bzw. BIN-Nummern 5100 bis 5120, gefolgt von den Plätzen 1 bis 491 korreliert werden.
Obwohl die Erfindung hier unter Verwendung digitaler angepasster Filter beschrieben wird, ist einem Fachmann klar, dass andere Formen der Korrelation, wie zum Beispiel analoge angepasste Filter oder Mulitplizier- und Integrier-Schaltungen auch genutzt werden könnten, ohne von der vorliegenden Erfindung abzuweichen.
In dem bevorzugten Ausführungsbeispiel der Erfindung hat der Sampling-Schritt komplexes Sampling zur Folge, wie es in der Technik wohl bekannt ist. Andere Formen von Sampling, einschließlich, aber nicht beschränkt auf reelle Sampling könnten auch ohne von der vorliegenden Erfindung abzuweichen genutzt werden.
In dem bevorzugten Ausführungsbeispiel der Erfindung werden die Samples bei Halb-Chip-Intervallen gesammelt. Eine empfangene 256 Chip-PSC-Sequenz würde deshalb innerhalb von 512 Sample-Intervallen repräsentiert werden. Durch verwenden von komplexen Samples würde der empfangene Sample-Strom zur Korrelation über 1024 Samples evaluiert werden und zwar 512 inphasige (I) Samples und 512 quadratur-phasige (Q) Samples.
In dem bevorzugten Ausführungsbeispiel der Erfindung ist die erste Periode f₁, während der Daten akkumuliert und für PSC-Synchronisation genutzt werden, eine volle Rahmenperiode (16 Schlitze). Die erste Periode f₁ könnte jedoch irgendeine Anzahl von Schlitzperioden sein, und zwar einschließlich weniger als sechzehn Schlitze oder irgendein Vielfaches von sechzehn Schlitzen, ohne von der vorliegenden Erfindung abzuweichen.
Schritt 104 zeigt die Verarbeitung auf, die auf Samples durchgeführt wird, die während einer zweiten Periode f₂ empfangen wurden, die Schritt 102 folgt. Im Schritt 104 wird das Schlitz-Timing von den geschätzten PSC₁ genutzt zum Decodieren der Information des sekundären Synchronisationscodes (secondary synchronization code, SSC) wie durch die Formel „SSC(f₂, PSC₁) ⇒ SSC₁" angezeigt ist. Das Decodieren des SSC Codeworts ist ein zweistufiger Prozess, der aus dem Decodieren des SSC-Symbols das in jedem Schlitz residiert und dann dem Decodieren des SSC-Codeworts von den erzeugten SSC-Symbolen besteht.
Die erste Stufe des Decodierens der SSC-Symbole wird basierend auf der Annahme durchgeführt, dass die verfügbare Schlitz-Timing-Schätzung korrekt ist. In einem exemplarischen Ausführungsbeispiel der Erfindung für ein WCDMA System wird die Schlitz-Timing-Schätzung PSC₁ genutzt zum Ermitteln der Position der ersten 256 Chips von jedem der sechzehn Schlitze in jedem Rahmen. Über die Periode f₂ werden die Samples für jede von den sechzehn 256 Chip-Perioden in SSC-Sample-Akkumulationspuffern akkumuliert. In einem exemplarischen Ausführungsbeispiel der Erfindung ist die Periode f₂ ein ganzzahliges Vielfaches von Rahmenperioden und zwar bezüglich der Länge. In dem Fall von WCDMA können die sechzehn 256 Chip-Puffer als ein einzelner 4095 Chip-Puffer der in sechzehn Sektionen unterteilt ist, implementiert werden. Die akkumulierten Sample-Werte in jedem Puffer oder jeder Puffer-Sektion werden dann mit den möglichen gesendeten SSC-Code-Symbolen verglichen. In dem Fall von WCDMA gibt es siebzehn unterschiedliche mögliche 256 Chip-SSC-Code-Symbole. Für das SSC-Symbol in jedem Schlitz wird die SSC-Symbol-Sequenz die den höchsten Grad an Korrelation mit den Werten in dem entsprechenden SSC-Sample-Akkumulationspuffer besitzt, als das wahrscheinlichste SSC-Code-Symbol ausgewählt.
Die zweite Stufe der SSC Decodierung identifiziert das SSC-Codewort von den geschätzten SSC-Codesymbolen. Bei WCDMA werden die SSC-Codewörter von einem kommafreien Subsatz von einem Reed-Solomon Block-Code ausgewählt. Die sechzehn ausgewählten SSC-Codesymbole werden in ein Reed-Solomon-Codewort entschieden, welches dann je nach Bedarf verschoben wird, um einem der erlaubten kommafreien Subsätze zu gleichen. Die Anzahl von notwendigen Verschiebungen wird genutzt zum Identifizieren des Rahmen-Timings (welcher Schlitz zuerst kommt) und das identifizierte SSC Codewort identifiziert die Gruppenidentifikation (group identification, GI).
In dem bevorzugten Ausführungsbeispiel der Erfindung werden die während der zweiten Periode f₂ empfangenen PSC-Sample-Werte in den Schlitz-Sample-Puffer akkumuliert der bereits die akkumulierten Samples enthält, die während der ersten Periode f₁ empfangen wurden. Das bedeutet, dass, während dem Schritt 104, wie durch die Formel „PSC(f₂, f₁) ⇒ PSC₂" angezeigt ist, PSC₂ von Samples abgeleitet wird, die über beide Perioden f₁ und f₂ gesammelt werden. In einem alternativen Ausführungsbeispiel wird der Schlitz-Sample-Puffer gelöscht bzw. zurückgesetzt und zwar am Beginn der Periode f₂ so dass PSC₂ unter Verwendung von Samples von der Periode f₂ gebildet wird.
Nach dem Vollenden des Schritts 104 wird PSC₁ mit der neuen Schätzung PSC₂ im Schritt 106 verglichen. Falls PSC₁ gleich zu PSC₂ ist, dann wird PSC₁ als gültig zur Verwendung im Schlitz-Timing angesehen. Falls PSC₁ im Schritt 106 noch nicht als gültig angesehen wird, dann ist SSC₁ das basierend auf dem Schlitz-Timing in PSC₁ erzeugt wurde, fraglich und wird noch nicht zur Rahmen-Timing-Schätzung genutzt.
Falls bestimmt wird, dass PSC₁ fraglich ist (nicht gleich PSC₂ ist) wird Schritt 108 durchgeführt, wobei Daten von einer dritten Periode f₃ zum Schätzen empfangener Daten genutzt wird. In diesem Schritt werden, wie durch die Formel „SSC(f₃, PSC₂) ⇒ SSC₂" angezeigt, während einer dritten Periode f₃ empfangene Daten zum Bilden von SSC₂, einer zweiten Schätzung des SSC-Codeworts, genutzt. Zusätzlich wird während dem Schritt 108 eine zusätzliche Schätzung des Schlitz-Timings durchgeführt, basierend auf den in der dritten Periode f₃ empfangenen Daten, zum Erzeugen von PSC₃. Wie im Schritt 104 werden die zum Erzeugen der vorhergehenden Schätzung PSC₂ verwendeten akkumulierten Samples bei der Erzeugung von PSC₃ verwendet. Wiederum erzeugt ein alternatives Ausführungsbeispiel PSC₃ nur basierend auf während der Periode f₃ empfangenen Samples.
Einem Fachmann ist klar, dass die Anzahl von aufeinanderfolgenden unveränderten PSC-Schätzungen die durch den Validitätstest gefordert werden, mehr als die zwei beschriebenen sein kann, und zwar ohne die Nutzung erfinderischer Fähigkeiten. Beispielsweise können aufeinanderfolgende drei oder vier identische SSC-Schlitz-Timing-Schätzungen erforderlich sein, bevor die SSC Schlitz-Timing-Schätzung als gültig erachtet wird.
Zusätzlich werden Pilotkanaldaten von während der Periode f₃ empfangenen Daten decodiert, basierend auf Rahmen-Timing und Gruppenidentifikation, die von SSC, vorgesehen werden, und zwar zum Bilden der Pilotversatzschätzung PILOT₁. Beim Bestimmen des Pilotkanalversatzes, werden empfangene Samples nur mit den sechzehn Pilotversätzen korreliert, die durch die mit SSC, assoziierte Gruppenidentifikation (GI) spezifiziert sind.
Im Schritt 110 wird PSC₁ mit der neuen Schätzung PSC₃ verglichen. Falls PSC₁ gleich zu PSC₃ ist, dann wird PSC₁ als gültig zur Nutzung beim Schlitz-Timing erachtet. Falls PSC₁ als gültig erachtet wird, dann wird SSC₁ das sein Schlitz-Timing auf PSC₁ basiert, evaluiert und auf Gültigkeit im Schritt 112 getestet. In einem exemplarischen Ausführungsbeispiel basiert die SSC-Validierung im Schritt 112 auf der Anzahl von während der Bildung von SSC₁ detektierten SSC-Symbolfehlern. Diese Symbolfehler werden gemessen durch zählen der Anzahl von Symbolen, die während der ersten Stufe der SSC-Decodierung decodiert wurden, die nicht mit den Symbolen des nächsten SSC-Codeworts übereinstimmen, das in der zweiten Stufe decodiert wurde. Falls diese Anzahl von Symbolunterschieden (auch Hamming Distanz genannt) größer als ein vorherbestimmter Wert ist, wird SSC₁ als ungültig erachtet. In einem anderen Ausführungsbeispiel der Erfindung nutzt Schritt 112 eine Kombination von Hamming Distanz und den Korrelationsenergien der decodierten SSC-Symbole zum Bestimmen, ob der Konfidenz-Pegel von einer SSC-Decodierung auf den zur Validität erforderlichen Pegel ansteigt. Falls SSC₁ im Schritt 112 als gültig erachtet wird, dann wird PILOT₁ als eine Schätzung des Pilotversatzes im Schritt 114 genutzt.
In einem alternativen Ausführungsbeispiel der Erfindung wird kein Maximum angelegt auf die zulässige Anzahl von im Zusammenhang mit SSC-Schätzungen empfangenen Symbolfehlern. Die beste Schätzung des empfangenen SSC-Codeworts wird unmittelbar genutzt und die Schritte 112 und 128 werden weggelassen.
In dem bevorzugten Ausführungsbeispiel der Erfindung wird eine Korrelationsstärkenmetrik für jedes decodierte SSC-Symbol erzeugt. Diese Korrelationsstärkenmetrik ist ein Maß für den Grad der Korrelation zwischen dem geschätzten gesendeten Symbolwert und dem empfangenen Signal und wird während der ersten Stufe des oben beschriebenen zweistufigen SSC-Decodierungsverfahrens erzeugt. Die Korrelationsstärkenmetriken, zusammen mit den geschätzten empfangenen Symbolen, werden als Eingabe für den Chase-Algorithmus genutzt, um das empfangene SSC-Codewort zu bestimmen. Der Chase-Algorithmus ist ein verbessertes Verfahren des Durchführens von Decodierung mit „Soft Decision" bzw. „weicher Entscheidung" von Block-Codes und wurde beschrieben in einem Artikel von David Chase in „IEEE TRANSACTIONS ON INFORMATION THEORY, VOL. IT-18, NO. 1, JANUARY 1972". Die Nutzung des Chase-Algorithmus liefert eine Verbesserung der SSC-Decodiergenauigkeit von bis zu 2 dB für additive weiße Gauss-förmige (additive White Gaussian, AWGN) Kanäle und von 6–8 dB für Fading- bzw. Schwundkanäle.
Falls PSC₁ im Schritt 110 als ungültig erachtet wird, dann wird PSC₂ mit der neuen Schätzung PSC₃ im Schritt 116 verglichen. Falls PSC₂ nicht gleich zu PSC₃ ist, dann wird PSC₂ als ungültig oder fraglich für das Schlitz-Timing erachtet. In dem bevorzugten Ausführungsbeispiel der Erfindung, falls die über die Perioden f₁, f₂ und f₃ gesammelten Samples in den PSC-Schlitz-Sample-Puffer beim Schritt 116 akkumuliert worden sind, aber eine gute Schlitz-Timing-Schätzung noch nicht erlangt worden ist, wird der Prozess zurückgesetzt und beginnt erneut beim Schritt 118 zum Schritt 102 zurückkehrend.
Falls beim Schritt 116 PSC₂ gleich zu PSC₃ ist, dann wird PSC₂ als gültig für das Schlitz-Timing erachtet. Falls PSC₂ als gültig erachtet wird, dann wird SSC₂, welches sein Schlitz-Timing auf PSC₂ basiert, im Schritt 122 evaluiert. In dem bevorzugten Ausführungsbeispiel der Erfindung nutzt Schritt 122 dieselben SSC-Evaluierungs-Verfahren wie der Schritt 112. Falls SSC₂ im Schritt 122 als gültig erachtet wird, dann wird SSC₂ im Schritt 124 genutzt zum Decodieren von Pilotkanaldaten von während einer vierten Periode f₄ empfangenen Daten. Die im Schritt 124 decodierten PILOT₂ Daten werden dann zur Nutzung im Schritt 126 verfügbar gemacht.
Falls, nach dem Evaluieren der Validität bzw. Gültigkeit von PSC₁ beim Schritt 106, PSC₁ als gültig bestimmt wird, dann wird SSC₁ im Schritt 128 auf Gültigkeit evaluiert. In dem bevorzugten Ausführungsbeispiel der Erfindung nutzt Schritt 128 die gleichen SSC-Evaluierungs-Verfahren wie der Schritt 112.
Falls SSC₁ während dem Schritt 128 als ungültig erachtet wird, dann werden die während einer dritten Periode f₃ empfangenen Daten im Schritt 120 zum Erzeugen einer anderen SSC-Schätzung, SSC₂, genutzt. Obwohl der Schritt 120 in der Figur gezeigt ist, als würde er PSC₂ zum Erzeugen von SSC₂ nutzen, könnte PSC₁ im Schritt 120 genutzt werden, um das gleiche Ergebnis zu erlangen. Nach dem Schritt 120 wird das resultierende SSC₂ im Schritt 122 evaluiert, was bereits oben beschrieben worden ist.
Falls im Schritt 128, SSC₁ als gültig für die Nutzung im Rahmen-Timing erachtet wird, dann wird SSC₁ mit während einer dritten Periode f₃ empfangenen Daten zum Decodieren der Pilotinformation im Schritt 130 genutzt. Das Produkt vom Schritt 130 ist PILOT₁ das im Folgenden zur Nutzung durch das System im Schritt 132 verfügbar gemacht wird. Die Periode f₃ besitzt die Länge von einem oder mehreren Rahmen.
In den Schritten 108 und 120 addieren alternative Ausführungsbeispiele der Erfindung während den Perioden f₂ und f₃ gesammelte Symbolschätzungen beim Erzeugen von SSC₂. Mit anderen Worten wird SSC₁ genutzt zum Stärken der Schätzung von SSC₂.
In anderen alternativen Ausführungsbeispielen der Erfindung wird die Evaluierung der Gültigkeit von einer PSC-Schlitz-Timing-Schätzung in den Schritten 106, 110 und 116 durchgeführt durch Evaluieren des Grads der Korrelation der von der angepassten Filterung resultiert, die zum Erzeugen von PSC-Schätzungen genutzt wird. Zum Beispiel, wenn Halb-Chip-Samples genutzt werden, beinhaltet jede Schlitzperiode 5120 Samples, die in 5120 Sample-Bins bzw. Sample-Plätze akkumuliert werden. Die PSC-Sequenz wird bei jedem von den 5120 möglichen Versätzen korreliert um zu einem Satz von 5120 Korrelationsenergien zu führen. Die höchste Korrelationsenergie ist die beste Schätzenergie des PSC und der Schlitz-Timing-Versatz der jener Korrelationsenergie entspricht, ist die beste Versatz-Schätzung des PSC. Um als eine gültige Referenz für die SSC-Decodierung berücksichtigt zu werden, wird die beste Energieschätzung des PSC mit der nächsthöchsten der verbleibenden 5119 Korrelationsenergien verglichen. Da die Samples von zusätzlichen Schlitzen in den Akkumulationspuffer akkumuliert werden, steigt die beste Energieschätzung des PSC weiter und weiter über alle anderen Korrelationsenergien. In einem Ausführungsbeispiel der Erfindung wird die beste Versatzschätzung des PSC nur als zuverlässig erachtet, falls die beste Energieschätzung des PSC die nächsthöchste Korrelationsenergie um einen vorherbestimmten Schwellenmultiplikator, z.B. 6 dB, steigt.
Das Timing von dem empfangenen PSC-Code kann derart sein, dass es zu hohen Korrelationsenergien in zwei oder drei benachbarten Versätzen führt. Diese Möglichkeit erkennend, vergleicht ein alternatives Ausführungsbeispiel der Erfindung die beste Schätzenergie des PSC nur mit Versätzen, die nicht unmittelbar der besten Versatzschätzung des PSC benachbart sind. In einer exemplarischen Implementierung dieses Verfahrens werden die vier höchsten Korrelationsenergien und ihre Versätze gespeichert, da alle Versätze mit der PSC-Sequenz korreliert sind und die beste Energieschätzung des PSC wird mit der nächsthöchsten Korrelationsenergie verglichen, die nicht zu einem benachbarten Versatz gehört.
Ein anderes alternatives Ausführungsbeispiel der Erfindung ist nützlich, wenn die Autokorrelationsfunktion der PSC-Sequenz, gefolgt von 2304 Chips mit Nullen eine identifizierbare Einhüllende besitzt. In diesem Ausführungsbeispiel werden die Korrelationsenergien von allen Versätzen in einem Korrelationsenergiepuffer gespeichert. In einer exemplarischen Implementierung unter Verwendung von Halb-Chip-Sampling würde der Korrelationsenergie-Puffer 5120 Korrelationsenergien halten. Der Satz von Korrelationsenergien wird dann mit der Autokorrelationsfunktion von der PSC-Sequenz, gefolgt von 2304 Chips an Nullen, verglichen. Der Versatz, der die Kontur besitzt, die am nächsten zu dieser Autokorrelationsfunktion ist, ist die beste Versatzschätzung des PSC.
5 zeigt ein Flussdiagramm eines anderen Verfahrens des Akquirierens von Timing und Synchronisation zwischen einer Mobilstation und einer Basisstation unter Verwendung der vorgeschlagenen WCDMA PERCH Kanalstruktur gemäß einem Ausführungsbeispiel der Erfindung. Das Verfahren startet mit dem Schritt 150 des Löschens bzw. Zurücksetzens der Sample-Akkumulationspuffer die zum Akkumulieren der PSC- und SSC-Samples genutzt werden, wobei jeder Bin bzw. Platz von jedem Puffer auf Null gesetzt wird. Später empfangene Samples werden zu den Werten addiert, die bereits in den Plätzen bzw. Bins sind. Der PSC-Sample-Akkumulations-Puffer speichert genügend Samples zum Akkumulieren einer gesamten Schlitzperiode von 2560 Chips. Der SSC-Sample-Akkumulations-Puffer speichert genügend Samples zum Akkumulieren der ersten 256 Chips von sechzehn aufeinanderfolgenden Schlitzen. Der SSC-Sample-Akkumulations-Puffer besitzt daher genügend Bins bzw. Plätze um 4096 Chips an Samples zu speichern.
Nachdem die PSC- und SSC-Puffer zurückgesetzt bzw. gelöscht sind 150, wird ein erster Satz von Samples empfangen und akkumuliert 152, in den PSC-Sample-Akkumulationspuffer. In dem bevorzugten Ausführungsbeispiel der Erfindung wird ein voller Rahmen (16 Schlitze) von Samples in dem PSC-Puffer akkumuliert. Die Sample-Akkumulation 152 wird wie oben im Schritt 102 beschrieben, durchgeführt. Die PSC-Sequenz wird dann mit den Inhalten von dem PSC-Puffer korreliert, um die Schlitz-Timing-Schätzung PSC1 zu erzeugen 154. Die Korrelation von der PSC-Sequenz mit Werten in dem PSC-Puffer wird auf irgendeine von den oben beschriebenen Arten durchgeführt.
Im Schritt 156 wird die Schlitz-Timing-Schätzung PSC1 zum Akkumulieren von Samples in den SSC-Sample-Akkumulations-Puffer genutzt. Wie oben beschrieben wird jedes Sample in einem PSC-Puffer-Bin gemäß seinem Zeitversatz innerhalb seines Schlitzes akkumuliert. Nicht alle Samples werden jedoch in dem SSC-Puffer akkumuliert. Basierend auf dem Schlitz-Timing von der Schätzung PSC1 werden nur während den ersten 256 Chips von jedem Schlitz gesammelte Samples in den SSC-Puffer gespeichert. Weil die gesendeten SSC-Symbole sich von Schlitz zu Schlitz unterscheiden, werden die Sample-Bins von dem SSC-Puffer in sechzehn 256 Chip-Regionen aufgebrochen, in die die gesammelten Samples akkumuliert werden. Falls das durch PSC1 Schlitz-Timing akkurat ist, wird jede 256 Chip-Region akkumulierte Samples für die SSC-Symbol-Periode von einem Schlitz enthalten. Weil der Wert der SSC-Puffer-Inhalte von der Genauigkeit von PSC1 abhängt, und um Rechenressourcen zu sparen, kann die SSC-Decodierung von den SSC-Puffer-Inhalten verzögert oder zurückgestellt werden bis von PSC1 gezeigt ist, dass es gültig ist.
Zur gleichen Zeit zu der die SSC-Samples im Schritt 156 akkumuliert werden, werden Samples auch in den PSC-Sample-Akkumulations-Puffer akkumuliert. Im Schritt 160 werden die Inhalte von dem PSC-Puffer wiederum zur Korrelation mit der PSC-Sequenz analysiert, was zu der Schlitz-Timing-Schätzung PSC2 führt. Auf diese Art und Weise wird PSC2 von allen in den Schritten 152 und 156 akkumulierten Samples erzeugt. Im Schritt 164 wird die Schlitzschätzung PSC1 mit der Schlitzschätzung PSC2 verglichen. Falls die zwei Schätzungen nicht gleich sind, dann wird von PSC1 angenommen, dass es ungenau ist. Die unter Verwendung von PSC1 erzeugte SSC-Schätzung wird verworfen durch Setzen der Inhalte des SSC-Sample-Akkumulationspuffers auf Null 162. Die Schlitz-Timing-Schätzung PSC1 wird aktualisiert, so dass sie gleich zu PSC2 ist 158 und die Verarbeitung geht weiter vom Schritt 156. Nachfolgende SSC-Schätzungen werden gemäß dem Schlitz-Timing von der neuen Schlitz-Timing-Schätzung erzeugt.
Im Erkennen, dass eine leichte Oszillator-Drift verursachen kann, dass sich die PSC-Schätzung leicht ändert ohne die SSC-Akkumulation komplett ungültig zu machen, fährt ein alternatives Ausführungsbeispiel der Erfindung damit fort SSC-Samples zu akkumulieren, falls sich die PSC-Schätzung beim Schritt 164 um einen Chip oder weniger ändert. In dem bevorzugten Ausführungsbeispiel der Erfindung wird das Sampling bei Halb-Chip-Intervallen durchgeführt. Bei einer derartigen Implementierung besitzt der PSC-Sample-Akkumulations-Puffer 5120 Sample-Bins und der SSC-Akkumulations-Puffer hat 8192 Sample-Gins. Im Schritt 164 falls PSC1 sich von PSC2 nur um einen halben Chip (ein Sample-Bin bzw. ein Abtastplatz) unterscheidet, dann wird Schritt 162 übersprungen und Schritt 158 wird unmittelbar nach dem Schritt 164 ausgeführt. Mit anderen Worten wird der SSC-Puffer nicht gelöscht sondern der Schlitz-Timing-Index, der bei der nachfolgenden SSC-Akkumulation zu nutzen ist, wird aktualisiert.
Auch wird beim Schritt 164 die Anzahl von Rahmen evaluiert, die in den PSC-Sample-Akkumlations-Puffer akkumuliert worden sind. Falls eine vorherbestimmte Anzahl von Rahmen, z.B. 10, vergangen sind, und zwar ohne eine erkennbare Stabilisierung bei der PSC-Schlitz-Timing-Schätzung, wird der PSC-Akkumulations-Puffer gelöscht (mit Nullen gefüllt) und die Verarbeitung geht optional weiter beim Schritt 152 oder bricht ab.
Die Gültigkeit von PSC1 und PSC2 wird ferner evaluiert unter Verwendung einer der oben beschriebenen Verfahren im Zusammenhang mit den Schritten 106, 110 und 116. In einem Ausführungsbeispiel der Erfindung beinhaltet der Schritt 160 das Speichern der zweithöchsten Korrelationsenergie sowie auch von PSC2. Beim Schritt 166 wird PSC2 bezüglich der Gültigkeit evaluiert und zwar durch dessen Vergleich mit den Korrelationsenergien von anderen Versätzen. Eine PSC-Schlitz-Timing-Schätzung wird nur als gültig erachtet, falls seine Korrelationsenergie die Korrelation von jedem anderen Versatz um einen vorher bestimmten Betrag, z.B. 6 dB, übersteigt.
In einem anderen Ausführungsbeispiel der Erfindung beinhaltet der Schritt 160 das Speichern der vier höchsten Korrelationsenergien sowie auch ihrer Versätze. Beim Schritt 166 wird eine PSC-Schlitz-Timing-Schätzung nur als gültig erachtet, falls ihre Korrelationsenergie die Korrelation von jedem anderen nicht benachbarten Versatz um einen vorherbestimmten Betrag, z.B. 6 dB, übersteigt.
In einem anderen alternativen Ausführungsbeispiel der Erfindung werden die Korrelationsenergien für alle Versätze in einem Korrelationsenergie-Puffer beim Schritt 160 gespeichert. Beim Schritt 166 wird eine Schlitz-Timing-Schätzung nur als gültig erachtet, falls die in dem Korrelationsenergie-Puffer gespeicherten Werte, die bei jenem Versatz evaluiert werden, die Autokorrelationsfunktion der PSC-Sequenz gefolgt von 2304 Chips von Nullen, damit am nächsten bzw. am engsten übereinstimmt.
Die unter Verwendung einer PSC-Schlitz-Timing-Schätzung gespeicherten SSC-Samples werden nicht decodiert, außer die PSC-Schlitz-Timing-Schätzung wird als gültig erachtet. Falls, beim Schritt 166, PSC2 als ungültig erachtet wird, geht dann die Verarbeitung vom Schritt 156 weiter, so dass die PSC-Schätzung durch weitere Sample-Akkumulation gestärkt werden kann. Falls beim Schritt 166, PSC2 als gültig erachtet wird, dann geht die Decodierung von SSC- und Pilotinformation im Schritt 168 weiter.
In einem Ausführungsbeispiel der Erfindung wird das SSC-Codewort im Schritt 168 unter Verwendung des vorgenannten Chase-Algorithmus decodiert. Das erste Mal, wenn ein SSC-Codewort decodiert wird, könnte es nicht einen ausreichenden Grad an Konfidenz darin geben, um es gültig zu nennen. Nachfolgende Samples werden in den SSC-Sample-Puffer akkumuliert, bis das SSC-Codewort decodiert und validiert wird. Nur in dem Fall, dass das SSC-Codewort später als gültig erachtet wird, wird der Pilotversatz basierend auf der besten Vermutung bzw. Schätzung (best guess) von der SSC-Information zu der gleichen Zeit geschätzt, zu der zusätzliche SSC-Samples akkumuliert werden.
Nachdem ein gültiges SSC-Codewort im Schritt 168 decodiert worden ist, wird der im Schritt 168 erzeugte Pilotversatz im Schritt 170 evaluiert. Falls der Pilotversatz der basierend auf dem SSC-Codewort das schließlich als gültig erachtet wurde, erzeugt wurde, dann wird der im Schritt 168 gemessene Pilotversatz genutzt 174. Falls das decodierte SSC-Codewort nicht genutzt wurde, zum Erzeugen des verfügbaren Pilotversatzes beim Schritt 170, dann wird der Pilotversatz im Schritt 172 basierend auf dem gültigen SSC-Codewort decodiert. Nachdem der Pilotversatz im Schritt 172 decodiert worden ist, ist er bereit zur Verwendung im Schritt 174.
In einem anderen Ausführungsbeispiel der Erfindung wird ein Rahmen-Sample-Akkumulations-Puffer (groß genug um akkumulierte Samples über einen gesamten Rahmen zu halten) zum Decodieren von PSC-, SSC- und Pilotinformation genutzt. Die Samples werden über genügend Rahmenperioden akkumuliert, so dass PSC, SSC und Pilot mit hoher Konfidenz decodiert werden können. Sobald das Schlitz-Timing hergestellt worden ist, kann der Puffer in sechzehn Schlitze organisiert werden. Die akkumulierten Samples in den ersten 256 Chips von jedem Puffer-Schlitz werden unmittelbar analysiert um das SSC-Codewort zu decodieren. Sobald das SSC-Codewort decodiert worden ist, wird der Pilotversatz von den letzten 1280 Chips von jedem Puffer-Schlitz decodiert. Die Samples von zusätzlichen Rahmenperioden können in dem Puffer akkumuliert werden, und zwar je nach Bedarf zum Erzeugen gültiger PSC-, SSC- und Pilotinformation. Die oben beschriebenen PSC- und SSC-Decodierungstechniken, einschließlich der Nutzung von PSC-Korrelation und Autokorrelation, SSC-Symbol-Korrelationsenergiemessung und dem Chase-Algorithmus zum Decodieren des SSC sind in gleicher Weise auf dieses Rahmen-Akkumulations-Verfahren anwendbar. Dieses Verfahren erfordert einen ziemlich großen Sample-Akkumulationspuffer (81920 Bins bzw. Plätze falls Halb-Chip-Samples genutzt werden) erlaubt jedoch die Decodierung von PSC-, SSC- und Pilotinformation in einer kleinen Anzahl von Rahmen (theoretisch mit sowenig wie 10 Millisekunden).
In einem alternativen Ausführungsbeispiel wird ein Pilot-Sample-Akkumulations-Puffer, der groß genug ist zum Akkumulieren von Samples für den Teil bzw. die Portion von jedem Schlitz in einer Rahmenperiode, die den Pilot-Code enthält zum Decodieren von Pilotinformation genutzt. In dem Fall von WCDMA wird der Pilot-Sample-Akkumulations-Puffer in sechzehn Sektionen von 1280 Chips dividiert. Die Sample-Akkumulation in diesem Puffer kann beginnen, sobald eine PSC-Schlitz-Timing-Schätzung erzeugt worden ist. Falls die PSC-Schlitz-Timing-Schätzung, die für Pilot-Sample-Akkumulation genutzt wird, sich ändert, wird der Pilot-Sample-Akkumulations-Puffer gelöscht und die Pilot-Sample-Akkumulation wird wieder aufgenommen basierend auf der neuen PSC-Schlitz-Timing-Schätzung. Oder in einem alternativen Ausführungsbeispiel, wird der Pilot-Sample-Akkumulations-Puffer nur gelöscht, falls die PSC-Schätzung sich um mehr als einen Sample-Versatz ändert. Sobald das SSC-Codewort erfolgreich decodiert worden ist, somit das Rahmen-Timing und die Gruppenidentifikation identifizierend, werden die Sektionen in dem Pilot-Sample-Akkumulations-Puffer unmittelbar mit den Gold-Code-Versätzen korreliert, die durch die Gruppenidentifikation des SSC angezeigt werden. Keine weiteren Sample-Perioden sind über jene hinaus erforderlich, die benötigt werden zum Decodieren des SSC-Codeworts.
6 zeigt ein Blockdiagramm auf hoher Ebene von einem Empfänger der gemäß einem Ausführungsbeispiel der Erfindung konfiguriert ist. Die abgebildete Vorrichtung erlaubt die parallele Verarbeitung von empfangenen Samples basierend auf der potentiellen Korrektheit von frühen PSC- und SSC-Schätzungen. Die Signale, die den primären Synchronisations-Code (primary synchronisation code, PSC), den sekundären Synchronisations-Code (secondary synchronisation code, SSC) und die Pilotinformation befördern, werden an einer Antenne 202 empfangen und werden herunterkonvertiert, komplex PN entspreizt und komplex abgetastet bzw. gesampelt, und zwar in einem Empfänger (RCVR) 204. Der sich ergebende Strom von komplexen Samples wird an einen PSC-Detektor 206, einen SSC-Detektor 208 und einen Pilot-Detektor 210 gesendet. Der PSC-Detektor 206, der SSC-Detektor 208 und der Pilot-Detektor 210 sind auch betriebsmäßig mit einem Steuerprozessor 212 gekoppelt.
Der Steuerprozessor 212 sendet Steuersignale an den PSC-Detektor 206, den SSC-Detektor 208 und den Pilot-Detektor 210, die diese anweisen mit dem Suchen nach einem Pilotsignal zu beginnen oder eine ablaufende Suche abzubrechen.
Der PSC-Detektor 206 evaluiert die von dem Empfänger 202 empfangenen Samples über mehrere Schlitzperioden zum Erzeugen einer Schätzung vom Schlitz-Timing. Die durch den PSC-Detektor 206 durchgeführten Operationen sind die gleichen wie die Operationen die genutzt werden zum Erzeugen von PSC-Schlitz-Timing-Schätzungen, wie oben im Zusammenhang mit den Schritten 102, 104 und 108 beschrieben ist. Der PSC-Detektor 206 sieht für den SSC-Detektor 208 die PSC-Schlitz-Timing-Schätzungen über die gezeigte Verbindung vor.
Zur gleichen Zeit während der PSC-Detektor 206 zusätzliche Schlitz-Timing-Schätzungen erzeugt, nutzt der SSC-Detektor 208 Schlitz-Timing-Schätzungen, die bereits durch den PSC-Detektor 206 erzeugt wurden zum Decodieren des SSC-Codeworts von nachfolgenden Samples, die durch den Empfänger 204 vorgesehen sind. Die durch den SSC-Detektor 208 durchgeführten Operationen sind die gleichen wie die SSC-Operationen, die oben im Zusammenhang mit den Schritten 104, 108 und 120 beschrieben worden sind. Der SSC-Detektor 208 sieht für den Pilot-Detektor 210 Rahmen-Timing-Schätzungen durch die oben gezeigte Verbindung vor.
Zu der gleichen Zeit zu der der SSC-Detektor fortfährt nachfolgende SSC-Samples zu decodieren, nutzt der Pilotdetektor 210 Rahmen-Timing- und Gruppenidentifikationsinformation, die durch den SSC-Detektor 208 vorgesehen werden zum Schätzen des Pilotkanalversatzes unter Verwendung nachfolgender Samples, die durch den Empfänger 204 vorgesehen sind. Die durch den Pilotdetektor 210 durchgeführten Operationen sind die gleichen wie die Pilotversatzbestimmungsoperationen, die oben im Zusammenhang mit den Schritten 108, 124 und 130 beschrieben worden sind.
7 ist ein detailliertes Blockdiagramm eines bevorzugten Ausführungsbeispiels vom PSC-Detektor 206. In einem exemplarischen Ausführungsbeispiel der Erfindung werden Schlitz-Sample-Akkumulatoren 304 als First-In First-out (FIFO) Puffer implementiert, die ein Sample-Bin für jede von den Sample-Positionen in einer einzelnen Schlitz-Periode besitzen. Zum Beispiel würden Halb-Chip-Samples einen 5120-Sample-Schlitz-Puffer erfordern. An dem Beginn der Kanalakquisition werden die Schlitz-Sample-Akkumulatoren 304 gelöscht bzw. zurückgesetzt, und zwar nach dem Empfang eines Befehls oder Signals von dem Steuerprozessor 212. Danach wird jedesmal wenn ein Sample mit einem Schlitz-Versatz beim Summierungsblock 302 empfangen wird, dieses zu dem Wert für jenen Schlitzversatz addiert, der von dem Akkumulator 304 abgerufen wurde. Die sich ergebende Summe wird in dem Sample-Bin gespeichert, der mit jenem Schlitz-Versatz innerhalb des Akkumulators 304 assoziiert ist. Der Summierungsblock 302a und der Akkumulator 304a empfangen in-phasige (I) Samples und akkumulieren I-Werte in den Sample-Bins vom Akkumulator 304a. Der Summierungsblock 302b und der Akkumulator 304b empfangen quadratur-phasige (Q) Samples und akkumulieren Q-Werte in den Sample-Bins von dem Akkumulator 304b.
In einem Ausführungsbeispiel der Erfindung, welches Samples über gesamte Rahmenperioden akkumuliert, sind die Schlitz-Sample-Akkumulatoren 304 groß genug um die Anzahl von Samples in einer gesamten Rahmenperiode zu akkumulieren. In dem Fall von Halb-Chip-Samples bedeutet dies, dass die Schlitz-Sample-Akkumulatoren 304 jeweils 81920 Bins besitzen.
Nach dem Akkumulieren von Samples über mehrere Schlitz-Perioden wird der angepasste Filter bzw. Optimalfilter 310 mit Sample-Bin-Werten von den Akkumulatoren 304 versorgt und misst die PSC-Sequenz-Korrelation überall in den Sample-Bin-Regionen. In dem bevorzugten Ausführungsbeispiel der Erfindung werden Samples über mehrere Rahmenperioden (16 Schlitze jeweils in dem Fall von WCDMA) akkumuliert. Der angepasste Filter 310 misst einen reellen und imaginären Korrelationsenergiewert für jeden möglichen Schlitz-Timing-Versatz. In dem Fall in dem Halb-Chip-Samples in einem WCDMA System genutzt werden, würde dies zu 5120 reellen und 5120 imaginären Korrelationsenergiewerten führen. Wie für den Schritt 102 beschrieben ist, werden die Sample-Bins als ein zirkularer oder Rundum-(wrap around)-Puffer genutzt, wenn Versätze nahe zu dem Ende des Puffers evaluiert werden. Zum Beispiel, zum Erzeugen einer 512 Sample-Periode mit einem Versatz von 5100 werden Werte von den Bin-Nummern 5100 bis 5120 gefolgt durch die Bins 1 bis 491 als Eingabe für den digitalen angepassten Filter 310 genutzt werden.
Die reellen und imaginären Korrelationsenergien für jeden Schlitzversatz, die durch den angepassten Filter 310 erzeugt werden, werden an den Komplex-zu-Skalar-Konverterblock 312 geliefert. Wie in der Figur gezeigt, nimmt der Konverterblock 312 die reellen und imaginären Komponenten für jeden Versatz und kombiniert sie gemäß Gleichung (2):
wobei x_r die reelle Komponente von der Korrelationsenergie für einen Schlitzversatz ist, x_i die imaginäre Komponente von der Korrelationsenergie für den Schlitzversatz ist, und r die Skalargröße von dem Korrelationsenergievektor für den Schlitzversatz ist.
Der Satz von skalaren Korrelationsenergiewerten, der durch den Komplex-zu-Skalar-Konverterblock 312 erzeugt wird, wird an ein Schlitz-Timing-Entscheidungsmodul 314 geliefert, welches den wahrscheinlichsten PSC-Schlitz-Grenz-Versatz identifiziert und zwar durch Auswählen des Versatzes mit der größten Korrelation. Die Bestimmung der Gültigkeit von einem PSC kann durchgeführt werden unter Verwendung der vorher für die Schritte 106, 110 und 116 beschriebenen Verfahren. Das Schlitz-Timing-Entscheidungsmodul 314 erzeugt ein Schlitz-Timing-Signal, welches an den SSC-Detektor 208 geliefert wird.
Wie oben beschrieben, in einem Ausführungsbeispiel der Erfindung, welches den kompletten Satz von Korrelationsenergien mit einer Autokorrelationseinhüllenden von der PSC-Sequenz vergleicht, beinhaltet das Schlitz-Timing-Entscheidungsmodul 314 einen Korrelationsenergie-Puffer, der die gleiche Anzahl von Bins wie ein Schlitz-Sample-Akkumulator 304 besitzt.
8 ist ein detailliertes Blockdiagramm von einem bevorzugten Ausführungsbeispiel des SSC-Detektors 208. I- und Q-Samples von dem Empfänger 204 werden durch einen SSC-Sample-Puffer 402 empfangen, zusammen mit dem Schlitz-Timing-Signal, das durch den PSC-Detektor 206 geliefert wird. Der SSC-Sample-Puffer 402 sammelt die Samples für das eine Symbol pro Schlitz von dem erwartet wird, dass es SSC-Symbole enthält. Bei WCDMA, z.B. werden SSC-Symbole in den ersten 256 Chips gesendet und deshalb in der ersten Symbol-Position von jedem Schlitz.
Die über die SSC-Symbol-Periode gesammelten I- und Q-Samples werden an einen SSC-Symbol-Korrelator 404 geliefert, welcher bestimmt, welches von den möglichen SSC-Symbolen die höchste Korrelationsenergie zu den Samples in der SSC-Symbolperiode besitzt. In einem exemplarischen Ausführungsbeispiel bei dem die SSC-Symbole Walsh-Codes sind, ist der SSC-Symbol-Korrelator 404 ein schnelles Hadamard-Transformations-(fast Hadamard transform, FHT)-Modul.
Der SSC-Symbol-Korrelator 404 erzeugt, decodierte SSC-Symbole und liefert sie an einen SSC-Decodierer 406. Wenn der SSC-Decodierer 406 mit einem SSC-Symbol für jeden Schlitz in einer Rahmenperiode versehen worden ist, führt der SSC-Decodierer 406 eine Blockdecodierung von dem SSC-Codewort durch um die Gruppenidentifikation (GI) und das Rahmen-Timing zu bestimmen. Wie oben erörtert nutzt WCDMA einen kommafreien SSC-Code, welcher die Identifikation der Schlitzposition innerhalb eines Rahmens von den Symbolen von dem decodierten SSC-Codewort ermöglicht. Das decodierte SSC-Codewort identifiziert auch eindeutig den einen von sechzehn Gruppenidentifikations-(GI)-Werten zur Nutzung bei der nachfolgenden Pilotkanaldecodierung. Sowohl das Rahmen-Timing-Signal, als auch das GI, die durch den SSC-Decodierer 406 erzeugt werden, werden an den Pilot-Detektor 210 geliefert.
In dem bevorzugten Ausführungsbeispiel der Erfindung erzeugt der SSC-Symbolkorrelator 404 auch eine Korrelationsstärkenmetrik für jedes decodiertes SSC-Symbol und liefert diese Metrik an den SSC-Decodierer 406. In dem bevorzugten Ausführungsbeispiel der Erfindung ist der SSC-Decodierer 406 ein Reed-Solomon-Decodierer. Die durch den SSC-Symbol-Korrelator 404 gelieferten Korrelationsstärkenmetriken erlauben es dem SSC-Decodierer 406 eine Decodierung mit "soft decision" von dem SSC-Codewort gemäß dem vorgenannten Chase-Algorithmus durchzuführen.
9 ist ein detailliertes Blockdiagramm eines exemplarischen Ausführungsbeispiels von dem Pilotdetektor 210. I- und Q-Samples von dem Empfänger 204 werden durch einen Pilot-Sample-Puffer 502 empfangen und zwar zusammen mit dem Rahmen-Timing-Signal das durch den SSC-Detektor 208 vorgesehen ist. Der Pilot-Sample-Puffer 502 sammelt Samples für die Teile bzw. Portionen von jedem Schlitz ein, von dem erwartet wird, dass er Pilotdaten enthält. In WCDMA, z.B. werden Pilotdaten in der letzteren Hälfte oder den letzten 1280 Chips, von jedem Schlitz gesendet.
Die durch den Pilot-Sample-Puffer 502 gesammelten I- und Q-Samples werden an einen Pilot-Korrelator 504 geliefert, welcher den Versatz von dem Pilot-Gold-Code in Bezug auf den Start von jedem Rahmen bestimmt. Der Pilot-Korrelator 504 wird auch mit der Gruppenidentifikations-(GI)-Information versorgt, so dass er zum Suchen nach nur den Pilot-Versätzen innerhalb der identifizierten Gruppe konfiguriert sein kann. In WCDMA, z.B enthält jede Gruppe die mit einem GI Wert assoziiert ist, nur 16 von den 32·16 möglichen Pilotversätzen.
In einem alternativen Ausführungsbeispiel der Erfindung wird der Pilot-Sample-Puffer 502 als ein Akkumulator zum Kombinieren von Samples von aufeinanderfolgenden Rahmenperioden mit jenen die bereits gesammelt worden sind, implementiert. Dies erlaubt es einen zunehmend starken Satz von Sample-Werten zum Erzeugen von Pilot-Versätzen bzw. eines Pilotversatzs mit einem höheren Grad an Konfidenz, zu erzeugen.
Die vorhergehende Beschreibung der bevorzugten Ausführungsbeispiele ist vorgesehen, um es irgendeinem Fachmann zu ermöglichen die vorliegende Erfindung nachzuvollziehen oder zu nutzen. Die verschiedenen Modifikationen an diesen Ausführungsbeispielen werden Fachleuten unmittelbar klar sein, und die hierin definierten generischen Prinzipien können auf andere Ausführungsbeispiele ohne die Nutzung von erfinderischer Fähigkeit angewendet werden. Somit soll die vorliegende Erfindung nicht auf die hierin gezeigten Ausführungsbeispiele beschränkt sein, sondern es soll der weiteste Umfang gewährt werden, der durch die Ansprüche definiert ist.

Claims

Verfahren zum Empfangen eines Signals, wobei das Verfahren folgende Schritte aufweist: a) Löschen bzw. Zurücksetzen eines Sample-Akkumulierungspuffers (304) für einen primären Synchronisationscode bzw. PSC = Primary Synchronization Code und eines Sample-Akkumulierungspuffers (402) für einen sekundären Synchronisationscode bzw. SSC = Secondary Synchronization Code durch Zurücksetzen der gespeicherten Werte auf Null; b) Akkumulieren eines ersten Satzes von empfangenen Samples bzw. Abtastungen in den PSC-Sample-Akkumulierungspuffer (304); c) Bilden (206, 310–314) einer ersten Schlitz-Timing-Schätzung basierend auf den Inhalten des PSC-Sample-Akkumulierungspuffers (304); und d) Akkumlieren eines zweiten Satzes von empfangenen Samples in dem SSC-Sample-Akkumulierungspuffer (402), basierend auf der ersten Schlitz-Timing-Schätzung, gekennzeichnet durch: e) Akkumulieren des zweiten Satzes von empfangenen Samples in den PSC-Sample-Akkumulierungspuffer (304); f) Ausführen eines Tests, um die Gültigkeit der ersten Schlitz-Timing-Schätzung zu bestimmen; und SSC-Decodieren (404, 406) basierend auf den Inhalten der SSC-Sample-Akkumulierungspuffer (402).
Verfahren nach Anspruch 1, wobei der Schritt b) ausgeführt wird, um einen Satz von PSC-Akkumulierungswerten zu bilden; der Schritt d) ausgeführt wird, um einen Satz von SSC-Akkumulierungswerten zu bilden; und das SSC-Decodieren (404, 406) Folgendes aufweist: g) Ausführen eines ersten SSC-Decodierens (404) basierend auf den Inhalten des SSC-Sample-Akkumulierungspuffers (402), und basierend auf einer ersten Schlitz-Timing-Schätzung, die durch den Test als gültig festgestellt wurde, um einen Satz von SSC-Codesymbolen zu generieren; und h) Ausführen eines zweiten SSC-Decodierens (406) basierend auf den SSC-Codesymbolen, um ein SSC-Codewort zu generieren.
Verfahren nach Anspruch 2, wobei das Akkumulieren von Samples in Schritt b) über eine vorbestimmte Zeitdauer ausgeführt wird.
Verfahren nach Anspruch 3, wobei die vorbestimmte Dauer ein Rahmen ist.
Verfahren nach Anspruch 3, wobei die vorbestimmte Dauer größer als dreimal die Länge eines Rahmens ist.
Verfahren nach Anspruch 2, wobei der Schritt c) des Bildens (206, 310–314) einer ersten Schlitz-Timing-Schätzung weiterhin die folgenden Unterschritte aufweist: c.1) Korrelieren (310) der Inhalte des PSC-Sample-Akkumulierungspuffers (304) mit einer PSC-Sequenz, um eine PSC-Korrelationsenergie für einen jeden Abtastungsversatz, der in dem PSC-Sample-Akkumulierungspuffer (304) vorhanden ist, zu erzeugen; und c.2) Identifizieren (312, 314) des Sample-Versatzes entsprechend zu der größten der Korrelationsenergien bei der ersten Schlitz-Timing-Schätzung.
Verfahren nach Anspruch 6, wobei das Korrelieren (310) in dem Schritt c.1) ausgeführt wird unter Verwendung einer digitalen matched Filterung.
Verfahren nach Anspruch 6, wobei der Schritt f) die folgenden Unterschritte aufweist: f.1) Teilen der größten der Korrelationsenergie durch die zweitgrößte der Korrelationsenergien, um ein Korrelationsenergieverhältnis zu bilden; und f.2) Feststellen, dass die erste Schlitz-Timing-Schätzung gültig ist, wenn das Korrelationsenergieverhältnis größer ist als eine vorbestimmte Korrelationsenergieschwelle.
Verfahren nach Anspruch 8, wobei die zweitgrößte der Korrelationsenergien aus dem Satz von Korrelationsenergien ausgewählt wird, und zwar wenn die Sample-Offsets nicht unmittelbar benachbart sind zu dem Offset, der der größten der Korrelationsenergien zugeordnet ist.
Verfahren nach Anspruch 6, wobei der Schritt c) weiterhin das Speichern der zweitgrößten Korrelationsenergie, die nicht einem Bin benachbart zu dem Bin mit der höchsten Korrelationsenergie zugeordnet ist, und wobei der Schritt f) Folgendes aufweist: Vergleichen der Korrelationsenergie entsprechend zu der ersten Schlitz-Timing-Schätzung mit der zweitgrößten Korrelation und Feststellen, dass die erste Schlitz-Timing-Schätzung gültig ist, wenn das Verhältnis der größten Korrelationsenergie zu der zweitgrößten Korrelationsenergie größer ist als eine vorbestimmte Korrelationsenergieschwelle.
Verfahren nach Anspruch 2, wobei der Schritt c) weiterhin folgende Unterschritte aufweist: c.1) Korrelieren (310) der Inhalte des PSC-Sample-Akkumulierungspuffers (304) mit einer PSC-Sequenz, um eine PSC-Korrelationsenergie zu erzeugen für einen jeden Sample-Versatz, der in dem PSC-Sample-Akkumulierungspuffer (304) vorliegt und Speichern des resultierenden Satzes von PSC-Korrelationsenergien in einen Korrelationsenergiepuffer; c.2) Korrelieren der Inhalte des PSC-Korrelationsenergiepuffers mit einer PSC-Autokorrelationssequenz basierend auf der Autokorrelationsfunktion der PSC-Sequenz, um eine PSC-Autokorrelationsabgleich- bzw. Matchingenergie für einen jeden Sample-Versatz zu erzeugen, der in dem PSC-Korrelationsenergiepuffer vorliegt; c.3) Identifizieren (312, 314) des Sample-Versatzes entsprechend zu der höchsten der PSC-Autokorrelationsabgleichenergien als die erste Schlitz-Timing-Schätzung.
Verfahren nach Anspruch 2, wobei der Schritt f) folgende Unterschritte aufweist: f.1) Bilden (206, 310–314) einer zweiten Schlitz-Timing-Schätzung basierend auf den Inhalten des PSC-Sample-Akkumulierungspuffers (304); und f.2) Feststellen dass die erste Schlitz-Timing-Schätzung gültig ist, wenn diese gleich zu der zweiten Schlitz-Timing-Schätzung ist.
Verfahren nach Anspruch 2, wobei der Schritt g) folgende Unterschritte aufweist: g.1) Wiederholen der Schritte c) bis f) bis die erste Schlitz-Timing-Schätzung als gültig festgestellt wird, gemäß dem in Schritt f) ausgeführten Test; und g.2) Decodieren (404) der Inhalte des SSC-Sample-Akkumulierungspuffers (402) in SSC-Codesymbolen, basierend auf der ersten Schlitz-Timing-Schätzung.
Verfahren nach Anspruch 13, wobei bei Ablauf einer vorbestimmten PSC-Timeout-Periode, in der die erste Schlitz-Timing-Schätzung nicht als gültig festgestellt wird, der Schritt g.1) unterbrochen wird und das Ausführen des Verfahrens im Schritt a) neu aufgenommen wird.
Verfahren nach Anspruch 13, wobei der Schritt d) das optionale Löschen des SSC-Sample-Akkumulierungspuffers (402) aufweist durch Setzen der gespeicherten Werte auf Null vor dem Akkumulieren des zweiten Satzes von empfangenen Abtastungen in dem SSC-Sample-Akkumulierungspuffer (402), wobei das optionale Löschen ausgeführt wird, nur wenn sich die erste Schlitz-Timing-Schätzung um mehr als eine vorbestimmte Anzahl von Sample-Schlitzen seit dem vorhergehenden Ausführen des Schrittes d) verändert hat.
Verfahren nach Anspruch 15, wobei die vorbestimmte Anzahl der Sample-Schlitze Null ist.
Verfahren nach Anspruch 15, wobei die vorbestimmte Anzahl von Sample-Schlitzen Eins ist.
Verfahren nach Anspruch 2, wobei das erste SSC-Decodieren (404) das Messen des Korrelationsgrades zwischen jedem der Sätze von SSC-Codesymbolen und den Inhalten des SSC-Sample-Akkumulierungspuffers (402) aufweist, um einen entsprechenden Satz von Korrelationsstärken-Metriken zu erzeugen.
Verfahren nach Anspruch 18, wobei das zweite SSC-Decodieren (406) das Decodieren des SSC-Codewortes, basierend auf den Korrelationsstärken-Metriken und das Verwenden einer Soft-Decision-Blockdecodierungstechnik aufweist.
Verfahren nach Anspruch 19, wobei die Soft-Decision-Blockdecodierungstechnik den Chase-Algorithmus verwendet.
Verfahren nach Anspruch 2, wobei der Schritt h) weiterhin Folgendes aufweist: h.1) Genieren eines „Best-Guess" bzw. best-geratenen SCC-decodierten Codewortes, basierend auf dem Satz von SSC-Codesymbolen; h.2.) Ausführen eines Gültigkeitstests auf den „Best-Guess" SSC-decodierten Codeworts, basierend auf dem Satz von SSC-Codesymbolen; und h.3) Wiederholen der Schritte d), g), h.1) und h.2) bis das „Best-Guess" SSC-decodierte Codewort den Gültigkeitstest besteht.
Verfahren nach Anspruch 21, wobei der Schritt h) weiterhin die Evaluierung eines Pilotversatzes basierend auf Samples empfangen während des Unterschrittes h.2) und basierend auf dem „Best-Guess"-SCC-decodierten Codewortes aufweist.
Verfahren nach Anspruch 21, wobei der Schritt h.3) unterbrochen wird, wenn eine vorbestimmte SSC-Timeout-Periode abläuft, ohne dass der Satz von SSC-Codesymbolen den Gültigkeitstest bestanden hat, wobei hierauf die Ausführung bei Schritt a) wieder aufgenommen wird.
Verfahren nach Anspruch 21, wobei der Gültigkeitstest das Messen des Hamming-Abstandes zwischen dem Satz von SSC-Codesymbolen und der nächstliegenden zyklischen Verschiebung eines gültigen SSC-Codewortes aufweist, sowie das Vergleichen des Hamming-Abstandes mit einem vorbestimmten, maximalen zulässigen Hamming-Abstand:
Eine Vorrichtung zum Empfangen eines Signals, die Folgendes aufweist: a) Empfänger (204) zum Abwärtskonvertieren und Sampeln eines empfangenen Signals, um einen Strom von digitalen Basisband-Samples zu erzeugen; b) Schlitz-Timing-Detektierungsmittel (206, 302–314) betriebsmäßig verbunden mit dem Empfänger (204) zum gleichzeitigen Akkumulieren der Samples in einen Schlitz-Sample- Akkumulierungspuffer (304) und zum Generieren von Schlitz-Timing-Schätzungen basierend auf den Inhalten des Schlitz-Sample-Akkumulierungspuffers (304); und c) Detektierungsmittel (208, 402–406) für Sekundärsynchronisationscodes bzw. SSC (= secondary synchronization code), und zwar betriebsmäßig verbunden mit dem Empfänger (204) und den Schlitz-Timing-Detektierungsmitteln (206, 302 bis 314), gekennzeichnet dadurch dass: die SSC-Detektierungsmittel (209, 402–406) betriebsmäßig sind, um gleichzeitig die Samples in einen SSC-Akkumulierungspuffer zu akkumulieren, und zwar basierend auf den Schlitz-Timing-Schätzungen, und weiter betriebs mäßig sind zum Decodieren von "Best-Guess"-SSC-Informationen basierend auf den Inhalten der SSC-Sample-Akkumulierungspuffer.
Vorrichtung nach Anspruch 25, die weiterhin Folgendes aufweist: d) Pilotversatz-Detektierungsmittel (210, 502, 504) betriebsmäßig verbunden mit dem Empfänger (204) und den SSC-Detektierungsmitteln (208, 402–406) zum Bestimmen eines Pilotversatzes basierend auf den Samples und der "Best-Guess"-SSC-Information.
Vorrichtung nach Anspruch 26, wobei die SSC-Detektierungsmittel (208, 402–406) einen SSC-Symbolkorrelator (404) aufweisen zum Generieren von SSC-Symbolen und SSC-Symbolkorrelationsstärken-Metriken basierend auf den Inhalten des SSC-Sample-Akkumulierungspuffers (402).
Vorrichtung nach Anspruch 27, wobei die SSC-Detektierungsmittel (208, 402–406) weiterhin einen SSC-Decoder (406) aufweisen, der betriebsmäßig verbunden ist mit dem SSC-Symbolkorrelator (404) zum Empfangen der SSC-Symbole und der SSC-Symbolkorrelationsstärken-Metriken und zum Ausführen von Soft-Decision-Decodierung, um SSC-Information zu generieren.