DE60004799T2

DE60004799T2 - Verzögerungsstabilisierendes system für eine integrierte schaltung

Info

Publication number: DE60004799T2
Application number: DE60004799T
Authority: DE
Inventors: M. Timothy WASSON
Original assignee: Credence Systems Corp
Current assignee: Credence Systems Corp
Priority date: 1999-03-19
Filing date: 2000-03-08
Publication date: 2004-06-03
Anticipated expiration: 2020-03-09
Also published as: EP1163723A1; DE60004799D1; KR20010112319A; US6157231A; WO2000057552A1; TW449975B; EP1163723A4; EP1163723B1; JP2002540668A

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich im allgemeinen auf Regelungssysteme zum Einstellen der Stromversorgungseingabe in eine integrierte Schaltung (IC), um die Signalverzögerung durch die IC zu stabilisieren, und insbesondere auf ein System, das eine in dem IC eingebaute Verzögerungsschaltung verwendet, um eine IC-Signalverzögerung zu erfassen.
Beschreibung des Stands der Technik
Die Logik, die eine programmierbare Logikvorrichtung (PLD) oder eine feldprogrammierte Toranordnung (FPGA) an ihren Eingabesignalen durchführt, um ihre Ausgabesignale zu erzeugen, hängt davon ab, wie verschiedene Blöcke innerhalb der PLD oder FPGA miteinander und mit ihren Eingabe- und Ausgabe-Anschlüssen (I/O) zusammengeschaltet sind. Wir programmieren einen PLD oder eine FPGA, indem wir ihre Logikblock-Verbindungen konfigurieren. PLDs und FPGAs werden häufig anstelle anwendungsspezifischer integrierter Schaltungen (ASICs) zur Implementierung von Logik verwendet, da eine ASIC speziell ausgelegt sein muss, um eine spezielle Logik auszuführen, während eine PLD oder eine FPGA eine Komponente "von der Stange" ist, die ohne weiteres programmiert werden kann, um eine spezielle Logik auszuführen.
Bei zahlreichen Anwendungen ist es wichtig, dass eine Logikschaltung eine konstante Verzögerung zwischen einem Eingabesignal und einem Ausgabesignal erzeugt. Die Verzögerung eines Signalwegs durch eine IC ist abhängig von den Signalausbreitungs-Verzögerungen durch die Transistoren, welche Logikgatter implementieren und den Signalweg bilden, und zwar unabhängig davon, ob es sich um eine anwendungsspezifische integrierte Schaltung (ASIC), eine programmierbare Logikvorrichtung (PLD) oder eine feldprogrammierte Toranordnung (FPGA) handelt. Physikalische Kenngrössen eines Transistors haben zwar einen primären Einfluss auf seine Ausbreitungsverzögerung, doch beeinflusst auch die Temperatur die Ausbreitungsverzögerung, insbesondere in komplementären Metalloxid-Silizium-Transistoren (CMOS-Transistoren). Die Versorgungsspannung eines Transistors beeinflusst ebenfalls seine Ausbreitungsverzögerung. Wenn wir wollen, dass eine IC (insbesondere eine CMOS-IC) eine konstante Signalverzögerung erzeugt, müssen wir daher eine Schwankung der Verzögerung verhindern, die sich aus Änderungen in den Faktoren wie Temperatur und Versorgungsspannung ergeben.
Eine Vorgehensweise zum Verhindern von Änderungen der Signalwegverzögerung einer IC, die sich aus Änderungen der Versorgungsspannung oder der Temperatur ergeben, besteht darin, die Versorgungsspannung und die Temperatur der IC auf konstanten Pegeln zu halten. Es ist eine allgemein bekannte Technik, eine IC mit einer gut geregelten, im wesentlichen unveränderlichen Versorgungsspannung zu versorgen. Das Steuern der IC-Temperatur ist problematischer. Einige Verzögerung-Stabilisierungssysteme erfassen die Temperatur einer IC und erhöhen oder verringern dann die Temperatur der IC durch Einschalten oder Ausschalten einer Heizvorrichtung je nach Bedarf, um die erfasste IC-Temperatur innerhalb eines gewünschten Bereichs zu halten. Es gibt zahlreiche Arten, die Temperatur eines ICs zu erfassen, wie z.B. durch Verwenden eines an der IC angebrachten Temperatursensors oder durch Erfassen der temperaturabhängigen Ausgabe einer elektronischen Vorrichtung, die innerhalb der eigentlichen IC implementiert ist. Einige Systeme verwenden eine an der IC angebrachte externe Heizvorrichtung, doch verschwenden externe Heizvorrichtungen einen Grossteil der Energie, die sie erzeugen, und lassen sich nur schwer und teuer mit einer IC thermisch verbinden. Andere Temperatur-Stabilisationssysteme enthalten eine interne Heizvorrichtung, die durch Transistoren gebildet ist, die innerhalb der eigentlichen IC implementiert sind. Grosse Heiztransistoren können beachtlich viel Wärme erzeugen, doch benötigen sie in der Regel relativ viel Raum innerhalb der IC und können eine beachtliche Menge an Schaltrauschen erzeugen. Da Wärme ein gewisses Ausmass an Laufzeit benötigt, kann auch die Schleifenverzögerung in einem derartigen Temperatur-Stabilisationssystem ein genaues Steuern der Temperatur erschweren.
Das US-Patent Nr. 479876, erteilt am 6. Dezember 1998 an Fujishima, beschreibt eine integrierte Schaltung, die mehrere Verzögerungsschaltungen implementiert, die jeweils ein IC-Eingabesignal verzögern, um ein IC-Ausgabesignal zu erzeugen. Anstatt zu versuchen, die Temperatur und Versorgungsspannung der IC konstant zu halten, stellt das System von Fujishima die Versorgungsspannung der IC ein, um irgendwelche Änderungen der Verzögerung durch die Verzögerungsschaltungen zu kompensieren, die sich aus Temperaturänderungen ergeben. Eine der Verzögerungsschaltungen verzögert ein stabiles Referenz-Taktsignal, das durch einen externen Oszillator erzeugt wird, um ein Ausgabe-Kennzeichnungssignal zu erzeugen, das von dem Referenz-Taktsignal um den Betrag der durch die Referenz-Verzögerungssschaltung erzeugten Verzögerung phasenverschoben ist. Eine Verzögerung-Verriegelungsschleifen-Steuerungsvorrichtung überwacht die Phase des Kennzeichnungs- signals bezüglich des Referenz-Taktsignals und stellt die Versorgungsspannung der IC so ein, dass die Phasenbeziehung konstant gehalten wird, indem die Verzögerung der Referenzschaltung konstant gehalten wird. Da sämtliche Verzögerungsschaltungen einen ähnlichen Aufbau haben, eine ähnliche Temperatur haben und dieselbe Versorgungsspannung erhalten, hält die Schleifen-Steuerungsvorrichtung die Verzögerung aller Verzögerungsschaltungen konstant.
Fujishima beschreibt auch ein anderes Stabilisierungssystem, in welchem die Eingänge und Ausgänge einer auf einer IC implementierten Referenz-Verzögerungsschaltung miteinander verbunden sind, um einen Ringoszillator zu bilden, der mit einer Periode oszilliert, die gleich der Verzögerung der Haupt-Verzögerungsschaltung ist. Eine Phasen-Verriegelungsschleifen-Steuerungsvorrichtung überwacht die Phasendifferenz zwischen dem Ausgangssignal des Ringoszillators und einem extern erzeugten Referenz-Taktsignal und stellt die Versorgungsspannung der IC so ein, dass das Ausgangssignal des Ringoszillators mit dem Referenztakt phasenverriegelt ist. Diese Einstellung auf die Versorgungsspannung stabilisiert die durch die Haupt-Verzögerungsschaltung erzeugte Verzögerung trotz IC-Temperaturänderungen.
Die Verzögerung-Stabilisierungssysteme von Fujishima sind zwar wirkungsvoll, doch benötigen sie ein Eingabe-Referenz-Taktsignal, das eine hochstabile und vorhersagbare Periode hat. Bei der Anwendung von Fujishima ist ein derartiges Referenz-Taktsignal ohne weiteres als Träger eines der zu verzögernden Signale verfügbar. Jedoch bei anderen Anwendungen, bei denen ein solches Referenz-Taktsignal nicht ohne weiteres anderweitig verfügbar ist, müsste das Verzögerung-Stabilisierungsystem einen Oszillator, wie z.B. einen Kristall-Oszillator enthalten, der teuer sein kann. Auch kann die durch das System von Fujis hima erzeugte Verzögerung nicht ohne weiters auf einen gewünschten Pegel eingestellt werden, nachdem die IC gefertigt wurde. Das System von Fujishima eignet sich zwar zur Verwendung in einer ASIC, bei der die gewünschten Signalverzögerungen zum Zeitpunkt der Auslegung vor der Fertigung des ASIC bekannt sind, doch kann es zur Verwendung in einer PLD oder einer FPGA ungeeignet sein, bei denen die gewünschten Signalverzögerungen nicht bekannt sind, wenn die PLD oder die FPDA gefertigt wird.
Was man braucht, ist ein Verzögerung-Stabilisierungssystem für eine IC, das keinen externen Oszillator benötigt, das eine genaue Kalibrierung der Signalwegverzögerung durch die IC ermöglicht und das ohne weiteres in Verbindung mit einer herkömmlichen PLD oder FPGA verwendet werden kann.
Die folgenden Dokumente sind relevant:
US-A-5072197 (Anderson Daryl E.), 10. Dezember 1991 (1991-12-10);
Patent Abstracts of Japan, Band 1999, Nr. 01, 29. Januar 1999 (1999-01-29) und
JP 10276068A (Song Corp.), 13. Oktober 1998 (1998-10-13) Patent Abstracts of Japan, Band 1998, Nr. 04, 31. März 1998 (1998-03-31); und
JP 09326689A (Hitachi Ltd.), 16. Dezember 1997 (1997-12-16).
Zusammenfassung der Erfindung
Gemäss einem Gesichtspunkt der vorliegenden Erfindung wird ein System zum Stabilisieren einer Verzögerung durch einen Signalweg einer integrierten Schaltung bereitgestellt, wie sie in Anspruch 1 beansprucht ist.
Ausführungsbeispiele der vorliegenden Erfindung stellen ein verbessertes Verzögerung-Stabilisierungssystem für eine integ rierte Schaltung (IC) bereit, welche eine konstante Verzögerung durch Logikschaltungen hindurch aufrecht erhält, welche einen Signalweg durch die IC bilden, und zwar trotz Änderungen der IC-Temperatur, welche die Signalausbreitungsgeschwindigkeit der diese Logikschaltungen bildenden Transistoren beeinflusst. Das System macht dies, indem es die Spannung der Stromversorgungseingabe an die IC einstellt, um die Signalausbreitungsgeschwindigkeit der Transistoren abzuändern, um temperaturbezogene Änderungen zu kompensieren.
Das Stabilisierungssystem enthält eine in die IC eingebaute Verzögerungsschaltung, die durch Transistoren gebildet ist, die denjenigen der Logikschaltungen ähnlich sind, so dass sie durch Änderungen der IC-Temperatur und der IC-Versorgungsspannung auf ähnliche Weise beeinflusst werden. Die Verzögerungsschaltung verzögert ein stabiles Referenz-Taktsignal, um ein periodisches Ausgangssignal zu erzeugen, das dieselbe Frequenz wie das Referenz-Taktsignal hat, jedoch um einen gewünschten Teil der Periode des Referenz-Taktsignals phasenverschoben ist. Eine Verzögerung-Verriegelungsschleifen-Steuerungsvorrichtung (DLL-Steuerungsvorrichtung) überwacht die Phasendifferenz zwischen dem Referenz-Taktsignal und dem Verzögerungsschaltung-Ausgabesignal und stellt die IC-Versorgungsspannung ein, um die durch die Verzögerungsschaltung erzeugte Phasenverschiebung trotz IC-Tempraturänderung auf dem gewünschten Pegel zu halten. Durch das Konstanthalten der durch die Verzögerungsschaltung erzeugten Phasenverschiebung hält auch die Versorgungsspannung die Signalausbreitungsgeschwindigkeit der die Verzögerungsschaltung bildenden Transistoren konstant. Da die die Logikschaltung und die Verzögerungsschaltung bildenden Transistoren ähnlich sind und durch dieselbe Versorgungsspannung versorgt werden, hält das Spannungsversorgungssignal die Signalausbreitungsgeschwindigkeit der die Logikschaltungen bildenden Transistoren trotz Änderungen der IC-Temperatur konstant. Das Sys tem stabilisiert daher Signalwegverzögerungen durch die Logikschaltungen der IC.
In Übereinstimmung mit einem Ausführungsbeispiel der Erfindung sind eine passive Verzögerungsleitung ausserhalb der IC und ein Logikgatter innerhalb der IC derart geschaltet, dass sie einen Ringoszillator bilden, um die Referenz-Taktsignal-Eingabe für die Verzögerungsschaltung zu erzeugen. Die Referenz-Taktsignal-Periode ist proportional zu der gesamten Wegverzögerung durch die Verzögerungsleitung und den Inverter. Die Verzögerungsleitung-Wegverzögerung ist unabhängig von der Temperatur und der Versorgungsspannung, und obwohl die Verzögerung durch den Inverter hindurch sich mit der IC-Temperatur und der Stromversorgung ändert, kann ihr Einfluss auf die Periode des Referenz-Taktsignals minimiert werden, indem man die Verzögerung durch die Verzögerungsleitung viel grösser als die Verzögerung durch den Inverter hindurch macht. Somit ist die Periode des durch den Ringoszillator erzeugten Referenztaktes im wesentlichen konstant und von der IC-Temperatur und der Versorgungsspannung unabhängig. Somit benötigt das Verzögerung-Stabilisierungssystem der vorliegenden Erfindung zwar eine zwischen zwei IC-Anschlüssen geschaltete einfache Verzögerungsleitung, um ein stabiles Referenz-Taktsignal zu erhalten, doch sie benötigt keinen teueren externen Oszillator, um das Referenz-Taktsignal bereitzustellen.
Gemäss einem weiteren Ausführungsbeispiel der Erfindung ist die Anzahl der Transistoren, die den Signalweg durch die Verzögerungsschaltung bilden, programmierbar einstellbar. Die PLL-Steuerungsvorrichtung hält zwar die Signalweg-Verzögerung auf einem Wert proportional zur Periode des Referenz-Taktsignals, und der Ringoszillator erzeugt zwar ein Referenz-Taktsignal mit einer konstanten Periode, so ist doch diese Periode nicht genau vorhersagbar, da sie auf der Verzögerung der externen Verzöge rungsleitung beruht, die einer Prozessänderung unterliegt. Durch Einstellen der programmierbaren Verzögerungsschaltung stellen wir das Proportionalitätsverhältnis zwischen der Referenz-Taktsignal-Periode und der Logikschaltung-Signalwegverzögerung ein, wodurch die Signalweg-Verzögerung durch die Logikschaltungen eingestellt wird. Diese einstellbare Verzögerungskalibrierung ist besonders nützlich, wenn die IC eine programmierbare Logikvorrichtung oder eine feldprogrammierbare Toranordnung ist, für welche die gewünschte Logikschaltung-Signalwegverzögerung zu dem Zeitpunkt, wenn die IC ausgelegt und gefertigt wird, nicht bekannt ist.
Der Erfindung liegt somit die Aufgabe zugrunde, ein IC-Stabilisierungssystem bereitzustellen, um die Signalweg-Verzögerung durch eine IC trotz Änderungen der IC-Temperatur konstant zu halten.
Eine weitere Aufgabe der Erfindung besteht darin, ein IC-Stabilisierungssystem bereitzustellen, das eine genaue Einstellung der Signalweg-Verzögerung ermöglicht.
Eine weitere Aufgabe der Erfindung besteht darin, ein genaues IC-Stabilisierungssystem bereitzustellen, bei dem kein Taktsignal erforderlich ist, das durch einen externen Oszillator erzeugt wird.
Der abschliessende Teil dieser Beschreibung hebt den Gegenstand der vorliegenden Erfindung besonders hervor und beansprucht ihn gesondert. Der Fachmann wird jedoch sowohl die Organisation und das Betriebsverfahren der Erfindung zusammen mit weiteren Vorteilen und Aufgaben am besten verstehen, wenn er die verbleibenden Abschnitte der Beschreibung in Anbetracht der begleitenden Zeichnung(en) liest, wobei gleichartige Bezugszeichen sich auf gleichartige Elemente beziehen.
Kurzbeschreibung der Zeichnung(en)
1 zeigt in Form eines Blockdiagramms ein erfindungsgemässes Verzögerung-Stabilisierungssystem für eine integrierte Schaltung;
2 zeigt eine passende Implementierung der programmierbaren Verzögerungsschaltung von 1 in Form eines ausführlichen Blockdiagramms; und
3 zeigt ein Verzögerung-Stabilisierungssystem gemäss einem alternativen Ausführungsbeispiel der Erfindung.
Kurzbeschreibung des bevorzugten Ausführungsbeispiels
1 zeigt in Form eines Blockdiagramms ein verbessertes Verzögerung-Stabilisierungssystem 10 für eine integrierte Schaltung (IC) 12 gemäss der vorliegenden Erfindung. Das Verzögerung-Stabilisierungssystem 10 hält eine konstante Verzögerung durch eine Logikschaltung 14 hindurch aufrecht, die einen IC-Signalweg zwischen IC-Eingabesignalen und IC-Ausgabesignalen bildet, trotz Änderungen der IC-Temperatur, welche die Signalausbreitungsgeschwindigkeit von Transistoren beeinflusst, die den Signalweg bilden. Das System 10 macht dies, indem es die Spannungsversorgungs-Eingabe VDD in die IC 12 steuert, um die Signalausbreitungsgeschwindigkeiten der darin enthaltenen Transistoren einzustellen, um temperatur-bezogene Änderungen der Signalausbreitungsgeschwindigkeit zu kompensieren. Insbesondere wenn eine zunehmende IC-Temperatur ein Abfallen der Signalausbreitungsgeschwindigkeiten unterhalb eines gewünschten Sollpegels bewirkt, erhöht das Verzögerung-Stabilisierungssystem 10 die Versorgungsspannung VDD, um die Transistoren innerhalb der IC 12 schneller zu machen. Wenn eine abnehmende IC-Temperatur eine Zunahme der Signalausbreitungsgeschwindigkeiten über den Sollpegel hinaus bewirkt, verringert das Verzögerung-Stabilisierungssystem 10 umgekehrt die Versorgungsspannung VDD, um die Transistoren innerhalb der IC 12 langsamer zu machen. Der Sollpegel wird durch Kalibrierungsdaten (CAL) bestimmt, die als Eingabe der IC 12 zugeführt werden.
Das Verzögerung-Stabilisierungssystem 10 enthält eine in die IC 12 eingebaute programmierbare Verzögerungsschaltung 16, die durch ähnliche Transistoren gebildet ist, wie diejenigen der Logikschaltungen 14. Somit beeinflussen Änderungen der IC-Temperatur und der Versorgungsspannung VDD die Signalausbreitungsgeschwindigkeit von Transistoren, welche die Logikschaltung 14 und die Verzögerungsschaltung 16 bilden, auf dieselbe Art und Weise. Das System 10 überwacht die Signalweg-Verzögerung durch die Verzögerungsschaltung 16 hindurch als Mass der Signalweg-Verzögerung durch die Logikschaltung 14 hindurch, weil die beiden Verzögerungen im wesentlichen proportional für alle IC-Temperaturen und für alle Versorgungsspannungspegel sind.
Die Verzögerungsschaltung 16 verzögert ein stabiles Referenz-Taktsignal REF1, um ein periodisches Ausgangssignal REF2 zu erzeugen, das dieselbe Frequenz wie das Referenz-Taktsignal REF1 hat, jedoch um einen gewünschten Teil der Periode des Referenz-Taktsignals REF1 phasenverschoben ist. Eine Verzögerung-Verriegelungsschleifen-Steuerungsvorrichtung (DLL-Steuerungsvorrichtung) 18 überwacht die Phasendifferenz zwischen dem Referenz-Taktsignal REF1 und dem Verzögerungsschaltung-Ausgabesignal REF2 und stellt die IC-Versorgungsspannung VDD ein, um die durch die Verzögerungsschaltung 16 erzeugte Phasenverschiebung auf einem konstanten Anteil der REF1-Taktperiode trotz IC-Temperaturänderungen zu halten. Indem man die durch die Verzögerungsschaltung 16 erzeugte Phasenverschie bung konstant hält, stabilisiert auch das VDD-Signal die Signalausbreitungsgeschwindigkeit der Transistoren, welche die Verzögerungsschaltung 16 bilden. Da die Transistoren, welche die Logikschaltungen 14 bilden, einen ähnlichen Aufbau wie die die Verzögerungsschaltung bildenden Transistoren haben, auf ähnlichen Temperaturen sind und von derselben Quelle VDD versorgt werden, werden die Signalausbreitungsgeschwindigkeiten der die Logikschaltung 14 bildenden Transistoren trotz Änderungen der IC-Temperatur konstant gehalten. Somit stabilisiert das System 10 die Verzögerung durch die Logikschaltung 14 hindurch.
Systeme des Stands der Technik verwenden eine externe Quelle für das Referenz-Taktsignal REF1, typischerweise einen Kristall-Oszillator mit einer Periode, die im wesentlichen unabhängig von der IC-Temperatur und der Versorgungsspannung ist. Allerdings sind derartige Kristall-Oszillatoren, die durch diskrete Komponenten implementiert werden, relativ teuer und benötigen zusätzlichen Platz auf der Leiterplatte. Gemäss einem Gesichtspunkt der Erfindung ist der Referenztakt REF1 mit einem Inverter 20 ausgestattet, der innerhalb der IC 12 enthalten ist und dessen Eingang und Ausgang durch eine passive Verzögerungsleitung 22 ausserhalb der IC 12 verbunden sind. Der Inverter 20 und die Verzögerungsleitung 22 bilden einen Ringoszillator 24, der mit einer Periode oszilliert, die das zweifache der gesamten Wegverzögerung durch die Verzögerungsleitung 22 und den Inverter 20 hindurch ist. Die Verzögerung durch die passive Verzögerungsleitung 22 ist unabhängig von der IC-Temperatur und der Versorgungsspannung VDD. Obwohl die Verzögerung durch den Inverter 20 hindurch sich mit der IC-Temperatur und der Versorgungsspannung ändert, wird ihr Einfluss auf die Periode des Referenz-Taktsignals REF1 minimiert, indem man die Verzögerung durch die Verzögerungsleitung 22 hindurch viel grösser als die Wegverzögerung durch den Inverter 20 hindurch macht. Die durch VDD erzeugte Rückkopplung hilft beim Kompensieren temperaturbe zogener Änderungen der Verzögerung des Inverters 20. Abgesehen von der kleinen Änderung des Signals REF1 aufgrund temperaturempfindlicher Verzögerungen durch den Inverter 20 hindurch, ist die Periode des Referenztaktes REF1 im wesentlichen konstant und von der IC-Temperatur und der Versorgungsspannung unabhängig. Der Fachmann erkennt, dass bei einigen Hochfrequenz-Anwendungen, bei denen die Periode von REF1 sehr kurz ist, eine geeignete passive Verzögerungsleitung 22 vollständig innerhalb der IC 12 implementiert sein kann, wobei Induktoren sowie Kondensatoren verwendet werden, die durch IC-Metallisierungsschichten unter Verwendung bekannter Techniken gebildet werden.
Die DLL-Steuerungsvorrichtung 18 hält die Signalweg-Verzögerung durch die logische Schaltung 14 hindurch auf einem Wert proportional zur Periode des stabilen Referenz-Taktsignals REF1. Das Referenz-Taktsignal REF1 ist zwar stabil, doch ist seine Periode nicht genau vorhersagbar, da die Verzögerung der externen Verzögerungsleitung 22 durch physikalische Kenngrössen der Verzögerungsleitung bestimmt werden, die Prozessschwankungen unterliegen. Das Proportionalitätsverhältnis zwischen der Signalweg-Verzögerung durch die Logikschaltung 14 und der Periode des Referenz-Taktes REF1 ist zwar stabil, doch ist es aufgrund von Prozessschwankungen in den die Logikschaltung 14 bildenden Transistoren ebenfalls nicht genau vorhersagbar. Um eine genaue Kalibrierung der Verzögerung durch die Logikschaltung 14 hindurch zu erzeugen, wird die Verzögerungsschaltung 16 insoweit "programmierbar" gemacht wie die in ein Register 26 geschriebenen Kalibrierungsdaten (CAL) die Anzahl der Transistoren steuern, die den Signalweg durch die Verzögerungsschaltung 16 hindurch bilden. Hierbei steuern die Kalibrierungsdaten in dem Register 26 das Proportionalitätsverhältnis zwischen der Grösse der Versorgungsspannung VDD und der Periode von REF1. Wenn wir die Kalibrierungsdaten in dem Register 26 einstellen, um die Zahl der Transistoren in dem Weg durch die Verzögerungsschaltung 16 zu erhöhen, verringern wird den benötigten Pegel der Versorgungsspannung VDD, um die Verzögerungsschaltung 16 bei einer speziellen Verzögerung zu halten, wodurch die Verzögerung durch die Logikschaltung 14 hindurch erhöht wird. Wenn wir die Zahl der Transistoren in dem Weg durch die Verzögerungsschaltung 16 verringern, wird umgekehrt der Pegel der Versorgungsspannung VDD erhöht, die benötigt wird, um die Verzögerungsschaltung 16 auf einer speziellen Verzögerung zu halten, wodurch die Verzögerung durch die Logikschaltung 14 hindurch verringert wird.
Verzögerung-Verriegelungsschleifen-Steuerungsvorrichtung (DLL-Steuerung)
Die DLL-Steuerungsvorrichtung von 1 enthält ein Exklusiv-ODER-Gatter (XOR) 28, welches die REF1- und REF2-Signalausgaben des Inverters 20 und der Verzögerungsschaltung 16 empfängt und ein periodisches Ausgabesignal REF3 erzeugt. Ein ausserhalb der IC 12 angeordnetes Tiefpassfilter 30 filtert das Signal REF3, um ein Gleichstromsignal VDC zu erzeugen. Ein Leistungsverstärker 32 und ein Spannungsregler 34 verstärken und regeln VDC, um das Stromversorgungssignal VDD für die IC 12 zu erzeugen. Da die Einschaltdauer des REF3-Signals eine Funktion von der Phasendifferenz zwischen den Signalen REF1 und REF2 ist, ändert sich die Einschaltdauer von REF3, wenn Temperaturänderungen in der IC 12 die Verzögerung in der Verzögerungsschaltung 16 hindurch verändern. Da der Spannungspegel des Ausgabesignals VDC des Tiefpassfilters 30 proportional zur Einschaltdauer von REF3 ist, steigt oder fällt der Spannungspegel von VDD proportional zu Änderungen der Einschaltdauer von REF3 und somit proportional zu der Verzögerung durch die programmierbare Verzögerungsschaltung 16 hindurch. Wenn sich die Verzögerung durch die Verzögerungsschaltung 16 hindurch ändert, bewirkt der durch die DLL 18 bereitgestellte Rückkopplungsweg eine Änderung von VDD, um die Verzögerungsänderung zu kompensieren. Man beachte, dass das XOR-Gatter 28 innerhalb der IC 12, wie in 1 gezeigt, oder ausserhalb der IC 12 implementiert sein kann.
Programmierbare Verzögerungsschaltung.
2 zeigt eine geeignete Implementierung der programmierbaren Verzögerungsschaltung 16 von 1 in Form eines ausführlicheren Blockdiagramms. Die Verzögerungsschaltung 16 enthält eine Gruppe aus Verzögerungselementen 36, wie z.B. Logikgatter, die durch Transistoren implementiert sind, deren Kenngrössen ähnlich wie bei den zur Implementierung der Logikschaltung 14 von 1 verwendeten Transistoren ist. Die Verzögerungselemente 36 sind in Serie geschaltet, und das Referenz-Taktsignal REF1 tritt durch jedes Element der Serie der Reihe nach hindurch. Ein Multiplexer 42 unter der Steuerung der in dem Register 26 von 1 gespeicherten Kalibrierungsdaten (CAL) wählt die Ausgabe eines Elements einer Gruppe 40 aus Verzögerungselementen 36 und stellt sie als die REF2-Ausgabe der Verzögerungsschaltung 16 bereit. Somit wird die gesamte Verzögerung zwischen REF1 und REF2 durch eine einstellbare Anzahl von Verzögerungselementen in dem Signalweg zwischen REF1 und REF2 bestimmt. Man beachte, dass wir beim Verringern der Verzögerung und Erhöhen der Anzahl der Verzögerungselemente 36 wir die Auflösung, mit der ihre Verzögerung eingestellt werden kann, und somit die Auflösung, mit der wir die Verzögerung durch die Logikschaltung 14 von 1 hindurch steuern können, erhöhen. Obwohl die gesamte Phasenverschiebung durch die Verzögerungsschaltung 16 hindurch über einen Bereich von 1/4 der Periode des REF1-Signals einstellbar sein sollte, kann die bereitgestellte Verzögerung viel grösser sein, da Verzögerungen von 1/4, 5/4, 9/4,..., (4N+1)/4 der REF1-Periode immer dieselbe 1/4-Wellenlängen-Phasenverschiebung ergibt. Im allgemeinen be vorzugt man die Erzeugung einer langen Verzögerung (das heisst viele Elemente 36), um eine grosse Verstärkung in der Antwort der Verzögerungsschaltung auf Änderungen der VDD zu erzeugen, da dies die Genauigkeit verbessert, mit der das Stabilisierungssystem 10 von 1 die Signalweg-Verzögerungen durch die Logikschaltung 14 hindurch steuert. Wenn die Anzahl der Verzögerungselemente 36 in der Verzögerungsschaltung zu gross wird, destabilisieren jedoch grosse Schwankungen der Verzögerung aufgrund kleiner Temperaturschwankungen die Rückkopplungsschleife.
Alternatives Ausführungsbeispiel
3 veranschaulicht ein Verzögerung-Stabilisierungssystem 50 gemäss einem alternativen Ausführungsbeispiel der Erfindung, das im allgemeinen ähnlich wie das Verzögerung-Stabilisierungssystem 10 von 1 ist. Allerdings ist in dem System 50 das REF1-Signal von der Eingabe der Verzögerungsschaltung 16 abgetrennt, während das REF2-Signal über einen Inverter 54 zu dem Verzögerungsschaltung-Eingang rückgekoppelt wird. Die programmierbare Verzögerungsschaltung 16 wirkt daher als Ringoszillator 52, und die Schleifen-Steuerungsvorrichtung 18 wirkt als Phasen-Verriegelungsschleifen-Steuerungsvorrichtung (PLL-Steuerungsvorrichtung), um eine Phasenverriegelung von REF2 an REF1 zu bewirken. Das Verzögerung-Stabilisierungssystem 50 arbeitet ansonsten im wesentlichen ähnlich wie das System 10 von 1, um die Verzögerung durch die Logikschaltung 14 hindurch einstellbar zu steuern und zu stabilisieren.
Verwendung in PLDs und FPGAs
Die Logik, die eine programmierbare Logikvorrichtung (PLD) oder eine feldprogrammierbare Toranordnung (FPGA) an ihren Eingabesignalen durchführt, um ihre Ausgabesignale zu erzeugen, hängt davon ab, wie verschiedene Logikblöcke innerhalb der PLD oder der FPGA miteinander und mit ihren Eingabe- und Ausgabe-Anschlüssen (I/O) verbunden sind. Wir programmieren eine PLD oder eine FPGA, indem wir ihre Logikblock-Verbindungen konfigurieren. PLDs und FPGAs werden häufig anstelle von anwendungsspezifischen integrierten Schaltungen (ASICs) verwendet, um Logik zu implementieren, da eine ASIC speziell ausgelegt werden muss, um eine spezielle Logik durchzuführen, während eine PLD oder eine FPGA eine Komponenten "von der Stange" ist, die leicht programmiert werden kann, um eine spezielle Logik auszuführen .
Die Verzögerung-Stabilisierungssysteme 10 von 1 und 50 von 3 eignen sich besonders für die Implementierung in PLDs und FPGAs, bei denen ein Teil ihrer Logikblöcke konfiguriert werden kann, um eine Verzögerungsschaltung 16, einen Inverter 20, ein Register 26 und ein XOR-Gatter 28 zu implementieren. Im Falle eines FPGAs braucht die Verzögerungsschaltung nicht durch in dem Register 26 gespeicherte Kalibrierungsdaten (CAL) gesteuert werden, da die Anzahl der Verzögerungselemente in der Verzögerungsschaltung 16 eingestellt werden kann durch Ändern der Daten, welche die FPGA programmieren. In einem solchen Fall wäre ein gesondertes Register 16 zum Halten der Kalibrierungsdaten nicht notwendig.
Es wurden somit bevorzugte Ausführungsbeispiele einer Verzögerung-Stabilisierungsschaltung für eine integrierte Schaltung gemäss der vorliegenden Erfindung beschrieben. Die Schaltung bewirkt eine genaue und einstellbare Steuerung der Signalweg-Verzögerung durch eine integrierte Schaltung hindurch, ohne eine Eingabe von einem externen Oszillator zu benötigen und ohne Heizvorrichtungen zum Steuern der IC-Temperatur zu verwenden.

Claims

System (10) zum Stabilisieren einer Verzögerung durch einen Signalweg einer integrierten Schaltung (12), wobei der Signalweg durch erste Transistoren gebildet ist, wobei die Verzögerung von der Signalausbreitungsgeschwindigkeit der ersten Transistoren abhängt, die wiederum von der Temperatur der integrierten Schaltung (12) und von der Grösse eines der integrierten Schaltung (12) zugeführten Stromversorgungssignals (VDD) beeinflusst wird, wobei das System aufweist: ein Steuerungsmittel (18) zum Empfangen erster und zweiter periodischer Referenzsignale (REF1, REF2) und zum Steuern der Grösse des Stromversorgungssignals (VDD), um eine konstante Phasenbeziehung zwischen den ersten und den zweiten periodischen Referenzsignalen (REF1, REF2) beizubehalten, und Mittel (16; 16, 54) zum Erzeugen des zweiten periodischen Referenzsignals (REF2) mit einer Phase, die im wesentlichen sowohl durch die Temperatur der integrierten Schaltung (12) als auch die Grösse des Stromversorgungssignals (VDD) beeinflusst wird, gekennzeichnet durch: einen Oszillator (24) zum Erzeugen des periodischen ersten Referenzsignals (REF1) mit einem innerhalb der integrierten Schaltung (12) angeordneten Tormittel (20), das einen Eingang und einen Ausgang hat, sowie einem ausserhalb der integrierten Schaltung (12) angeordneten Verzögerungsmittel (22) zum Verbinden des Eingangs mit dem Ausgang.
System (10) nach Anspruch 1, dadurch gekennzeichnet, dass das Verzögerungsmittel (22) eine passive Verzögerungsleitung ist.
System (10) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine durch das Verzögerungsmittel (22) bereitgestellte Verzögerung im wesentlichen unabhängig von der Temperatur der integrierten Schaltung (12) und von der Grösse des Stromversorgungssignals (VDD) ist.
System (10) nach Anspruch 1, 2, oder 3, dadurch gekennzeichnet, dass eine durch das Verzögerungsmittel (22) erzeugte Verzögerung wesentlich grösser als eine Signalwegverzögerung durch das Tormittel (20) ist.
System (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Mittel (16) zum Erzeugen des zweiten periodischen Referenzsignals (REF2) eine Verzögerungsschaltung (16) zum Verzögern des ersten periodischen Referenzsignals (REF1) ist, um das zweite periodische Referenzsignal (REF2) zu erzeugen, wobei ein Signalweg durch die Verzögerungsschaltung (16) durch eine Vielzahl zweiter Transistoren gebildet ist, und wobei eine Phasendifferenz zwischen dem ersten und dem zweiten Referenzsignal (REF1, REF2) eine Funktion von der Grösse des der integrierten Schaltung (12) zugeführten Stromversorgungssignals (VDD) ist.
System (10) nach Anspruch 5, welches ausserdem ein Einstellmittel (26) aufweist zum selektiven Einstellen einer Anzahl der zweiten Transistoren in dem Signalweg durch die Verzögerungsschaltung (16).
System (10) nach Anspruch 6, dadurch gekennzeichnet, dass das Einstellmittel (26) ein Mittel enthält zum Empfangen und Speichern von Eingabedaten zum Steuern der Anzahl der zweiten Transistoren, die in dem Signalweg durch die Verzögerungsschaltung enthalten sind.
System (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die integrierte Schaltung (12) eine programmierbare Logikvorrichtung ist.
System (10) nach Anspruch 6, dadurch gekennzeichnet, dass die integrierte Schaltung (12) eine feldprogrammierbare Toranordnung (FGPA) ist mit einer Vielzahl von Logikblöcken, welche die ersten Transistoren enthalten und die miteinander verbunden sind, um den Signalweg und die Verzögerungsschaltung auf eine durch die Eingabedaten gesteuerte Weise zu bilden.
System (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerungsmittel (18) eine Verzögerung-Verriegelungsschleifen-Steuerungsvorrichtung aufweist.
System (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste und das zweite periodische Referenzsignal eine Einschaltdauer von 50% haben.
System (10) nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, dass das Mittel zum Erzeugen eines zweiten Referenzsigals mit einer Phase, die im wesentlichen sowohl durch die Temperatur der integrierten Schaltung (12) als auch durch die Grösse des Stromversorgungssignals beeinflusst wird, einen zweiten Ringoszillator (52) aufweist, der an der integrierten Schaltung (12) implementiert ist, zum Erzeugen eines periodischen zweiten Referenzsignals.
System (10) nach Anspruch 12, dadurch gekennzeichnet, dass der zweite Ringoszillator (52) durch eine Vielzahl zweiter Transistoren gebildet ist, wobei eine Periode des zweiten Referenzsignals eine Funktion von der Grösse des der integrierten Schaltung (12) zugeführten Stromversorgungssignals (VDD) und von der Anzahl der den zweiten Ringoszillator (52) bildenden Transistoren ist.
System (10) nach Anspruch 13, welches ausserdem ein Mittel (26) aufweist zum selektiven Einstellen der Anzahl der zweiten Transistoren, welche den zweiten Ringoszillator (52) bilden.
System (10) nach einem der Ansprüche bis 14, dadurch gekennzeichnet, dass die integrierte Schaltung (12) eine programmierbare Logikvorrichtung ist.
System (10) nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass die integrierte Schaltung (12) eine feldprogrammierbare Toranordnung ist.