DE60001600T2

DE60001600T2 - Methode zur Herstellung von vertikalen Transistoren

Info

Publication number: DE60001600T2
Application number: DE60001600T
Authority: DE
Inventors: John Michael Hergenrother; Donald Paul Monroe; Gary Robert Weber
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 1999-06-18
Filing date: 2000-06-06
Publication date: 2003-11-13
Anticipated expiration: 2020-06-07
Also published as: EP1063694B1; JP2001057427A; KR20010029807A; EP1063694A1; US6197641B1; DE60001600D1; KR100392278B1

Description

HINTERGRUND DER ERFINDUNG

Technisches Gebiet

Die vorliegende Erfindung ist gerichtet auf ein Verfahren zur Herstellung vertikaler Transistoren.

Fachlicher Hintergrund

Bei integrierten Schaltungen besteht ein Trend zu höherer Bauteildichte, um die Anzahl der Bauteile pro Einheitsfläche zu erhöhen. Die Bauteildichte wird erhöht, indem einzelne Bauteile kleiner ausgelegt werden und die Bauteile dichter aneinander plaziert werden. Die Bauteilabmessungen (genannt Feature Size oder Designregeln) verringern sich von 0,25 um auf bis zu 0,18 um und darunter. Es wird auch angestrebt, den Abstand zwischen den Bauteilen in entsprechender Weise zu verkleinern.
Derzeit haben die meisten MOS- (metal oxide semiconductor bzw. Metalloxidhalbleiter) Transistoren einen planaren Aufbau. In einem planaren MOS-Bauteil ist die Richtung des Stromflusses parallel zur Ebene der Substratoberfläche. Obwohl Bedarf nach einer Verkleinerung der Größe dieser Bauteile besteht, um eine erhöhte Bauteildichte zu erzielen, wird die Fertigung dieser kleinen Bauteile immer schwieriger. Insbesondere wird die Lithographie extrem schwierig, wenn die Bauteilabmessungen unter die Wellenlänge der Strahlung sinken, welche benutzt wird, um ein Bild eines Musters in ein strahlungssensitives Material zu zeichnen.
Eine vertikale Bauteilauslegung, die beschrieben ist in Takato, H., et al., "Impact of Surrounding Gate Transistor (SGT) for Ultra-High-Density LSTs" IEEE Transactions an Electron Devices, Vol. 38 (3), Seiten 573-577 (1991), wurde als Alternative zur in höherem Maße platzverbrauchenden planaren Bauteilauslegung vorgeschlagen. Eine schematische Darstellung des Bauteils ist in Fig. 1 gegeben. Das Bauteil 10 hat eine Source 15, einen Drain 20 und einen Kanal 25. Die Länge des Kanals 25 ist rechtwinklig zur Oberfläche des Substrats 30 angeordnet, auf dem das Bauteil 10 geformt ist. Das Bauteil wird vertikaler Transistor genannt, weil die Länge des Kanals rechtwinklig zur Substratoberfläche steht. Ein Gate 35 umgibt den Kanal 25.
US-Patent Nr. 5,136,350 beschreibt einen Trench- MOSFET. Der MOSFET hat einen projizierten Siliziumabschnitt, der auf einem Diffusionsbereich eines Halbleiterkörpers gebildet ist. Der projizierte Siliziumabschnitt ist T-förmig ausgelegt, was erreicht wird, indem ein Loch in eine Oxidschicht geformt wird und Polysilizium in sowohl das Loch als auch auf die Oxidschicht aufgetragen wird, in der das Loch definiert ist. Ein Teil der auf dem Oxid gebildeten Polysiliziumschicht wird entfernt, wobei das Polysilizium, das in dem Loch gebildet wurde und der Anteil der Polysiliziumschicht um das Loch bestehen bleiben. Auf diese Weise wird das Polysilizium T-förmig ausgelegt, wobei der schmälere Teil im Loch liegt und der breitere Teil oben auf dem Loch gebildet wird. Der Drain-Abschnitt des Bauteils wird im breiten Abschnitt des Polysiliziums gebildet.
Obwohl vertikale MOSFETs (metal oxide semiconductor field effect transistors bzw. Metalloxid-Halbleiter- Feldeffekttransistoren) dichter gepackt werden können als planare MOSFETs, sind viele Verfahrensschritte bei der Herstellung vertikaler Transistoren nicht trivial. Ein Verfahren, das die Herstellung vertikaler MOSFETs erleichtert und effizienter gestaltet, ist deshalb wünschenswert.

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß eines Aspekts der Erfindung wird ein Verfahren zur Herstellung eines vertikalen Transistors bereitgestellt, das folgende Schritte umfaßt: Bilden eines ersten Bauteilbereichs in einem Halbleitersubstrat, welcher aus der Gruppe bestehend aus einem Source-Bereich und einem Dram-Bereich eines Halbleiterbauteils gewählt ist; Bilden eines Mehrschichtstapels über dem ersten Bauteilbereich, wobei der Mehrschichtstapel mindestens eine erste Schicht aus einem ersten elektrisch isolierenden Material, eine zweite Schicht aus einem Material und eine dritte Schicht aus einem zweiten elektrisch isolierenden Material umfaßt, wobei die zweite Schicht zwischen der ersten und der dritten Schicht liegt; Bilden eines Fensters in dem Mehrschichtstapel, wobei das Fenster am ersten Bauteilbereich endet; komplettes Füllen des Fensters mit Halbleitermaterial. wodurch ein Halbleiterstöpsel innerhalb des Mehrschichtstapels gebildet wird und wobei der Halbleiterstöpsel ein erstes Ende und ein zweites Ende aufweist, wobei das erste Ende mit dem ersten Bauteilbereich in Kontakt ist, das zweite Ende einen zweiten Bauteilbereich bildet, der aus der Gruppe bestehend aus einem Source-Bereich und einem Drain-Bereich gewählt ist, und einer der ersten oder zweiten Bauteilbereiche ein Source-Bereich und der andere ein Drain-Bereich ist; Entfernen eines Teils der dritten Schicht derart, daß ein Teil der dritten Schicht weiterhin an den Halbleiterstöpsel angrenzt und die zweite, unter dem entfernten Teil liegende Schicht freigelegt wird; Entfernen der zweiten Schicht, wodurch ein Seitenwandteil des Halbleiterstöpsels freigelegt wird; Bilden einer Schicht aus dielektrischem Material auf dem freigelegten Seitenwandteil des Halbleiterstöpsels; Bilden einer Gate-Elektrodenschicht in Kontakt mit der Schicht aus dielektrischem Material.
Die vorliegende Erfindung ist gerichtet auf ein Verfahren zur Herstellung eines vertikalen MOSFET. In dem Verfahren wird ein Mehrschichtstapel aus Material auf einem Halbleitersubstrat geformt. Beispiele für geeignete Halbleitersubstrate umfassen Siliziumsubstrate und Siliziumauf-Isolator (501) Substrate. Der Oberflächenbereich des Siliziumsubstrats wurde stark dotiert (z. B. ein Dotierungsgrad von mehr als 1 · 1019 Atome/cm³ an Dotiersubstanz). Der Mehrschichtstapel weist mindestens drei Schichten auf. Die erste Schicht ist ein elektrisch isolierendes Material, z. B. Siliziumnitrid. Die erste Schicht des isolierenden Materials hat eine Dicke im Bereich von ungefähr 25 nm bis ungefähr 250 nm. Die Dicke der ersten Schicht wird so gewählt, daß die Kapazität zwischen Gate und Source bzw. Gate und Drain (abhängig davon, ob die Source oder der Drain in das Substrat gebildet ist) ausreichend klein ist. Diese Überlegung bevorzugen eine Dicke, die im oberen Teil des oben beschriebenen Bereichs liegt. Die Dicke der ersten Schicht wird auch derart gewählt, daß der Reihenwiderstand der Source/Drain-Ausdehnung ausreichend klein ist und die Ausdiffusion aus dem stark dotierten Bereich des Substrats, um die Source/Drain-Ausdehnung zu bilden, leicht erreicht ist. Diese Überlegungen bevorzugen eine Dicke im unteren Teil des oben beschriebenen Bereichs. Einem Fachmann ist es möglich, aufgrund der oben beschriebenen Überlegungen und auch aufgrund anderer, diese spezielle Ausführungsform betreffende Überlegungen, eine geeignete Dicke zu wählen.
Eine zweite Materialschicht wird über die erste Materialschicht gebildet. Allerdings hat die zweite Materialschicht (z. B. Siliziumdioxid (SiO&sub2;)) einen signifikant unterschiedlichen Ätzwiderstand bezüglich einem gewählten Ätzmittel als das isolierende Material der ersten Schicht. Insbesondere ist für das gewählte Ätzmittel die Ätzgeschwindigkeit des Materials der zweiten Schicht wesentlich größer als die Ätzgeschwindigkeit des isolierenden Materials der ersten Schicht. Es ist vorteilhaft, wenn die Ätzgeschwindigkeit der zweiten Materialschicht in dem gewählten Ätzmittel wenigstens zehn mal schneller ist als die Ätzgeschwindigkeit der ersten Materialschicht. Für das gewählte Ätzmittel ist die Ätzgeschwindigkeit des Materials der zweiten Schicht ebenfalls wenigstens zehn mal schneller als die Ätzgeschwindigkeit eines Halbleitermaterials, in das der Kanal des Bauteils gebildet wird. Kristallines Silizium ist ein Beispiel für solch ein Halbleitermaterial. Es ist vorteilhaft, wenn die Ätzgeschwindigkeit des Materials der zweiten Schicht wenigstens 100 mal schneller ist als die Ätzgeschwindigkeit des Halbleitermaterials.
Die Dicke der zweiten Materialschicht ist so gewählt, daß sie die physikalische Gate-Länge des Bauteils definiert. Grund dafür, ist, daß die zweite Schicht eine Opferschicht ist, d. h. sie wird wieder entfernt und das Gate des Bauteils wird in dem Raum gebildet, der durch diese Schicht begrenzt ist. Legt man die Gate-Länge auf diese Weise fest, so kann man die Gate-Länge wesentlich besser steuern als mit konventionellen Lithographietechniken und darauffolgender Musterübertragung mittels Trockenätztechniken erreichbar ist.
Eine dritte Materialschicht wird über der zweiten Schicht gebildet. Das für die dritte Schicht ausgewählte Material ist ein elektrisch isolierendes Material. Es ist vorteilhaft, wenn das isolierende Material der dritten Schicht in dem gewählten Ätzmittel eine niedrigere Ätzgeschwindigkeit aufweist als das Material der zweiten Schicht. Es ist vorteilhaft, wenn in dem gewählten Ätzmittel das Verhältnis der Ätzgeschwindigkeit des Materials in der zweiten Schicht zu der Ätzgeschwindigkeit des Materials in der dritten Schicht wenigstens zehn zu eins beträgt. Bezüglich einer Verfahrenserleichterung ist es vorteilhaft, wenn das Material der ersten Schicht mit dem Material der dritten Schicht identisch ist.
Die Deckschicht des wenigstens dreischichtigen Stapels ist eine Stopschicht, welche die unterliegende Struktur vor folgenden Bearbeitungsschritten (z. B. chemisch-mechanisches Polieren) schützt. Ist die dritte Schicht kein geeigneter Stopper für folgendes chemisch-mechanisches Polieren, so wird eine vierte Schicht (z. B. Siliziumnitrid) über der Struktur gebildet. Die vierte Schicht wirkt auch als Dotiersubstanz-Diffusionsbarriere. Insbesondere verhindert die Schicht, daß Dotiersubstanz während der weiteren Bearbeitung aus dem unter der vierten Schicht liegenden Material. in das oberhalb der vierten Schicht liegende Material, oder in die Umgebung diffundiert.
Ein Fenster oder Schlitz (im Folgenden einfach als Fenster bezeichnet) wird daraufhin in die dreischichtige Struktur geätzt (der Einfachheit halber bezieht sich diese Beschreibung nur auf die dreischichtige Struktur) bis zur stark dotierten Oberfläche des Siliziumsubstrats. Die Abmessungen des Fensters werden bestimmt durch die Größenbeschränkungen des speziellen Bauteils und durch die Limitierungen der für die Bildung des Fensters benutzten Lithographietechniken. Das Fenster wird mit konventionellen Lithographietechniken gebildet: Insbesondere wird über der dreischichtigen Struktur eine Maske gebildet, indem eine Schicht aus Energie-definierbarem Material darauf gebildet wird, und ein Bild eines Musters in die Schicht aus Energie-definierbarem Material gezeichnet wird. Das Muster wird dann entwickelt und nur der Abschnitt der dreischichtigen Struktur, der durch die Maske freigelegt wird, ist der Abschnitt, der den Abmessungen und der Plazierung des gewünschten Fensters oder Spalts entspricht. Dann wird das Fenster in die dreischichtige Struktur geätzt. Nachdem das Fenster geätzt ist, werden die Abschnitte der Maske, die und der Substratoberfläche zurückbleiben, mittels dem Fachmann wohlbekannten konventionellen Hilfsmitteln entfernt.
Dann wird das Fenster mit Halbleitermaterial gefüllt. Obwohl das Halbleitermaterial entweder kristallin, polykristallin oder amorph sein kann, ist das Halbleitermaterial typischerweise ein kristallines Material, wie beispielsweise Silizium, Silizium-Germanium oder Silizium-Germanium- Kohlenstoff. Das kristalline Halbleitermaterial muß in der Zusammensetzung nicht einheitlich sein. Das kristalline Halbleitermaterial ist entweder dotiert oder undotiert. Techniken zum Bilden von kristallinen Halbleitermaterialien in Fenstern sind dem Fachmann wohlbekannt. In einer Technik wird beispielsweise das kristalline Material im Fenster oder im Spalt durch selektives epitaxiales Wachstum gebildet. In einem anderen Ausführungsbeispiel wird eine amorphe Schicht aus Halbleitermaterial auf das Substrat abgeschieden und alle Materialien bis auf das im Fenster abgeschiedene Halbleitermaterial werden entfernt. Das amorphe Halbleitermaterial wird dann ausgeglüht, um das Material zu rekristallisieren (solid phase epitaxy bzw. Festphasenepitaxie).
Der Kanal des Bauteils und die Source- und Drain- Ausdehnungen des Bauteils werden in dem Halbleiter- (z. B. Silizium) Stöpsel gebildet, der in dem Fenster gebildet wird. Deshalb ist der Siliziumstöpsel in bestimmten Bereichen dotiert. Die Konzentration und Verteilung der n-Typ- und p-Typ-Dotiersubstanzen im Stöpsel wird gesteuert, um die gewünschte Bauteilfunktion zu erreichen. Folglich sind die Konzentration und die Verteilung der Dotiersubstanzen weitgehend eine Frage der Auslegung. Verschiedene Methoden, den Siliziumstöpsel zu dotieren, sind als geeignet denkbar, um die gewünschte Konzentration und Verteilung von Dotiersubstanzen zu erreichen.
In einem Ausführungsbeispiel wird ein dotierter Siliziumstöpsel geformt, entweder in-situ während dem Wachstum, durch Implantation, nachdem der Stöpsel gebildet wurde, oder durch ein anderes geeignetes Hilfsmittel. Um die Source- und Drain-Ausdehnungen und/oder ein laterales Dotierprofil im Kanal des Bauteils zu erzeugen, können die Dotiersubstanzen auch von einer oder mehrerer der angrenzenden Mehrfachmaterialschichten (d. h. der Mehrfachmaterialschichten, in denen das kristalline Halbleiter-gefüllte Fenster gebildet ist) aus in den Stöpsel getrieben werden. Diese Technik ist als solid phase diffusion bzw. Festkörperdiffusion bekannt. Bei der Festkörperdiffusion wird ein dotiertes Oxid (z. B. Siliziumdioxid) als Quelle für Dotiersubstanz genutzt. Das Siliziumdioxid ist mit der gewünschten Dotiersubstanz (z. B. Arsen, Phosphor oder Bor) dotiert. Bei erhöhten Temperaturen wird die Dotiersubstanz von dem dotierten Oxid in das angrenzende kristalline Halbleitermaterial getrieben. Diese Technik ist vorteilhaft, weil der dotierte Bereich durch die Grenzfläche zwischen dem Stöpsel und der Materialschicht begrenzt ist, welche als Dotiersubstanzquelle genutzt wird. Diese Technik erlaubt die Bildung von selbstausgerichteten Bauteilbereichen im Siliziumstöpsel. Hier umfassen die Bauteilregionen Source/Drain- Ausdehnungen (d. h.. Source- und Drain-Ausdehnungsregionen, die mit dem Gate ausgerichtet sind) und den Kanal des Bauteils. Ein Fachmann wird einsehen, daß jede Kombination der oben beschriebenen Dotiertechniken genutzt werden kann, um die gewünschte Verteilung und Konzentration von Dotiersubstanzen im Siliziumstöpsel zu erzielen.
Einem Fachmann ist die Methode geläufig, mittels der Dotiersubstanzen in-situ zur Bildung einer Materialschicht mittels chemischer Dampfabscheidung eingeführt werden, und entsprechende Techniken werden hier nicht detailliert beschrieben. Im Allgemeinen werden die Dotiersubstanzen bei der Abscheidung des Materials in die Atmosphäre am entsprechenden Punkt eingeführt, so daß sich die Dotiersubstanzen in der gewünschten Konzentration am gewünschten Ort im Siliziumstöpsel befinden. In anderen Ausführungsbeispielen werden Dotiersubstanzen in den Kanal implantiert, nachdem der Kanal gebildet ist, oder sie werden aus dem stark dotierten Substrat in den Boden des Stöpsels herausdiffundiert.
Nachdem der dotierte Silizium- (oder anderer Halbleiter) Stöpsel gebildet ist, wird noch eine weitere Materialschicht über dem Substrat gebildet. Die Materialschicht hat einen Ätzwiderstand in dem gewählten Ätzmittel, der vergleichbar ist mit dem Ätzwiderstand der ersten und dritten Materialschichten. Aus Sicht des Herstellungsprozesses ist es vorteilhaft, wenn diese Materialschicht aus dem gleichen Material besteht wie die dritte Materialschicht.
Mittels konventioneller Lithographietechniken wird noch eine weitere Ätzmaske über dem Substrat gebildet. Diese Ätzmaske ist derart strukturiert, daß der über dem Siliziumstöpsel liegende Teil der Materialschicht, sowie der an den Stöpsel angrenzende Teil dieser Schicht nicht durch die Maske hindurch freigelegt werden. Die resultierende Maskenstruktur wird dann anisotrop bis zur zweiten Materialschicht geätzt. Als Resultat der Ätzung wird der Teil der zweiten Schicht freigelegt, der unter dem unmaskierten Teil der Struktur liegt. Die resultierende Struktur wird dann isotrop geätzt. Als Resultat der Ätzung und des Unterschieds zwischen der Ätzgeschwindigkeit der zweiten Materialschicht und der ersten und dritten Materialschichten, wird die zweite Materialschicht komplett entfernt, aber die erste Materialschicht und der Teil der dritten, vierten und fünften Materialschichten, die über dem und angrenzend an das Kopfende des Siliziumstöpsels liegen, bleiben erhalten. Als Ergebnis dieser Ätzung wird der Teil des Siliziumstöpsels freigelegt, welcher der Dicke der zweiten Schicht entspricht. Der freigelegte Teil des Siliziumstöpsels begrenzt die Gate-Länge des gebildeten Bauteils.
Optional wird das Substrat dann Bedingungen ausgesetzt, die eine Schicht aus thermischem Oxid auf dem freigelegten Teil des Siliziumstöpsels wachsen lassen. Die Schicht aus thermischem Oxid wird dann mittels konventionellen Hilfsmitteln (z. B. wasserhaltige Fluorwasserstoffsäure oder wasserfreie Fluorwasserstoffsäure) entfernt. Diese weitere der Opferung dienende Oxidation wird durchgeführt, um Defekte und/oder Beschädigungen in den Seitenwänden zu reparieren.
Abhängig von der Dicke des Opferoxids kann die Opferoxidation auch dazu verwendet werden, die Suszeptibilität des Bauteils gegenüber Kurzkanal-Effekten zu reduzieren. Dies ist für das Ausführungsbeispiel relevant, bei welchem eine oder mehrere der Materialschichten als Dotiersubstanzquellen genutzt werden, um die Source- und Drain- Ausdehnungen des Bauteils zu bilden. Ist das Opferoxid einmal entfernt, hinterläßt es eine Aussparung im Siliziumstöpsel. Für einen gegebenen Flächenwiderstand in den Source- und Drain-Ausdehnungen werden Kurzkanal-Effekte reduziert, indem die Oberfläche der Kanalregion im Siliziumstöpsel zurückgesetzt wird gegenüber der Oberfläche der Source- und Drain-Ausdehnungsregionen im Siliziumstöpsel. Auf diese Weise können die Source- und Drain-Ausdehnungen tiefer gestaltet werden als die Verbindungstiefe, wie sie vom Kanal des Bauteils aus gesehen wird. Insbesondere wird, nachdem das Opferoxid entfernt wurde, ein Gate-Oxid auf einem zurückgesetzten Bereich des Stöpsels gebildet, welcher aus der Bildung und der Entfernung des Opferoxids stammt. Wenn das Gate-Oxid durch ein thermisches Oxidationsverfahren geformt wird, wird das Oxid an den Seiten der Aussparung (die an die Source/Drain-Ausdehnungen angrenzenden Teile) für bestimmte Orientierungen des Ausgangssubstrats (z. B. [100]-Si) dicker als der Boden der Aussparung (der an den Kanal angrenzende Teil). Dies führt zu niedrigeren Gate/Source- und Gate/Drain-Überlappkapazitäten.
Für Stöpsel bestimmter Auslegung (z. B. zylindrisch) ist die Bildung des thermischen Oxids auf dem Halbleiterstöpsel ein selbst-beschränkender Prozeß. Ein selbst- beschränkender Prozeß für die Bildung von Siliziumoxid ist beschrieben in Liu, H. I., et al., "Self-Limiting Oxidation tor Fabricating Sub-5 nm Silicon Nanowires", Appl. Phys. Lett., Vol. 64, Nr. 11, Seiten 1383-1385 (1994), was hiermit in die Beschreibung miteingebunden ist. Der Prozeß ist selbst-beschränkend, weil nach einer ausreichend langen Oxidation in einem bestimmten Temperaturbereich (z. B. 700ºC bis 1100ºC) die Dicke des Oxids nicht weiter zunehmen wird.
Folglich ist es in bestimmten Ausführungsbeispielen nicht mehr nötig, die Bildung des Opferoxids zu überwachen. Wird die gewünschte Dicke des Opferoxids ermittelt, kann unter bestimmten Bedingungen festgestellt werden, ob diese eine selbst-beschränkende Dicke ist. Wenn dies der Fall ist, wird das Opferoxid unter diesen Bedingungen gebildet. Die Dauer der Oxidbildung wird derart gewählt, daß sicherstellt wird, daß die Oxidbildung bis zu ihrer selbst- beschränkenden Dicke fortgeschritten ist. In diesem Ausführungsbeispiel ist es nicht nötig, die Dicke des Oxids zu überwachen, um zu ermitteln, wann die gewünschte Dicke erreicht ist. Die gewünschte Dicke wird nach einer bestimmten Zeit erreicht. Diese Technik der selbst-beschränkten Opferoxidation kann auch genutzt werden, um einen sehr dünnen (z. B. weniger als 50 nm dünn), aber gleichförmigen Halbleiterstöpsel zurückzulassen. Diese gesteuerte Verminderung der Dicke des Halbleiterstöpsels kann das Kurzkanal- Leistungsverhalten des Bauteils signifikant verbessern.
Wie bereits bemerkt wurde, wird nach Entfernung der Schicht aus thermischem Oxid eine Schicht aus Gate- Dielektrikum (z. B. Siliziumdioxid oder andere geeignete Materialien mit hohen Dielektrizitätskonstanten) auf dem freigelegten Teil des Siliziumstöpsels gebildet. Beispiele für andere, als Gate-Dielektrikum geeignete Materialien umfassen Siliziumnitrid, Siliziumoxynitrid und Metalloxide (z. B. Tantalpentoxid, Titanoxid und Aluminiumoxid). Die Dicke des Gate-Dielektrikums reicht von ungefähr 1 nm bis ungefähr 20 nm. Die gewählte Dicke wird von der Dielektrizitätskonstante das dielektrischen Materials abhängen.
In einem Ausführungsbeispiel wird die dielektrische Gate-Schicht aus Siliziumdioxid gebildet, indem das Substrat in einer sauerstoffhaltigen Atmosphäre auf eine Temperatur im Bereich von ungefähr 700ºC bis ungefähr 1100ºC erhitzt wird. Sowohl Schmelzoxidation (bzw. furnace oxidation) als auch schnelle thermische Oxidation (bzw. rapid thermal oxidation) werden als geeignet erachtet. Ebenso werden andere Verfahren, wie chemische Dampfabscheidung (bzw. chemical vapor deposition), Dampfstrahlabscheidung (bzw. jet vapor deposition) oder Atomschichtabscheidung (bzw. atomic layer deposition) als für die Bildung des Gate-Dielektrikums geeignet erachtet. Bedingungen für die Bildung eines Gate-Dielektrikums der gewünschten Dicke sind dem Fachmann wohlbekannt.
Eine Gate-Elektrode wird dann gebildet, indem eine ausreichend ausgelegte Schicht aus geeignetem Gate-Material (z. B. in-situ dotiertes amorphes Silizium) auf das Substrat abgeschieden wird. Die Schicht wird strukturiert und anschließend rekristallisiert, um das Gate zu bilden. Die Gestalt des Gates ist weitgehend eine Frage der Auslegung. Das Gate umgibt jedoch den Teil des Siliziumstöpsels, auf dem das Gate-Oxid gebildet ist.

KURZBESCHREIBUNG DER ZEICHNUNG

Fig. 1 ist eine schematische Seitenansicht eines vertikalen Transistors.
Fig. 2A-2J illustrieren den Verfahrensablauf eines Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 3A-3P illustrieren den Verfahrensablauf eines zweiten Ausführungsbeispiels der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG

Die vorliegende Erfindung richtet sich auf ein Verfahren zur Herstellung eines vertikalen Transistors. Bei dem Verfahren werden verschiedene Materialschichten auf einer Siliziumsubstratoberfläche gebildet, in der entweder eine Source-Region oder eine Drain-Region für das Bauteil gebildet wird. Die Mehrfachschichten haben verschiedene Ätzwiderstände in einem gewählten Ätzmittel. Eine der Schichten in der Mehrschichtstruktur ist eine Opferschicht, die benutzt wird, um die physikalische Gate-Länge des Bauteils zu begrenzen. Insbesondere definiert die Dicke und die Plazierung der Opferschicht die Dicke und Plazierung des Gates des vertikalen Transistors.
Ein Ausführungsbeispiel der vorliegenden Erfindung wird unter Bezug auf die Fig. 2A-2J beschrieben. Bezugnehmend auf Fig. 2A wird eine stark dotierte Source-Region 105 im Siliziumsubstrat 100 gebildet. In diesem Ausführungsbeispiel wird die Source-Region des Bauteils in dem Silicumsubstrat gebildet und die Drain-Region wird oben auf dem anschließend gebildeten vertikalen Kanal gebildet. In einem anderen Ausführungsbeispiel wird die Drain-Region in dem Substrat gebildet und die Source-Region wird oben auf dem anschließend gebildeten vertikalen Kanal gebildet. Gegenstand dieser Beschreibung ist das Ausführungsbeispiel, bei welchem die Source-Region in dem Substrat gebildet wird. Ausgehend von dieser Beschreibung könnte ein Fachmann leicht ein Bauteil bilden, bei welchem die Drain-Region in dem Siliziumsubstrat gebildet wird und die Source-Region oben auf dem anschließend gebildeten vertikalen Kanal gebildet wird.
Die Tiefe der stark dotierten Source-Region, die Konzentration der Dotiersubstanz darin und die Art der Dotiersubstanz (d. h. n-Typ oder p-Typ) sind eine Frage der Auslegung. Als geeignet erachtet wird eine stark dotierte Source-Region 105, bei der die Dotiersubstanz Phosphor (P), Arsen (As), Antimon (Sb) oder Bor (8) ist, die maximale Konzentration der Dotiersubstanz im Bereich von ungefähr 1 · 10¹&sup9; Atome/cm³ bis ungefähr 5 · 10²&sup0; Atome/cm³ liegt, und die Tiefe der Region im Substrat weniger als ungefähr 500 nm beträgt.
Bezugnehmend auf Fig. 2B werden drei Materialschichten 110, 115 und 120 über der stark dotierten Source-Region 105 in dem Siliziumsubstrat 100 gebildet. Die erste Materialschicht 110 ist ein elektrisch isolierendes Material, wie z. B. Siliziumnitrid. Die Materialschicht 110 isoliert die tiefe Source-Region 105 elektrisch von der darüberliegenden Gate-Elektrode (155 in Fig. 2J). Folglich besteht die Materialschicht 110 aus einem Material und weist eine Dicke auf, die mit diesem Ziel in Übereinstimmung steht. Eine Dicke im Bereich zwischen ungefähr 10 nm bis ungefähr 250 nm wird für die Materialschicht 110 als geeignet erachtet.
Eine zweite Materialschicht 115 wird über der ersten Materialschicht 110 gebildet. Allerdings weist das Material der zweiten Schicht 115 einen signifikant unterschiedlichen Ätzwiderstand gegenüber einem gewählten Ätzmittel als das isolierende Material der ersten Schicht 110 auf. Insbesondere ist für das gewählte Ätzmittel die Ätzgeschwindigkeit des Materials der zweiten Schicht 115 viel größer als die Ätzgeschwindigkeit des isolierenden Materials der ersten Schicht 110. Es ist vorteilhaft, wenn für das gewählte Ätzmittel die Ätzgeschwindigkeit des Materials der zweiten Schicht 115 viel größer ist als die Ätzgeschwindigkeit eines Halbleitermaterials, in dem der Kanal des Bauteils gebildet wird (d. h. das Stöpselmaterial (130 in Fig. 2D)) Kristallines Silizium ist ein Beispiel für ein geeignetes Halbleiterstöpselmaterial.
Durch die Wahl der Dicke der zweiten Materialschicht 115 wird die physikalische Gate-Länge des Bauteils definiert. Grund dafür ist, daß diese zweite Schicht 115 eine Opferschicht ist, d. h., sie wird wieder entfernt werden und das Gate des Bauteils wird in dem Raum gebildet werden, der durch diese Schicht begrenzt ist. Wenn die der Opferung dienende zweite Schicht 115 entfernt wird, wird das Gate- Oxid (150 in Fig. 2H) gebildet auf dem, was der Kanal des Bauteils werden wird.
Eine dritte Materialschicht 120 wird über der zweiten Schicht 115 gebildet. Das für die dritte Schicht 120 gewählte Material ist ein elektrisch isolierendes Material. Es ist vorteilhaft, wenn das isolierende Material in der dritten Schicht 120 eine niedrigere Ätzgeschwindigkeit in dem gewählten Ätzmittel aufweist als das Material der zweiten Schicht 115. Es ist vorteilhaft, wenn in dem gewählten Ätzmittel das Verhältnis der Ätzgeschwindigkeit des Materials in der zweiten Schicht 115 zu der Ätzgeschwindigkeit des Materials in der dritten Materialschicht 120 mindestens zehn zu eins beträgt.
Bezugnehmend auf Fig. 2C wird eine Öffnung, wie z. B. ein Fenster oder ein Spalt 125 (der Einfachheit halber wird Fenster oder Spalt im Folgenden einfach als Fenster bezeichnet), dann durch die drei Schichten 110, 115 und 120 geätzt bis zur stark dotierten Oberfläche 105 des Siliziumsubstrats 100. Die Querschnittdicke (horizontale Abmessung im Querschnitt) des Fensters wird bestimmt durch die Größenbeschränkungen für das jeweilige Bauteil und die Einschränkungen der Lithographietechniken, die zur Bildung des Fensters benutzt werden. Die Länge des Spalts (die Länge, die rechtwinklig zu sowohl der horizontalen Abmessung im Querschnitt als auch der vertikalen Richtung ist) ist weitgehend eine Frage der Auslegung. Für eine gegebene horizontale Abmessung im Querschnitt wird der Strom, der durch den in der Öffnung gebildeten Leiter fließt, mit zunehmender Spaltlänge zunehmen. Das Fenster wird mittels konventionellen Lithographietechniken gebildet.
Bezugnehmend auf Fig. 2D wird das Fenster 125 dann mit einem Einkristall-Halbleitermaterial, wie beispielsweise Silizium 130, gefüllt. Andere Beispiele für kristalline Halbleitermaterialien umfassen Silizium-Germanium und Silizium-Germanium-Kohlenstoff. Das kristalline Halbleitermaterial ist entweder dotiert oder nicht dotiert. Techniken zur Bildung kristalliner Halbleitermaterialien in Fenstern sind dem Fachmann wohlbekannt. Beispielsweise wird das kristalline Material in dem Fenster 125 durch selektives epitaxiales Wachstum gebildet. In einer anderen Ausführungsform wird eine amorphe Schicht aus Halbleitermaterial auf die Oberfläche des Substrats abgeschieden, und alle, außer dem Halbleitermaterial 130, werden in das Fenster 125 abgeschieden, und ein kleiner Stöpsel 131 am oberen Ende des Fensters 125 wird entfernt. Das amorphe Halbleitermaterial wird dann ausgeglüht, um das Material zu rekristallisieren.
Der in dem Fenster 125 gebildete Halbleiter (z. B. Silizium)-Stöpsel wird der Kanal des Bauteils. Deshalb wird der Siliziumstöpsel 130 dotiert, um den Kanal (nicht gezeigt) sowie die Source- und Drain-Ausdehnungen (auch nicht gezeigt) zu bilden. Dotiersubstanzen eines Typs (d. h. n-Typ oder p-Typ) werden in den Siliziumstöpsel 130 eingeführt, um die Source- und Drain-Ausdehnungen zu bilden, und Dotiersubstanzen des entgegengesetzten Typs werden in den Stöpsel eingeführt, um den Kanal zu bilden. Für die Dotierung des Siliziumstöpsels werden eine Vielzahl verschiedener Methoden als geeignet erachtet. In-situ-Dotierung des Siliziumstöpsels während seiner Bildung oder Implantation vors Dotiersubstanzen in den Siliziumstöpsel nach seiner Bildung werden als geeignete Mittel erachtet.
Dotiersubstanzen können in den Einkristall- Siliziumstöpsel 130 getrieben werden, indem die Schichten 110 und 120 als Quellen der Dotiersubstanz für die Source- und Drain-Ausdehnungen genutzt werden. Diese Technik ist als Festkörperdiffusion bekannt, bei der ein Oxid (z. B. Siliziumdioxid) als Dotiersubstanzquelle genutzt wird. Das Siliziumdioxid ist mit der gewünschten Dotiersubstanz (z. B. Arsen, Phosphor und Bor) dotiert. Bei erhöhten Temperaturen wird die Dotiersubstanz aus dem dotierten Oxid in das angrenzende nicht dotierte (oder mit Dotiersubstanz entgegengesetzten Typs dotierte) kristalline Halbleitermaterial getrieben. Diese Technik ist vorteilhaft, weil dabei der Dotierbereich durch die Schnittfläche zwischen dem Halbleiterstöpsel 130 und der Materialschicht (bzw. den Materialschichten) 110 und 120 definiert wird, welche als Dotiersubstanzquelle genutzt wird. Diese Technik ermöglicht die Bildung selbstausgerichteter Source/Drain-Ausdehnungen (d. h. die Source/Drain-Ausdehnungen sind mit dem Gate ausgerichtet). Beispiele für Festkörperdiffusionstechniken sind beschrieben in Ono, M., et al., "Sub-50 nm Gate Length N-MOSFETS with 10 nm Phosphorous Source and Drain Junctions", IEDM93, Seiten 119-122 (1993) und Saito, M., et al., "An SPDD D-MOSFET Structure Suitable for 0.1 and Sub 0.1 Micron Channel Length and Its Electrical Characteristics", IEDM92, Seiten 897-900 (1992), die hiermit in die Beschreibung mitaufgenommen sind.
Einem Fachmann sind die Methoden geläufig, mittels derer Dotiersubstanzen in-situ eingeführt werden, während eine Materialschicht mittels chemischer Dampfabscheidung gebildet wird, und solche Techniken werden hier nicht im Detail behandelt. Im Allgemeinen werden die Dotiersubstanzen in die Atmosphäre am entsprechenden Punkt bei der Abscheidung des Materials eingeführt, so daß die Dotiersubstanzen sich am gewünschten Ort und in der gewünschten Konzentration im Siliziumstöpsel befinden. In anderen Ausführungsbeispielen werden die Dotiersubstanzen in den Kanal implantiert, nachdem der Kanal gebildet wurde, und werden dann aus dem stark dotierten Substrat in den Boden des Stöpsels hinausdiffundiert, um eine Source/Drain-Ausdehnungsregion zu bilden. Ionenimplantation ist ein geeignetes Mittel zur Bildung der Source/Drain-Ausdehnungsregionen am oberen Ende oder im Boden des Stöpsels.
Nachdem das Fenster 125 mit Einkristall-Silizium 130 gefüllt ist, wird eine vierte Schicht aus isolierendem Material 135 über dem Substrat gebildet, wie es in Fig. 2E dargestellt ist. Die Schicht 135 ist aus einem Material, das einen Ätzwiderstand in dem gewählten Ätzmittel aufweist, der vergleichbar ist mit dem Ätzwiderstand der Schichten 110 und 120. Aus verfahrenstechnischen Überlegungen erweist es sich als zweckmäßig, daß die Schicht 135 aus dem gleichen Material ist, wie die darunterliegende Schicht 120. Ist der Siliziumstöpsel dotiert und die Dotiersubstanz in dem Stöpsel 130 auf die gewünschte Weise verteilt, wird das Substrat nicht mehr Bedingungen ausgesetzt, die die Verteilung der Dotiersubstanz im Siliziumstöpsel 130 signifikant beeinflussen. Folglich wird das Substrat nach diesem Schritt nicht mehr Temperaturen ausgesetzt, die 1100ºC überschreiten. Es ist vorteilhaft, wenn das Substrat nach diesem Verfahrensschritt nicht mehr Temperaturen oberhalb von 1000ºC ausgesetzt wird. In bestimmten Ausführungsbeispielen wird das Substrat nach diesem Verfahrensschritt nicht mehr für längere Zeit (z. B. länger als einige Minuten) Temperaturen ausgesetzt, die 900ºC überschreiten. Jedoch kann das Substrat schnellem thermischen Ausheilen (bzw. rapid thermal annealing) bei Temperaturen von bis zu 1050ºC ausgesetzt werden, ohne die Dotiersubstanzverteilung in dem Siliziumstöpsel 130 nachteilig zu beeinflussen.
Eine weitere Ätzmaske (nicht gezeigt) wird über der Mehrschichtstruktur unter Benutzung konventioneller Lithographietechniken gebildet. Diese Ätzmaske ist derart strukturiert, daß der über dem mit Silizium gefüllten Fenster liegende Teil der vierten Materialschicht und der an die Fenster angrenzende Teil der vierten Materialschicht nicht durch die Maske hindurch freigelegt werden. Die Struktur mit der darauf gebildeten Ätzmaske wird dann mittels einem konventionellen Trockenätzmittel geätzt. In dem Trockenätzmittel ist die Ätzgeschwindigkeit der Schichten 115, 120 und 135 ungefähr gleich, oder die Schicht 115 hat eine niedrigere Ätzgeschwindigkeit als die Schichten 120 und 135. Die Struktur, die durch diese Ätzung erhalten wird, ist in Fig. 2F dargestellt. Als Ergebnis dieser Ätzung werden die durch die Maske hindurch freigelegten Teile der Schichten 135 und. 120 vollständig entfernt. Auch der nicht durch die Maske bedeckte Teil der Schicht 115 wird teilweise durch seine Dicke hindurch weggeätzt.
Das Substrat wird dann einem Naßätz- oder einem isotropen Trockenätzmittel ausgesetzt. Die Ätzgeschwindigkeit der Schicht 115 in diesem Mittel ist signifikant schneller als die Ätzgeschwindigkeit der Schichten 110, 120 und 135. Wie in Fig. 2G dargestellt, wird durch die selektive Ätzung im Naßätzmittel die Opferschicht zwischen den Schichten 110 und 120 vollständig entfernt, ohne einen signifikanten Teil der Schicht 110 und die zurückbleibenden Teile der Schichten 120 und 135 zu entfernen. Die Teile der Schichten 120 und 135, die über dem und angrenzend an das obere Ende 140 des Siliziumstöpsels 130 liegen, bleiben erhalten. Als ein Ergebnis dieser Ätzung wird der Teil des Siliziumstöpsels 130, welcher der Dicke der Schicht 115 entspricht, freigelegt. Die freigelegte Oberfläche 145 des Stöpsels 130 wird die physikalische Gate-Länge des zu formenden Bauteils sein.
Optional wird das Substrat dann in einer sauerstoffhaltigen Atmosphäre erhitzt, um eine Schicht aus thermischem Oxid (nicht gezeigt) auf der freigelegten Oberfläche des kristallinen Siliziumstöpsels 130 wachsen zu lassen. Die dünne Schicht aus thermischem Oxid wird unter Verwendung konventioneller Mittel, wie z. B. Naßätzen (z. B. wasserhaltige Fluorwasserstoffsäure), entfernt. Als Ergebnis der Bildung und der Entfernung des der Opferung dienenden thermischen Oxids ist die Oberfläche des Siliziumstöpsels 130 glatter und einige der Seitenwanddefekte sind entfernt. Die für die Bildung und Entfernung des Opferoxids verwendeten speziellen Bedingungen werden optional gewählt, um die Breite des Siliziumstöpsels an eine gewünschte Abmessung anzupassen.
Nachdem die dünne Schicht thermischen Oxids entfernt ist, wird eine Schicht aus Gate-Dielektrikum (z. B. Siliziumdioxid, Siliziumoxynitrid, Siliziumnitrid oder Metalloxid) 150 (Fig. 2H) auf dem freigelegten Teil des Siliziumstöpsels 130 gebildet. Die Dicke des Gate-Dielektrikums beträgt ungefähr 1 nm bis ungefähr 20 nm. In einem Ausführungsbeispiel wird die Siliziumdioxidschicht gebildet, indem das Substrat auf Temperaturen im Bereich von ungefähr 700ºC bis ungefähr 1100ºC in einer sauerstoffhaltigen Atmosphäre erhitzt wird. Andere Mittel zur Bildung des Gate- Dielektrikums, wie beispielsweise chemische Dampfabscheidung (bzw. chemical vapor deposition), Dampfstrahlabscheidung (bzw. jet vapor deposition) und Atomschichtabscheidung (bzw. atomic layer deposition) werden ebenso als geeignet erachtet. Dem Fachmann sind Bedingungen für die Bildung eines Gate-Dielektrikums der gewünschten Dicke wohlbekannt.
Bezugnehmend auf Fig. 21 wird dann eine Gate-Elektrode gebildet, indem eine entsprechende Schicht 155 aus geeignetem Gate-Material (z. B. in-situ dotiertes amorphes Silizium) abgeschieden wird. Das amorphe Silizium wird anschließend rekristallisiert unter Benutzung von Bedingungen, welche die Dotiersubstanzprofile der Dotiersubstanzen in dem Siliziumstöpsel nicht signifikant beeinflussen. Andere Beispiele für geeignete Gate-Materialien umfassen polykristallines Silizium, Silizium-Germanium und Silizium- Germanium-Kohlenstoff. Metalle und Metallverbindungen, die einen ausreichend niedrigen spezifischen Widerstand und eine Austrittsarbeit, die ausreichend nahe der Bandlücke des Halbleiterstöpselmaterials liegt, aufweisen und mit dem Material des Gate-Dielektrikums und mit Halbleiterverfahren kompatibel sind, werden ebenso als geeignete Gate- Materialien erachtet. Beispiele für solche Metalle umfassen Titan, Titannitrid, Wolfram, Wolframsilizid, Tantal, Tantalnitrid, Molybden, Aluminium und Kupfer. Geeignete Mittel zur Bildung der Schicht aus Gate-Material umfassen chemische Dampfabscheidung, Elektroplatierung und Kombinationen derer.
Bezugnehmend auf Fig. 2J wird die Schicht 155 derart strukturiert, daß das Gate 155 gebildet wird. Die Gate- Gestalt ist weitgehend eine Auslegungsfrage. Das Gate umgibt jedoch den Teil des Siliziumstöpsels, auf dem das Gate-Qxid gebildet ist.
Ein weiteres Ausführungsbeispiel der vorliegenden Erfindung wird unter Bezugnahme auf die Fig. 3A-3P beschrieben. Bezugnehmend auf Fig. 3A wird eine stark dotierte Quellenregion 205 in dem Siliziumsubstrat 200 gebildet. Ein Beispiel für ein geeignetes Substrat 200 ist ein mit Bor dotiertes Siliziumsubstrat. Die Konzentration an Bor- Dotiersubstanz beträgt ungefähr 2 · 10¹&sup5; Atome/cm³. Die Tiefe der tiefen Source-Region, die Konzentration der Dotiersubstanz darin und der Typ der Dotiersubstanz (d. h. n- Typ oder p-Typ) sind eine Frage der Auslegung. Eine tiefe n&spplus; Source-Region 205, bei welcher die Dotiersubstanz Antimon oder Arsen ist, die Spitzenkonzentration an Dotiersubstanz größer als 1 · 10¹&sup9; Atome/cm³ ist und die Tiefe des dotierten Bereichs im Substrat weniger als ungefähr 500 nm beträgt, wird als geeignet erachtet. In einem Beispiel wird Arsen in einer Dosis von ungefähr 1 · 10¹&sup5; Atome/cm² bei einer Implantierungsenergie von 200 keV implantiert.
Bezugnehmend auf Fig. 3B werden sechs Materialschichten 210, 211, 215, 216, 220 und 221 über der tiefen Source- Region 205 in dem Siliziumsubstrat 200 gebildet. Die erste Materialschicht 210 ist ein elektrisch isolierendes Material. Die Materialschicht 210 isoliert die tiefe Source- Region 205 elektrisch von dem, was letztendlich die darüberliegende Gate-Elektrode (265 in Fig. 3P) werden wird. Deshalb wird die Materialschicht 210 aus einem Material gefertigt und weist eine Dicke auf, die konsistent ist mit diesem Ziel. Beispiele für geeignete Materialien umfassen dotierte Siliziumoxide. In bestimmten Ausführungsbeispielen wird die erste Schicht auch als Quelle für Dotiersubstanzen genutzt. Die Dotiersubstanzquelle wird für die Dotierung des im Anschluß gebildeten vertikalen Kanals (Fig. 3C) des Bauteils benutzt. Ein Beispiel für eine Dotiersubstanzquelle aus Siliziumoxid ist PSG (Phosphorsilikatglas, d. h. ein Phosphor-dotiertes Siliziumoxid). Ein Fachmann ist sich der geeigneten Mittel bewußt zur Bildung einer Schicht aus PSG auf einem Substrat (z. B. Plasma-verstärkte chemische Dampfabscheidung bzw. plasma-enhanced chemical vapor deposition (CVD)). Geeignete Dicken liegen im Bereich von ungefähr 25 nm bis ungefähr 250 nm. In einem Beispiel hat die PSG- Schicht eine Dicke von 200 nm.
Eine zweite Materialschicht 211 wird über der ersten Materialschicht 210 gebildet. Die zweite Schicht ist als Ätzstop vorgesehen. Ein Ätzstop ist, wie der Fachmann weiß, ausgelegt, eine Ätzung davon abzuhalten, zu einer darunterliegenden Schicht oder Schichten fortzuschreiten. Der Fachmann ist sich auch bewußt, daß die Auswahl der Ätzstopschicht durch das spezielle Ätzmittel bestimmt wird, das für die Ätzung der darüberliegenden Schichten benutzt wird.
In dem Verfahren der vorliegenden Erfindung, bei welchem die darüberliegenden Schichten PSG und undotiertes Siliziumoxid (z. B. aus Tetraethylen-Ortho-Silikat (TEOS) gebildetes Siliziumoxid) sind, wird ein Ätzstopmaterial gewählt, das für solche Materialien die Ätzmittel auf wirksame Weise davon abhält, zu darunterliegenden Schichten vorzudringen. Siliziumnitrid wird als geeignetes Ätzstopmaterial erachtet. Die Dicke einer Ätzstopschicht ist weitgehend unabhängig vom Widerstand des Ätzstopmaterials gegenüber dem gewählten Ätzmittel (d. h. das Ätzmittel kann, um einen wirksamen Ätzstop darzustellen, die Ätzstopschicht in der für die Ausführung der Ätzung benötigten Zeit nicht durchdringen). In einem Beispiel war die Ätzstopschicht 25 nm dick.
Die Schicht 211 erfüllt auch die Funktion eines Abstandhalters. Die Dicke des Abstandhalters ist bestimmt durch die Dicke der abgeschiedenen Schicht 211. Im Zusammenhang mit der vorliegenden Erfindung steuert der Abstandhalter die Position der Verbindungsstelle zwischen den Source- und Drain-Ausdehnungen und dem Kanal relativ zum Gate des Bauteils. Insbesondere verhindert die Gegenwart des Abstandhalters, daß die Source/Drain-Ausdehnungen so weit unter das Gate reichen, wie sie es tun würden, wenn der Abstandhalter nicht vorhanden wäre. Dem Fachmann ist bewußt, daß je weiter die Source/Drain-Ausdehnungen unter das Gate reichen, desto größer die nachteiligen Auswirkungen auf die Bauteilleistung (d. h. Gate/Source- und Gate/Drain-Überlappkapazitäten werden erhöht) sind. Der Fachmann wird erkennen, daß die Abstandhalter nicht so dick sein können, daß sie einen Serienwiderstand zwischen den Source/Drain-Ausdeshnungen und der Inversionsschicht unter dem Gate bereitstellen, was zu inakzeptabler Hauteilleistung führen würde. Die Schicht 211 erfüllt diese Funktion durch ihre Gegenwart zwischen der Schicht 210 und der Schicht 215 und wenn die angrenzende Schicht 210 eine Dotiersubstanzquelle ist. Für einen gegebenen vertikalen Abstand, den die Dotiersubstanzen von der Dotiersubstanzquelle 210 zurücklegen, kann die Größe des Überlapps zwischen der Source/Drain-Ausdehnung und dem Gate präzise gesteuert werden durch die Dicke der Schicht 211 zusammen mit. Dotierssubstanzdiffusion.
Eine dritte Materialschicht 215 wird über der zweiten Materialschicht 211 gebildet. Jedoch hat das isolierende Material der dritten Schicht 215 einen signifikant unterschiedlichen Ätzwiderstand gegenüber einem gewählten Atzmittel als das isolierende Material der Ätzstopschicht 211. Insbesondere ist für das gewählte Ätzmittel die Ätzgeschwindigkeit des isolierenden Materials der dritten Schicht 215 wesentlich größer als die Ätzgeschwindigkeit des isolierenden Materials der Ätzstopschicht 211.
Die Dicke der dritten Materialschicht 215 ist derart gewählt, daß sie der Gate-Länge des Hauteils entspricht. Wenn, die der Opferung dienende dritte Schicht 215 entfernt wird, wird das Gate-Oxid (250 in Fig. 3M) auf dem gebildet, was der Kanal 260 (Fig. 3P) des Bauteils werden wird. In drei beispielhaften Ausführungsformen waren die Dicke der Schicht 215 und folglich auch die Gate-Längen des Bauteils 50 nm, 100 nm bzw. 200 nm.
In einem Ausführungsbeispiel der vorliegenden Erfindung ist auch die dritte Materialschicht 215 ein dotiertes Siliziumoxid, wie beispielsweise dotiertes Silikatglas. Typischerweise ist der Dotiersubstanztyp (d. h. n-Typ oder p- Typ) entgegengesetzt dem Typ, der für die Bildung der Source- und Drain-Regionen des Bauteils benutzt wird. Sind beispielsweise die Source- und Drain-Regionen vom n-Typ (d. h. mit Arsen oder Phosphor dotiert), dann ist die Dotiersubstanz in der Schicht 215 vom p-Typ (z. B. Bor). Ein Beispiel für ein geeignet dotiertes Oxid ist Borosilikatglas (BSG). Jedoch kann es in manchen Ausführungsbeispielen gewünscht sein, die Schicht 215 als Quelle zur Einführung kompensierender Dotiersubstanz in den Kanal zu benutzen, der schon gleichmäßig mit dem entgegengesetzten Typ dotiert ist (bezeichnet als retrogrades Dotierprofil). Ebenso kann ein Dotiersubstanzkorczentrationsgradient in dar Schicht 215 erzeugt werden, um einen gewünschten Dotiersubstanzkonzentrationsgradienten (d. h. ein vertikales Dotierprofil) im Kanal des Bauteils zu bewirken. Der Fachmann ist in der Lage, eine Dotiersubstanzquellenschicht mit dem gewünschten Dotiersubstanztyp und der gewünschten Konzentration bereitzustellen, um den gewünschten Effekt zu erzielen.
Eine vierte Materialschicht 216 wird über der dritten Schicht 215 gebildet. Diese vierte Materialschicht 216 hat eine ähnliche Funktion wie die Schicht 211. Die Überlegungen, welche die Auswahl des Materials und der Dicke der Schicht 211 bestimmen, bestimmen deshalb auch die Auswahl des Materials und der Dicke der Schicht 216. In einem Beispiel war die Schicht 216 25 nm dick. Die vierte Schicht 216 erfüllt auch die Funktion eines Abstandhalters. Jedoch ist es nicht erforderlich, daß die Schicht 216 und die Schicht 211 gleich dick sind. Deshalb kann die Dicke des Abstandhalters unabhängig von den Schichten 211 und 216 gewählt werden, um das gewünschte Gleichgewicht zwischen Überlappkapazität (die einen dickeren Abstandhalter bevorzugt) und einem niedrigen Reihenwiderstand (der einen dünneren Abstandhalter bevorzugt) zu erzielen.
Eine fünfte Schicht aus isolierendem Material 220 wird über der vierten Schicht 216 gebildet. Es ist zweckmäßig, wenn das isolierende Material in der fünften Schicht 220 die gleiche Ätzgeschwindigkeit in dem gewählten Ätzmittel aufweist wie das isolierende Material der ersten Schicht 210. Auch die fünfte Schicht kann optional als Dotiersubstanzquelle dienen. Im Hinblick auf eine Verfahrenserleichterung ist es vorteilhaft, wenn das Material der ersten Schicht 210 das gleiche Material ist wie das der fünften Schicht 220. In einem Beispiel war die Schicht 220 100 nm dick.
Eine Stopschicht 221 für chemisch-mechanisches Polieren (CMP) wird über der Schicht 220 gebildet. Die CMP- Stopschicht 221 schützt die Schicht 220 während der weiteren Verarbeitung, wenn Materialien, die über der Schicht 221 liegen, durch chemisch-mechanisches Polieren entfernt werden. Materialien, die ausreichenden Widerstand gegenüber Entfernen durch chemisch-mechanisches Polieren aufweisen, sind dem Fachmann wohlbekannt. Ein Beispiel für ein geeignetes Material ist Siliziumnitrid. Eine Siliziumnitridschicht mit einer Dicke von ungefähr 25 nm bis ungefähr 50 nm ist eine geeignete Stopschicht für chemisch-mechanisches Polieren. Die Schicht 221 erfüllt auch die Funktion einer Barriere für Ausdiffusion von Dotiersubstanz aus dem oberen Teil der darunterliegenden Schicht 220.
Bezugnehmend auf Fig. 3C wird dann ein Fenster 225 durch die sechs Schichten 210, 211, 215, 216, 220 und 221 zur stark dotierten Region 205 des Siliziumsubstrats 200 geätzt. Der Durchmesser des Fensters wird durch Größenbeschränkungen des speziellen Bauteils und die Limitierungen der für die Bildung des Fensters benutzten Lithographietechniken bestimmt. Das Fenster wird mittels konventionellen Lithographietechniken gebildet. Das Fenster 225 wird dann einer chemischen Reinigung (z. B. RCA or Piranha-Clean) unterzogen, um das Silizium am Boden des Fensters zu reinigen, Als Ergebnis dieses Reinigungsschrittes wird ein kleiner Teil der an das Fenster 225 grenzenden Schichten 210 und 220 entfernt. Die Ergebnisse dieser Ätzung sind in Fig. 3D dargestellt.
Bezugnehmend auf Fig. 3E wird das Fenster 225 dann mit einem kristallinen Halbleitermaterial (z. B. Silizium) 230 gefüllt. Techniken für die Bildung von Einkristall-Silizium in Fenstern sind dem Fachmann wohlbekannt. In einem Ausführungsbeispiel wird epitaxiales Silizium selektiv in das Fenster 225 abgeschieden. In einem anderen Ausführungebeispiel wird amorphes Silizium über die gesamte Substratoberfläche abgeschieden und alles, außer das in das Fenster 225 abgeschiedene Silizium 230, wird durch chemisch- mechanisches Polieren entfernt. Das amorphe Halbleitermaterial wird dann durch Ausglühen des Substrats rekristallisiert. Die resultierende Struktur ist in Fig. 3E abgebildet. Wie bereits bemerkt wurde, wirkt die Schicht 221 als Stop für chemisch-mechanisches Polieren.
Der in dem Fenster 225 gebildete kristalline Halbleiterstöpsel 230 wird der Kanal des Bauteils (260 in Fig. 3P). Deshalb ist der kristalline Halbleiterstöpsel 230 dotiert. Es ist vorteilhaft, wenn die Dotiersubstanz für die Kanalregion 260 in-situ eingeführt wird, während der Stöpsel 230 gebildet wird. Aber auch eine Implantation der Dotiersubstanz wird als geeignet erachtet.
Wie bereits bemerkt wurde, können die Schichten 210 und 220 selbstausgerichtete Dotiersubstanzquellen für die Source- und Drain-Ausdehnungen sein. Ebenso kann die Schicht 215 eine selbstausgerichtete Dotiersubstanzquelle für den Kanal sein. Der Konzentrationsgradient der Dotiersubstanz in den Dotiersubstanzquellenschichten kann gesteuert werden, um einen entsprechenden vertikalen Dotiersubstanzgradienten in den jeweiligen Source/Drain- Ausdehnungsregion oder der Kanalregion des Stöpsels 230 zu erzeugen.
Nachdem das Fenster 225 mit kristallinem Halbeiter 230 gefüllt ist und der Halbleiter 230 in der gewünschten Weise dotiert ist, wird eine sechste Materialschicht 235 über dem Substrat gebildet, wie es in Fig. 3F dargestellt ist. Die Schicht 235 ist ein Material, das selbstausrichtenden Oberteilkontakt (Drain-Kontakt 235 in Fig. 3G) bereitstellt. Ein Beispiel für ein geeignetes Material ist dotiertes polykristallines Silizium. Die gewählte Dotiersubstanz ist ein Dotiersubstanz-Typ, der dem Typ entgegengesetzt ist, der benutzt wurde, um den Silizium-Kanal (260 in Fig. 3P) zu dotieren. Die Konzentration der Dotiersubstanz ist größer als ungefähr 10²&sup0; Atome/cm³. In einem Ausführungsbeispiel war die Schicht 235 100 nm dick.
Wie in Fig. 3F dargestellt ist, wird eine Materialschicht 236 über der Schicht 235 abgeschieden. Dieses Material ist derart strukturiert, daß der verbleibende Teil über dem kristallinen Halbleiterstöpsel 230 und den daran angrenzenden Bereich liegt (Fig. 3G). Das Material für die Schicht 236 wird so gewählt, daß in dem für die Entfernung der Schicht 215 gewählten Ätzmittel die Ätzgeschwindigkeit signifikant kleiner ist als die Ätzgeschwindigkeit der. Materialschicht 215. In dieser Hinsicht ist es vorteilhaft, wenn das für die Schicht 236 gewählte Material das gleiche Material ist, wie das der Schichten 211 und 216. Ein Beispiel für ein geeignetes Material ist Siliziumnitrid. Die Schicht aus Siliziumnitrid 236 wird über der Schicht. 235 mittels der vorher beschriebenen Techniken gebildet.
Wie in Fig. 3G dargestellt, werden die Schichten 236, 235, 221 und 220 unter Verwendung konventioneller Lithographietechniken derart strukturiert (unter Verwendung eines oder mehrerer Trockenätzschritte), daß nur jene Teile der Schichten zurückbleiben, die entweder über dem Siliziumgefüllten Fenster liegen und/oder angrenzend zu dem Silizium-gefüllten Fenster liegen. Die zurückbleibenden Teile der Schichten 220, 221, 235 und 236 bilden den Drain des Bauteils. Wie in Fig. 3H dargestellt, wird dann eine Materialschicht 240 abgeschieden. Das Material für die Schicht 240 ist so gewählt, daß es in dem für die Entfernung der Schicht 215 gewählten Ätzmittel eine Ätzgeschwindigkeit aufweist, die signifikant kleiner ist als die Ätzgeschwindigkeit der Materialschicht 215. Ein Beispiel für ein geeignetes Material für die Schicht 240 ist Siliziumnitrid. Die Dicke der Schicht 240 wird so gewählt, daß die verbleibenden Teile der Schichten 236, 235, 221 und 220 vor Kontakt mit den darauffolgenden Ätzmitteln geschützt werden. In einem Ausführungsbeispiel war die Schicht 240 150 nm dick, Die Schicht 240 wird dann mittels einer anisotropen Ätzung, beispielsweise Plasma-Trockenätzung, geätzt. Wie in Fig. 31 dargestellt, ist der nach der anisotropen Ätzung alleinig verbleibende Teil der Schicht 240 der Teil, welcher an die Schichten 220, 221, 235 und 236 grenzt. Als Ergebnis dieser Ätzung wird die Schicht 215 freigelegt.
Das Substtat wird dann einer Naßätzung (z. B. wassergepufferte Fluorwasserstoffsäure) oder einer isotropen Trockenätzung (z. B. wasserfreie Fluorwasserstoffsäure) unterzogen, die den freigelegten, restlichen Teil der Schicht 215 entfernt. Wie in Fig. 3J dargestellt, ist der verbleibende Teil der Schicht 210 immer noch durch die Schicht 211 bedeckt, und die Schichten 220, 221 und 235 sind von den verbleibenden Teilen der Schichten 216, 236 und 240 umschlossen. Folglich bleiben die restlichen Teile der Schichten 210, 220, 221 und 235 von Kontakt mit nachfolgenden Ätzmitteln isoliert.
Optional läßt man als Oberflächenpräparierungstechnik eine der Opferung dienende Oxidschicht auf der freigelegten Oberfläche des Siliziumstöpsels 230 wachsen. Bezugnehmend auf Fig. 3K läßt man eine Schicht aus der Opferung dienendem thermischem Siliziumdioxid 245 auf der freigelegten Oberfläche des Siliziumstöpsels 230 wachsen. In einem Beispiel betrug die Dicke der der Opferung dienenden Oxidschicht 6 nm. Dicken des der Opferung dienenden Siliziumoxids in der Größenordnung von weniger als ungefähr 10 nm werden als geeignet erachtet. Das der Opferung dienende Siliziumoxid 245 wird dann mittels konventioneller isotroper Ätzung (z. B. wasserhaltige Fluorwasserstoffsäure) entfernt (Fig. 3L), Als Ergebnis der Bildung und der Entfernung des Opferoxids wird die Oberfläche des Siliziumstöpsels 230 glatter und einige der Seitenwandeffekte und Ätzschäden werden entfernt. Die Schicht 211 verhindert, daß das Naßätzmittel mit der Schicht 210 in Kontakt gerät. Als ein Ergebnis dieser Ätzung wird der Teil des Siliziumstöpsels 230 freigelegt, welcher der abgeschiedenen Dicke der Schicht 215 entspricht. Der freigelegte Teil des Stöpsels 230 definiert die physikalische Gate-Länge des gebildeten Bauteils.
Die Opferschicht 245 reduziert auch das Ausmaß, mit dem das daraufhin gebildete Gate-Oxid nahe den Schichten 211 und 216 ausdünnt. Wenn das Opferoxid 245 gebildet wird, wird einiges des Siliziums neben den Schichten 211 und 216 oxidiert. Diese oxidierten Teile des Siliziums werden entfernt. Da einiges des Siliziums neben den Schichten 211 und 216 entfernt wird, steht das daraufhin gebildete Gate-Oxid neben den Schichten 211 und 216, die die Ränder des daraufhin gebildeten Gates begrenzen, weniger unter Spannung.
In anderen Ausführungsbeispielen wird das Opferoxid auch benutzt, um für einen erhöhten Widerstand gegenüber Kurzkanal-Effekten zu sorgen, während ein ausreichend niedriger Flächenwiderstand in den Source/Drain-Ausdehnungen erhalten bleibt. Kurzkanal-Effekte, wie beispielsweise Drain-induzierte Barrierenminderung (bzw. drain-induced barrier lowering), Abrollen der Schwellenspannung und Verminderung des Unterschwellenschwingens (bzw. sub-threshold swing) bewirken generell eine Erhöhung des Sperrstroms (bzw. off-current) des Bauteils. Derartige Erhöhungen des Sperrstroms (bzw. off-current) des Bauteils sind unerwünscht. Erhöhte Widerstandsfähigkeit gegenüber Kurzkanal- Effekten wird durch Bildung eines dickeren Opferoxids erreicht. Je dicker das Opferoxid ist, desto vertiefter wird die Oberfläche der Kanalregion des Bauteils im Siliziumstöpsel 30 liegen, bezüglich der Oberfläche der Source- 232 und. Drain- 233 Ausdehnungen, welche im Siliziumstöpsel gebildet werden, aufgrund der Entfernung des Opferoxids. Folglich ist die Tiefe der Source- 232 und Drain- 233 Ausdehnungen aus Perspektive der Kanaloberfläche im Siliziumstöpsel flacher als die Tiefe der Source- und Drain- Ausdehnungen aus Perspektive der Oberfläche der Source- und Drain-Ausdehnungen. Der Fachmann ist sich wohl bewußt, daß eine Reduzierung der Tiefe der Source- 232 und Drain- 233 Ausdehnungen aus Perspektive der Kanaloberfläche das Bauteil resistenter gegenüber Kurzkanal-Effekten macht. Indem das Opferoxid verwendet wird, um die Kanaloberfläche gegenüber der Source- und Drain-Ausdehnungen zurückzuversetzen, wird ein Transistor-Bauteil mit erhöhten Source- und Drain- Ausdehnungen gebildet.
Die jeweilige Dicke des Opferoxids wird von der Tiefe der Source- und Drain-Ausdehnungen eines speziellen Bauteils abhängen. Ist beispielsweise die Tiefe der Source- und Drain-Ausdehnungen eines Bauteils 30 nm, dann könnte man ein Opferoxid mit einer Dicke von 50 nm wachsen lassen. Wenn das Opferoxid entfernt wird, wird der Kanal eines solchen Bauteile um ungefähr 22 nm unter die Oberfläche der Source- und Drain-Ausdehnungen zurückversetzt sein. In diesem Beispiel ist die Tiefe der Source/Drain-Ausdehnungen bezüglich der Kanaloberfläche ungefähr 8 nm.
Eine Beschreibung, wie die Tiefe der Source/Drain- Ausdehnungen aus Sicht des Kanals skaliert wird und damit, wie man die Dicke eines Opferoxids wählt, um einen gewünschten Bauteil-Effekt zu erzielen, wird beschrieben in Brews, J. R., et al., "Generalized Guide for MOSFET Miniaturization", IEDM, Seite 215 (1979), was hiermit in die Beschreibung mitaufgenommen ist. Der Fachmann ist in der Lage, die Bedingungen so zu wählen, daß eine gewünschte Dicke der Opferschicht erhalten wird.
Bei dem Verfahren der vorliegenden Erfindung gibt es eins obere Grenze für die Dicke des Opferoxids, das auf den Siliziumstöpseln in verschiedenen Gerstalten gebildet werden kann. Diese obere Grenze hängt von den Oxidationsbedingungen ab. Wird diese Dicke einmal erreicht, so wird das Oxid unter diesen Bedingungen nicht dicker. Dieses Verfahren ist vorteilhaft, da es selbstbeschränkend ist. Folglich muß man die Dicke des Oxids nicht überwachen, um den Endpunkt zu bestimmen. Auf diese Weise können sehr dünne (weniger als 50 nm) gleichmäßige Stöpsel gebildet werden.
In den Ausführungsbeispielen der vorliegenden Erfindung, bei denen ein dickes (d. h. dicker als 10 nm) Opferoxid gebildet wird, werden die Dicken der Nitridschichten 211 und 216 so gewählt, daß sichergestellt wird, daß sie als Ätzstop wirken, um die Schicht 210 und 220 während der Entfernung dieses dicken Opferoxids zu schützen. Die Schichten 211 und 216 müssen auch dick genug sein, um den Spannungen, die bei der Bildung des Opferoxids entstehen, mechanisch widerstehen zu können. Nitridschichten, die eine Dicke aufweisen, die mindestens ungefähr ein Drittel der Dicke des Opferoxids haben, werden als geeignet erachtet. Nitridschichten, die mindestens ungefähr die Hälfte der Dicke der Opferoxidschicht haben, können mechanischen Spannungen besser widerstehen als dünnere Schichten.
Das Substrat wird dann Bedingungen ausgesetzt, die eine Schicht aus Gate-Dielektrikum 250 auf dem freigelegten Teil des Siliziumstöpsels 230 bilden. Die resultierende Struktur ist in Fig. 3M dargestellt. Die Dicke des Gate- Dielektrikums 250 beträgt ungefähr 1 nm bis ungefähr 20 nm. Ein Beispiel für eine geeignete Dicke ist 2.8 nm. Ist beispielsweise der Halbleiterstöpsel aus Silizium, so wird eine Gate-Dielektrikum-Schicht aus Siliziumdioxid gebildet, indem das Substrat auf Temperaturen im Bereich von ungefähr 700ºC bis ungefähr 1100ºC in einer sauerstoffhaltigen Atmosphäre erhitzt wird. Andere Mittel zur Bildung eines Gate- Dielektrikums (z. B. chemische Dampfabscheidung, Dampfstrahlabscheidung oder Atomschichtabscheidung) werden auch als geeignet erachtet. Dem Fachmann sind Bedingungen zur Bildung eines Gate-Dielektrikums der gewünschten Dicke wohlbekannt.
Bezugnehmend auf Fig. 3N wird dann eine Gate-Elektrode gebildet, indem eine Schicht 255 aus ausreichend angepaßtem und geeignetem Gate-Material (z. B. eine Schicht aus datiertem amorphem Silizium, in das die Dotiersubstanz in-situ eingeführt wird) abgeschieden wird. Das amorphe Silizium wird daraufhin rekristallisiert, um polykristallines Silizium zu bilden. Die Dotiersubstanzkonzentration reicht aus, so daß der Widerstand der Schicht 255 ausreichend klein ist. Bezugnehmend auf Fig. 30 wird die Schicht 255 derart strukturiert, daß das Gate des Bauteils 265 gebildet wird. Die Gate-Konfiguration ist weitgehend eine Auslegungsfrage. Jedoch umgibt das Gate den Teil des Siliziumstöpsels 230, auf dem das Gate-Oxid 250 gebildet wird. Es ist erforderlich, daß die abgeschiedene Dicke dieser Gate-Schicht mindestens die Hälfte der Dicke der Opferschicht 215 beträgt (z. B. 150 nm in dem Beispiel, bei dem die Dicke der Schicht 215 entweder 50 nm, 100 nm oder 200 nm betrug).
Bezugnehmend auf Fig. 3P werden dann, um die Source- 232 und Drain- 233 Ausdehnungen zu bilden, Dotiersubstanzen durch Festkörperdiffusion aus Dotiersubstanzquellenschichten 210 und 220 in den kristallinen Halbleiterstöpsel 230 getrieben. Die Schicht 221 verhindert, daß die Dotiersubstanzen in der Schicht 220 aus der Schicht 220 herausdiffundieren. Der Vorteil dieser Technik besteht darin, daß die Source- und Drain-Ausdehnungen (und folglich der Kanal des Bauteils) ausgerichtet sind mit dem, was das Gate des Bauteils werden wird. Die Konzentration an Dotiersubstanz in dem Teil des kristallinen Halbleiterstöpsels 230, der durch Festkörperdiffusion für die Quellenschichten 210 und 220 dotiert ist, beträgt typisch mindestens ungefähr 1 · 10¹&sup9;/cm³, wobei Dotiersubstanzkonzentrationen von ungefähr 5 · 10¹&sup9;/cm³ bis 1 · 10²&sup0;/cm³ als vorteilhaft betrachtet werden. Mit dieser Festkörperdiffusionstechnik sind sehr flache Source- und Drain-Ausdehnungen erzielbar. Die Strecke, welche die Source- 232 und Drain- 233 Ausdehnungen in den Stöpsel 230 hineinreichen, ist vorzugsweise weniger als die Hälfte der Breite des Stöpsels. Indem man auf diese Weise Dotiersubstanz-Durchdringung einschränkt, verhindert man signifikanten Überlapp dotierter Bereiche von gegenüberliegenden Seiten des Stöpsels 230. Auch die Strecke, welche die Source- 232 und Drain- 233 Ausdehnungen unter das Bauteil-Gate reichen, wird vorzugsweise auf weniger als ein Viertel der Gate-Länge beschränkt. Die Dotiersubstanzen sind vom entgegengesetzten Typ der Dotiersubstanz in der Kanalregion 260 des Stöpsels 230.
In einem weiteren alternativen Ausführungsbeispiel wird eine dünne Schicht (z. B. eine Dicke von ungefähr 25 nm) aus nicht dotiertem Siliziumdioxid über der Schicht 205 gebildet. Bezugnehmend auf Fig. 3E wirkt diese Schicht (nicht gezeigt) als eine Barriere für Festkörper-Phosphor- Dotiersubstanzdiffusion aus der stark dotierten Dotiersubstanzquellenschicht 210, hinunter durch Schicht 205, und hinauf in den Siliziumstöpsel 230, wie gebildet.
Die oben beschriebenen Ausführungsbeispiele sind dazu vorgesehen, spezielle Beispiele der Verfahren, welche die vorliegende Erfindung nutzen, zu illustrieren. Der Fachmann wird gewahr sein, daß es viele Verfahrenssequenzen, Materialien und Mittel gibt, die zur Ausführung der vorliegenden Erfindung nützlich sind. Die vorliegende Erfindung darf nicht als beschränkt auf die illustrierenden Ausführungsbeispiele ausgelegt werden, außer es besteht Übereinstimmung mit den beigefügten Ansprüchen.

Claims

1. Verfahren zur Herstellung eines vertikalen Transistors, das folgende Schritte umfaßt:

a) Bilden eines ersten Bauteilbereichs (105, 205) in einem Halbleitersubstrat (100, 200), welcher aus der Gruppe bestehend aus einem Source-Bereich und einem Drain-Bereich eines Halbleiterbauteils gewählt ist;

b) Bilden eines Mehrschichtstapels über dem ersten Bauteilbereich im Halbleitersubstrat, wobei der Mehrschichtstapel mindestens eine erste Schicht aus einem ersten elektrisch isolierenden Material (110, 210), eine zweite Schicht aus einem Material (115, 215) und eine dritte Schicht aus einem zweiten elektrisch isolierenden Material (120, 220) umfaßt, wobei die zweite Schicht zwischen der ersten und der dritten Schicht liegt.

c) Bilden eines Fensters (125, 225) in den Mehrschichtstapel, wobei das Fenster am ersten Bauteilbereich endet;

d) komplettes Füllen des Fensters mit Halbleitermaterial, wodurch ein Halbleiterstöpsel (130, 230) innerhalb des Mehrschichtstapels gebildet wird und wobei der Halbleiterstöpsel ein erstes Ende und ein zweites Ende aufweist, wobei das erste Ende mit dem ersten Bauteilbereich in Kontakt ist, das zweite Ende einen zweiten Bauteilbereich bildet, der aus der Gruppe bestehend aus einem Source-Bereich und einem Drain-Bereich gewählt ist und einer der ersten oder zweiten Bauteilbereiche ein Source-Bereich und der andere ein Drain-Bereich ist.

e) Entfernen eines Teils der dritten Schicht derart, daß ein Teil der dritten Schicht weiterhin an den Halbleiterstöpsel angrenzt und die zweite, unter dem entfernten Teil liegende Schicht freigelegt wird;

h) Entfernen der zweiten Schicht, wodurch ein Seitenwandteil (145) des Halbleiterstöpsels freigelegt wird;

i) Bilden einer Schicht aus dielektrischem Material (150, 250) auf dem freigelegten Seitenwandteil des Halbleiterstöpsels;

j) Bilden einer Gate-Elektrodenschicht (155, 255) in Kontakt mit der Schicht aus dielektrischem Material.

2. Verfahren nach Anspruch 1, bei welchem die zweite Schicht durch ätzen in einer Ätzflüssigkeit entfernt wird, wobei die erste Schicht eine erste Ätzgeschwindigkeit in der Ätzflüssigkeit aufweist, die zweite Schicht eine zweite Ätzgeschwindigkeit in der Ätzflüssigkeit aufweist und die dritte Schicht eine dritte Ätzgeschwindigkeit in der Ätzflüssigkeit aufweist, und wobei die zweite Ätzgeschwindigkeit mindestens zehn mal schneller als die erste Ätzgeschwindigkeit und die dritte Ätzgeschwindigkeit ist.

3. Verfahren nach Anspruch 1, bei welchem der Halbleiterstöpsel ein dotierter Halbleiterstöpsel ist und wobei die Dotiersubstanz aus der Gruppe bestehend aus n-Typ- Dotiersubstanz und p-Typ-Dotiersubstanz gewählt ist.

4. Verfahren nach Anspruch 3, bei welchem das Halbleitermaterial ein kristallines Halbleitermaterial ist und aus der Gruppe bestehend aus Silizium, Silizium-Germanium und Silizium-Germanium-Kohlenstoff gewählt ist.

5. Verfahren nach Anspruch 1, zwischen Schritt a) und Schritt b) weiterhin umfassend den Schritt: Bilden einer Diffussionsbarrierenschicht auf der ersten Bauteilregion.

6. Verfahren nach Anspruch 1, weiterhin umfassend: Bilden einer Schicht aus thermischem Oxid (245) auf dem freigelegten Seitenwandteil des Halbleiterstöpsels und entfernen der Schicht aus thermischem Oxid zwischen Schritten h) und i).

7. Verfahren nach Anspruch 6, weiterhin umfassend: Steuern der Bildung des thermischen Oxids, um bei der Entfernung der Schicht aus thermischem Oxid eine gewünschte Aussparung im freigelegten Seitenwandteil des Halbleiterstöpsels bereitzustellen.

8. Verfahren nach Anspruch 1, bei welchem das Halbleitersubstrat aus der Gruppe bestehend aus Siliziumsubstraten und Silizium-auf-Isolator-Substraten gewählt wird.

9. Verfahren nach Anspruch 1, bei welchem die Schicht aus dielektrischem Material auf dem freigelegten Seitenwandteil des Halbleiterstöpsels gebildet wird, indem die in Schritt h) erhaltene Struktur in einer sauerstoffhaltigen Atmosphäre auf einen Temperaturbereich von 700ºC bis 1100ºC geheizt wird.

10. Verfahren nach Anspruch 1, bei welchem die Schicht aus dielektrischem Material auf dem freigelegten Seitenwandteil des Halbleiterstöpsels durch chemische Dampfabscheidung gebildet wird.

11. Verfahren nach Anspruch 1, bei welchem die Schicht aus dielektrischem Material auf dem freigelegten Seitenwandteil des Halbleiterstöpsels durch Atomschichtabscheidung bzw. Atomic-Layer-Deposition gebildet wird.

12. Verfahren nach Anspruch 1, bei welchem die Schicht aus dielektrischem Material auf dem freigelegten Seitenwandteil des Halbleiterstöpsels durch Dampfstrahlabscheidung bzw. Jet-Vapour-Deposition gebildet wird.

13. Verfahren nach Anspruch 1, bei welchem die auf dem freigelegten Seitenwandteil des Halbleiterstöpsels gebildete Schicht aus dielektrischem Material aus der Gruppe bestehend aus einer Schicht aus Siliziumdioxid, einer Schicht aus Siliziumnitrid, einer Schicht aus Siliziumoxinitrid und einer Schicht aus Metalloxiden gewählt ist.

14. Verfahren nach Anspruch 13, bei welchem die Dicke der auf dem freigelegten Seitenwandteil des Halbleiterstöpsels gebildete Schicht aus dielektrischem Material 1 nm bis 20 nm beträgt.

15. Verfahren nach Anspruch 1, bei welchem die Gate- Elektrodenschicht mindestens eine Materialschicht ist, die aus der Gruppe bestehend aus polykristallinem Silizium, dotiertem, amorphem Silizium, Silizium-Germanium, Silizium- Germanium-Kohlenstoff, Metallen und Metallverbindungen gewählt ist.

16. Verfahren nach Anspruch 15, bei welchem die Gate- Elektrodenschicht durch chemische Dampfabscheidung, Elektroplattierung, oder einer Kombination derer gebildet wird.

17. Verfahren nach Anspruch 16, bei welchem die Metall und Metallverbindungen aus der Gruppe bestehend aus Titan, Titannitrid, Wolfram, Wolframsilizid, Tantal, Tantalnitrid, Molybdän, Aluminium und Kupfer gewählt sind.

18. Verfahren nach Anspruch 15, bei welchem die Gate- Elektrodenschicht eine Mehrschichtenstruktur verschiedener Materialien ist.

19. Verfahren nach Anspruch 1, bei welchem Schritt b) weiterhin umfaßt: Bilden einer ersten zusätzlichen Schicht, aus einem dritten elektrisch isolierenden Material (211) auf der ersten Schicht (210), und Bilden einer zweiten zusätzlichen Schicht aus dem dritten elektrisch isolierenden Material auf der zweiten Schicht (215), wobei die erste und zweite zusätzliche Schichten Ätzstoppschichten und Abstandshalter sind.

20. Verfahren nach Anspruch 16, bei welchem Schritt b) weiterhin umfaßt: Bilden einer Deckschicht aus Siliziumnitrid auf der dritten Schicht, wobei die Deckschicht ein Stopper für chemisch-mechanisches Polieren ist, und wobei die Oberfläche der in Schritt d) erhaltenen Struktur chemisch-mechanisch poliert wird und in Schritt e) ein Teil der Deckschicht entfernt wird, wobei der Teil der Deckschicht dem Teil der dritten Schicht entspricht.