DE4407250A1 - Verfahren zur Herstellung eines PMOS-FET in einem Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines PMOS-FET in einem Halbleiterbauelement

Info

Publication number
DE4407250A1
DE4407250A1 DE4407250A DE4407250A DE4407250A1 DE 4407250 A1 DE4407250 A1 DE 4407250A1 DE 4407250 A DE4407250 A DE 4407250A DE 4407250 A DE4407250 A DE 4407250A DE 4407250 A1 DE4407250 A1 DE 4407250A1
Authority
DE
Germany
Prior art keywords
polysilicon layer
ions
gate
semiconductor substrate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4407250A
Other languages
English (en)
Other versions
DE4407250B4 (de
Inventor
Hyunsang Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4407250A1 publication Critical patent/DE4407250A1/de
Application granted granted Critical
Publication of DE4407250B4 publication Critical patent/DE4407250B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines torgesteuerten Polysilizium-PMOS-Feldef­ fekttransistors (PMOS-FET) in einem Halbleiterbauelement, insbesondere auf das Bilden von Siliziumnitrid an Korngren­ zen von Polysilizium für ein Gate, indem es unter einer NH₃-Atmosphäre ausgeheilt wird, um zu verhindern, daß die Borionen während des BF₂-Ionenimplantationsprozesses über­ mäßig durch eine Siliziumgateoxidschicht und in ein darun­ terliegendes Siliziumkanalgebiet diffundiert werden, was eine stabile Schwellenspannung zur Folge hat.
Es gibt ein herkömmliches Verfahren zur Herstellung eines PMOS-FET in einem CMOS-Prozeß, welches eine BF₂-Ionenimplan­ tation in ein Source-/Drain-Gebiet benötigt, welches in der IEEE, Band 37, Nr. 8, veröffentlicht im August 1990, darge­ stellt ist. BF₂ wird Bor aufgrund seiner Schwere vorgezogen, wobei ein ultradünner Source-/Drain-Übergang ermöglicht wird, um die Eigenschaften eines Halbleiterbauelements zu verbessern.
Ein torgesteuertes p⁺-Polysilizium-PMOS-FET mit einem Ober­ flächenkanal auf einem Siliziumsubstrat ist dem mit einem vergrabenen Kanals im Kurzkanalverhalten überlegen, wobei der Herstellungsprozeß vereinfacht wird, indem BF₂-Ionen zum gleichzeitigen Bilden eines Source-/Drain-Gebiets und eines p⁺-Gates implantiert werden.
Dieses herkömmliche Verfahren zur Herstellung eines PMOS-FET umfaßt das Bilden eines aktiven Bereiches und eines Isola­ tionsbereiches, das Aufwachsen eines Gateoxidfilms auf ein Siliziumsubstrat, das Abscheiden einer Polysiliziumschicht auf den Gateoxidfilm, das Strukturieren einer Gateleitung, das gleichzeitige Bilden eines Source-/Drain-Gebiets und ei­ nes p⁺ Gates und das Bilden eines Kontaktloches und einer Metall-Leitung.
Die Querschnittsansicht eines PMOS-FET, der nach dem her­ kömmlichen Verfahren gebildet ist, ist in Fig. 1 darge­ stellt.
Wie in Fig. 1 dargestellt ist, ist eine Siliziumgateoxid­ schicht 12 auf einem Siliziumsubstrat 11 gebildet und auf der Siliziumgateoxidschicht 12 ist ein Gate aus Polysilizium 13 aufgebracht und strukturiert. Ein p⁺-dotierter Source- /Drain-Bereich und das p⁺-dotierte Gate 13 werden gleichzei­ tig durch BF₂-Ionenimplantationen gebildet. Ein Kanal C liegt zwischen einem Source- und einem Drain-Bereich. Da Borionen in den Kanal C eindringen, wirken sie als negative Ladungen, wobei sie die Schwellenspannung erhöhen. PMOS- FET-Bauelemente, die n⁺ dotierte Polysiliziumgates verwen­ den, erfordern typischerweise den Einsatz eines kompensie­ renden p-Typ-Kanals, um die Größe der negativen Schwellen­ spannung zu senken. Obwohl diese Folgen die Lochbeweglich­ keit in den Strukturen mit vergrabenem Kanal steigern, lei­ den Bauelemente mit Submikrometerkanallängen typischerweise unter übermäßigem Kurzkanalverhalten, das durch Oberflächen­ leckstromleitung bzw. Oberflächenleitung bei ausgeschaltetem Strom verursacht wird.
Als Folge wurden p⁺-dotierte Polysiliziumgates für die Her­ stellung von Oberflächenkanal-PMOS-Bauelementen vorgeschla­ gen, die bis zu niederen Submikrometergrößenordnungen ein­ stellbar sind. Submikrometer-PMOS-Bauelemente, die mit p⁺- Polysiliziumgates hergestellt sind, bieten ein verbessertes Kurzkanalverhalten, ähnlich dem des NMOS-Transistortyps. Mehrere Nachteile bei der Benutzung von p⁺-Polysiliziumgates in einem CMOS-Prozeß umfassen eine zusätzliche Prozeßkomple­ xität und eine Verminderung der Lochbeweglichkeit im Nieder­ feld. Zusätzlich kann das Bor, das zur Dotierung dieser p⁺­ dotierten Polysiliziumgateelektroden verwendet wird, durch das dünne Siliziumgateoxid und in die darunterliegenden Si­ liziumkanalgebiete diffundieren, wobei es eine Instabilität der PMOS-Schwellenspannung verursacht.
Zudem haben frühste Untersuchungen gezeigt, daß die Ver­ schiebungen der Schwellenspannung aufgrund des Eindringens des Bors mit zunehmender Ausheiltemperatur und mit dem Aus­ heilen in Gegenwart von Wasserstoff schwerwiegender werden. Weiterhin vergrößert das thermische Ausheilen in Anwesenheit von Fluor das Problem des Eindringens des Bors, was PMOS-Bau­ elemente mit positiven Spannungsverschiebungen, ein Anwach­ sen der Elektroneneinfangrate in der Siliziumgateoxidschicht und eine Erhöhung der Konzentration der negativen Ladungen innerhalb des darunterliegenden Siliziumkanals zur Folge hat.
Es wird angenommen, daß Fluor zum Diffusionsvermögen des Bors in SiO₂ beiträgt, wobei es dadurch einer größeren Menge Bor möglich ist, in den darunterliegenden Siliziumkanal zu diffundieren, während die Zustandsdichte der Mittellücken­ grenzfläche vermindert wird, um die Eigenschaften einer Grenzfläche zwischen dem Gate und der Siliziumgateoxid­ schicht zu verbessern. Obwohl Fluor in Phosphor-dotierten NMOS-Polysiliziumgates vorteilhaft sein kann, können PMOS- Bauelemente, welche p⁺-dotierte Polysiliziumgates verwenden, Schwellenspannungsverschiebungen aufweisen.
Die Aufgabe der vorliegenden Erfindung besteht darin, zu verhindern, daß Borionen übermäßig in ein unterhalb liegen­ des Siliziumkanalgebiet diffundiert werden.
Die Aufgabe wird durch ein Verfahren zum Bilden eines do­ tierten Polysilizium in einem Halbleiterbauelement nach An­ spruch 1, eine Polysiliziumschicht in einem Halbleiterbau­ element nach Anspruch 6, ein Verfahren zum Herstellen eines PMOS-FET in einem Halbleiterbauelement nach Anspruch 8, ei­ nen PMOS-Feldeffekttransistor nach Anspruch 12 und ein Ver­ fahren zum Herstellen eines PMOS-FET in einem Halbleiterbau­ element nach Anspruch 14 und 15 gelöst.
Die vorliegende Erfindung verhindert durch die Bildung von Siliziumnitrid an einer Korngrenze von Polysilizium, was ei­ ne stabile Schwellenspannung zur Folge hat, daß Borionen übermäßig in ein unterhalb liegendes Siliziumkanalgebiet diffundiert werden.
Da Störstellenionen in einem Ionenimplantationsprozeß in er­ ster Linie durch die Grenzflächen zwischen Korngrenzen von polykristallinem Silizium diffundieren, kann eine übermäßige Diffusion von Borionen und eine Bildung einer Verarmungs­ schicht durch Sperren der Grenzfläche mit Siliziumnitrid wirksam gesteuert werden, wodurch diese Ionen gleichmäßig durch einen Massekörper von polykristallinem Silizium dif­ fundiert werden.
Der Grund dafür, daß Siliziumnitrid, das in Anwesenheit von Ammoniak gebildet wurde, wirksam die übermäßige Diffusion von Borstörstellen in den darunterliegenden Siliziumkanal­ steuern kann, liegt im einzelnen daran, das SixNy an den Grenzflächen der Korngrenzen des polykristallinen Siliziums durch Kombinieren von Stickstoff aus Ammoniak und des Sili­ ziums des Gates gebildet wird, um chemisch Siliziumnitrid zu bilden, wobei Diffusions- und Segregationskoeffizienten ge­ ändert werden.
Diese und andere Ziele werden entsprechend einem Verfahren erreicht, das folgende Schritte einschließt:
  • (A) Bilden einer Polysiliziumschicht auf einem Halbleiter­ substrat,
  • (B) Ausheilen der Polysiliziumschicht in Gegenwart eines Ga­ ses einer Stickstoffverbindung, und
  • (C) Dotieren der Polysiliziumschicht mit Borionen durch Io­ nenimplantation.
Insbesondere umfaßt die vorliegende Erfindung folgende Schritte:
  • (A) Bilden eines aktiven Gebietes und eines Isolationsgebie­ tes auf einem n-Typ-Halbleitersubstrat, wobei eine Gate-Iso­ lationsschicht auf das Halbleitersubstrat aufgewachsen wird,
  • (B) Abscheiden einer Polysiliziumschicht auf der Gate-Iso­ lationsschicht, um eine Gateleitung zu bilden, wobei die Polysiliziumschicht in Anwesenheit von NH₃ ausgeheilt wird,
  • (C) Bilden der Gateleitung durch Strukturieren und Ätzen der Polysiliziumschicht, und
  • (D) Implantieren von BF₂-Ionen in das Halbleitersubstrat.
Überdies schafft die vorliegende Erfindung ein Verfahren mit folgenden Schritten:
  • (A) Bilden eines aktiven Gebiets und eines Isolationsgebiets auf einem n-Typ-Halbleitersubstrat, wobei eine Gate-Isola­ tionsschicht auf das Halbleitersubstrat aufgewachsen wird,
  • (B) Abscheiden einer Polysiliziumschicht auf der isolierten Gateschicht, um eine Gateleitung zu bilden, wobei die Gate­ leitung durch Strukturieren und anisotropes Ätzen der Poly­ siliziumschicht gebildet wird,
  • (C) Ausheilen der Polysiliziumschicht in Gegenwart von NH₃, und
  • (D) Implantieren von BF₂-Ionen in das Halbleitersubstrat.
Zusätzlich umfaßt ein Verfahren zum Herstellen eines PMOS- FET in einem Halbleiterbauelement gemäß der vorliegenden Er­ findung folgende Schritte:
  • (A) Bilden einer Gate-Isolationsschicht auf einem n-Typ- Halbleitersubstrat,
  • (B) Abscheiden einer Polysiliziumschicht auf der Gate-Isola­ tionsschicht, um eine Gateleitung zu bilden, wobei die Poly­ siliziumschicht in Gegenwart eines Gases einer Stickstoff­ verbindung ausgeheilt wird,
  • (C) Bilden einer Gateelektrode durch Strukturieren und Ätzen der Polysiliziumschicht, und
  • (D) Implantieren von Störstellenionen in das Halbleitersub­ strat.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin­ dung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Querschnittsansicht eines PMOS-FET in einem Halbleiterbauelement, das durch ein herkömmliches Verfahren hergestellt wurde.
Fig. 2(a) und 2(b) detaillierte Querschnittsansichten der Diffusionspfade der Dotierungsmaterialien eines PMOS-FET-Gates gemäß dem herkömmlichen Verfahren und gemäß der vorliegenden Erfindung.
Die vorliegende Erfindung stellt ein Verfahren zum Herstel­ len eines PMOS-FET in einem Halbleiterbauelement dar, insbe­ sondere wenn es ein p⁺-dotiertes Gate besitzt.
Nach dem Bilden eines aktiven Gebietes und eines-Isolations­ gebietes auf einem n-Typ-Siliziumsubstrat, was in den bei­ liegenden Zeichnungen nicht gezeigt ist, wird ein Silizium­ gateoxidfilm auf das Siliziumsubstrat aufgewachsen. Danach wird eine Polysiliziumschicht auf dem Siliziumgateoxidfilm abgeschieden, um eine Gateleitung zu bilden.
In Gegenwart von NH₃ wird die Polysiliziumschicht bei etwa 700 bis 1000°C und während einer Zeitdauer zwischen Sekunden und Minuten abgeschieden.
Da das abgeschiedene Polysilizium verschiedene Kristall­ strukturen aufweist, bildet jede Struktur ein Korn, wodurch die Korngrenzen nahe genug beieinanderliegen, damit die Do­ tierungssubstanzen durch ihre Grenzflächen treten können. Stickstoffe aus Ammoniak treten durch die Korngrenzen, wobei sie mit Silizium aus den Körnern reagieren, um Siliziumni­ trid zu bilden.
Da das Siliziumnitrid die Korngrenzen füllt und sperrt, kann Bor nur gleichmäßig durch eine Masse von polykristallinem Silizium diffundiert werden. In diesem Fall kann eine Bil­ dung einer Verarmungsschicht verhindert werden.
Nachdem das Siliziumnitrid an den Korngrenzen gebildet wor­ den ist, wird eine Gateleitung durch Strukturieren und an­ isotropes Ätzen der Polysiliziumschicht gebildet.
Ein p⁺-dotiertes Gate und ein Source-/Drain-Gebiet werden gleichzeitig durch Implantieren von BF₂-Ionen und durch Aus­ heilen für eine ausreichende Diffusion der Störstellenionen gebildet.
Beim herkömmlichen Verfahren werden Borionen schnell durch die Korngrenzen diffundiert und dringen in den darunterlie­ genden Siliziumkanal auf dem Siliziumsubstrat ein, wobei sie eine instabile Schwellenspannung bewirken.
In der vorliegenden Erfindung werden die Borionen jedoch gleichmäßig durch die Masse des Polysilizium diffundiert, was eine stabile Schwellenspannung zur Folge hat.
Fig. 2(a) zeigt Diffusionspfade der Borionen gemäß dem her­ kömmlichen Verfahren, Polysilizium in einem Halbleiterbau­ element zu dotieren.
Eine polykristalline Siliziumschicht 23 ist auf der Sili­ ziumgateoxidschicht 22 abgeschieden, die auf einem n-Typ Si­ liziumsubstrat 21 gebildet ist.
Die Polysiliziumschicht 23 besteht aus Körnern G, aus deren Grenzen Pfade P für die diffundierenden Ionen werden.
Borionen treten also durch die Pfade P, dringen in das Sili­ ziumgateoxid 22 ein und diffundieren dann durch das darun­ terliegende Siliziumsubstrat 21.
Fig. 2(b) zeigt einen Diffusionspfad der Borionen, wenn Po­ lysilizium in einem Halbleiterbauelement gemäß der vorlie­ genden Erfindung dotiert wird.
Eine polykristalline Siliziumschicht 23′ ist auf der Sili­ ziumgateoxidschicht 22′ abgeschieden, welche auf einem n-Typ Siliziumsubstrat 21′ gebildet ist.
Die Polysiliziumschicht 23′ besteht aus Körnern G′, aus de­ ren Grenzen Pfade P′ für die Bildung von Siliziumnitrid wer­ den. Da diese Pfade P′ mit Siliziumnitrid gesperrt sind, welches bei thermischer Behandlung in Gegenwart von NH₃ ge­ bildet wird, können die Borionen diese nicht länger als Diffusionspfade verwenden. Anschließend diffundieren die Borionen durch eine Masse der Polysiliziumschicht 23′.
Folglich wird das Eindringen der Ionenstörstellen verhin­ dert, was eine stabile Schwellenspannung zur Folge hat.
Gemäß dem oben beschriebenen Verfahren schafft die vorlie­ gende Erfindung ein verbessertes Kurzkanalverhalten durch Herstellen eines torgesteuerten p⁺-Polysilizium-PMOS-FET, das einen Kanal auf der Oberfläche des Siliziumsubstrats hat, einen vereinfachten Prozeß durch gleichzeitiges Her­ stellen eines p⁺-dotierten Gates und eines Source-/Drain- Gebietes, wobei vor allem eine stabile Schwellenspannung erreicht wird.

Claims (19)

1. Verfahren zum Bilden eines dotierten Polysilizium in ei­ nem Halbleiterbauelement, gekennzeichnet durch folgende Schritte:
  • (A) Bilden einer Polysiliziumschicht (23′) auf einem Halbleitersubstrat (21′);
  • (B) Ausheilen der Polysiliziumschicht (23′) in Gegen­ wart eines Gases einer Stickstoffverbindung; und
  • (C) Dotieren der Borionen in die Polysiliziumschicht (23′) durch Ionenimplantation.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Ausheilens (B) ferner die Schritte des Strukturierens und anisotropen Ätzens der Polysili­ ziumschicht (23′) enthält, nachdem die Polysilizium­ schicht (23′) in Gegenwart des Gases der Stickstoffver­ bindung ausgeheilt wurde.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß der Schritt des Dotierens (C) ferner den Schritt des Ausheilens der Polysiliziumschicht (23′) enthält.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß BF₂-Ionen die Borionen ersetzen.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die Stickstoffverbindung im Schritt (B) NH₃ ist.
6. Polysiliziumschicht (23′) in einem Halbleiterbauelement, gekennzeichnet durch folgende Merkmale:
eine Mehrzahl von Körnern (G′), die die Polysilizium­ schicht (23′), welche einen Massekörper darstellt, bilden; und
Siliziumnitrid aus SixNyT, das an einer Mehrzahl von Korngrenzen (P′) gebildet ist.
7. Polysiliziumschicht (23′) nach Anspruch 6, dadurch ge­ kennzeichnet, daß der Massekörper der Polysiliziumschicht (23′) gleichmäßig mit Borionen dotiert ist.
8. Verfahren zur Herstellung eines PMOS-FET in einem Halb­ leiterbauelement, gekennzeichnet durch folgende Schrit­ te:
  • (A) Bilden eines aktiven Gebietes und eines Isolations­ gebietes auf einem n-Typ Halbleitersubstrat (21′);
    Aufwachsen einer Gate-Isolationsschicht (22′) auf das Halbleitersubstrat (21′);
  • (B) Abscheiden einer Polysiliziumschicht (23′) auf der Gate-Isolationsschicht (22′), um eine Gateleitung zu bilden;
    Ausheilen der Polysiliziumschicht (23′) in Gegen­ wart von NH₃;
  • (C) Bilden der Gateleitung durch Strukturieren und Ät­ zen der Polysiliziumschicht (23′); und
  • (D) Implantieren von BF₂-Ionen in das Halbleitersub­ strat (21′).
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt des Implantierens (D) ferner den Schritt des Ausheilens für eine ausreichende Diffusion der Stör­ stellenionen enthält.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeich­ net, daß die BF₂-Ionen im Gebiet des Gates und im aktiven Ge­ biet implantiert werden.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch ge­ kennzeichnet, daß Siliziumoxid für die Gate-Isolationsschicht (22′) verwendet wird.
12. PMOS-Feldeffekttransistor, der von einem p-Typ-Source- /Drain-Gebiet in einem n-Typ-Halbleitersubstrat (21′) isoliert ist und eine p-Typ-Gateelektrode besitzt, die von einem Kanal durch eine dünne Isolationsschicht (22′) isoliert ist, bei dem der Kanal zwischen dem Source- /Drain-Gebiet liegt, bei dem die p-Typ-Gateelektrode aus Polysilizium (23′) hergestellt ist, wobei Siliziumnitrid aus SixTNy an einer Mehrzahl von Grenzflächen (P) in dem Polysilizium (23′) der p-Typ-Gateelektrode gebildet ist.
13. PMOS-Feldeffekttransistor nach Anspruch 12, dadurch ge­ kennzeichnet, daß die dünne Isolationsschicht (22′) aus Siliziumoxid hergestellt ist.
14. Verfahren zum Herstellen eines PMOS-FET in einem Halb­ leiterbauelement, gekennzeichnet durch folgende Schrit­ te:
  • (A) Bilden eines aktiven Gebietes und eines Isolations­ gebietes auf einem n-Typ Halbleitersubstrat (21′);
    Aufwachsen einer Gate-Isolationsschicht (22′) auf das Halbleitersubstrat (21′);
  • (B) Abscheiden einer Polysiliziumschicht (23′) auf der Gate-Isolationsschicht (22′), um eine Gateleitung (13) zu bilden;
    Bilden der Gateleitung (13) durch Strukturieren und Ätzen der Polysiliziumschicht (23′);
  • (C) Ausheilen der Polysiliziumschicht (23′) in Gegen­ wart von NH₃; und
  • (D) Implantieren von BF₂-Ionen auf die Oberfläche des Halbleitersubstrats (21′).
15. Verfahren zur Herstellung eines PMOS-FET in einem Halb­ leiterbauelement, gekennzeichnet durch folgende Schrit­ te:
  • (A) Bilden einer Gate-Isolationsschicht (22′) auf einem n-Typ-Halbleitersubstrat (21′);
  • (B) Abscheiden einer Polysiliziumschicht (23′) auf der Gate-Isolationsschicht (22′), um eine Gateleitung zu bilden;
    Ausheilen der Polysiliziumschicht (23′) in Gegen­ wart eines Gases einer Stickstoffverbindung;
  • (C) Bilden einer Gateelektrode (13) durch Strukturieren und Ätzen der Polysiliziumschicht (23′); und
  • (D) Implantieren von Störstellenionen in das Halblei­ tersubstrat (21′).
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Schritt des Implantierens (D) ferner den Schritt des Ausheilens für eine ausreichende Diffusion der Stör­ stellenionen enthält.
17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeich­ net, daß die Störstellenionen im Schritt (D) BF₂-Ionen sind.
18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß das Gas der Stickstoffverbindung im Schritt (B) das von NH₃ ist.
19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß der Schritt des Implantierens in (D) ferner den Schritt des Ausheilens für eine ausreichende Diffusion der Störstellenionen enthält, nachdem die Störstellenio­ nen implantiert sind.
DE4407250A 1993-10-28 1994-03-04 Verfahren zur Herstellung eines PMOS-Feleffekttransistors, in einem Halbleiterbauelement, PMOS-Feldeffekttransistor, Polysiliziumschicht in einem Halbleiterbauelement und Verfahren zu deren Herstellung Expired - Lifetime DE4407250B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-22628 1993-10-28
KR1019930022628A KR970009276B1 (ko) 1993-10-28 1993-10-28 반도체장치의 mosfet 및 그의 제조방법

Publications (2)

Publication Number Publication Date
DE4407250A1 true DE4407250A1 (de) 1995-05-04
DE4407250B4 DE4407250B4 (de) 2004-04-15

Family

ID=19366835

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4407250A Expired - Lifetime DE4407250B4 (de) 1993-10-28 1994-03-04 Verfahren zur Herstellung eines PMOS-Feleffekttransistors, in einem Halbleiterbauelement, PMOS-Feldeffekttransistor, Polysiliziumschicht in einem Halbleiterbauelement und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US5843812A (de)
JP (1) JP2850974B2 (de)
KR (1) KR970009276B1 (de)
DE (1) DE4407250B4 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413823B2 (ja) * 1996-03-07 2003-06-09 日本電気株式会社 半導体装置及びその製造方法
US5998253A (en) * 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
JPH11163345A (ja) * 1997-09-29 1999-06-18 Matsushita Electron Corp 半導体装置の製造方法
US6114229A (en) * 1998-11-20 2000-09-05 Advanced Micro Devices, Inc. Polysilicon gate electrode critical dimension and drive current control in MOS transistor fabrication
US6492279B1 (en) * 2000-01-27 2002-12-10 Micron Technology, Inc. Plasma etching methods
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6512274B1 (en) * 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6724655B2 (en) * 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6956262B1 (en) 2001-12-21 2005-10-18 Synopsys Inc. Charge trapping pull up element
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US7098472B2 (en) * 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6795337B2 (en) * 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6861707B1 (en) 2002-06-28 2005-03-01 Progressant Technologies, Inc. Negative differential resistance (NDR) memory cell with reduced soft error rate
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US6980467B2 (en) 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
US7202535B2 (en) * 2005-07-14 2007-04-10 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
JP2007200976A (ja) * 2006-01-24 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US5175129A (en) * 1991-03-01 1992-12-29 Motorola, Inc. Method of fabricating a semiconductor structure having an improved polysilicon layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161837A (ja) * 1983-03-07 1984-09-12 Nec Corp 半導体装置の製造方法
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
US4621413A (en) * 1985-06-03 1986-11-11 Motorola, Inc. Fabricating a semiconductor device with reduced gate leakage
US4897360A (en) * 1987-12-09 1990-01-30 Wisconsin Alumni Research Foundation Polysilicon thin film process
JPH0425176A (ja) * 1990-05-18 1992-01-28 Seiko Instr Inc 半導体装置の製造方法
JPH04133428A (ja) * 1990-09-26 1992-05-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05121734A (ja) * 1991-10-30 1993-05-18 Seiko Epson Corp 半導体装置及びその製造方法
US5567638A (en) * 1995-06-14 1996-10-22 National Science Council Method for suppressing boron penetration in PMOS with nitridized polysilicon gate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US5175129A (en) * 1991-03-01 1992-12-29 Motorola, Inc. Method of fabricating a semiconductor structure having an improved polysilicon layer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
et.al.: The Effects of Boron Penetration on P·+· Polysilicon Gated PMOS Devices. In: IEEE Transactions on Electron Devices, Vol.37,No.8, Aug.1990, pp 1842-1851 *
PFIESTER,James R. *

Also Published As

Publication number Publication date
DE4407250B4 (de) 2004-04-15
US5843812A (en) 1998-12-01
JP2850974B2 (ja) 1999-01-27
KR970009276B1 (ko) 1997-06-09
JPH07226510A (ja) 1995-08-22

Similar Documents

Publication Publication Date Title
DE4407250B4 (de) Verfahren zur Herstellung eines PMOS-Feleffekttransistors, in einem Halbleiterbauelement, PMOS-Feldeffekttransistor, Polysiliziumschicht in einem Halbleiterbauelement und Verfahren zu deren Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE112015006291B4 (de) Verfahren zur Bildung eines nichtflüchtigen Gatestapels eines Transistors in einer ersten Region und eines MOS-Transistors in einer zweiten Region eines Wafers durch einen zweistufigen Gateoxidationsprozess
DE4110645C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE112004000146B4 (de) Verfahren zur Herstellung eines MOSFET-Bauelements mit zugspannungsverformtem Substrat
DE19633914C1 (de) Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE3011982C2 (de)
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE10100194A1 (de) Integrierte CMOS-Schaltungsvorrichtungen und Substrate mit eingegrabenen Silizium-Germanium-Schichten und Verfahren zur Herstellung derselben
DE10025217A1 (de) Halbleitereinrichtung
DE3811821A1 (de) Halbleiterbauelement
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE19611959C2 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE4126747A1 (de) Mos-halbleiterbauelement und verfahren zu seiner herstellung
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE4300986C2 (de) Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

R071 Expiry of right
R071 Expiry of right